[go: up one dir, main page]

KR102512325B1 - 막 형성 방법 및 기판 처리 장치 - Google Patents

막 형성 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR102512325B1
KR102512325B1 KR1020190019246A KR20190019246A KR102512325B1 KR 102512325 B1 KR102512325 B1 KR 102512325B1 KR 1020190019246 A KR1020190019246 A KR 1020190019246A KR 20190019246 A KR20190019246 A KR 20190019246A KR 102512325 B1 KR102512325 B1 KR 102512325B1
Authority
KR
South Korea
Prior art keywords
gas
oxide film
film
containing gas
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190019246A
Other languages
English (en)
Other versions
KR20190101294A (ko
Inventor
히로유키 하야시
루이 가네무라
사토시 다카기
미츠히로 오카다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190101294A publication Critical patent/KR20190101294A/ko
Application granted granted Critical
Publication of KR102512325B1 publication Critical patent/KR102512325B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 양호한 표면 조도를 갖는 막을 형성하는 것이 가능한 막 형성 방법을 제공하는 것이다. 일 실시 형태의 막 형성 방법은, 하지에 수소 함유 가스 및 산소 함유 가스를 공급해서 상기 하지의 표면에 생긴 산화막에 부착된 유기물을 제거하는 유기물 제거 공정과, 상기 유기물 제거 공정 후, 상기 하지에 할로겐 함유 가스 및 염기성 가스를 공급해서 상기 하지의 표면에 형성된 산화막을 제거하는 산화막 제거 공정과, 상기 산화막 제거 공정 후, 상기 하지의 표면에 소정의 막을 성막하는 성막 공정을 갖는다.

Description

막 형성 방법 및 기판 처리 장치{FILM FORMING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 막 형성 방법 및 기판 처리 장치에 관한 것이다.
종래, 할로겐 원소를 포함하는 가스 및 염기성 가스를 사용해서 실리콘막의 표면에 생긴 산화막을 제거한 후, 노출된 실리콘막의 표면에 실리콘 게르마늄막을 형성하는 막 형성 방법이 알려져 있다(예를 들어, 특허문헌 1 참조).
국제 공개 제2007/049510호
그러나, 상기 막 형성 방법에서는, 산화막의 표면에 유기물이 부착되어 있으면, 산화막의 제거가 불완전해지고, 그 후의 성막에 있어서 표면 조도의 악화 등의 이상 성장이 발생하는 경우가 있다.
그래서, 본 발명의 일 형태에서는, 양호한 표면 조도를 갖는 막을 형성하는 것이 가능한 막 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태에 관한 막 형성 방법은, 유기물이 부착된 산화막을 표면에 갖는 하지에 수소 함유 가스 및 산소 함유 가스를 공급해서 상기 유기물을 제거하는 유기물 제거 공정과, 상기 유기물 제거 공정 후, 상기 산화막을 제거하는 산화막 제거 공정과, 상기 산화막 제거 공정 후, 상기 하지의 표면에 미리 정해진 막을 성막하는 성막 공정을 포함하고, 상기 유기물 제거 공정에서는, 200℃ 내지 300℃의 온도에 있어서, 상기 수소 함유 가스로서, 수소 가스, 암모니아 가스, 메탄 가스, 에틸렌 가스 중 적어도 어느 하나를 공급하고, 또한 상기 산소 함유 가스로서, 산소 가스, 아산화질소 가스, 일산화질소 가스, 수증기, 과산화수소, 일산화탄소 가스, 이산화탄소 가스 중 적어도 어느 하나를 공급한다.
개시의 막 형성 방법에 의하면, 양호한 표면 조도를 갖는 막을 형성할 수 있다.
도 1은 본 발명의 실시 형태에 따른 종형 열처리 장치의 일례를 나타내는 단면도이다.
도 2는 본 발명의 실시 형태에 따른 막 형성 방법의 일례를 나타내는 흐름도이다.
도 3은 본 발명의 실시 형태에 따른 막 형성 방법의 일례를 도시하는 공정 단면도이다.
도 4는 TOF-SIMS에 의한 평가 결과를 도시하는 도면이다.
도 5는 유기물 제거 공정에서의 온도와 실리콘 기판 상의 산화막의 막 두께의 관계를 도시하는 도면이다.
도 6은 AFM에 의한 평가 결과를 도시하는 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 구성에 대해서는, 동일한 번호를 부여함으로써 중복된 설명을 생략한다.
〔기판 처리 장치의 전체 구성〕
본 발명의 실시 형태에 따른 막 형성 방법이 실시 가능한 기판 처리 장치에 대해서, 뱃치식 종형 열처리 장치를 예로 들어 설명한다. 도 1은, 본 발명의 실시 형태에 따른 종형 열처리 장치의 일례를 나타내는 단면도이다.
종형 열처리 장치(1)는, 전체로서 세로로 긴 연직 방향으로 연장된 형상을 갖는다. 종형 열처리 장치(1)는, 세로로 길고 연직 방향으로 연장된 처리 용기(10)를 갖는다.
처리 용기(10)는, 예를 들어 석영에 의해 형성된다. 처리 용기(10)는, 예를 들어 원통체의 내부관(11)과, 내부관(11)의 외측에 동심원형으로 적재된 천장이 있는 외부관(12)의 2중관 구조를 갖는다. 처리 용기(10)의 하단부는, 예를 들어 스테인리스강제의 매니폴드(20)에 의해 기밀하게 보유 지지된다.
매니폴드(20)는, 예를 들어 베이스 플레이트(도시하지 않음)에 고정된다. 매니폴드(20)는, 인젝터(30)와, 가스 배기부(40)를 갖는다.
인젝터(30)는, 처리 용기(10) 내에 각종 가스를 도입하는 가스 공급부이다. 각종 가스는, 처리 가스와, 퍼지 가스를 포함한다. 처리 가스는, 후술하는 유기물 제거 공정, 산화막 제거 공정 및 성막 공정에서 사용되는 가스를 포함한다. 유기물 제거 공정에서 사용되는 가스는, 예를 들어 수소 함유 가스 및 산소 함유 가스이면 된다. 수소 함유 가스로서는, 예를 들어 수소(H2) 가스, 암모니아(NH3) 가스, 메탄(CH4) 가스, 에틸렌(C2H4) 가스를 들 수 있다. 산소 함유 가스로서는, 예를 들어 산소(O2) 가스, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 수증기(H2O), 과산화수소(H2O2), 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스를 들 수 있다. 산화막 제거 공정에서 사용되는 가스는, 예를 들어 할로겐 함유 가스 및 염기성 가스이면 된다. 할로겐 함유 가스로서는, 예를 들어 불화수소(HF) 가스를 들 수 있다. 염기성 가스로서는, 예를 들어 암모니아(NH3) 가스를 들 수 있다. 성막 공정에서 사용되는 가스는, 성막하는 막의 종류 등에 따라서 당업자가 적절히 선택할 수 있다. 예를 들어 실리콘막을 성막하는 경우, 실리콘 함유 가스이면 된다. 실리콘 함유 가스로서는, 예를 들어 수소화규소 가스(SinH2n+2)인 실란(SiH4) 가스, 디실란(Si2H6), 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 가스를 들 수 있다. 또한, 예를 들어 염소 함유 화합물 가스인 모노클로로실란(SiH3Cl), 디클로로실란(SiH2Cl2), 트리클로로실란(SiHCl3), 실리콘테트라클로라이드(SiCl4), 헥사클로로디실란(Si2Cl6)을 들 수 있다. 예를 들어, 게르마늄막을 성막하는 경우, 게르마늄 함유 가스이면 된다. 게르마늄 함유 가스로서는, 예를 들어 수소화게르마늄 가스(GenH2n+n)인 게르만(GeH4), 디게르만(Ge2H6)을 들 수 있다. 또한, 예를 들어 염소 함유 화합물 가스인 모노클로로게르만(GeH3Cl), 디클로로게르만(GeH2Cl2), 트리클로로게르만(GeHCl3), 게르마늄테트라클로라이드(GeCl4), 헥사클로로디게르만(Ge2Cl6)을 들 수 있다. 예를 들어, 실리콘 게르마늄막을 성막하는 경우에는, 상기 실리콘 함유 가스와 게르마늄 함유 가스를 적절히 조합할 수 있다. 퍼지 가스는, 예를 들어 질소(N2) 가스, 아르곤(Ar) 가스 등의 불활성 가스이면 된다.
인젝터(30)에는, 각종 가스를 도입하기 위한 배관(31)이 접속된다. 배관(31)에는, 가스 유량을 조정하기 위한 매스 플로우 컨트롤러 등의 유량 조정부(도시하지 않음)나 밸브(도시하지 않음) 등이 개재 설치된다. 인젝터(30)는, 하나이면 되고, 복수개이어도 된다. 또한, 도 1에는, 인젝터(30)가 하나인 경우를 도시한다.
가스 배기부(40)는, 처리 용기(10) 내를 배기한다. 가스 배기부(40)에는, 배관(41)이 접속되어 있다. 배관(41)에는, 처리 용기(10) 내를 감압 제어 가능한 개방도 가변 밸브(42), 진공 펌프(43) 등이 개재 설치되어 있다.
매니폴드(20)의 하단부에는, 노구(21)가 형성되어 있다. 노구(21)에는, 예를 들어 스테인리스강제의 원반 형상의 덮개(50)가 마련되어 있다.
덮개(50)는, 승강 기구(51)에 의해 승강 가능하게 마련되어 있고, 노구(21)를 기밀하게 밀봉 가능하게 구성되어 있다. 덮개(50) 상에는, 예를 들어 석영제의 보온통(60)이 설치되어 있다.
보온통(60) 상에는, 다수매의 웨이퍼(W)를 수평 상태로 소정 간격을 갖고 다단으로 보유 지지하는, 예를 들어 석영제의 웨이퍼 보트(70)가 적재되어 있다.
웨이퍼 보트(70)는, 승강 기구(51)를 사용하여, 덮개(50)를 상승시킴으로써 처리 용기(10) 내에 반입되어, 처리 용기(10) 내에 수용된다. 또한, 웨이퍼 보트(70)는, 덮개(50)를 하강시킴으로써 처리 용기(10) 내로부터 반출된다. 웨이퍼 보트(70)는, 길이 방향으로 복수의 슬롯(지지 홈)을 갖는 홈 구조를 갖고, 웨이퍼(W)는 각각 수평 상태로 상하로 간격을 두고 슬롯에 적재된다. 웨이퍼 보트(70)에 적재되는 복수의 웨이퍼는, 하나의 뱃치를 구성하고, 뱃치 단위로 각종 열처리가 실시된다.
처리 용기(10)의 외측에는, 히터(80)가 마련된다. 히터(80)는, 예를 들어 원통 형상을 갖고, 처리 용기(10)를 소정의 온도로 가열한다.
종형 열처리 장치(1)에는, 예를 들어 컴퓨터로 이루어지는 제어부(100)가 마련되어 있다. 제어부(100)는 프로그램, 메모리, CPU로 이루어지는 데이터 처리부 등을 구비하고 있다. 프로그램에는, 제어부(100)로부터 종형 열처리 장치(1)의 각 부에 제어 신호를 보내어, 후술하는 각 처리 공정을 진행시키도록 명령(각 스텝)이 내장되어 있다. 프로그램은, 컴퓨터 기억 매체, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, MO(광자기 디스크) 및 메모리 카드 등의 기억 매체에 저장되어 제어부(100)에 인스톨된다.
〔막 형성 방법〕
본 발명의 실시 형태에 따른 막 형성 방법에 대해서 설명한다. 본 발명의 실시 형태에 따른 막 형성 방법은, 예를 들어 제어부(100)가 종형 열처리 장치(1)의 각 부의 동작을 제어함으로써 실시된다. 도 2는, 본 발명의 실시 형태에 따른 막 형성 방법의 일례를 나타내는 흐름도이다. 도 3은, 본 발명의 실시 형태에 따른 막 형성 방법의 일례를 도시하는 공정 단면도이다.
본 발명의 실시 형태에 따른 막 형성 방법은, 유기물 제거 공정 S1과, 산화막 제거 공정 S2와, 성막 공정 S3을 이 순서로 행하는 것을 특징으로 한다. 본 실시 형태에서는, 먼저, 유기물이 부착된 산화막이 표면에 형성된 실리콘 기판을, 소정 간격을 갖고 다수매 보유 지지한 웨이퍼 보트(70)를 처리 용기(10) 내에 반입한다. 이어서, 동일한 처리실인 처리 용기(10) 내에서 진공 분위기 하에서 유기물 제거 공정 S1, 산화막 제거 공정 S2 및 성막 공정 S3을 연속해서 행함으로써, 실리콘 기판의 표면의 유기물 및 산화막을 제거한 후에 실리콘막을 성막한다. 또한, 각 공정간에 있어서, 처리 용기(10) 내의 가스를 치환하는 퍼지 공정을 행해도 된다. 이어서, 처리 용기(10) 내로부터 실리콘막이 성막된 실리콘 기판을 보유 지지한 웨이퍼 보트(70)를 반출한다.
또한, 유기물 제거 공정 S1, 산화막 제거 공정 S2 및 성막 공정 S3은, 서로 다른 처리 장치에서 행해도 된다. 단, 동일한 처리 장치 내에서 연속해서 행하는 것이 바람직하다. 동일한 처리 장치 내에서 연속해서 행한다는 것은, 예를 들어 뱃치식 처리 장치의 하나의 처리실 내에서 연속해서 처리하는 것이나 멀티 처리실을 가져 반송실이 분위기 제어된 장치 내에서 공정별로 처리실을 바꾸면서 연속해서 처리하는 것을 포함한다. 동일 처리 장치 내에서 연속해서 행함으로써, 유기물 제거 공정 S1에 의해 노출된 산화막에의 유기물의 재부착 등의 영향을 받지 않게 되기 때문에, 엄밀한 분위기 관리나 시간 관리를 행하는 것이 불필요하게 된다. 이에 의해, 복잡한 라인 관리가 불필요하게 된다. 분위기 관리란, 예를 들어 성막 전의 처리(유기물 제거 공정 S1 및 산화막 제거 공정 S2) 후의 웨이퍼(W)를 둘러싸는 분위기를 불활성 분위기로 유지하는 것을 의미한다. 시간 관리란, 예를 들어 Q-time 관리를 의미한다. Q-time이란, 일련의 기판 처리에 있어서 공정간에 마련되는 제한 시간을 의미한다.
유기물 제거 공정 S1은, 하지에 수소 함유 가스 및 산소 함유 가스를 공급해서 하지의 표면에 생긴 산화막에 부착된 유기물을 제거하는(IOR: In-situ Organic Removal) 공정이다. 본 실시 형태에서는, 소정 온도로 안정화시킨 처리 용기(10) 내에 인젝터(30)로부터 H2 가스 및 O2 가스를 도입하여, 실리콘 기판(101)의 표면에 생긴 실리콘 산화막(102)에 부착된 유기물(103)을 제거한다(도 3의 (a) 및 도 3의 (b) 참조). 소정 온도로서는, 예를 들어 200℃ 내지 350℃인 것이 바람직하다. 소정 온도를 200℃ 이상으로 함으로써 H2 가스 및 O2 가스와 유기물(103)의 반응성이 향상되어, 유기물(103)을 제거하는 시간을 단축할 수 있다. 소정 온도를 350℃ 이하로 함으로써, H2 가스 및 O2 가스에 의해 실리콘 기판(101)이 산화하는 것을 억제할 수 있다.
산화막 제거 공정 S2는, 하지의 표면에 형성된 산화막을 제거하는 공정이다. 본 실시 형태에서는, 화학적 산화물 제거 처리(COR: Chemical Oxide Removal)에 의해, 실리콘 기판(101)의 표면에 생긴 실리콘 산화막(102)을 제거한다(도 3의 (c) 참조). 이때, 유기물 제거 공정 S1에서 실리콘 산화막(102)의 표면에 부착된 유기물(103)이 제거되어 있으므로, 실리콘 산화막(102)의 제거가 불완전해지는 것을 억제할 수 있다. COR 처리란, 산화막에 할로겐 함유 가스 및 염기성 가스를 흡착시켜, 산화막을 화학 반응시켜서 반응 생성물인 플루오로규산암모늄((NH4)2SiF6)으로 변질시키고, 가열에 의해 플루오로규산암모늄을 승화시켜 산화막을 제거하는 처리를 의미한다. 예를 들어 소정 온도로 안정화시킨 처리 용기(10) 내에 인젝터(30)로부터 HF 가스 및 NH3 가스를 도입하고, 실리콘 산화막(102)에 HF 가스 및 NH3 가스를 흡착시켜, 실리콘 산화막(102)과 반응시켜서 (NH4)2SiF6으로 변질시킨다. 변질시키는 온도로서는, 예를 들어 25℃(실온) 내지 200℃인 것이 바람직하다. 실온 이상으로 함으로써 처리 용기(10) 내를 냉각하기 위한 냉각 기구가 불필요하게 된다. 200℃ 이하로 함으로써, 실리콘 기판(101) 중에 불소(F)가 확산하는 것을 억제할 수 있다. 이어서, 처리 용기(10) 내를 소정 온도(예를 들어 300℃ 내지 400℃)로 가열함으로써, (NH4)2SiF6을 승화시킨다. 또한, 성막 공정 S3에서 (NH4)2SiF6이 승화하는 온도까지 가열하는 경우에는, 산화막 제거 공정 S2에서 가열을 행하지 않아도 된다.
성막 공정 S3은, 하지의 표면에 소정의 막을 성막하는 공정이다. 본 실시 형태에서는, 소정 온도(예를 들어 400℃)로 안정화시킨 처리 용기(10) 내에 인젝터(30)로부터 Si2H6 가스를 도입하여, 실리콘 기판(101)의 표면에 실리콘막(104)을 성막한다(도 3의 (d) 참조). 이때, 실리콘 기판(101)의 표면은 유기물 제거 공정 S1에 의해 유기물이 제거되고, 산화막 제거 공정 S2에 의해 산화막이 제거되어 청정한 표면으로 되어 있으므로, 실리콘 기판(101)의 표면에 양호한 표면 조도를 갖는 실리콘막(104)을 성막할 수 있다.
퍼지 공정은, 처리 용기(10) 내의 가스를 치환하는 공정이다. 본 실시 형태에서는, 처리 용기(10) 내에 인젝터(30)로부터 N2 가스를 도입하여, 처리 용기(10) 내에 잔존하는 H2 가스 및 O2 가스나 HF 가스 및 NH3 가스를 N2 가스로 치환한다.
이상에서 설명한 바와 같이, 본 발명의 실시 형태에 따른 막 형성 방법은, 유기물 제거 공정 S1과, 산화막 제거 공정 S2와, 성막 공정 S3을 이 순서로 행한다. 이에 의해, 유기물 및 산화막이 제거된 청정한 표면에 소정의 막을 형성할 수 있으므로, 양호한 표면 조도를 갖는 막을 형성할 수 있다.
또한, 본 발명의 실시 형태에 따른 막 형성 방법에서는, 하지에 수소 함유 가스 및 산소 함유 가스를 공급해서 상기 하지의 표면의 유기물을 제거한다. 이에 의해, 하지의 표면에 트렌치 패턴, 홀 패턴 등의 요철 패턴이 형성되어 있는 경우에도, 패턴 도괴를 억제하면서 산화막의 표면에 부착된 유기물을 제거할 수 있다. 또한, 유기물을 제거하는 방법으로서는, 암모니아 과산화수소수(APM: Ammonium Hydrogen-peroxide Mixture) 세정 등의 웨트 세정을 행하는 것도 생각할 수 있다. 그러나, 웨트 세정을 행하면, 하지의 표면에 요철 패턴이 형성되어 있는 경우에는 패턴 도괴가 발생할 우려가 있다.
〔실시예〕
본 발명의 실시 형태에 따른 막 형성 방법의 작용·효과를 확인한 실시예에 대해서 설명한다.
<실시예 1>
실시예 1에서는, 실리콘 기판의 표면에 유기물인 디옥틸프탈레이트(DOP: Dioctyl phthalate)를 부착시킨 후, 유기물 제거 공정 S1을 행하지 않은 시료(샘플 A) 및 유기물 제거 공정 S1을 행한 시료(샘플 B)를 제작하였다. 또한, 유기물 제거 공정 S1에서는, 300℃로 안정화시킨 처리 용기(10) 내에 인젝터(30)로부터 H2 가스 및 O2 가스를 30분간 도입하였다.
이어서, 비행 시간형 2차 이온 질량 분석법(TOF-SIMS: Time-of-Flight Secondary Ion Mass Spectrometry)에 의해, 샘플 A 및 샘플 B의 표면 오염에 대해서 평가하였다.
도 4는, TOF-SIMS에 의한 평가 결과를 도시하는 도면이다. 도 4에서는, 샘플 A 및 샘플 B 각각에 대해서, DOP에 기인하는 질량수 m/z=57, 104, 149(m: 분자 질량, z: 전하수)에서의 TOF-SIMS count를 나타낸다.
도 4에 도시된 바와 같이, 샘플 B에서는, 샘플 A와 비교하여, m/z=57, 104, 149의 어느 경우든 TOF-SIMS count가 작게 되어 있는 것을 알 수 있다. 바꾸어 말하면, 유기물 제거 공정 S1을 행함으로써, 실리콘 기판의 표면에 부착된 DOP를 제거할 수 있음을 알 수 있다. 이 결과로부터, 유기물 제거 공정 S1에 의해, 하지의 표면에 생긴 산화막에 부착된 유기물을 제거할 수 있다고 생각된다.
<실시예 2>
실시예 2에서는, 300℃, 350℃, 400℃, 500℃, 600℃, 650℃, 750℃로 안정화시킨 처리 용기(10) 내에서 유기물 제거 공정 S1을 실시한 후의 실리콘 기판의 표면의 산화막의 막 두께를 평가함으로써, 실리콘 기판에의 영향에 대해서 평가하였다. 또한, 유기물 제거 공정 S1에서는, 처리 용기(10) 내에 인젝터(30)로부터 H2 가스 및 O2 가스를 30분간 도입하였다.
도 5는, 유기물 제거 공정 S1에서의 온도와 실리콘 기판 상의 산화막의 막 두께의 관계를 도시하는 도면이다. 도 5 중, 횡축은 유기물 제거 공정 S1에서의 처리 용기(10) 내의 온도(℃)를 나타내고, 종축은 산화막의 막 두께(Å)를 나타낸다. 또한, 도 5 중, 파선은 유기물 제거 공정 S1을 실시하기 전에 실리콘 기판에 형성되어 있던 산화막의 막 두께(약 10Å)를 나타낸다.
도 5에 도시되는 바와 같이, 유기물 제거 공정 S1에서의 온도를 350℃ 이하로 함으로써, H2 가스 및 O2 가스에 의해 실리콘 기판이 산화하는 것을 특히 억제할 수 있음을 알 수 있다. 또한, 유기물 제거 공정 S1에서의 온도를 300℃로 함으로써, H2 가스 및 O2 가스에 의해 실리콘 기판이 산화하는 것을 방지할 수 있음을 알 수 있다. 이 결과로부터, 유기물 제거 공정 S1에서의 온도는, 350℃ 이하인 것이 바람직하고, 300℃인 것이 보다 바람직하다고 생각된다.
<실시예 3>
실시예 3에서는, 유기물이 부착된 산화막이 표면에 형성된 실리콘 기판에 대하여, 유기물 제거 공정 S1, 산화막 제거 공정 S2 및 성막 공정 S3을 이 순서로 실시함으로써 실리콘 기판 상에 실리콘막을 형성했다(샘플 C). 또한, 비교를 위해서, 유기물 제거 공정 S1을 실시하지 않고, 산화막 제거 공정 S2 및 성막 공정 S3을 이 순서로 실시함으로써 실리콘 기판 상에 실리콘막을 형성했다(샘플 D). 유기물 제거 공정 S1, 산화막 제거 공정 S2 및 성막 공정 S3의 프로세스 조건은 이하와 같다.
(유기물 제거 공정 S1)
처리 용기(10) 내의 온도: 300℃
처리 용기(10) 내의 압력: 0.35Torr(46.7Pa)
가스 유량: H2/O2=1000sccm/1700sccm
가스 공급 시간: 180분
(산화막 제거 공정 S2)
처리 용기(10) 내의 온도: 50℃
처리 용기(10) 내의 압력: 0.2Torr(26.7Pa)
가스 유량: HF/NH3=40sccm/1000sccm
가스 공급 시간: 35분
(성막 공정 S3)
처리 용기(10) 내의 온도: 380℃
처리 용기(10) 내의 압력: 1.0Torr(133.3Pa)
가스 유량: Si2H6=350sccm
이어서, 원자간력 현미경(AFM: Atomic Force Microscope)에 의해, 샘플 C 및 샘플 D의 표면 조도에 대해서 평가하였다.
도 6은, AFM에 의한 평가 결과를 도시하는 도면이다. 도 6의 (a)는 샘플 C의 실리콘막의 표면의 AFM상 및 산술 평균 조도(Ra)를 나타내고, 도 6의 (b)는 샘플 D의 실리콘막의 표면 AFM상 및 산술 평균 조도(Ra)를 나타낸다.
도 6의 (a)에 도시된 바와 같이, 샘플 C에서는, 실리콘막의 표면 조도가 작아, 산술 평균 조도(Ra)가 0.072nm이었다. 한편, 도 6의 (b)에 도시된 바와 같이, 샘플 D에서는, 실리콘막의 표면 조도가 커서, 산술 평균 조도(Ra)가 0.112nm이었다. 즉, 유기물 제거 공정 S1을 실시함으로써, 실리콘막의 표면 조도가 작아져, 산술 평균 조도(Ra)가 2/3 정도로 되어 있는 것을 알 수 있다. 바꾸어 말하면, 유기물 제거 공정 S1을 실시함으로써, 양호한 표면 조도를 갖는 실리콘막을 형성할 수 있음을 알 수 있다. 이 결과로부터, 유기물 제거 공정 S1, 산화막 제거 공정 S2 및 성막 공정 S3을 이 순서로 실시함으로써, 양호한 표면 조도를 갖는 막을 형성할 수 있다고 생각된다.
이상, 본 발명을 실시하기 위한 형태에 대해서 설명했지만, 상기 내용은, 발명의 내용을 한정하는 것은 아니며, 본 발명의 범위 내에서 다양한 변형 및 개량이 가능하다.
상기 실시 형태에서는, 기판 처리 장치로서, 한번에 복수의 웨이퍼에 대하여 처리를 행하는 뱃치식 종형 열처리 장치를 예로 들어 설명했지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 웨이퍼를 1매씩 처리하는 매엽식 장치이어도 된다. 또한, 예를 들어 처리 용기 내의 회전 테이블 상에 배치한 복수의 웨이퍼를 회전 테이블에 의해 공전시켜, 원료 가스가 공급되는 영역과, 원료 가스와 반응하는 반응 가스가 공급되는 영역을 차례로 통과시켜서 웨이퍼의 표면에 성막하는 세미 뱃치식 장치이어도 된다.
101 : 실리콘 기판 102 : 실리콘 산화막
103 : 유기물 104 : 실리콘막

Claims (7)

  1. 유기물이 부착된 산화막을 표면에 갖는 하지에 수소 함유 가스 및 산소 함유 가스를 공급해서 상기 유기물을 제거하는 유기물 제거 공정과,
    상기 유기물 제거 공정 후, 상기 산화막을 제거하는 산화막 제거 공정과,
    상기 산화막 제거 공정 후, 상기 하지의 표면에 미리 정해진 막을 성막하는 성막 공정을 포함하고,
    상기 유기물 제거 공정에서는, 200℃ 내지 300℃의 온도에 있어서, 상기 수소 함유 가스로서, 수소 가스, 암모니아 가스, 메탄 가스, 에틸렌 가스 중 적어도 어느 하나를 공급하고, 또한 상기 산소 함유 가스로서, 산소 가스, 아산화질소 가스, 일산화질소 가스, 수증기, 과산화수소, 일산화탄소 가스, 이산화탄소 가스 중 적어도 어느 하나를 공급하는, 막 형성 방법.
  2. 제1항에 있어서,
    상기 유기물 제거 공정, 상기 산화막 제거 공정 및 상기 성막 공정은, 동일한 장치 내에서 연속해서 행하여지는, 막 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 산화막 제거 공정은, 25℃ 내지 200℃의 온도에서 행해지는, 막 형성 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 산화막 제거 공정은,
    상기 산화막과, 할로겐 함유 가스 및 염기성 가스를 화학 반응시켜, 상기 산화막을 반응 생성물로 변질시키는 스텝과,
    상기 반응 생성물을 가열해서 제거하는 스텝
    을 포함하는, 막 형성 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 하지에는, 요철 패턴이 형성되어 있는, 막 형성 방법.
  6. 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 수소 함유 가스 및 산소 함유 가스를 공급 가능한 가스 공급부와
    상기 가스 공급부를 제어하는 제어부,
    를 포함하고,
    상기 제어부는,
    상기 처리 용기 내에 수소 함유 가스 및 상기 산소 함유 가스를 공급해서 상기 기판의 표면에 형성된 산화막에 부착된 유기물을 제거하는 유기물 제거 공정과,
    상기 유기물 제거 공정 후, 상기 산화막을 제거하는 산화막 제거 공정과,
    상기 산화막 제거 공정 후, 상기 기판의 표면에 미리 정해진 막을 성막하는 성막 공정
    을 실시하도록 상기 가스 공급부를 제어하고,
    상기 제어부는,
    상기 유기물 제거 공정에 있어서, 200℃ 내지 300℃의 온도에 있어서, 상기 수소 함유 가스로서, 수소 가스, 암모니아 가스, 메탄 가스, 에틸렌 가스 중 적어도 어느 하나를 공급하고, 또한 상기 산소 함유 가스로서, 산소 가스, 아산화질소 가스, 일산화질소 가스, 수증기, 과산화수소, 일산화탄소 가스, 이산화탄소 가스 중 적어도 어느 하나를 공급하도록 상기 가스 공급부를 제어하는, 기판 처리 장치.
  7. 삭제
KR1020190019246A 2018-02-22 2019-02-19 막 형성 방법 및 기판 처리 장치 Active KR102512325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-030122 2018-02-22
JP2018030122A JP7038564B2 (ja) 2018-02-22 2018-02-22 膜形成方法及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20190101294A KR20190101294A (ko) 2019-08-30
KR102512325B1 true KR102512325B1 (ko) 2023-03-22

Family

ID=67616994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019246A Active KR102512325B1 (ko) 2018-02-22 2019-02-19 막 형성 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US11251034B2 (ko)
JP (1) JP7038564B2 (ko)
KR (1) KR102512325B1 (ko)
CN (1) CN110189982A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7443953B2 (ja) * 2020-06-19 2024-03-06 東京エレクトロン株式会社 リンドープシリコン膜を除去する方法、及びシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261633A (ja) * 2005-02-18 2006-09-28 Tokyo Electron Ltd 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP2016122699A (ja) * 2014-12-24 2016-07-07 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210510B2 (ja) * 1993-12-17 2001-09-17 株式会社東芝 半導体装置の製造方法
JPH0927457A (ja) * 1995-07-12 1997-01-28 Sony Corp 薄膜堆積方法
JP4626912B2 (ja) * 2000-12-05 2011-02-09 東京エレクトロン株式会社 被処理体の処理方法、処理装置、薄膜形成方法及び薄膜形成装置
WO2002047142A1 (en) * 2000-12-05 2002-06-13 Tokyo Electron Limited Method and apparatus for treating article to be treated
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
CN100377317C (zh) * 2003-04-22 2008-03-26 东京毅力科创株式会社 硅氧化膜的去除方法及处理装置
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
JP4762998B2 (ja) 2005-10-27 2011-08-31 東京エレクトロン株式会社 処理方法及び記録媒体
US9390923B2 (en) * 2014-07-03 2016-07-12 Applied Materials, Inc. Methods of removing residual polymers formed during a boron-doped amorphous carbon layer etch process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261633A (ja) * 2005-02-18 2006-09-28 Tokyo Electron Ltd 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP2016122699A (ja) * 2014-12-24 2016-07-07 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
JP7038564B2 (ja) 2022-03-18
US11251034B2 (en) 2022-02-15
KR20190101294A (ko) 2019-08-30
CN110189982A (zh) 2019-08-30
JP2019145717A (ja) 2019-08-29
US20190259599A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
TWI739263B (zh) 半導體裝置之製造方法、基板處理裝置及程式
TWI756612B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
US12033852B2 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US20130017685A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4838083B2 (ja) 基板処理装置および半導体装置の製造方法
CN111197179A (zh) 多晶硅膜的形成方法和成膜装置
US20250218786A1 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
KR102512325B1 (ko) 막 형성 방법 및 기판 처리 장치
KR102581130B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW202017666A (zh) 清潔方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN111696851A (zh) 成膜方法和热处理装置
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TWI885312B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR20220138808A (ko) 실리콘막의 성막 방법 및 성막 장치
JP2009224791A (ja) 成膜方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190219

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201022

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190219

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211210

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20220613

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221222

PG1601 Publication of registration