[go: up one dir, main page]

KR102435674B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102435674B1
KR102435674B1 KR1020170166743A KR20170166743A KR102435674B1 KR 102435674 B1 KR102435674 B1 KR 102435674B1 KR 1020170166743 A KR1020170166743 A KR 1020170166743A KR 20170166743 A KR20170166743 A KR 20170166743A KR 102435674 B1 KR102435674 B1 KR 102435674B1
Authority
KR
South Korea
Prior art keywords
electrode
data line
sub
pixel
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170166743A
Other languages
English (en)
Other versions
KR20190067293A (ko
Inventor
이창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170166743A priority Critical patent/KR102435674B1/ko
Priority to US15/980,747 priority patent/US10281784B1/en
Priority to CN201811472796.5A priority patent/CN110007530B/zh
Publication of KR20190067293A publication Critical patent/KR20190067293A/ko
Application granted granted Critical
Publication of KR102435674B1 publication Critical patent/KR102435674B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 표시 장치가 제공된다. 액정 표시 장치는 기판, 상기 기판 상에 서로 평행하게 연장된 제1 데이터 라인 및 제2 데이터 라인, 상기 기판 상에 배치되며 상기 제1 데이터 라인과 연결된 제1 박막 트랜지스터, 상기 기판 상에 배치되며 상기 제2 데이터 라인과 연결된 제2 박막 트랜지스터, 상기 제1 및 제2 데이터 라인, 상기 제1 및 제2 박막 트랜지스터 상에 배치되며, 상기 제1 박막 트랜지스터와 연결된 제1 서브 화소 전극, 상기 제1 및 제2 데이터 라인, 상기 제1 및 제2 박막 트랜지스터 상에 배치되며, 상기 제2 박막 트랜지스터와 연결된 제2 서브 화소 전극을 포함하되, 상기 제1 서브 화소 전극이 상기 제1 데이터 라인과 중첩되는 면적은 상기 제1 서브 화소 전극이 상기 제2 데이터 라인과 중첩되는 면적과 동일하다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 기판과, 두 장의 기판 사이에 주입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성하고, 이를 통하여 액정층에 포함된 액정의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정의 장축이 상하 기판에 대하여 수직으로 배열되는 수직 배향 모드(vertically alignment mode) 액정 표시 장치가 개발되고 있다.
수직 배향 모드 액정 표시 장치는 정면 시인성에 비하여 측면 시인성이 나쁠 수 있다. 구체적으로, 액정 표시 장치를 정면에서 시인하였을 때보다 측면에서 시인하였을 때 더욱 밝게 시인될 수 있으며, 정면과 측면 간의 밝기 차이가 크게 나타날수록 시인성이 악화된다.
이러한 시인성 악화를 최소화하기 위하여, 하나의 화소를 두 개의 서브 화소로 나누어, 각각의 서브 화소에 형성되는 전계의 세기를 서로 상이하게 제어하는 방법이 제어되었다. 여기서, 각각의 서브 화소에 형성되는 전계의 세기를 서로 상이하게 제어하기 위하여 각각의 서브 화소에 배치된 서브 화소 전극들은 서로 다른 데이터 라인으로부터 전압을 제공받는다.
그러나, 하나의 화소를 제어하는 서로 다른 한 쌍의 데이터 라인은 해당 화소에 배치된 한 쌍의 서브 화소 전극과 각각 형성하는 커패시턴스가 상이할 수 있으며, 이로 인하여 표시 품질이 저하될 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 데이터 라인들 및 서브 화소 전극들 간의 커패시턴스 편차에 의한 표시 품질의 저하가 최소화된 액정 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 서로 평행하게 연장된 제1 데이터 라인 및 제2 데이터 라인, 상기 기판 상에 배치되며 상기 제1 데이터 라인과 연결된 제1 박막 트랜지스터, 상기 기판 상에 배치되며 상기 제2 데이터 라인과 연결된 제2 박막 트랜지스터, 상기 제1 및 제2 데이터 라인, 상기 제1 및 제2 박막 트랜지스터 상에 배치되며, 상기 제1 박막 트랜지스터와 연결된 제1 서브 화소 전극, 상기 제1 및 제2 데이터 라인, 상기 제1 및 제2 박막 트랜지스터 상에 배치되며, 상기 제2 박막 트랜지스터와 연결된 제2 서브 화소 전극을 포함하되, 상기 제1 서브 화소 전극이 상기 제1 데이터 라인과 중첩되는 면적은 상기 제1 서브 화소 전극이 상기 제2 데이터 라인과 중첩되는 면적과 동일하다.
또한, 상기 제1 서브 화소 전극은 제1 줄기 전극, 상기 제1 줄기 전극으로부터 연장된 복수의 제1 가지 전극, 상기 제1 박막 트랜지스터와 연결되는 제1 확장 전극, 상기 제1 줄기 전극 또는 상기 제1 가지 전극 중 어느 하나와 상기 제1 확장 전극을 연결하는 제1 연결 전극, 및 상기 제1 줄기 전극 또는 상기 제1 가지 전극 중 어느 하나와 연결된 제1 보상 전극을 포함할 수 있다.
또한, 상기 제1 연결 전극은 상기 제1 데이터 라인과 교차하도록 배치될 수 있다.
또한, 상기 제1 연결 전극과 상기 제1 데이터 라인이 중첩되는 면적은 상기 제1 보상 전극과 상기 제2 데이터 라인이 중첩되는 면적과 동일할 수 있다.
또한, 상기 기판과 상기 제1 서브 화소 전극 및 상기 제2 화소 전극 사이 층에 배치된 유지 전극을 더 포함하되, 상기 제1 보상 전극은 상기 유지 전극과 중첩되지 않을 수 있다.
또한, 상기 제1 서브 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 일부 영역에서 중첩될 수 있다.
또한, 상기 제2 서브 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 중첩되지 않을 수 있다.
또한, 상기 제2 서브 화소 전극은 제2 줄기 전극, 상기 제2 줄기 전극으로부터 연장된 복수의 제2 가지 전극, 상기 제2 박막 트랜지스터와 연결되는 제2 확장 전극, 상기 제2 줄기 전극 또는 상기 제2 가지 전극 중 어느 하나와 상기 제2 확장 전극을 연결하는 제2 연결 전극을 포함할 수 있다.
또한, 상기 화소는 제1 전계 제어 영역 및 제2 전계 제어 영역을 더 포함하되, 상기 제1 전계 제어 영역에 형성되는 전기장의 세기는 상기 제1 데이터 라인에 제공된 전압에 의하여 제어되고, 상기 제2 전계 제어 영역에 형성되는 전기장의 세기는 상기 제2 데이터 라인에 제공된 전압에 의하여 제어될 수 있다.
또한, 상기 제1 줄기 전극, 상기 제1 가지 전극은 상기 제1 전계 제어 영역 내에 배치될 수 있다.
또한, 상기 제1 확장 전극, 상기 제1 연결 전극 및 상기 제1 보상 전극은 상기 제1 전계 제어 영역 외부에 배치될 수 있다.
또한, 상기 제1 서브 화소 전극은 상기 제1 가지 전극들의 끝단을 연결하되, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 연장된 방향과 동일한 방향으로 연장된 제1 가장자리 전극을 더 포함할 수 있다.
또한, 상기 제1 서브 화소 전극과 상기 제1 데이터 라인간에 형성되는 커패시턴스는 상기 제1 서브 화소 전극과 상기 제2 데이터 라인간에 형성되는 커패시턴스와 동일할 수 있다.
또한, 상기 기판과 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 사이 층에 배치되며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 교차하도록 연장된 게이트 라인을 더 포함하되, 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 상기 게이트 라인과 연결될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 서로 평행하게 연장된 제1 데이터 라인 및 제2 데이터 라인, 상기 기판 상에 배치되며 상기 제1 데이터 라인과 연결된 박막 트랜지스터, 상기 제1 및 제2 데이터 라인, 상기 박막 트랜지스터 상에 배치되며, 상기 박막 트랜지스터와 연결된 화소 전극을 포함하되, 상기 화소 전극이 상기 제1 데이터 라인과 중첩되는 면적은 상기 화소 전극이 상기 제2 데이터 라인과 중첩되는 면적과 동일하다.
또한, 상기 화소 전극은 줄기 전극, 상기 줄기 전극으로부터 연장된 복수의 가지 전극, 상기 박막 트랜지스터와 연결되는 확장 전극, 상기 줄기 전극 또는 상기 가지 전극 중 어느 하나와 상기 확장 전극을 연결하는 연결 전극, 및 상기 줄기 전극 또는 상기 가지 전극 중 어느 하나와 연결된 보상 전극을 포함할 수 있다.
또한, 상기 연결 전극은 상기 제1 데이터 라인과 교차하도록 배치될 수 있다.
또한, 상기 연결 전극과 상기 제1 데이터 라인이 중첩되는 면적은 상기 보상 전극과 상기 제2 데이터 라인이 중첩되는 면적과 동일할 수 있다.
또한, 상기 화소 전극은 상기 가지 전극들의 끝단을 연결하되, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 연장된 방향과 동일한 방향으로 연장된 가장자리 전극을 더 포함할 수 있다.
또한, 상기 화소 전극과 상기 제1 데이터 라인간에 형성되는 커패시턴스는 상기 화소 전극과 상기 제2 데이터 라인간에 형성되는 커패시턴스와 동일할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 데이터 라인들 및 서브 화소 전극들 간의 커패시턴스 편차에 의한 표시 품질의 저하가 최소화된 액정 표시 장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 일 실시예에 따른 일 화소의 개략적인 레이아웃도이다.
도 3은 도 2에 도시된 일 화소의 제1 서브 화소 전극 및 제2 화소 전극을 도시한 평면도이다.
도 4는 도 2의 Ⅰ-Ⅰ'로 도시된 선을 따라 절단한 단면도이다.
도 5는 다른 실시예에 따른 일 화소의 개략적인 레이아웃도이다.
도 6은 도 5에 도시된 일 화소의 제1 서브 화소 전극 및 제2 서브 화소 전극을 도시한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 액정 표시 장치의 블록도이다.
도 1을 참조하면, 액정 표시 장치(1)는 표시 패널(10), 타이밍 컨트롤러(20), 데이터 드라이버(30) 및 게이트 드라이버(40)를 포함한다.
표시 패널(10)은 제1 방향(D1)으로 신장하는 복수의 게이트 라인들(GL1~GLm)(여기서, m은 1보다 큰 자연수) 및 게이트 라인들(GL1~GLm)에 교차하는 제2 방향(D2)으로 신장하는 복수의 데이터 라인들(DL1~DLn)(여기서, n은 1보다 큰 자연수), 복수의 제1 서브 화소들(SPX1), 복수의 제2 서브 화소들(SPX2)을 포함한다.
여기서, 복수의 제1 서브 화소들(SPX1) 및 복수의 제2 서브 화소들(SPX2)은 각각 하나의 게이트 라인(GLi)(단, i는 1≤i≤n 인 양의 정수)과 하나의 데이터 라인(DLj)(단, j는 1≤j≤n 인 양의 정수)과 연결될 수 있다. 또한, 하나의 게이트 라인(GLi)은 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)와 모두 연결될 수 있다. 보다 구체적으로, 하나의 제1 서브 화소(SPX1)와 이에 인접하여 배치되며, 동일한 게이트 라인(GLi)을 공유하는 하나의 제2 서브 화소(SPX2)는 하나의 화소(PX)를 구성할 수 있다. 다만, 각각의 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)는 서로 다른 데이터 라인(DLj)과 연결될 수 있다. 즉, 하나의 화소(PX)는 하나의 제1 서브 화소(SPX1) 및 하나의 제2 서브 화소(SPX2)를 포함하되, 두 개의 데이터 라인(DLj)과 하나의 게이트 라인(GLi)과 연결될 수 있다. 여기서, 상기 두 개의 데이터 라인(DLj)은 서로 인접하여 배치된 라인들일 수 있다.
타이밍 컨트롤러(20)는 외부로부터 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호들(CONT1) 예를 들면, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 제공받는다. 타이밍 컨트롤러(20)는 영상 신호(RGB)를 영상 데이터 신호(DATA)로 변환하고, 제2 제어 신호(CONT2) 및 제3 제어 신호(CONT3)를 출력한다.
데이터 드라이버(30)는 타이밍 컨트롤러(20)로부터의 영상 데이터 신호(DATA), 제2 제어 신호(CONT2)에 응답해서 데이터 라인들(DL1~DLn)을 구동하기 위한 계조 전압들을 출력한다.
게이트 드라이버(40)는 타이밍 컨트롤러(20)로부터의 제3 제어 신호(CONT3)에 응답해서 게이트 라인들(GL1~GLm)을 게이트 온 전압 및 게이트 오프 전압 중 어느 하나로 구동한다.
게이트 드라이버(40)는 비정질-실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor) 또는 산화물 반도체 트랜지스터를 포함하는 회로로 구현되어서 표시 패널(10)과 동일한 기판 상에 형성될 수 있다.
본 실시예에 따른 액정 표시 장치(1)의 경우, 각각의 화소(PX)가 하나의 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)로 구성되고, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)은 서로 다른 데이터 라인(DLj)에 의하여 제어됨으로써, 시인성이 향상될 수 있다.
이하에서는, 각각의 화소(PX)의 구조에 대하여 구체적으로 설명하기로 한다.
도 2는 일 실시예에 따른 일 화소의 개략적인 레이아웃도이고, 도 3은 도 2에 도시된 일 화소의 제1 서브 화소 전극 및 제2 화소 전극을 도시한 평면도이며, 도 4는 도 2의 Ⅰ-Ⅰ'로 도시된 선을 따라 절단한 단면도이다.
도 2 내지 도 4를 참조하면, 일 실시예에 따른 액정 표시 장치는 제1 표시 기판(100), 제2 표시 기판(300) 및 액정층(200)을 포함한다.
제1 표시 기판(100)에는 액정층(200)에 배치된 액정(LC)의 배열을 제어하기 위한 스위칭 소자들, 예컨대 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2)가 배치된다. 제2 표시 기판(300)은 제1 표시 기판(100)에 대향하여 배치되는 기판이다.
액정층(200)은 제1 표시 기판(100) 및 제2 표시 기판(300) 사이에 개재되며, 유전율 이방성을 가지는 복수의 액정(210)을 포함할 수 있다. 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 전계가 인가되면 액정(210)이 제1 표시 기판(100)과 제2 표시 기판(300) 사이에서 특정 방향으로 회전함으로써 광을 투과시키거나 차단할 수 있다. 여기서, 회전이라는 용어는 액정(210)이 실제로 회전하는 것뿐만 아니라, 상기 전계에 의해 액정(210)의 배열이 변화한다는 의미를 포함할 수 있다.
액정 표시 장치는 매트릭스 모양으로 배열되는 복수의 화소(PX)를 포함한다. 화소(PX)는 각각 독립적인 계조의 제어가 가능하면서도 특정 색을 표시하는 기본 단위일 수 있다. 각각의 화소(PX)는 액정층(200)에 형성되는 전계의 세기를 각각 상이하게 제어할 수 있는 두 개의 영역인 제1 전계 제어 영역(ECA1) 및 제2 전계 제어 영역(ECA2)을 포함한다. 여기서, 도 1에서 설명한 바와 같이, 각각의 화소(PX)는 하나의 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)로 구성되는데, 제1 서브 화소(SPX1)는 제1 전계 제어 영역(ECA1)에 생성되는 전계를 제어하기 위한 구성 요소들을 포함하며, 제2 서브 화소(SPX2)는 제2 전계 제어 영역(ECA2)에 생성되는 전계를 제어하기 위한 구성 요소들을 포함한다.
이하, 제1 표시 기판(100)에 대하여 설명하기로 한다.
제1 표시 기판(100)은 제1 베이스 기판(110)을 포함한다. 제1 베이스 기판(110)은 투명 절연 기판일 수 있다. 예를 들면, 제1 베이스 기판(110)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어 질 수 있다.
몇몇 실시예에서, 제1 베이스 기판(110)은 일 방향을 따라 커브드될 수도 있다. 다른 몇몇 실시예에서, 제1 베이스 기판(110)은 가요성을 가질 수 있다. 즉, 제1 베이스 기판(110)은 롤링, 폴딩, 벤딩 등으로 변형이 가능할 수 있다.
제1 베이스 기판(110) 상에는 게이트 라인(GLi), 제1 게이트 전극(124), 제2 게이트 전극(126) 및 유지 전극(128)이 배치된다.
게이트 라인(GLI)은 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2) 제어하는 게이트 전압을 전달한다. 게이트 라인(GLI)은 제1 방향(dr1)으로 연장된 모양을 가질 수 있다.
상기 게이트 전압은 게이트 드라이버(도 1의 40)로부터 제공되며, 변화하는 전압 레벨을 가질 수 있다. 상기 게이트 전압의 전압 레벨에 대응하여 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)의 온(on)/오프(off) 여부가 제어될 수 있다.
제1 게이트 전극(124) 및 제2 게이트 전극(126) 은 게이트 라인(GLi)과 일체로 형성되어, 게이트 라인(GLi)의 일부분으로 구성될 수 있다. 구체적으로, 제1 게이트 전극(124) 및 제2 게이트 전극(126)은 각각 게이트 라인(GLi)이 제1 박막 트랜지스터(TR1) 또는 제2 박막 트랜지스터(TR2)와 중첩 배치되는 영역을 가리킬 수 있다. 제1 게이트 전극(124) 및 제2 게이트 전극(126)은 후술할 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)를 구성하는 하나의 구성 요소일 수 있다.
몇몇 실시예에서, 제1 게이트 전극(124) 및 제2 게이트 전극(126)은 게이트 라인(GLi)으로부터 돌출된 하나의 돌출부로 형성될 수도 있다.
유지 전극(128)은 제1 베이스 기판(110) 상에 배치되며 게이트 라인(GLi)과 동일층에 위치할 수 있다. 유지 전극(128)은 대체로 제1 방향(dr1)을 따라 연장된 모양을 갖되, 제1 전계 제어 영역(ECA1) 및 제2 전계 제어 영역(ECA2)의 가장자리를 따라서도 제2 방향(dr2)을 따라 연장된 구간을 더 포함할 수 있다.
유지 전극(128)은 후술할 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)의 가장자리와 인접하도록 배치되거나 중첩하도록 배치될 수 있으며, 제1 서브 화소 전극(SPE1) 또는 제2 서브 화소 전극(SPE2)과 유지 전극(128) 사이에는 소정의 커패시턴스가 형성될 수 있다. 이에 따라, 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)에 제공된 전압값의 급격한 강하를 방지할 수 있다.
게이트 라인(GLi), 제1 게이트 전극(124), 제2 게이트 전극(126) 및 유지 전극(128)은 동일한 물질로 이루어질 수 있다. 예시적으로, 게이트 라인(GLi), 제1 게이트 전극(124), 제2 게이트 전극(126) 및 유지 전극(128) 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 금 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 게이트 라인(GLi), 제1 게이트 전극(124), 제2 게이트 전극(126) 및 유지 전극(128)은 단일층 구조를 가질 수 있으며, 또는 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층 구조를 가질 수도 있다.
게이트 라인(GLi), 제1 게이트 전극(124), 제2 게이트 전극(126) 및 유지 전극(128) 상에는 제1 절연층(130)이 배치된다. 제1 절연층(130)은 절연 물질로 이루어질 수 있으며, 예시적으로 실리콘 질화물 또는 실리콘 산화물 등으로 이루어질 수 있다. 제1 절연층(130)은 단일층 구조로 이루어질 수 있으며, 또는 물리적 성질이 다른 두 개의 절연층을 포함하는 다층 구조를 가질 수도 있다.
제1 절연층(130) 상에는 제1 반도체 패턴(142) 및 제2 반도체 패턴(144)이 배치된다.
제1 반도체 패턴(142)은 제1 게이트 전극(124)과 적어도 일부가 중첩되도록 배치되며, 제2 반도체 패턴(144)은 제2 게이트 전극(126)과 적어도 일부가 중첩되도록 배치된다. 나아가, 도 2에 도시된 바와 같이 제1 반도체 패턴(142) 및 제2 반도체 패턴(144)은 일체로 하나의 층을 형성할 수도 있다.
제1 반도체 패턴(142) 및 제2 반도체 패턴(144)은 비정질 규소, 다결정 규소 또는 산화물 반도체로 형성될 수 있다.
도면에는 미도시하였으나, 몇몇 실시예에서 제1 반도체 패턴(142) 및 제2 반도체 패턴(144)의 일부 영역에는 n형 불순물이 고농도로 도핑되거나, p형 불순물이 고농도로 도핑될 수 있다.
제1 반도체 패턴(142), 제2 반도체 패턴(144) 및 제1 절연층(130) 상에는 제1 데이터 라인(DLj), 제2 데이터 라인(DLj+1), 제1 소스 전극(162), 제1 드레인 전극(164), 제2 소스 전극(166) 및 제2 드레인 전극(168)이 배치된다.
도 2에 도시된 제1 데이터 라인(DLj)과 제2 데이터 라인(DLj+1)은 도 1에 도시된 데이터 라인들 중, 연속하여 배치되는 두 개의 임의의 데이터 라인에 대응될 수 있으며, 편의상 이 둘을 각각 제1 데이터 라인(DLj) 및 제2 데이터 라인(DLj+1)으로 지칭하기로 한다.
제1 데이터 라인(DLj) 및 제2 데이터 라인(DLj+1)은 제2 방향(dr2)으로 연장되어 게이트 라인(GLi)과 교차할 수 있다.
제1 데이터 라인(DLj) 및 제2 데이터 라인(DLj+1)은 제1 절연층(130)에 의하여 게이트 라인(GLi), 제1 게이트 전극(124), 제2 게이트 전극(126) 및 유지 전극(128)과 절연될 수 있다.
제1 데이터 라인(DLj)은 제1 데이터 전압을 제1 소스 전극(162)으로 제공할 수 있다. 또한, 제2 데이터 라인(DLj+1)은 제2 데이터 전압을 제2 소스 전극(166)으로 제공할 수 있다. 여기서, 상기 제1 데이터 전압 및 상기 제2 데이터 전압은 각각 데이터 드라이버(도 1의 30)으로부터 제공되며, 변화하는 전압 레벨을 가질 수 있다. 제1 전계 제어 영역(ECA1)에 형성되는 전계의 세기는 상기 제1 데이터 전압의 전압 레벨에 대응될 수 있으며, 제2 전계 제어 영역(ECA2)에 형성되는 전계의 세기는 상기 제2 데이터 전압의 전압 레벨에 대응될 수 있다.
제1 소스 전극(162)은 제1 데이터 라인(DLj)으로부터 분지되어 적어도 일부가 제1 게이트 전극(124)과 중첩될 수 있다. 이에 따라, 제1 소스 전극(162)은 제1 데이터 라인(DLj)으로부터 상기 제1 데이터 전압을 제공받을 수 있다.
마찬가지로, 제2 소스 전극(166)은 제2 데이터 라인(DLj+1)으로부터 분지되어 적어도 일부가 제2 게이트 전극(124)과 중첩될 수 있다. 이에 따라, 제2 소스 전극(166)은 제2 데이터 라인(DLj+1)으로부터 상기 제2 데이터 전압을 제공받을 수 있다.
제1 드레인 전극(164)은 도 2에 도시된 바와 같이, 제1 반도체 패턴(142)이 상부로 노출되도록 제1 소스 전극(162)으로부터 이격되어 배치될 수 있으며, 적어도 일부가 제1 게이트 전극(124)과 중첩될 수 있다. 예를 들어, 제1 드레인 전극(164)은 'U'자 모양으로 형성된 제1 소스 전극(162)으로부터 일정한 간격을 두고 둘러싸인 모양으로 형성될 수 있다.
마찬가지로, 제2 드레인 전극(168)은 도 2에 도시된 바와 같이, 제2 반도체 패턴(144)이 상부로 노출되도록 제2 소스 전극(166)으로부터 이격되어 배치될 수 있으며, 적어도 일부가 제2 게이트 전극(126)과 중첩될 수 있다. 예를 들어, 제2 드레인 전극(168)은 'U'자 모양으로 형성된 제2 소스 전극(166)으로부터 일정한 간격을 두고 둘러싸인 모양으로 형성될 수 있다.
제1 게이트 전극(124), 제1 반도체 패턴(142), 제1 소스 전극(162) 및 제1 드레인 전극(164)은 제1 박막 트랜지스터(TR1)를 구성한다. 즉, 제1 게이트 전극(124)에 충분한 전압이 제공되면, 제1 반도체 패턴(142)에 채널이 형성되어 제1 소스 전극(162)에 제공된 전압이 제1 드레인 전극(164)으로 제공될 수 있다.
마찬가지로, 제2 게이트 전극(126), 제2 반도체 패턴(144), 제2 소스 전극(166) 및 제2 드레인 전극(168)은 제2 박막 트랜지스터(TR2)를 구성한다. 즉, 제2 게이트 전극(126)에 충분한 전압이 제공되면, 제2 반도체 패턴(144)에 채널이 형성되어 제2 소스 전극(166)에 제공된 전압이 제2 드레인 전극(168)으로 제공될 수 있다.
한편, 제1 드레인 전극(164)은 후술할 제1 컨택홀(CNT1)을 통하여 제1 서브 화소 전극(SPE1)과 전기적으로 연결될 수 있다. 또한, 제2 드레인 전극(168)은 후술할 제2 컨택홀(CNT2)을 통하여 제2 서브 화소 전극(SPE2)과 전기적으로 연결될 수 있다.
제1 데이터 라인(DLj), 제2 데이터 라인(DLj+1), 제1 소스 전극(162), 제1 드레인 전극(164), 제2 소스 전극(166) 및 제2 드레인 전극(168)은 동일한 물질로 이루어질 수 있다. 예시적으로, 제1 데이터 라인(DLj), 제2 데이터 라인(DLj+1), 제1 소스 전극(162), 제1 드레인 전극(164), 제2 소스 전극(166) 및 제2 드레인 전극(168)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 금 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 제1 데이터 라인(DLj), 제2 데이터 라인(DLj+1), 제1 소스 전극(162), 제1 드레인 전극(164), 제2 소스 전극(166) 및 제2 드레인 전극(168)은 단일층 구조를 가질 수 있으며, 또는 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층 구조를 가질 수도 있다.
한편, 하나의 화소(PX)는 제1 서브 화소(도 1의 SPX1) 및 제2 서브 화소(도 1의 SPX2)로 구성되고, 이들은 각각 제1 전계 제어 영역(ECA1) 및 제2 전계 제어 영역(ECA2)을 포함하는 바, 액정(210)은 다양한 각도로 기울어질 수 있다. 이에 따라, 액정 표시 장치(도 1의 1)의 정면 계조와 측면 계조의 차이가 최소화될 수 있다. 다시 말하면, 액정 표시 장치(도 1의 1)의 시인성이 향상될 수 있다.
제1 절연층(130), 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2) 제2 절연층(140)이 배치된다. 제2 절연층(140)은 절연 물질로 이루어질 수 있으며, 예시적으로 유기 물질로 구성된 유기막일 수 있다. 제2 절연층(140)은 제2 절연층(140)과 제1 베이스 기판(110) 사이에 배치된 구성 요소들로 인하여 발생한 국부적인 단차를 평탄화할 수 있다. 바꾸어 말하면, 제2 절연층(140)의 상부 표면은 실질적으로 평탄할 수 있다.
제2 절연층(140)에는 각각 제2 절연층(140)을 관통하는 모양으로 형성되는 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)이 배치될 수 있다.
구체적으로, 제2 절연층(140)에는 제1 드레인 전극(164)의 일부를 제1 베이스 기판(110)의 상부 표면에 수직한 방향을 따라 상부로 노출시키는 제1 컨택홀(CNT1)이 형성될 수 있다. 제1 드레인 전극(164)의 일부와 제2 절연층(140) 상부에 배치되는 제1 서브 화소 전극(SPE1)은 제1 컨택홀(CNT1)을 통하여 서로 물리적으로 연결될 수 있다.
또한, 제2 절연층(140)에는 제2 드레인 전극(168)의 일부를 제1 베이스 기판(110)의 상부 표면에 수직한 방향을 따라 상부로 노출시키는 제2 컨택홀(CNT2)이 형성될 수 있다. 제2 드레인 전극(DE2)의 일부와 제2 절연층(140) 상에 배치되는 제2 서브 화소 전극(SPE2)은 제2 컨택홀(CNT2)을 통하여 서로 전기적으로 연결될 수 있다.
제2 절연층(140) 상에는 제1 서브 화소 전극(SPE1), 제2 서브 화소 전극(SPE2) 및 차폐 전극(SDE)이 배치된다. 이들 각각은 동일 평면상에 서로 중첩되지 않도록 배치될 수 있다.
제1 서브 화소 전극(SPE1)은 제1 컨택홀(CNT1)을 통하여 제1 드레인 전극(164)과 전기적으로 연결되며, 상기 제1 데이터 전압을 제공받을 수 있다.
제2 서브 화소 전극(SPE2)은 제2 컨택홀(CNT2)을 통하여 제2 드레인 전극(168)과 전기적으로 연결되며, 상기 제2 데이터 전압을 제공받을 수 있다.
제1 서브 화소 전극(SPE1)은 대체로 제1 전계 제어(ECA1) 내에 배치될 수 있으나, 제1 드레인 전극(164)과의 연결을 위하여 제1 컨택홀(CNT1)을 오버랩하도록 확장된 영역 및 상기 영역에 대칭으로 확장된 영역을 포함할 수 있다. 또한, 제1 서브 화소 전극(SPE1)은 투명 도전성 물질이 배치되지 않은 개구부를 포함할 수 있다. 상기 개구부에 의하여 제1 서브 화소 전극(SPE1)에 규칙적인 패턴이 형성되며, 제1 서브 화소 전극(SPE1)의 모양 및 패턴에 따라 제1 서브 화소 전극(SPE1)과 중첩되도록 배치된 액정(210)이 기울어지는 방향 및 정도가 제어될 수 있다.
보다 구체적으로, 제1 서브 화소 전극(SPE1)은 제1 줄기 전극(181), 복수의 제1 가지 전극(182), 복수의 제1 가장자리 전극(183), 제1 확장 전극(184), 제1 연결 전극(185) 및 제1 보상 전극(186)을 포함한다.
제1 줄기 전극(181)은 제1 방향(dr1) 또는 제2 방향(dr2)을 따라 연장될 수 있다. 복수의 제1 가지 전극(182)은 제1 줄기 전극(181)으로부터 제1 방향(dr1) 또는 제2 방향(dr2)과 비스듬한 방향을 따라 연장될 수 있다. 복수의 제1 가장자리 전극(183)은 복수의 제1 가지 전극(182)들의 끝단을 서로 연결하며 제2 방향(dr2)을 따라 연장될 수 있다. 제1 확장 전극(184)은 제1 컨택홀(CNT1)의 측벽을 따라 배치되고, 제1 컨택홀(CNT1)이 형성된 영역을 오버랩하도록 배치될 수 있다.
제1 연결 전극(185)은 제1 줄기 전극(181), 제1 가지 전극(182) 및 제1 가장자리 전극(183) 중 적어도 어느 하나와 제1 확장 전극(184)을 연결하도록 배치될 수 있다. 본 실시예의 경우, 제1 연결 전극(185)은 제1 가장자리 전극(183)과 연결되는 구조를 예시하였다.
다만, 제1 연결 전극(185)은 제1 데이터 라인(DLj)과 교차하도록 배치될 수 있다. 이에, 제1 연결 전극(185)은 제1 데이터 라인(DLj)과 소정의 커패시턴스가 형성할 수 있다.
제1 보상 전극(186)은 제1 줄기 전극(181), 제1 가지 전극(182) 및 제1 가장자리 전극(183) 중 적어도 어느 하나와 제1 확장 전극(184)을 연결하도록 배치될 수 있다. 본 실시예의 경우, 제1 연결 전극(185)은 제1 가장자리 전극(183)과 연결되는 구조를 예시하였다.
다만, 제1 보상 전극(186)은 제2 데이터 라인(DLj+1)과 교차되도록 배치될 수 있다. 이에, 제1 보상 전극(186)은 제2 데이터 라인(DLj+1)과 소정의 커패시턴스를 형성할 수 있다.
즉, 제1 보상 전극(186)은 제1 연결 전극(186)과 제1 데이터 라인(DLj) 사이에 형성되는 커패시턴스로 인한 표시 품질의 저하를 방지하기 위하여, 제2 데이터 라인(DLj+1)과 커패시턴스를 형성할 수 있다. 이러한 효과를 위하여, 제1 보상 전극(186)이 제2 데이터 라인(DLj+1)과 중첩되는 면적은, 제1 연결 전극(185)이 제1 데이터 라인(DLj)과 중첩되는 면적과 동일한 면적을 갖도록 형성될 수 있다.
본 실시예의 경우, 제1 보상 전극(186)은 제1 연결 전극(185)의 일부 구간과 동일한 모양을 갖되, 유지 전극(128)과 중첩되지 않도록 형성될 수 있다.
제2 서브 화소 전극(SPE2)은 대체로 제2 전계 제어(ECA2) 내에 배치될 수 있으나, 제2 드레인 전극(168)과의 연결을 위하여 제2 컨택홀(CNT2)을 오버랩하도록 확장된 영역을 포함할 수 있다. 또한, 제2 서브 화소 전극(SPE2)은 투명 도전성 물질이 배치되지 않은 개구부를 포함할 수 있다. 상기 개구부에 의하여 제2 서브 화소 전극(SPE2)에 규칙적인 패턴이 형성되며, 제2 서브 화소 전극(SPE2)의 모양 및 패턴에 따라 제2 서브 화소 전극(SPE2)과 중첩되도록 배치된 액정(210)이 기울어지는 방향 및 정도가 제어될 수 있다. 본 실시예의 경우, 제2 서브 화소 전극(SPE2)은 제2 전계 제어 영역(ECA2)의 중심으로부터 외측으로 연장되는 다수의 가지들을 포함하는 패턴을 가질 수 있으며, 이에 제한되지 않을 수 있다.
보다 구체적으로, 제2 서브 화소 전극(SPE2)은 제2 줄기 전극(192), 복수의 제2 가지 전극(192), 복수의 제2 가장자리 전극(193), 제2 확장 전극(194) 및 제2 연결 전극(195)을 포함한다.
제2 줄기 전극(191)은 제1 방향(dr1) 또는 제2 방향(dr2)을 따라 연장될 수 있다. 복수의 제2 가지 전극(192)은 제2 줄기 전극(191)으로부터 제1 방향(dr1) 또는 제2 방향(dr2)과 비스듬한 방향을 따라 연장될 수 있다. 복수의 제2 가장자리 전극(193)은 복수의 제2 가지 전극(192)들의 끝단을 서로 연결하며 제2 방향(dr2)을 따라 연장될 수 있다. 제2 확장 전극(194)은 제2 컨택홀(CNT2)의 측벽을 따라 배치되고, 제2 컨택홀(CNT2)이 형성된 영역을 오버랩하도록 배치될 수 있다.
제2 연결 전극(195)은 제2 줄기 전극(191), 제2 가지 전극(192) 및 제2 가장자리 전극(193) 중 적어도 어느 하나와 제2 확장 전극(194)을 연결하도록 배치될 수 있다. 본 실시예의 경우, 제2 연결 전극(195)은 제2 가장자리 전극(193)과 연결되는 구조를 예시하였다.
다만, 본 실시예에서 제2 연결 전극(195)은 제1 연결 전극(195)과는 달리, 제1 데이터 라인(DLj)과 교차하지 않도록 배치될 수 있다. 이에, 제2 연결 전극(195)은 제1 데이터 라인(DLj)과 소정의 커패시턴스를 형성하지 않을 수 있다.
차폐 전극(SDE)은 유지 전극(128)이 배치된 영역 중, 제2 방향(dr2)을 따라 연장된 영역과 중첩되도록 배치될 수 있다. 차폐 전극(SDE)은 차폐 전극(SDE)과 중첩되도록 배치된 액정(210)들이 의도치 않은 배열의 변화를 차단하여 빛샘을 방지할 수 있으며, 화소(PX)들 간의 경계를 명확히 구분할 수 있다.
제1 서브 화소 전극(SPE1), 제2 서브 화소 전극(SPE2) 및 차폐 전극(SDE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.
한편, 제1 서브 화소 전극(SPE1), 제2 서브 화소 전극(SPE2) 및 차폐 전극(SDE) 상에는 제1 배향막(도시되지 않음)이 추가로 배치될 수 있다. 상기 제1 배향막은 액정층(200)에 주입되는 액정(210)의 초기 배향 각도를 제어할 수 있다.
이하, 제2 표시 기판(300)에 대하여 설명한다.
제2 표시 기판(300)은 제2 베이스 기판(310), 차광 부재(320), 컬러 필터층(330), 오버코트층(340) 및 공통 전극(50)을 포함한다.
제2 베이스 기판(310)은 제1 베이스 기판(110)에 대향하여 배치된다. 제2 베이스 기판(310)은 외부로부터의 충격을 견뎌낼 수 있는 내구성을 가질 수 있다. 제2 베이스 기판(310)은 투명 절연 기판일 수 있다. 예를 들면, 제2 베이스 기판(310)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 제2 베이스 기판(310)은 평탄한 평판형일 수 있지만, 특정 방향으로 커브드될 수도 있다.
제1 표시 기판(100)을 향하는 제2 베이스 기판(310)의 일면 상에는 차광 부재(320)가 배치된다.
차광 부재(320)는 게이트 라인(GLi), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 오버랩하도록 배치될 수 있으며, 빛의 투과를 차단할 수 있다.
제1 표시 기판(100)을 향하는 차광 부재(320)의 일면 상에는 컬러 필터층(330)이 배치된다.
컬러 필터층(330)은 색을 구현하기 위한 안료가 포함된 감광성 유기 조성물로 구성될 수 있으며, 적색, 녹색 또는 청색의 안료 중 어느 하나를 포함할 수 있다. 예시적으로, 컬러 필터층(330)은 복수의 컬러 필터를 포함할 수 있다. 예시적으로, 상기 복수의 컬러 필터 중 어느 하나는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 어느 하나를 표시할 수 있다. 다만, 이에 한정되는 것은 아니며, 상기 복수의 컬러 필터는 청록색(cyan), 자홍색(magenta), 옐로우(yellow) 및 화이트(white) 계열의 색 중 어느 하나를 표시할 수도 있다.
본 실시예에서는 컬러 필터층(330)이 제2 표시 기판(300)에 형성된 것을 예시하였으나, 이에 제한되지 않을 수 있다. 즉, 몇몇 실시예에서, 컬러 필터층(CF)은 제1 표시 기판(100)에 형성될 수도 있다.
제1 표시 기판(100)을 향하는 컬러 필터층(330)의 일면 상에는 오버코트층(340)이 배치된다. 오버코트층(340)은 차광 부재(320) 및 컬러 필터층(330)으로 인하여 발생한 단차를 완화할 수 있다. 몇몇 실시예에서, 오버코트층(340)은 생략될 수도 있다.
제1 표시 기판(100)을 향하는 오버코트층(340)의 일면 상에는 공통 전극(350)이 배치된다.
공통 전극(350)은 제2 베이스 기판(310)의 전면에 걸쳐 통판으로 형성될 수 있다. 공통 전극(350)에는 외부로부터 제공되는 공통 전압이 인가되어 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)과 함께 액정층(200)에 전계를 형성할 수 있다. 다만, 몇몇 실시예의 경우, 공통 전극(350)이 특정 패턴을 갖도록 개구부가 형성될 수도 있다.
여기서, 상기 공통 전압은 외부로부터 제공될 수 있으며, 액정 표시 장치(도 1의 1)가 동작하는 동안 상기 공통 전압의 전압 레벨은 일정하게 유지될 수 있다. 이에 따라, 서로 중첩되도록 배치된 제1 서브 화소 전극(SPE1) 및 공통 전극(350) 또는 제2 서브 화소 전극(SPE2) 및 공통 전극(350)의 전압 레벨 차이에 의하여 전계가 형성될 수 있으며, 상기 전계에 의하여 액정(210)이 회전하거나 기울어질 수 있다.
한편, 몇몇 실시예에서, 차폐 전극(SDE)에는 상기 공통 전압과 실질적으로 동일한 레벨의 전압이 제공될 수 있다. 이에 따라, 액정 표시 장치가 동작하는 동안, 서로 중첩되도록 배치된 차폐 전극(SDE)과 공통 전극(350) 사이에 배치되는 액정층(200)의 일부 영역에는 방향성을 가지는 전계가 형성되지 않을 수 있다. 차폐 전극(SDE)과 공통 전극(350)에 동일한 전압값을 갖는 전압이 제공되므로, 전위차가 발생하지 않기 때문이다. 이에 따라, 서로 중첩되도록 배치된 차폐 전극(SDE)과 공통 전극(350) 사이의 공간에 배치된 액정(210)은 회전하거나 기울어지지 않을 수 있으며, 액정 표시 장치의 전원이 오프된 상태와 동일하게 유지될 수 있다. 예시적으로, 빛을 투과를 차단할 수 있다.
한편, 제1 표시 기판(100)을 향하는 공통 전극(350)의 일면 상에는 제2 배향막(도시되지 않음)이 배치될 수 있다. 상기 제2 배향막은 상기 제1 배향막과 마찬가지로 액정층(200)에 주입된 액정(210)의 초기 배향 각도를 제어할 수 있다. 상기 제2 배향막은 생략될 수 있다.
이하, 액정층(200)에 대하여 설명한다.
액정층(200)은 유전율 이방성 및 굴절율 이방성을 가지는 복수의 액정(210)을 포함한다. 액정(210)은 액정층(200)에 전계가 형성되지 않은 상태에서 제1 표시 기판(100)과 제2 표시 기판(300)에 수직한 방향으로 배열될 수 있다. 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 전계가 형성되면 액정(210)이 특정 방향으로 회전하거나 기울어짐으로써 빛의 편광을 변화시킬 수 있다.
도 5는 다른 실시예에 따른 일 화소의 개략적인 레이아웃도이고, 도 6은 도 5에 도시된 일 화소의 제1 서브 화소 전극 및 제2 서브 화소 전극을 도시한 평면도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(PX_a)는 도 2 내지 도 4에 도시된 실시예에 따른 액정 표시 장치의 일 화소(PX)와 비교하여 제1 보상 전극(186_a)의 모양이 상이한 차이점을 지니며, 다른 구성에 대하여는 동일할 수 있다. 따라서, 이하에서 동일 도면 부호가 지칭하는 구성에 대한 중복되는 설명은 생략하기로 한다.
도 5 및 도 6을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(PX_a)는 제1 서브 화소 전극(SPE1_a) 및 제2 서브 화소 전극(SPE2)을 포함한다.
제1 서브 화소 전극(SPE1_a)은 제1 줄기 전극(181), 제1 가지 전극(182), 제1 가장자리 전극(183), 제1 확장 전극(184), 제1 연결 전극(185) 및 제1 보상 전극(186_a)을 포함한다.
다만, 본 실시예에 따른 제1 보상 전극(186_a)은 도 2 내지 도 4에 도시된 실시예에 따른 제1 보상 전극(186)과는 달리, 제1 연결 전극(185)의 모양과 상이하게 형성될 수 있다. 즉, 본 실시예의 경우, 제1 보상 전극(186_a)과 제2 데이터 라인(DLj+1)이 형성하는 커패시턴스와 제1 연결 전극(185)과 제1 데이터 라인(DLj)이 형성하는 커패시턴스가 동일한 점에 대하여는 도 2 내지 도 4에 도시된 실시예에 다른 제1 보상 전극(186)과 동일하나, 그 구조에 대하여는 상이할 수 있다. 다시 말하면, 제1 보상 전극(186_a)의 모양은 제2 데이터 라인(DLj+1)과 소정의 커패시턴스를 형성한다면, 제1 연결 전극(185)과 상이한 모양으로 형성될 수 있다. 예를 들어, 본 실시예에 따른 제1 보상 전극(186_a)은 제1 가장자리 전극(183)으로부터 일체로 돌출된 모양으로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 액정 표시 장치
SPE1: 제1 서브 화소 전극
SPE2: 제2 서브 화소 전극
181: 제1 줄기 전극
182: 제1 가지 전극
183: 제1 가장자리 전극
184: 제1 확장 전극
185: 제1 연결 전극
186: 제1 보상 전극

Claims (20)

  1. 기판;
    상기 기판 상에 서로 평행하게 연장된 제1 데이터 라인 및 제2 데이터 라인;
    상기 기판 상에 배치되며 상기 제1 데이터 라인과 연결된 제1 박막 트랜지스터;
    상기 기판 상에 배치되며 상기 제2 데이터 라인과 연결된 제2 박막 트랜지스터;
    상기 제1 및 제2 데이터 라인, 상기 제1 및 제2 박막 트랜지스터 상에 배치되며, 상기 제1 박막 트랜지스터와 연결된 제1 서브 화소 전극;
    상기 제1 및 제2 데이터 라인, 상기 제1 및 제2 박막 트랜지스터 상에 배치되며, 상기 제2 박막 트랜지스터와 연결된 제2 서브 화소 전극을 포함하되,
    상기 제1 서브 화소 전극은 제1 줄기 전극, 상기 제1 줄기 전극으로부터 연장된 복수의 제1 가지 전극, 상기 제1 박막 트랜지스터와 직접 접촉되는 제1 확장 전극, 상기 제1 줄기 전극 또는 상기 제1 가지 전극 중 어느 하나와 상기 제1 확장 전극을 연결하는 제1 연결 전극, 및 상기 제1 줄기 전극 또는 상기 제1 가지 전극 중 어느 하나와 직접 연결된 제1 보상 전극을 포함하고,
    상기 제1 보상 전극은 상기 제1 확장 전극 및 상기 제1 연결 전극과 직접 연결되지 않고,
    상기 제1 보상 전극은 상기 제1 데이터 라인과 중첩되지 않고,
    상기 제1 서브 화소 전극이 상기 제1 데이터 라인과 중첩되는 면적은 상기 제1 서브 화소 전극이 상기 제2 데이터 라인과 중첩되는 면적과 동일한 액정 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 연결 전극은 상기 제1 데이터 라인과 교차하도록 배치되는 액정 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 연결 전극과 상기 제1 데이터 라인이 중첩되는 면적은 상기 제1 보상 전극과 상기 제2 데이터 라인이 중첩되는 면적과 동일한 액정 표시 장치.
  5. 제1 항에 있어서,
    상기 기판과 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 사이 층에 배치된 유지 전극을 더 포함하되,
    상기 제1 보상 전극은 상기 유지 전극과 중첩되지 않는 액정 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 서브 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 일부 영역에서 중첩되는 액정 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 서브 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 중첩되지 않는 액정 표시 장치.
  8. 제1 항에 있어서,
    상기 제2 서브 화소 전극은 제2 줄기 전극, 상기 제2 줄기 전극으로부터 연장된 복수의 제2 가지 전극, 상기 제2 박막 트랜지스터와 연결되는 제2 확장 전극, 상기 제2 줄기 전극 또는 상기 제2 가지 전극 중 어느 하나와 상기 제2 확장 전극을 연결하는 제2 연결 전극을 포함하는 액정 표시 장치.
  9. 제1 항에 있어서,
    상기 화소는 제1 전계 제어 영역 및 제2 전계 제어 영역을 더 포함하되,
    상기 제1 전계 제어 영역에 형성되는 전기장의 세기는 상기 제1 데이터 라인에 제공된 전압에 의하여 제어되고,
    상기 제2 전계 제어 영역에 형성되는 전기장의 세기는 상기 제2 데이터 라인에 제공된 전압에 의하여 제어되는 액정 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 줄기 전극, 상기 제1 가지 전극은 상기 제1 전계 제어 영역 내에 배치된 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 확장 전극, 상기 제1 연결 전극 및 상기 제1 보상 전극은 상기 제1 전계 제어 영역 외부에 배치된 액정 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 서브 화소 전극은 상기 제1 가지 전극들의 끝단을 연결하되, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 연장된 방향과 동일한 방향으로 연장된 제1 가장자리 전극을 더 포함하는 액정 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 서브 화소 전극과 상기 제1 데이터 라인간에 형성되는 커패시턴스는 상기 제1 서브 화소 전극과 상기 제2 데이터 라인간에 형성되는 커패시턴스와 동일한 액정 표시 장치.
  14. 제1 항에 있어서,
    상기 기판과 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 사이 층에 배치되며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 교차하도록 연장된 게이트 라인을 더 포함하되,
    상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 상기 게이트 라인과 연결된 액정 표시 장치.
  15. 기판;
    상기 기판 상에 서로 평행하게 연장된 제1 데이터 라인 및 제2 데이터 라인;
    상기 기판 상에 배치되며 상기 제1 데이터 라인과 연결된 박막 트랜지스터;
    상기 제1 및 제2 데이터 라인, 상기 박막 트랜지스터 상에 배치되며, 상기 박막 트랜지스터와 연결된 화소 전극을 포함하되,
    상기 화소 전극은 줄기 전극, 상기 줄기 전극으로부터 연장된 복수의 가지 전극, 상기 박막 트랜지스터와 직접 접촉되는 확장 전극, 상기 줄기 전극 또는 상기 가지 전극 중 어느 하나와 상기 확장 전극을 연결하는 연결 전극, 및 상기 줄기 전극 또는 상기 가지 전극 중 어느 하나와 직접 연결된 보상 전극을 포함하고,
    상기 보상 전극은 상기 확장 전극 및 상기 연결 전극과 직접 연결되지 않고,
    상기 보상 전극은 상기 제1 데이터 라인과 중첩되지 않고,
    상기 화소 전극이 상기 제1 데이터 라인과 중첩되는 면적은 상기 화소 전극이 상기 제2 데이터 라인과 중첩되는 면적과 동일한 액정 표시 장치.
  16. 삭제
  17. 제15 항에 있어서,
    상기 연결 전극은 상기 제1 데이터 라인과 교차하도록 배치되는 액정 표시 장치.
  18. 제17 항에 있어서,
    상기 연결 전극과 상기 제1 데이터 라인이 중첩되는 면적은 상기 보상 전극과 상기 제2 데이터 라인이 중첩되는 면적과 동일한 액정 표시 장치.
  19. 제15 항에 있어서,
    상기 화소 전극은 상기 가지 전극들의 끝단을 연결하되, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 연장된 방향과 동일한 방향으로 연장된 가장자리 전극을 더 포함하는 액정 표시 장치.
  20. 제15 항에 있어서,
    상기 화소 전극과 상기 제1 데이터 라인간에 형성되는 커패시턴스는 상기 화소 전극과 상기 제2 데이터 라인간에 형성되는 커패시턴스와 동일한 액정 표시 장치.
KR1020170166743A 2017-12-06 2017-12-06 액정 표시 장치 Active KR102435674B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170166743A KR102435674B1 (ko) 2017-12-06 2017-12-06 액정 표시 장치
US15/980,747 US10281784B1 (en) 2017-12-06 2018-05-16 Liquid crystal display device
CN201811472796.5A CN110007530B (zh) 2017-12-06 2018-12-04 液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166743A KR102435674B1 (ko) 2017-12-06 2017-12-06 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20190067293A KR20190067293A (ko) 2019-06-17
KR102435674B1 true KR102435674B1 (ko) 2022-08-24

Family

ID=66334104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166743A Active KR102435674B1 (ko) 2017-12-06 2017-12-06 액정 표시 장치

Country Status (3)

Country Link
US (1) US10281784B1 (ko)
KR (1) KR102435674B1 (ko)
CN (1) CN110007530B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102785175B1 (ko) * 2019-04-30 2025-03-21 삼성디스플레이 주식회사 표시 장치
CN111338134A (zh) 2020-03-13 2020-06-26 Tcl华星光电技术有限公司 一种像素电极结构及液晶显示面板
KR102783608B1 (ko) * 2020-03-18 2025-03-19 삼성디스플레이 주식회사 표시 장치
CN113451360B (zh) * 2020-03-24 2022-11-18 昆山国显光电有限公司 显示面板、显示面板的制备方法以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140098317A1 (en) * 2012-10-10 2014-04-10 Samsung Display Co., Ltd. Array substrate and liquid crystal display having the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387278B2 (ja) * 2004-09-29 2009-12-16 シャープ株式会社 液晶パネル及び液晶表示装置
KR101133760B1 (ko) * 2005-01-17 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101258129B1 (ko) * 2006-07-28 2013-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법과 그 리페어 방법
KR20080030799A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 기판
KR101319595B1 (ko) * 2007-03-13 2013-10-16 삼성디스플레이 주식회사 액정 표시 장치
KR101528758B1 (ko) * 2008-07-08 2015-06-15 삼성디스플레이 주식회사 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치
KR101641538B1 (ko) * 2008-12-24 2016-07-22 삼성디스플레이 주식회사 표시 패널
US8233070B2 (en) 2009-03-27 2012-07-31 International Business Machines Corporation Variable dynamic range pixel sensor cell, design structure and method
KR101634744B1 (ko) 2009-12-30 2016-07-11 삼성디스플레이 주식회사 표시 장치
KR101902984B1 (ko) * 2010-04-02 2018-11-14 삼성디스플레이 주식회사 화소전극 표시판, 액정표시판 조립체 및 이들을 제조하는 방법들
KR101808213B1 (ko) * 2010-04-21 2018-01-19 삼성디스플레이 주식회사 액정 표시 장치
KR20140097887A (ko) * 2013-01-30 2014-08-07 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101392183B1 (ko) 2013-04-01 2014-05-30 삼성디스플레이 주식회사 액정 표시 장치
KR102147520B1 (ko) 2013-07-29 2020-08-25 삼성디스플레이 주식회사 곡면표시장치
KR20150050997A (ko) * 2013-11-01 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20150058609A (ko) * 2013-11-18 2015-05-29 삼성디스플레이 주식회사 표시 장치
KR102099963B1 (ko) 2014-03-04 2020-04-13 삼성디스플레이 주식회사 표시 장치
KR102289839B1 (ko) * 2015-01-23 2021-08-13 삼성디스플레이 주식회사 액정 표시 장치
KR102250805B1 (ko) * 2015-01-26 2021-05-13 삼성디스플레이 주식회사 액정 표시장치
KR102431348B1 (ko) * 2016-05-25 2022-08-11 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140098317A1 (en) * 2012-10-10 2014-04-10 Samsung Display Co., Ltd. Array substrate and liquid crystal display having the same

Also Published As

Publication number Publication date
CN110007530B (zh) 2023-08-15
KR20190067293A (ko) 2019-06-17
US10281784B1 (en) 2019-05-07
CN110007530A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US7916244B2 (en) Liquid crystal display having high luminance and high display quality
JP4572854B2 (ja) 液晶装置及び電子機器
US8570264B2 (en) Liquid crystal display apparatus with wide viewing angle
KR101153942B1 (ko) 액정 표시 장치
JP5376774B2 (ja) 液晶表示装置
US8049699B2 (en) Liquid crystal display apparatus having storage electrodes overlapping only some sub-pixels
KR102435674B1 (ko) 액정 표시 장치
US10962852B2 (en) Liquid crystal display device
US10222664B2 (en) Liquid crystal display device
KR102459575B1 (ko) 표시 장치
KR20190115141A (ko) 액정 표시 장치
CN106802518B (zh) 液晶显示装置
KR101462163B1 (ko) 액정 표시 장치
KR20170107127A (ko) 액정 표시 장치
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR102233518B1 (ko) 표시 장치
KR102593756B1 (ko) 액정 표시 장치
KR102233124B1 (ko) 표시 장치
KR102401608B1 (ko) 액정 표시 장치
US20170261821A1 (en) Liquid crystal display device
KR102667952B1 (ko) 액정 표시 장치
KR102549908B1 (ko) 액정 표시 장치
KR102426618B1 (ko) 액정 표시 장치
KR20180004869A (ko) 액정 표시 장치
KR20070121112A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171206

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201120

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171206

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220524

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220819

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220819

End annual number: 3

Start annual number: 1

PG1601 Publication of registration