[go: up one dir, main page]

KR102294318B1 - Light emitting device and light emitting device array including the same - Google Patents

Light emitting device and light emitting device array including the same Download PDF

Info

Publication number
KR102294318B1
KR102294318B1 KR1020150042084A KR20150042084A KR102294318B1 KR 102294318 B1 KR102294318 B1 KR 102294318B1 KR 1020150042084 A KR1020150042084 A KR 1020150042084A KR 20150042084 A KR20150042084 A KR 20150042084A KR 102294318 B1 KR102294318 B1 KR 102294318B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150042084A
Other languages
Korean (ko)
Other versions
KR20160115095A (en
Inventor
최병균
손수형
이건화
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150042084A priority Critical patent/KR102294318B1/en
Publication of KR20160115095A publication Critical patent/KR20160115095A/en
Application granted granted Critical
Publication of KR102294318B1 publication Critical patent/KR102294318B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/36
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Led Devices (AREA)

Abstract

실시예의 발광 소자 및 발광 소자 어레이는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 발광 구조물 상에 배치되고, 제1 도전형 반도체층 및 제2 도전형 반도체층과 각각 전기적으로 연결된 제1 전극 및 제2 전극; 및 발광 구조물과 제1 전극 상에 배치된 절연층; 을 포함하고, 제2 전극은 발광 구조물의 두께 방향으로 제2 도전형 반도체층과 중첩되는 제1 부분 및 두께 방향으로 제2 도전형 반도체층과 중첩되지 않는 제2 부분을 포함하여, 발광 구조물에서 방출되는 빛 중 일부가 제2 전극에서 반사되도록 함으로써 발광 소자 외부로 출사되는 빛의 양을 늘일 수 있어 광 효율을 개선할 수 있다.The light emitting device and the light emitting device array of the embodiment include a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; a first electrode and a second electrode disposed on the light emitting structure and electrically connected to the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively; and an insulating layer disposed on the light emitting structure and the first electrode; including, wherein the second electrode includes a first portion overlapping the second conductivity-type semiconductor layer in the thickness direction of the light-emitting structure and a second portion not overlapping the second conductivity-type semiconductor layer in the thickness direction of the light-emitting structure. By allowing some of the emitted light to be reflected from the second electrode, the amount of light emitted to the outside of the light emitting device can be increased, thereby improving light efficiency.

Description

발광 소자 및 이를 포함하는 발광 소자 어레이{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE ARRAY INCLUDING THE SAME}A light emitting device and a light emitting device array including the same

실시예는 발광 소자 및 이를 포함하는 발광 소자 어레이에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device array including the same.

GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자 등에 널리 사용된다.Group 3-5 compound semiconductors, such as GaN and AlGaN, are widely used in optoelectronics and electronic devices due to their many advantages, such as wide and easily tunable band gap energy.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors are developed with thin film growth technology and device materials such as red, green, blue, and ultraviolet light. Various colors can be realized, and efficient white light can be realized by using fluorescent materials or combining colors. It has the advantage of environmental friendliness.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a light emitting diode backlight that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a transmission module of an optical communication means, a backlight of a liquid crystal display (LCD) display device, and white light emission that can replace a fluorescent lamp or incandescent bulb Applications are expanding to diode lighting devices, automobile headlights and traffic lights.

종래의 발광소자는 n형 반도체층과 활성층 및 p형 반도체층을 포함하는 발광구조물이 형성되고, n형 반도체층을 통해서 주입되는 전자와 p형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다.In a conventional light emitting device, a light emitting structure including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer is formed, and electrons injected through the n-type semiconductor layer and holes injected through the p-type semiconductor layer meet to form an active layer. It emits light with an energy determined by the material's intrinsic energy band.

발광 구조물의 단면적을 작게 하여 픽셀을 이루게 하려는 시도가 있으나, 각각의 발광 구조물의 두께가 너무 커서 단위 초박형의 단위 픽셀을 구현하기 어렵다.An attempt has been made to form a pixel by reducing the cross-sectional area of the light emitting structure, but the thickness of each light emitting structure is too large to implement a unit ultra-thin unit pixel.

즉, 상술한 발광 구조물은 사파이어 등의 기판 위에서 성장되는데, 발광 구조물의 성장 후에 기판이 그대로 잔존하는 수평형 발광소자, 발광 구조물의 일측에 금속 지지물(metal support)을 결합하고 기판을 제거하는 수직형 발광소자 등의 경우 기판이나 금속 지지물의 두께가 커서 초박형의 픽셀을 이루기 어렵다.That is, the above-described light emitting structure is grown on a substrate such as sapphire, a horizontal type light emitting device in which the substrate remains as it is after growth of the light emitting structure, a vertical type in which a metal support is coupled to one side of the light emitting structure and the substrate is removed In the case of a light emitting device, it is difficult to form an ultra-thin pixel because the thickness of the substrate or the metal support is large.

실시예는 성장 기판이나 금속 지지물이 생략된 초박형의 발광 소자를 구현하고, 전극 구조를 변경하여 초박형 발광 소자의 발광 효율을 개선하고자 한다.The embodiment is to implement an ultra-thin light emitting device in which a growth substrate or a metal support is omitted, and to improve the luminous efficiency of the ultra-thin light emitting device by changing the electrode structure.

실시예는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 상에 배치되고, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층과 각각 전기적으로 연결된 제1 전극 및 제2 전극; 및 상기 발광 구조물과 상기 제1 전극 상에 배치된 절연층; 을 포함하고, 상기 제2 전극은 상기 발광 구조물의 두께 방향으로 상기 제2 도전형 반도체층과 중첩되는 제1 부분 및 상기 두께 방향으로 상기 제2 도전형 반도체층과 중첩되지 않는 제2 부분을 포함하는 발광 소자를 제공한다.Embodiments include a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; first and second electrodes disposed on the light emitting structure and electrically connected to the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively; and an insulating layer disposed on the light emitting structure and the first electrode. The second electrode includes a first portion overlapping the second conductivity type semiconductor layer in the thickness direction of the light emitting structure and a second portion not overlapping the second conductivity type semiconductor layer in the thickness direction A light emitting device is provided.

상기 발광 구조물은 제1 메사 영역을 포함하고, 상기 제1 도전형 반도체층은 제2 메사 영역을 포함할 수 있다.The light emitting structure may include a first mesa region, and the first conductivity-type semiconductor layer may include a second mesa region.

상기 절연층은 상기 제1 메사 영역 및 상기 제2 메사 영역 상에 배치되되, 상기 제2 도전형 반도체층이 노출되는 오픈 영역을 포함하고, 상기 오픈 영역 상에 상기 제2 전극의 상기 제1 부분의 적어도 일부가 배치될 수 있다.The insulating layer is disposed on the first mesa region and the second mesa region, and includes an open region where the second conductivity-type semiconductor layer is exposed, and the first portion of the second electrode is formed on the open region. At least a part of may be disposed.

상기 오픈 영역의 외곽에서 상기 제2 도전형 반도체층과 상기 절연층 및 상기 제2 전극의 상기 제1 부분의 적어도 일부가 중첩될 수 있다.The second conductivity-type semiconductor layer, the insulating layer, and at least a portion of the first portion of the second electrode may overlap outside the open region.

상기 제1 부분은 상기 오픈 영역 상에 배치되는 제1 영역 및 상기 오픈 영역의 외곽에 배치되는 제2 영역을 포함하고, 상기 제1 영역과 상기 제2 영역은 상기 두께 방향으로 단차를 가질 수 있다.The first portion may include a first area disposed on the open area and a second area disposed outside the open area, and the first area and the second area may have a step difference in the thickness direction. .

상기 제2 부분은 상기 제2 메사 영역 상에 배치되며, 상기 제1 부분에서 상기 제1 전극 방향으로 연장되어 형성될 수 있다.The second portion may be disposed on the second mesa region and may be formed to extend from the first portion in the direction of the first electrode.

상기 제2 부분의 일측 단부는 인접한 상기 제1 전극의 일측 단부와 상기 두께 방향으로 중첩되어 배치될 수 있다.One end of the second part may be disposed to overlap one end of the adjacent first electrode in the thickness direction.

상기 제2 전극의 상기 제1 부분과 상기 제2 부분의 두께는 균일할 수 있다.The thickness of the first portion and the second portion of the second electrode may be uniform.

상기 제1 전극은 상기 제2 메사 영역 상에 배치될 수 있으며, 상기 제1 전극은 상기 제2 메사 영역의 상부면 일부와 측면 및 상기 측면에서 외곽방향으로 연장되어 배치될 수 있다.The first electrode may be disposed on the second mesa region, and the first electrode may be disposed to extend outwardly from a portion of an upper surface and a side surface of the second mesa region, and from the side surface.

상기 제1 전극은 제1면 상에서 상기 절연층과 접촉하고, 상기 제1면과 마주보는 제2면에서 노출될 수 있다.The first electrode may be in contact with the insulating layer on a first surface and exposed on a second surface facing the first surface.

상기 제1 메사 영역의 상기 제2 도전형 반도체층 상에 도전층을 더 포함할 수 있다.A conductive layer may be further included on the second conductivity-type semiconductor layer in the first mesa region.

상기 절연층은 DBR 구조이거나, 상기 절연층은 SiO2, Si3N4 또는 폴리이미드 화합물을 포함할 수 있다.The insulating layer may have a DBR structure, or the insulating layer may include SiO 2 , Si 3 N 4 or a polyimide compound.

상기 제1 전극은 오믹층, 반사층 및 결합층을 포함할 수 있다.The first electrode may include an ohmic layer, a reflective layer, and a bonding layer.

상기 제2 전극은 오믹층과 반사층을 포함할 수 있으며, 상기 오믹층은 크롬(Cr), 은(Ag) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다.The second electrode may include an ohmic layer and a reflective layer, and the ohmic layer may include at least one of chromium (Cr), silver (Ag), and titanium (Ti).

또한, 상기 반사층은 백금(Pt)과 금(Au), 니켈(Ni)과 금(Au), 알루미늄(Al)과 백금(Pt)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나를 가질 수 있다.In addition, the reflective layer includes platinum (Pt) and gold (Au), nickel (Ni) and gold (Au), aluminum (Al) and platinum (Pt) and gold (Au), and aluminum (Al) and nickel (Ni) and It may have any one of the structures of gold (Au).

다른 실시예는 회로 기판; 상기 회로 기판 상에 배치되는 복수 개의 상술한 일 실시예의 발광 소자; 및 상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층; 을 포함하는 발광 소자 어레이를 제공한다.Another embodiment is a circuit board; a plurality of light emitting devices of the above-described embodiment disposed on the circuit board; and a resin layer filled between the circuit board and the plurality of light emitting devices and having conductive balls. It provides a light emitting device array comprising a.

상기 도전성 볼은 상기 회로 기판과 상기 제2 전극에 전기적으로 접촉할 수 있다.The conductive ball may electrically contact the circuit board and the second electrode.

상기 복수 개의 발광 소자의 상기 제1 전극은 상기 회로 기판과 반대 방향에서 하나의 배선으로 연결될 수 있다.The first electrodes of the plurality of light emitting devices may be connected in a direction opposite to the circuit board by a single wire.

실시예의 발광 소자 및 이를 포함하는 발광 소자 어레이는 제2 전극이 제1 전극방향으로 연장되어 배치되어, 제2 전극이 반사층을 역할을 하여 출사면으로 향하는 빛을 증가시킴으로써 광 효율을 개선할 수 있다. In the light emitting device of the embodiment and the light emitting device array including the same, the second electrode is disposed to extend in the direction of the first electrode, and the second electrode serves as a reflective layer to increase light directed to the emission surface, thereby improving light efficiency. .

도 1은 일 실시예의 발광 소자의 단면을 나타낸 도면이고,
도 2는 일 실시예의 발광 소자의 평면도이고,
도 3은 일 실시예의 발광 소자에 포함되는 절연층을 간략히 나타낸 도면이고,
도 4는 일 실시예의 발광 소자에서의 광 추출의 예시를 나타낸 도면이고,
도 5 내지 도 6은 일 실시예의 발광 소자의 단면을 나타낸 도면이고,
도 7은 일 실시예의 발광 소자 어레이의 단면을 나타낸 도면이고,
도 8a 내지 도 8i는 일 실시예의 발광 소자 어레이의 제조 공정을 나타낸 도면이고,
도 9는 스마트 워치의 일 실시예를 나타낸 도면이다.
1 is a view showing a cross-section of a light emitting device of an embodiment,
2 is a plan view of a light emitting device according to an embodiment;
3 is a diagram schematically illustrating an insulating layer included in a light emitting device according to an embodiment;
4 is a view showing an example of light extraction in a light emitting device of an embodiment,
5 to 6 are views showing a cross-section of a light emitting device of an embodiment,
7 is a view showing a cross-section of a light emitting device array according to an embodiment;
8A to 8I are views showing a manufacturing process of a light emitting device array according to an embodiment;
9 is a diagram illustrating an embodiment of a smart watch.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention that can specifically realize the above objects will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 “상(위) 또는 하(아래)(on or under)”에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where it is described as being formed in "on or under" of each element, above (above) or below (on) or under) includes both elements in which two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as “up (up) or down (on or under)”, the meaning of not only the upward direction but also the downward direction based on one element may be included.

또한, 이하에서 이용되는 “제1” 및 “제2”, “상/상부/위” 및 “하/하부/아래” 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.Also, as used hereinafter, relational terms such as “first” and “second”, “upper/upper/above” and “lower/lower/below” refer to any physical or logical relationship or order between such entities or elements. may be used only to distinguish one entity or element from another, without necessarily requiring or implying that

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Also, the size of each component does not fully reflect the actual size.

도 1은 발광 소자의 일 실시예에 대한 단면도이다.1 is a cross-sectional view of an embodiment of a light emitting device.

일 실시예의 발광 소자(100A)는 발광 구조물(120), 제1 전극(142)과 제2 전극(146) 및 발광 구조물과 제1 전극 상에 배치된 절연층(150) 포함할 수 있다.The light emitting device 100A according to an embodiment may include a light emitting structure 120 , a first electrode 142 and a second electrode 146 , and an insulating layer 150 disposed on the light emitting structure and the first electrode.

도 1을 참조하면, 일 실시예의 발광 소자(100A)는 발광 구조물(120)과 발광 구조물 상에 배치되고 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)과 각각 전기적으로 연결된 제1 전극(142) 및 제2 전극(146)을 포함할 수 있다. 또한, 발광 구조물과 제1 전극 상에 배치된 절연층(150)을 포함 수 있다.Referring to FIG. 1 , the light emitting device 100A according to an exemplary embodiment is disposed on the light emitting structure 120 and the light emitting structure and is electrically connected to the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 , respectively. It may include a first electrode 142 and a second electrode 146 connected thereto. In addition, the light emitting structure and the insulating layer 150 disposed on the first electrode may be included.

일 실시예의 발광 소자(100A)에서 제2 전극(146)은 발광 구조물(120)의 두께 방향으로 제2 도전형 반도체층(126)과 중첩되는 제1 부분(146-1)과 발광 구조물(120)의 두께 방향으로 제2 도전형 반도체층(126)과 중첩되지 않는 제2 부분(146-2)을 포함할 수 있다.In the light emitting device 100A according to an exemplary embodiment, the second electrode 146 includes a first portion 146 - 1 overlapping the second conductivity type semiconductor layer 126 in the thickness direction of the light emitting structure 120 and the light emitting structure 120 . ) may include a second portion 146 - 2 that does not overlap the second conductivity type semiconductor layer 126 in the thickness direction.

도 1의 발광 구조물(120)은 제1 도전형 반도체층(122), 제1 도전형 반도체층 상의 활성층(124) 및 활성층 상에 배치되는 제2 도전형 반도체층(126)을 포함할 수 있다.The light emitting structure 120 of FIG. 1 may include a first conductivity type semiconductor layer 122 , an active layer 124 on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer 126 disposed on the active layer. .

제1 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑 될 수 있다. 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity type semiconductor layer 122 may be implemented as a compound semiconductor such as group III-V or group II-VI, and may be doped with a first conductivity type dopant. The first conductivity type semiconductor layer 122 is a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), AlGaN , GaN, InAlGaN, AlGaAs, GaP, may be formed of any one or more of GaAs, GaAsP, AlGaInP.

제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지 않는다.When the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer, the first conductivity-type dopant may include an n-type dopant such as Si, Ge, Sn, Se, Te, or the like. The first conductivity type semiconductor layer 122 may be formed as a single layer or a multilayer, but is not limited thereto.

제1 도전형 반도체층(122) 상에는 활성층(124)이 배치될 수 있다.An active layer 124 may be disposed on the first conductivity type semiconductor layer 122 .

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.The active layer 124 is disposed between the first conductivity-type semiconductor layer 122 and the second conductivity-type semiconductor layer 126 , and includes a single well structure, a multi-well structure, a single quantum well structure, and a multi-quantum well structure. It may include any one of a (MQW: Multi Quantum Well) structure, a quantum dot structure, or a quantum wire structure.

활성층(124)은Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The active layer 124 is formed of a well layer and a barrier layer, for example, AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs (InGaAs) using a III-V group element compound semiconductor material. It may be formed in any one or more pair structure of /AlGaAs, GaP(InGaP)/AlGaP, but is not limited thereto. The well layer may be formed of a material having an energy band gap smaller than that of the barrier layer.

제2 도전형 반도체층(126)은 활성층(124)의 표면에 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 예를 들어 제2 도전형 반도체층(126)이 AlxGa(1-x)N으로 이루어질 수 있다.The second conductivity type semiconductor layer 126 may be formed of a semiconductor compound on the surface of the active layer 124 . The second conductivity type semiconductor layer 126 may be implemented with a group III-V group or group II-VI compound semiconductor, and may be doped with a second conductivity type dopant. The second conductivity type semiconductor layer 126 is, for example, a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) , AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, may be formed of any one or more of AlGaInP, for example, the second conductivity type semiconductor layer 126 may be made of Al x Ga (1-x) N have.

제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the second conductivity-type semiconductor layer 126 is a p-type semiconductor layer, the second conductivity-type dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. The second conductivity type semiconductor layer 126 may be formed as a single layer or a multilayer, but is not limited thereto.

제2 도전형 반도체층(126) 상에는 도전층(130)이 더 배치될 수 있다.A conductive layer 130 may be further disposed on the second conductivity type semiconductor layer 126 .

도전층(130)은 제2 도전형 반도체층(126)의 전기적 특성을 향상시키고, 제2 전극(146)과의 전기적 접촉을 개선할 수 있다. 도전층(130)은 복수의 층 또는 패턴을 가지고 형성될 수 있으며 도전층(130)은 투과성을 갖는 투명 전극층으로 형성될 수 있다.The conductive layer 130 may improve electrical characteristics of the second conductivity-type semiconductor layer 126 and may improve electrical contact with the second electrode 146 . The conductive layer 130 may be formed to have a plurality of layers or patterns, and the conductive layer 130 may be formed as a transparent electrode layer having transparency.

도전층(130)은 예를 들어, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO(Zinc Oxide), IrOx(Iridium Oxide), RuOx(Ruthenium Oxide), NiO(Nickel Oxide), RuOx/ITO, Ni/IrOx/Au(Gold) 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.The conductive layer 130 is, for example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO ( Indium Gallium Tin Oxide), AZO (Aluminum Zinc Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO (Zinc Oxide), IrOx (Iridium Oxide), RuOx (Ruthenium Oxide), NiO (Nickel Oxide), RuOx/ITO, Ni/IrOx/Au (Gold) may be formed including at least one of, but limited to these materials doesn't happen

도 1을 참조하면, 발광 구조물(120)은 적어도 하나의 메사(Mesa) 영역을 가질 수 있다. 여기서, 메사 영역은 메사 식각에 의하여 형성된 구조물의 상부면과 측면을 포함하는 영역에 해당한다.Referring to FIG. 1 , the light emitting structure 120 may have at least one mesa region. Here, the mesa region corresponds to a region including the upper surface and the side surface of the structure formed by the mesa etching.

발광 구조물(120)은 제1 메사 영역(First Mesa)을 포함하고, 제1 도전형 반도체층(122)은 제2 메사 영역(Second Mesa)을 포함할 수 있다.The light emitting structure 120 may include a first mesa region, and the first conductivity type semiconductor layer 122 may include a second mesa region.

예를 들어, 도 1에서 제1 메사 영역(First Mesa)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 것일 수 있으며, 제2 메사 영역(Second Mesa)은 제1 도전형 반도체층(122)만을 포함하는 것일 수 있다. 또한, 제1 메사 영역(First mesa)은 제2 메사 영역(Second mesa) 상에 배치될 수 있다.For example, in FIG. 1 , the first mesa region (First Mesa) may include a first conductivity type semiconductor layer 122 , an active layer 124 , and a second conductivity type semiconductor layer 126 , and the second mesa region The region (Second Mesa) may include only the first conductivity type semiconductor layer 122 . Also, the first mesa area may be disposed on the second mesa area.

도면에서 제1 메사 영역(First Mesa) 및 제2 메사 영역(Second Mesa)의 측면이 수직에 가깝게 도시되었으나, 실시예는 이에 한정하지 않으며, 메사 영역의 측면은 발광 소자의 바닥면에 대하여 일정 각도로 기울어져 경사지게 배치될 수 있다.Although the side surfaces of the first mesa area and the second mesa area are shown to be close to vertical in the drawing, the embodiment is not limited thereto, and the side surface of the mesa area is at a predetermined angle with respect to the bottom surface of the light emitting device. It may be inclined to be inclined to be disposed.

발광 구조물(120) 상에는 제1 전극(142)과 제2 전극(146)이 배치될 수 있으며, 이때 제1 전극(142)과 제2 전극(146)은 각각 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)에 전기적으로 연결될 수 있다.A first electrode 142 and a second electrode 146 may be disposed on the light emitting structure 120 , wherein the first electrode 142 and the second electrode 146 are each formed of a first conductivity-type semiconductor layer 122 . and the second conductivity type semiconductor layer 126 .

제1 전극(142) 및 제2 전극(146)은 전도성 물질, 예를 들어 인듐(In), 코발트(Co), 규소(Si), 게르마늄(Ge), 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 탄탈(Ta), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 알루미늄(Al), 니켈(Ni), 구리(Cu) 및 티타늄 텅스텐 합금(WTi) 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있으나, 제1 전극(142) 및 제2 전극(146)을 구성하는 물질은 예시된 물질에 한정하지 아니한다.The first electrode 142 and the second electrode 146 are formed of a conductive material such as indium (In), cobalt (Co), silicon (Si), germanium (Ge), gold (Au), palladium (Pd), Platinum (Pt), ruthenium (Ru), rhenium (Re), magnesium (Mg), zinc (Zn), hafnium (Hf), tantalum (Ta), rhodium (Rh), iridium (Ir), tungsten (W), A metal selected from titanium (Ti), silver (Ag), chromium (Cr), molybdenum (Mo), niobium (Nb), aluminum (Al), nickel (Ni), copper (Cu) and titanium tungsten alloy (WTi) Alternatively, it may be formed as a single layer or a multi-layer using an alloy, but the materials constituting the first electrode 142 and the second electrode 146 are not limited to the illustrated materials.

제1 전극(142)은 제2 메사 영역(Second Mesa) 상에 배치될 수 있다.The first electrode 142 may be disposed on the second mesa region.

즉, 제1 전극(142)은 메사 식각에 의하여 노출된 제1 도전형 반도체층(122)의 일부 영역에 배치될 수 있다.That is, the first electrode 142 may be disposed on a partial region of the first conductivity-type semiconductor layer 122 exposed by the mesa etching.

또한, 제1 전극(142)은 제2 메사 영역(Second Mesa)의 상부면 일부와 측면 및 제2 메사 영역의 측면에서 발광 소자의 외곽방향으로 연장되어 배치될 수 있다.In addition, the first electrode 142 may be disposed to extend outwardly of the light emitting device from a portion and a side surface of the second mesa region and a side surface of the second mesa region.

도 2는 도 1에 도시된 일 실시예의 발광 소자(100A)에 대한 평면도일 수 있다.FIG. 2 may be a plan view of the light emitting device 100A of the embodiment shown in FIG. 1 .

도 2를 참조하면, 제1 전극(142)은 제1 메사 영역(First Mesa)의 측면으로부터 일정 거리(d) 이격되어 제2 메사(Second Mesa) 영역 상에 배치될 수 있다. 이때, 이격된 거리(d)는 2㎛ 내지 10㎛일 수 있다.Referring to FIG. 2 , the first electrode 142 may be disposed on the second mesa area by a predetermined distance d from the side surface of the first mesa area. In this case, the spaced distance d may be 2 μm to 10 μm.

제1 전극과 제1 메사 영역의 측면 사이의 이격 거리(d)가 2㎛ 보다 작을 경우 제1 전극과 제2 전극의 단락을 방지하기 위한 절연층을 형성이 어려울 수 있으며, 이격된 거리(d)가 10㎛ 보다 커질 경우 전류 스프레딩이 저하될 수 있다.When the separation distance d between the first electrode and the side surface of the first mesa region is less than 2 μm, it may be difficult to form an insulating layer for preventing short circuit between the first electrode and the second electrode, and the spaced distance d ) is larger than 10㎛, the current spreading may be lowered.

또한, 제1 메사 영역(First Mesa)의 측면으로부터 이격되어 제2 메사 영역(Second Mesa)의 제1 도전형 반도체층(122) 상의 일부 영역에 배치된 제1 전극(142)은 제2 메사 영역의 가장자리까지 연장되어 형성될 수 있다.In addition, the first electrode 142 spaced apart from the side surface of the first mesa region and disposed on a partial region on the first conductivity type semiconductor layer 122 of the second mesa region is a second mesa region. It may be formed extending to the edge of the.

예를 들어, 제1 전극(142) 중 제2 메사 영역(Second Mesa)의 상부 면에 배치되는 부분의 폭(W1)은 5㎛ 내지 15㎛ 일 수 있으며, 상세하게는 10㎛일 수 있다. 또한, 제2 메사 영역의 상부면, 측면 그리고 제2 메사 영역의 측면에서 외곽방향으로 연장되어 형성된 부분까지 포함한 전체 제1 전극(142)의 폭(W1+W2)은 10㎛ 내지 40㎛ 일 수 있으며, 상세하게는 20㎛ 내지 27㎛일 수 있다.For example, the width W1 of a portion of the first electrode 142 disposed on the upper surface of the second mesa region may be 5 μm to 15 μm, and specifically, 10 μm. In addition, the width (W1+W2) of the entire first electrode 142 including the upper surface and the side surface of the second mesa region and a portion extending outwardly from the side surface of the second mesa region (W1+W2) may be 10 μm to 40 μm. And, in detail, it may be 20 μm to 27 μm.

일 실시예의 발광 소자에서 제1 전극(142)은, 오믹층, 반사층 및 결합층을 포함할 수 있다. 제1 전극의 오믹층은 크롬(Cr)이나 은(Ag)을 포함할 수 있다. 또한, 제1 전극의 반사층은 백금(Pt)과 금(Au), 니켈(Ni)과 금(Au), 알루미늄(Al)과 백금(Pt)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나이거나 또는 이러한 구조를 이루는 백금(Pt), 금(Au), 니켈(Ni), 알루미늄(Al) 중 적어도 하나를 포함하는 합금으로 형성된 구조일 수 있다. 제1 전극의 결합층은 티타늄(Ti)을 포함할 수 있다.In the light emitting device according to an embodiment, the first electrode 142 may include an ohmic layer, a reflective layer, and a bonding layer. The ohmic layer of the first electrode may include chromium (Cr) or silver (Ag). In addition, the reflective layer of the first electrode is platinum (Pt) and gold (Au), nickel (Ni) and gold (Au), aluminum (Al) and platinum (Pt) and gold (Au), and aluminum (Al) and nickel ( Ni) and gold (Au), or may have a structure formed of an alloy including at least one of platinum (Pt), gold (Au), nickel (Ni), and aluminum (Al) constituting such a structure. . The bonding layer of the first electrode may include titanium (Ti).

제1 전극(142)의 오믹층은 제1 도전형 반도체층(122)과 반사층의 결합을 용이하게 할 수 있으며, 결합층은 반사층과 절연층(150)의 결합을 위하여 형성될 수 있다.The ohmic layer of the first electrode 142 may facilitate coupling of the first conductivity-type semiconductor layer 122 and the reflective layer, and the coupling layer may be formed for coupling the reflective layer and the insulating layer 150 .

한편, 제1 전극(142)은 제1면이 후술하는 절연층(150)과 접촉하고, 제1면과 마주보는 제2면의 일부가 외부로 노출되어 배치될 수 있다.Meanwhile, the first electrode 142 may be disposed such that a first surface thereof is in contact with an insulating layer 150 to be described later, and a portion of a second surface facing the first surface is exposed to the outside.

도 1 내지 도 2에 도시된 일 실시예에서, 제2 전극(146)은 제2 도전형 반도체층(126)과 발광 구조물의 두께 방향으로 중첩되는 제1 부분(146-1) 및 두께 방향으로 제2 도전형 반도체층과 중첩되지 않는 제2 부분(146-2)을 포함할 수 있다.1 to 2 , the second electrode 146 includes the first portion 146 - 1 overlapping the second conductivity type semiconductor layer 126 in the thickness direction of the light emitting structure and in the thickness direction. A second portion 146 - 2 that does not overlap the second conductivity type semiconductor layer may be included.

제2 전극의 제2 부분(146-2)은 제1 부분(146-1)에서 연장되며 제1 부분과 제2 부분은 일체로 형성될 수 있다.The second part 146-2 of the second electrode extends from the first part 146-1, and the first part and the second part may be integrally formed.

또한, 제2 도전형 반도체층(126) 상에 도전층(130)을 더 포함하는 경우 제2 전극(146)의 적어도 일부는 도전층(130) 상에 배치될 수 있다.In addition, when the conductive layer 130 is further included on the second conductivity-type semiconductor layer 126 , at least a portion of the second electrode 146 may be disposed on the conductive layer 130 .

제2 전극(146)은 오믹층과 반사층을 포함할 수 있다.The second electrode 146 may include an ohmic layer and a reflective layer.

제2 전극의 오믹층은 크롬이나 은 또는 티타늄으로 이루어질 수 있고, 오믹층은 제2 도전형 반도체층 상에 배치된 도전층과 제2 전극의 반사층의 결합을 용이하게 할 수 있다.The ohmic layer of the second electrode may be made of chromium, silver, or titanium, and the ohmic layer may facilitate coupling of the conductive layer disposed on the second conductivity-type semiconductor layer and the reflective layer of the second electrode.

제2 전극의 반사층은 백금(Pt)과 금(Au), 니켈(Ni)과 금(Au), 알루미늄(Al)과 백금(Pt)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나이거나 또는 이러한 구조를 이루는 백금(Pt), 금(Au), 니켈(Ni), 알루미늄(Al) 중 적어도 하나를 포함하는 합금으로 형성된 구조일 수 있다.The reflective layer of the second electrode includes platinum (Pt) and gold (Au), nickel (Ni) and gold (Au), aluminum (Al) and platinum (Pt) and gold (Au), and aluminum (Al) and nickel (Ni). and gold (Au), or an alloy including at least one of platinum (Pt), gold (Au), nickel (Ni), and aluminum (Al) constituting such a structure.

도 1의 실시예에서, 제2 전극(146)은 후술하는 절연층(150)의 오픈 영역 상에 일부가 배치될 수 있다.In the embodiment of FIG. 1 , a portion of the second electrode 146 may be disposed on an open region of the insulating layer 150 , which will be described later.

도 1 내지 도 2의 도시를 참조하면, 절연층(150)은 발광 구조물(120)과 제1 전극(142) 상에 배치될 수 있다.1 to 2 , the insulating layer 150 may be disposed on the light emitting structure 120 and the first electrode 142 .

즉, 절연층(150)은 발광 구조물(120)의 제1 메사 영역(First mesa) 및 제2 메사 영역(Second mesa) 상에 배치될 수 있다.That is, the insulating layer 150 may be disposed on the first mesa region and the second mesa region of the light emitting structure 120 .

또한, 절연층(150)은 제1 메사 영역(First mesa) 상의 제2 도전형 반도체층(126)이 노출되도록 하는 오픈 영역을 포함할 수 있다.In addition, the insulating layer 150 may include an open region through which the second conductivity type semiconductor layer 126 on the first mesa region is exposed.

절연층(150)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)의 전기적인 접촉을 방지하기 위하여 절연성 재료로 형성될 수 있다.The insulating layer 150 may be formed of an insulating material to prevent electrical contact between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 .

절연층(150)은 SiO2, Si3N4, 폴리이미드(Polyimide) 등의 재료로 형성될 수 있다.The insulating layer 150 may be formed of a material such as SiO 2 , Si 3 N 4 , or polyimide.

또한, 절연층(150)은 발광 구조물(120)에서 방출되는 광의 효율을 높이기 위하여 반사율이 높은 재료로 형성될 수 있으며, 예를 들어 DBR 구조를 가질 수 있다.In addition, the insulating layer 150 may be formed of a material having a high reflectance in order to increase the efficiency of light emitted from the light emitting structure 120 , and may have, for example, a DBR structure.

즉, 굴절률이 다른 2가지 재료를 서로 반복하여 수회에서 수십 회 배치하여 DBR 구조를 이룰 수 있는데, 도 3은 절연층의 일 실시예를 나타낸 도면으로 도 3의 절연층에서 제1 층(150a)과 제2 층(150b)이 반복하여 배치되고 있다.That is, the DBR structure can be formed by repeatedly disposing two materials having different refractive indices with each other several times to several tens of times. and the second layer 150b are repeatedly disposed.

제1 층(150a)과 제2 층(150b)은 예를 들면 TiO2와 SiO2 또는 Ta2O5와 SiO2일 수 있다.The first layer 150a and the second layer 150b may be, for example, TiO 2 and SiO 2 or Ta 2 O 5 and SiO 2 .

예를 들어, 제1 층(150a)과 제2 층(150b)이 TiO2와 SiO2로 이루어지는 경우, 제1 층(150a)과 제2 층(150b)이 3개씩 교대로 배치될 수 있으며, 이때 제1 층(150a)과 제2 층(150b)의 두께는 서로 다를 수 있다.For example, when the first layer 150a and the second layer 150b are made of TiO 2 and SiO 2 , the first layer 150a and the second layer 150b may be alternately arranged by three, In this case, the thicknesses of the first layer 150a and the second layer 150b may be different from each other.

한편, 도 1의 실시예에서 절연층(150)이 제거된 오픈 영역에 제2 전극(146)의 적어도 일부가 배치될 수 있다. 예를 들어, 제2 전극의 제1 부분(146-1)의 적어도 일부가 절연층(150)이 제거된 오픈 영역 상에 배치될 수 있다.Meanwhile, in the embodiment of FIG. 1 , at least a portion of the second electrode 146 may be disposed in the open region from which the insulating layer 150 is removed. For example, at least a portion of the first portion 146 - 1 of the second electrode may be disposed on the open region from which the insulating layer 150 is removed.

오픈 영역 상에 배치된 제2 전극(146)은 노출된 제2 도전형 반도체층(126) 또는 도전층(130)과 접촉하여 외부로부터 공급되는 전기를 발광 구조물에 공급할 수 있다.The second electrode 146 disposed on the open region may contact the exposed second conductivity-type semiconductor layer 126 or the conductive layer 130 to supply electricity supplied from the outside to the light emitting structure.

또한, 오픈 영역의 외곽에서 제2 도전형 반도체층(126)과 절연층(150) 및 제2 전극의 제1 부분(146-1)의 적어도 일부가 발광 구조물의 두께 방향으로 중첩되어 배치될 수 있다.In addition, the second conductivity-type semiconductor layer 126 and the insulating layer 150 and at least a portion of the first portion 146 - 1 of the second electrode may be disposed to overlap in the thickness direction of the light emitting structure outside the open region. have.

즉, 제1 메사 영역(First mesa) 상의 제2 도전형 반도체층(126) 또는 도전층(130)이 노출되는 절연층(150)의 오픈 영역의 외곽에서, 제2 도전형 반도체층(126)과 절연층(150) 및 제2 전극(146)의 적어도 일부가 중첩되어 배치될 수 있다. 이때, 제2 도전형 반도체층(146) 및 절연층(150)과 두께 방향으로 중첩되는 제2 전극(146)은 제1 부분(146-1)의 적어도 일부일 수 있다.That is, outside the open region of the insulating layer 150 where the second conductivity type semiconductor layer 126 or the conductive layer 130 on the first mesa region is exposed, the second conductivity type semiconductor layer 126 . and at least a portion of the insulating layer 150 and the second electrode 146 may be disposed to overlap each other. In this case, the second electrode 146 overlapping the second conductivity-type semiconductor layer 146 and the insulating layer 150 in the thickness direction may be at least a portion of the first portion 146 - 1 .

도 1 내지 도 2에 도시된 일 실시예의 발광 소자(100A)에서, 제2 도전형 반도체층이 노출되는 절연층의 오픈 영역뿐 아니라 오픈 영역의 외곽으로 제2 전극이 연장되어 형성됨으로써, 절연층 오픈 영역의 외곽으로의 발광 소자의 빛샘 현상을 방지하는 효과를 가질 수 있다.In the light emitting device 100A of the exemplary embodiment shown in FIGS. 1 to 2 , the second electrode is formed to extend outside the open region as well as the open region of the insulating layer to which the second conductivity-type semiconductor layer is exposed, whereby the insulating layer is formed. It may have an effect of preventing light leakage of the light emitting device to the outside of the open area.

제2 전극의 제2 부분(146-2)은 제2 메사 영역(Second Mesa) 상에 배치되며, 제2 전극의 제1 부분(146-1)에서 제2 메사 영역 상에 배치된 제1 전극(142) 방향으로 연장되어 형성될 수 있다.The second portion 146 - 2 of the second electrode is disposed on the second mesa region, and the first electrode disposed on the second mesa region in the first portion 146 - 1 of the second electrode. It may be formed extending in the (142) direction.

도 1의 도시를 참조하면, 제2 전극의 제2 부분의 일측 단부(146-E)는 인접한 제1 전극의 일측 단부(142-E)와 발광 구조물의 두께 방향으로 중첩되어 배치될 수 있다.Referring to FIG. 1 , one end 146 -E of the second portion of the second electrode may be disposed to overlap with one end 142 -E of the adjacent first electrode in the thickness direction of the light emitting structure.

도 1에서는 제2 부분(146-2)의 일측 단부(146-E)와 제1 전극(142)의 일측 단부(142-E)가 두께 방향으로 중첩된 영역(A)을 갖도록 도시되어 있으나, 실시예는 이에 한정하지 않으며, 제2 전극의 단부(146-E)의 끝단과 인접한 제1 전극의 단부(142-E)의 끝단이 일직선 상에 위치하도록 제2 전극(146)이 배치될 수도 있다.In FIG. 1, one end 146-E of the second part 146-2 and one end 142-E of the first electrode 142 are shown to have an overlapping region A in the thickness direction, The embodiment is not limited thereto, and the second electrode 146 may be disposed such that the end of the end 146 -E of the second electrode and the end of the end 142 -E of the first electrode are positioned on a straight line. have.

도 4는 제2 전극(146) 구조에 따른 발광 소자에서의 빛 방출 특성을 비교하여 나타낸 도면이다.FIG. 4 is a view showing a comparison of light emission characteristics in a light emitting device according to the structure of the second electrode 146 .

도 4에서 화살표는 발광 구조물에서 방출되는 빛의 진행 방향을 예시적으로 나타내는 것일 수 있다.An arrow in FIG. 4 may exemplarily indicate a traveling direction of light emitted from the light emitting structure.

도 4의 (a)는 제2 전극(146)이 제1 메사 영역(First Mesa) 상에만 배치되는 경우이며, 도 4의 (b)는 제2 전극(146)이 제1 메사 영역(First Mesa)뿐 아니라 제1 전극(142) 방향으로 연장 되어 제2 메사 영역(Second Mesa) 상에도 배치되는 경우에 해당한다.4A shows a case in which the second electrode 146 is disposed only on the first mesa region, and FIG. 4B shows that the second electrode 146 is disposed on the first mesa region. ) as well as extending in the direction of the first electrode 142 and being disposed on the second mesa region.

도 4에서 발광 구조물의 제1 도전형 반도체층(122)이 노출되는 방향이 발광 구조물에서 방출된 빛의 출사면이 된다고 할 때, 도 4의 (a)의 경우 발광 구조물(120)에서 방출되는 빛 중 절연층(150) 방향으로 재입사된 빛은 절연층을 투과하여 원하는 출사면의 반대방향으로 진행하게 된다. 즉 이때, 절연층을 투과하여 빛이 진행하는 방향은 발광 구조물의 제1 도전형 반도체층이 외부로 노출되는 면인 출사면과 반대 방향에 해당할 수 있다.When it is assumed that the direction in which the first conductivity-type semiconductor layer 122 of the light emitting structure is exposed in FIG. 4 becomes the emitting surface of the light emitted from the light emitting structure, in the case of FIG. Among the light, the light re-incident in the direction of the insulating layer 150 passes through the insulating layer and proceeds in the opposite direction to the desired exit surface. That is, at this time, the direction in which light passes through the insulating layer may correspond to a direction opposite to the emission surface, which is the surface to which the first conductivity-type semiconductor layer of the light emitting structure is exposed to the outside.

따라서, 도 4(a)의 경우 발광 구조물(120) 상에 배치된 절연층(150)을 통하여 빛이 방출되어 의도하는 출사면이 아닌 반대 방향으로 빛이 방출되게 되므로 발광 소자의 광 효율이 감소하게 된다.Therefore, in the case of FIG. 4A , light is emitted through the insulating layer 150 disposed on the light emitting structure 120 and the light is emitted in the opposite direction to the intended emitting surface, so that the light efficiency of the light emitting device is reduced. will do

한편, 도 4의 (b)는 일 실시예의 발광 소자의 경우에 있어서 발광 구조물에서 방출되는 빛의 진행 방향을 간략히 나타낸 것이다. 도 4의 (b)의 경우 제2 전극(146)은 제1 메사 영역(Frist Mesa) 상에 배치된 제1 부분(146-1) 및 제2 메사 영역(Second Mesa) 상에 배치되며 제1 전극(142) 방향으로 연장되어 형성된 제2 부분(146-2)을 포함함으로써, 제1 메사 영역 상에 배치된 제2 전극의 제1 부분(146-1)과 제2 메사 영역 상에 배치된 제1 전극(142) 사이에 배치되는 절연층(150)으로 방출되는 빛을 절연층 상에 배치된 제2 전극의 제2 부분(146-2)에서 반사하여 다시 발광 소자에서 외부로 노출되는 출사면 방향으로 향하도록 할 수 있다.Meanwhile, FIG. 4(b) schematically illustrates the propagation direction of light emitted from the light emitting structure in the case of the light emitting device according to an exemplary embodiment. In the case of (b) of FIG. 4 , the second electrode 146 is disposed on the first part 146 - 1 disposed on the first mesa area and the second mesa area (Second Mesa). By including the second portion 146 - 2 extending in the electrode 142 direction, the first portion 146 - 1 of the second electrode disposed on the first mesa region and the second portion 146 - 1 disposed on the second mesa region The light emitted to the insulating layer 150 disposed between the first electrodes 142 is reflected by the second portion 146-2 of the second electrode disposed on the insulating layer, and the light is again exposed to the outside from the light emitting device. It can be directed in the direction of the face.

따라서, 도 4의 (b)에서와 같이 제2 전극(146)이 제1 전극(142) 방향으로 연장되어 형성된 일 실시예의 발광 소자의 경우 제2 전극(146)을 구성하는 반사 물질에 의하여 빛의 진행 방향이 변경될 수 있으며, 또한 절연층(150)의 구성물질 보다 더 높은 반사도를 갖는 전극 물질에 의하여 절연층(150)을 통하여 원하는 출사면이 아닌 방향으로 소실될 수 있는 빛의 양을 최소화할 수 있어, 발광 소자로부터 출사면 방향으로 방출되는 빛의 양을 증가시킴으로써 발광 소자의 발광 효율을 개선할 수 있다.Therefore, in the case of the light emitting device according to an embodiment in which the second electrode 146 extends in the direction of the first electrode 142 as shown in FIG. can be changed, and the amount of light that can be lost through the insulating layer 150 in a direction other than the desired emitting surface by the electrode material having a higher reflectivity than the constituent material of the insulating layer 150 Since it can be minimized, the luminous efficiency of the light emitting device can be improved by increasing the amount of light emitted from the light emitting device toward the emission surface.

즉, 도 1 내지 도 2에 도시된 일 실시예의 발광 소자(100A)의 경우, 제2 도전형 반도체층과 발광 구조물의 두께 방향으로 중첩되는 영역뿐 아니라 제2 반도체층과 두께 방향으로 중첩되지 않고 제1 전극이 배치되지 않으며 발광 구조물 상에 절연층만이 배치된 영역까지 제2 전극을 형성함으로써 제2 전극의 면적이 증가되어 전류 확산 효과를 가질 수 있다. 또한, 제2 전극을 구성하는 물질에 의하여 반사도를 증가시킬 수 있어, 외부로 출사되는 빛의 양을 증가시켜 광 효율을 개선할 수 있다.That is, in the case of the light emitting device 100A according to the exemplary embodiment shown in FIGS. 1 to 2 , not only the region overlapping the second conductivity type semiconductor layer and the light emitting structure in the thickness direction but also the second semiconductor layer and the light emitting structure do not overlap in the thickness direction. By forming the second electrode up to a region where the first electrode is not disposed and only the insulating layer is disposed on the light emitting structure, the area of the second electrode may be increased to have a current diffusion effect. In addition, the reflectivity can be increased by the material constituting the second electrode, so that the amount of light emitted to the outside can be increased to improve the light efficiency.

도 5 내지 도 6은 발광 소자의 다른 실시예에 대한 단면도이다.5 to 6 are cross-sectional views of another embodiment of a light emitting device.

도 5 내지 도 6에 도시된 발광 소자(100B, 100C)의 실시예에 대한 설명에서는 상술한 도 1 내지 도 2의 실시예와 중복되는 내용은 다시 설명하지 않으며, 차이점을 중심으로 설명한다.In the description of the embodiments of the light emitting devices 100B and 100C shown in FIGS. 5 to 6 , the content overlapping with the embodiments of FIGS. 1 to 2 will not be described again, and differences will be mainly described.

도 5의 실시예에서 제2 전극(146)은 발광 구조물(120)의 제1 메사 영역(First Mesa) 및 제2 메사 영역(Second Mesa) 상에 배치될 수 있으며, 발광 구조물(120) 상에서 패터닝되어 형성된 절연층(150)의 형상을 따라 배치되며, 제1 메사 영역(First Mesa) 상에서 단차를 갖도록 형성될 수 있다.In the embodiment of FIG. 5 , the second electrode 146 may be disposed on the first mesa region and the second mesa region of the light emitting structure 120 , and is patterned on the light emitting structure 120 . It is disposed along the shape of the formed insulating layer 150 and may be formed to have a step difference on the first mesa region.

예를 들어, 도 5를 참조하면 제2 전극(146)은 절연층의 오픈 영역 상에 배치되는 제1 영역(Z1)과, 제1 메사 영역(First Mesa) 상에 배치되며 제1 영역의 외곽에 형성되는 제2 영역(Z2) 및 제2 영역의 일측에서 제1 전극(142) 방향으로 연장된 제3 영역(Z3)을 포함할 수 있다.For example, referring to FIG. 5 , the second electrode 146 is disposed on the first region Z1 disposed on the open region of the insulating layer and on the first mesa region, and is disposed outside the first region. It may include a second region Z2 formed in the , and a third region Z3 extending from one side of the second region toward the first electrode 142 .

제1 내지 제3 영역(Z1 내지 Z3)의 제2 전극의 두께(t1, t2 및 t3)는 동일할 수 있다.The thicknesses t1, t2, and t3 of the second electrodes in the first to third regions Z1 to Z3 may be the same.

제1 내지 제3 영역(Z1 내지 Z3)으로 구분될 수 있는 제2 전극(146)은 적어도 하나의 메사 영역을 포함하는 발광 구조물의 형상을 그대로 따라서 균일한 두께를 갖도록 형성될 수 있다.The second electrode 146 that can be divided into the first to third regions Z1 to Z3 may be formed to have a uniform thickness according to the shape of the light emitting structure including at least one mesa region.

따라서, 제2 전극의 제1 부분(146-1)은 절연층(150)의 오픈 영역 상에 배치되는 제1 영역(Z1)과 오픈 영역의 외곽에 배치되는 제2 영역(Z2)을 포함하여 구성될 수 있으며, 제2 전극의 제1 부분(146-1)에서 제1 영역(Z1)과 제2 영역(Z2)은 단차를 갖도록 형성될 수 있다.Accordingly, the first portion 146 - 1 of the second electrode includes a first region Z1 disposed on the open region of the insulating layer 150 and a second region Z2 disposed outside the open region. It may be configured, and in the first portion 146 - 1 of the second electrode, the first region Z1 and the second region Z2 may be formed to have a step difference.

제1 영역(Z1)과 제2 영역(Z2)의 단차의 높이(g)는 제1 메사 영역(First Mesa)의 제2 도전형 반도체층 상에 형성된 절연층(150)의 두께에 상응하는 높이일 수 있다.The height g of the step difference between the first region Z1 and the second region Z2 corresponds to the thickness of the insulating layer 150 formed on the second conductivity-type semiconductor layer of the first mesa region. can be

제2 전극(146)의 제1 영역 내지 제3 영역(Z1 내지 Z3)이 균일한 두께를 갖도록 형성된 도 5의 실시예의 발광 소자(100B)의 경우 제1 영역 내지 제 3영역(Z1 내지 Z3)의 제2 전극(146)을 한 번의 패터닝 공정으로 형성할 수 있어, 영역에 따라 제2 전극의 두께를 달리 형성하는 경우에 비하여 공정의 생산성이 향상될 수 있다.In the case of the light emitting device 100B of the embodiment of FIG. 5 in which the first to third regions Z1 to Z3 of the second electrode 146 are formed to have a uniform thickness, the first to third regions Z1 to Z3 Since the second electrode 146 of , can be formed by one patterning process, productivity of the process can be improved compared to the case where the thickness of the second electrode is formed differently depending on the region.

또한, 도 1에 도시된 실시예와 같이 도 5의 실시예에서도 제2 전극(146)이 제1 전극(142) 방향으로 연장되어 형성되어, 제2 전극(146)과 제1 전극(142) 사이의 공간에서 발광 구조물 상에 형성된 절연층을 투과하는 빛을 다시 반사시켜 노출되는 출사면 방향으로 진행하도록 전환할 수 있어 발광 소자의 광 효율을 개선할 수 있다.In addition, as in the embodiment shown in FIG. 1 , in the embodiment of FIG. 5 , the second electrode 146 is extended in the direction of the first electrode 142 , and the second electrode 146 and the first electrode 142 are formed. The light passing through the insulating layer formed on the light emitting structure can be reflected back in the space between the light emitting structure and converted to proceed in the direction of the exposed emission surface, thereby improving the light efficiency of the light emitting device.

또한, 도 5의 발광 소자(100B) 실시예의 경우 제2 전극(146)이 제2 도전형 반도체층 상에만 배치되는 경우에 비하여 제2 전극(146)의 면적이 증가하게 되어 전류 확산 효과를 가질 수 있다.In addition, in the case of the embodiment of the light emitting device 100B of FIG. 5 , the area of the second electrode 146 increases compared to the case where the second electrode 146 is disposed only on the second conductivity type semiconductor layer to have a current diffusion effect. can

도 6은 또 다른 실시예의 발광 소자의 단면을 나타낸 도면이다.6 is a view showing a cross-section of a light emitting device according to another embodiment.

도 6에 도시된 일 실시예의 발광 소자(100C)는 도 1 또는 도 5에 도시된 발광 소자에서와 같이 적어도 하나의 메사 영역(Mesa)을 포함하는 발광 구조물(120)과 발광 구조물 상에 배치되고 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)과 각각 전기적으로 연결된 제1 전극(142) 및 제2 전극(146)을 포함할 수 있다. 또한, 발광 구조물(120)과 제1 전극(142) 상에 배치된 절연층(150)을 포함 수 있다.The light emitting device 100C of the embodiment shown in FIG. 6 is disposed on the light emitting structure 120 and the light emitting structure including at least one mesa region as in the light emitting device shown in FIG. 1 or FIG. 5 , and It may include a first electrode 142 and a second electrode 146 electrically connected to the first conductivity-type semiconductor layer 122 and the second conductivity-type semiconductor layer 126 , respectively. In addition, the insulating layer 150 disposed on the light emitting structure 120 and the first electrode 142 may be included.

도 6의 실시예에서, 발광 구조물(120)에 포함된 제1 메사 영역(First Mesa)과 제2 메사 영역(Second Mesa)의 측면은 발광 소자의 바닥면에 대하여 경사지게 배치될 수 있다.In the embodiment of FIG. 6 , side surfaces of the first mesa region and the second mesa region included in the light emitting structure 120 may be inclined with respect to the bottom surface of the light emitting device.

즉, 제1 도전형 반도체층(122)에 포함된 제2 메사 영역(Second Mesa)은 제1 도전형 반도체층의 바닥면에 대하여 경사지게 형성될 수 있다.That is, the second mesa region included in the first conductivity type semiconductor layer 122 may be formed to be inclined with respect to the bottom surface of the first conductivity type semiconductor layer.

예를 들어, 제2 메사 영역(Second Mesa)의 측면이 제1 도전형 반도체층(122)의 바닥면과 이루는 경사각(θ2)은 70도 보다 크고 90도 보다 작을 수 있다.For example, the inclination angle θ2 between the side surface of the second mesa region and the bottom surface of the first conductivity type semiconductor layer 122 may be greater than 70 degrees and less than 90 degrees.

또한, 제1 메사 영역(First Mesa)의 측면은 제1 도전형 반도체층(122)의 바닥면 또는 제2 메사 영역(Second Mesa)의 상부면에 대하여 기울어져 경사지게 배치될 수 있다. 예를 들어, 제1 메사 영역(First Mesa)의 측면이 제2 메사 영역의 상부면과 이루는 경사각(θ1)은 70도 보다 크고 90도 보다 작을 수 있다.Also, a side surface of the first mesa region may be inclined with respect to a bottom surface of the first conductivity type semiconductor layer 122 or an upper surface of the second mesa region 122 to be inclined. For example, the inclination angle θ1 between the side surface of the first mesa area and the upper surface of the second mesa area may be greater than 70 degrees and less than 90 degrees.

한편, 제1 메사 영역의 측면이 제2 메사 영역의 상부면과 이루는 경사각은 제1 메사 영역의 측면이 제1 도전형 반도체층의 바닥면과 이루는 경사각과 동일할 수 있으나 실시예는 이에 한정하지 않는다.Meanwhile, the inclination angle between the side surface of the first mesa region and the upper surface of the second mesa region may be the same as the inclination angle between the side surface of the first mesa region and the bottom surface of the first conductivity-type semiconductor layer, but the embodiment is not limited thereto. does not

도 6에 도시된 실시예에서와 같이 제1 메사 영역(First Mesa)과 제2 메사 영역(Second Mesa)을 각각 발광 소자의 바닥면에 대하여 경사각을 가지도록 형성함으로써, 제1 메사 영역 및 제2 메사 영역 상에 추가로 형성되는 절연층(150), 제1 전극(142) 또는 제2 전극(146) 형성시 스텝 커버리지를 개선할 수 있다.As in the embodiment shown in FIG. 6 , by forming the first mesa region and the second mesa region to have an inclination angle with respect to the bottom surface of the light emitting device, respectively, the first mesa region and the second mesa region When the insulating layer 150 , the first electrode 142 , or the second electrode 146 is additionally formed on the mesa region, step coverage may be improved.

즉, 절연층(150), 제1 전극(142) 또는 제2 전극(146)의 경우 제1 메사 영역 또는 제2 메사 영역의 경사진 형상을 따라 배치될 수 있으며, 경사면을 갖도록 형성된 제1 메사 영역 및 제2 메사 영역의 측면의 형상을 따라 형성된 절연층(150), 제1 전극(142) 및 제2 전극(146)은 수직으로 측면이 형성된 경우에 비하여 완만하게 각 층을 형성할 수 있어 측면 뿐 아니라 측면을 경계로 한 양측에서의 각 층의 두께를 균일하게 형성함으로써 각 층의 스텝 커버리지를 개선할 수 있다.That is, the insulating layer 150 , the first electrode 142 , or the second electrode 146 may be disposed along the inclined shape of the first mesa region or the second mesa region, and the first mesa formed to have an inclined surface. The insulating layer 150, the first electrode 142, and the second electrode 146 formed along the shape of the side surfaces of the region and the second mesa region can form each layer more gently than when the side surfaces are formed vertically. The step coverage of each layer can be improved by uniformly forming the thickness of each layer on both sides of the side as well as the side.

예를 들어, 제2 메사 영역의 상부면 일부와 측면 및 제2 메사 영역의 가장자리에서 외곽 방향으로 연장되어 형성되는 제1 전극(142)의 경우, 제2 메사 영역의 측면을 경사지게 함으로써, 제1 전극(142)이 제2 메사 영역의 상부면과 측면 및 제2 메사 영역의 가장자리에서 형성되는 두께를 균일하게 할 수 있어 스텝 커버리지에 의한 불량 요소를 감소 시켜 발광 소자의 생산성을 개선할 수 있다.For example, in the case of the first electrode 142 extending outwardly from a portion of the upper surface and the side surface of the second mesa area and the edge of the second mesa area, by inclining the side surface of the second mesa area, the first The thickness of the electrode 142 formed on the upper surface and the side surface of the second mesa region and the edge of the second mesa region can be uniform, so that defective elements due to step coverage can be reduced, thereby improving the productivity of the light emitting device.

또한, 제1 메사 영역(First Mesa) 상에 형성된 제2 전극(146)의 경우에도 제1 메사 영역의 측면의 경사를 따라 제2 전극이 형성되도록 함으로써 제1 메사 영역의 측면에서 제2 전극의 두께를 균일하게 형성할 수 있어, 제2 메사 영역의 측면에 배치된 제2 전극(146)에서의 빛의 반사가 균일하게 될 수 있으며, 이로 인하여 발광 소자의 광 효율을 개선할 수 있다.In addition, in the case of the second electrode 146 formed on the first mesa region, the second electrode is formed along the inclination of the side surface of the first mesa region, so that the second electrode is formed on the side of the first mesa region. The thickness can be uniformly formed, so that the reflection of light from the second electrode 146 disposed on the side surface of the second mesa region can be made uniform, thereby improving the light efficiency of the light emitting device.

또한, 도 6의 발광 소자(100C) 실시예의 경우 제2 전극(146)이 제2 도전형 반도체층 상에만 배치되는 경우에 비하여 제2 전극(146)의 면적이 증가하게 되어 전류 확산 효과를 가질 수 있다.In addition, in the case of the light emitting device 100C of FIG. 6 , the area of the second electrode 146 increases compared to the case where the second electrode 146 is disposed only on the second conductivity-type semiconductor layer to have a current diffusion effect. can

한편, 도 6에 도시된 발광 소자(100C)의 실시예에서는 제1 전극(142) 또는 제2 전극(146)의 양 끝단의 측면이 경사면을 이루는 것으로 도시되었으나, 실시예는 이에 한정하지 않으며 발광 소자의 바닥면에 대하여 제1 전극 또는 제2 전극의 측면이 수직이 되도록 형성될 수도 있다.Meanwhile, in the embodiment of the light emitting device 100C shown in FIG. 6 , the side surfaces of both ends of the first electrode 142 or the second electrode 146 form an inclined surface, but the embodiment is not limited thereto. The side surface of the first electrode or the second electrode may be formed to be perpendicular to the bottom surface of the device.

도 7은 상술한 실시예의 발광 소자를 포함하는 일 실시예의 발광 소자 어레이를 나타낸 도면이다.7 is a view showing a light emitting device array of an embodiment including the light emitting device of the above-described embodiment.

일 실시예의 발광 소자 어레이는 회로 기판(200), 회로 기판 상에 배치되는 복수의 발광 소자(100) 및 회로 기판과 복수의 발광 소자 사이에 채워지고 도전성 볼(212)을 갖는 레진층(210)을 포함할 수 있다.The light emitting device array of an embodiment includes a circuit board 200 , a plurality of light emitting devices 100 disposed on the circuit board, and a resin layer 210 filled between the circuit board and the plurality of light emitting devices and having conductive balls 212 . may include.

레진층에 포함된 도전성 볼(212)에 의하여 회로 기판(200)과 제2 전극(146)이 전기적으로 연결될 수 있다.The circuit board 200 and the second electrode 146 may be electrically connected to each other by the conductive balls 212 included in the resin layer.

도전성 볼(212)에 의한 전기적 접속은 발광 소자 어레이의 제작 공정에 있어서 열과 압력을 가하여 도전성 볼이 회로 기판에 형성된 전극 패턴과 발광 소자의 제2 전극에 양측으로 각각 접촉하게 함으로써 이루어질 수 있다.Electrical connection by the conductive balls 212 may be made by applying heat and pressure in the manufacturing process of the light emitting device array so that the conductive balls contact the electrode pattern formed on the circuit board and the second electrode of the light emitting device on both sides, respectively.

회로기판(200)은 PCB(Printed Circuit Board) 또는 FPCB(Flexible Printed Circuit Board)일 수 있다.The circuit board 200 may be a printed circuit board (PCB) or a flexible printed circuit board (FPCB).

회로 기판(200) 표면에는 발광 소자(100)의 제2 전극(146)과 마주보는 위치에 전극 패턴이 형성될 수 있다. 예를 들어, 회로 기판(200) 상에 형성된 전극 패턴과 복수의 발광 소자의 제2 전극(146)은 전기적으로 연결될 수 있다.An electrode pattern may be formed on the surface of the circuit board 200 at a position facing the second electrode 146 of the light emitting device 100 . For example, the electrode pattern formed on the circuit board 200 and the second electrode 146 of the plurality of light emitting devices may be electrically connected.

회로 기판(200)으로 유연성이 있는 FPCB(Flexible printed circuit board)가 사용될 경우, 전체 발광 소자 어레이는 지지하는 FPCB의 유연성으로 인하여 휨이 가능한 발광 소자 어레이를 구현할 수 있다.When a flexible FPCB (Flexible Printed Circuit Board) is used as the circuit board 200 , the entire light emitting element array may implement a bendable light emitting element array due to the flexibility of the supporting FPCB.

회로 기판(200)과 복수의 발광 소자(100) 사이에는 레진층(210)이 채워질 수 있다.A resin layer 210 may be filled between the circuit board 200 and the plurality of light emitting devices 100 .

레진층(210)은 수지부(211)와 도전성 볼(212)을 포함할 수 있으며, 도 7의 실시예에서 레진층(210)은 ACF(Anisotropic Conductive Film)일 수 있다.The resin layer 210 may include a resin part 211 and a conductive ball 212 , and in the embodiment of FIG. 7 , the resin layer 210 may be an anisotropic conductive film (ACF).

또한, 발광 소자의 제1 전극(142)은 외부로 노출되고 있는데, 복수의 발광 소자가 배치될 경우 인접한 발광 소자들의 제1 전극(142)들을 회로 기판과 반대 방향에서 별도의 하나의 배선으로 연결하여 회로 기판(200)과 전기적으로 연결할 수 있다.In addition, the first electrode 142 of the light emitting device is exposed to the outside. When a plurality of light emitting devices are disposed, the first electrodes 142 of the adjacent light emitting devices are connected with a separate wire in the opposite direction to the circuit board. Thus, it can be electrically connected to the circuit board 200 .

이러한 발광소자 어레이는 높이가 회로 기판을 제외하고 수 마이크로 규모이고, 하나의 발광 소자에서 가로와 세로의 길이가 각각 100 마이크로 미터 이내일 수 있으며, 예를 들어, 발광 소자는 가로가 82㎛이고 세로가 30㎛인 직사각형 형태를 가질 수 있다.Such a light emitting device array has a height of several micrometers except for a circuit board, and each of the horizontal and vertical lengths in one light emitting device may be within 100 micrometers, for example, the light emitting device has a width of 82 μm and a length of may have a rectangular shape of 30 μm.

한편, 도 7은 발광 소자 어레이의 일 부분만을 나타낸 것으로, 발광 소자 어레이는 행과 열을 이루어 정열 된 복수의 발광 소자를 포함할 수 있다.Meanwhile, FIG. 7 shows only a portion of the light emitting device array, and the light emitting device array may include a plurality of light emitting devices arranged in rows and columns.

복수의 발광 소자는 행과 열로 정열 되어 각종 표시 장치에서 픽셀(pixel)에 대응하여 배치될 수 있다. 예를 들어, 발광 소자는 가로 방향과 세로 방향으로 각각 400개와 1080개가 정열 되어 표시 장치의 픽셀들을 이룰 수 있다. 이때, 표시 장치는 LCD(Liquid Crystal Display) 등의 디스플레이 장치일 수 있다.The plurality of light emitting devices may be arranged in rows and columns to correspond to pixels in various display devices. For example, 400 and 1080 light emitting devices may be aligned in a horizontal direction and a vertical direction, respectively, to form pixels of the display device. In this case, the display device may be a display device such as a liquid crystal display (LCD).

상술한 실시예의 발광 소자 어레이는 소형화된 발광 소자의 크기로 인하여 정밀도를 요하는 장치에 사용될 수 있다. 또한, 제2 전극이 제1 전극 방향으로 연장되어 형성된 일 실시예의 발광 소자를 포함함으로써, 발광 구조물에서 방출된 후 절연층을 투과하여 발광 소자와 회로 기판 사이의 레진층으로 향하는 빛을 제2 전극에서 반사시켜 외부로 출사되도록 함으로써 발광 소자 어레이의 광 효율을 개선할 수 있다.The light emitting element array of the above-described embodiment can be used in a device requiring precision due to the miniaturized size of the light emitting element. In addition, by including the light emitting device of an embodiment in which the second electrode extends in the direction of the first electrode, light emitted from the light emitting structure and then transmitted through the insulating layer to the resin layer between the light emitting device and the circuit board is transmitted to the second electrode The light efficiency of the light emitting device array can be improved by reflecting the light from the light emitting device to be emitted to the outside.

도 8a 내지 도 8i는 도 7에 도시된 일 실시예의 발광 소자 어레이의 제조 공정을 나타낸 도면이다. 발광 소자 어레이에 포함되는 발광 소자는 웨이퍼 레벨의 기판에서 복수 개가 하나의 공정으로 제조되나, 이해의 편의를 위하여 이하 제조 공정을 설명하기 위한 도면에서는 하나의 발광 소자만을 도시하고 있다.8A to 8I are views illustrating a manufacturing process of the light emitting device array according to the embodiment shown in FIG. 7 . A plurality of light emitting devices included in the light emitting device array are manufactured in one process on a wafer level substrate, but only one light emitting device is shown in the drawings for explaining the manufacturing process for convenience of understanding.

도 8a에 도시된 바와 같이 기판(110) 위에 발광 구조물(120)과 투광성 도전층(130)을 성장시킨다.As shown in FIG. 8A , the light-emitting structure 120 and the light-transmitting conductive layer 130 are grown on the substrate 110 .

기판(110)은 전도성 기판 또는 절연성 기판을 포함하는데, 예를 들면 사파이어(Al2O3)나 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.The substrate 110 includes a conductive substrate or an insulating substrate, for example, sapphire (Al 2 O 3 ) or SiO 2 , SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga 2 0 3 At least You can use one.

사파이어로 이루어진 기판(110) 위에 발광 구조물(120)을 성장시킬 때, 질화 갈륨계 재료로 이루어지는 발광 구조물(120)과 기판(110) 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(미도시)을 형성할 수도 있다.When the light-emitting structure 120 is grown on the substrate 110 made of sapphire, the lattice mismatch between the light-emitting structure 120 made of the gallium nitride-based material and the substrate 110 is very large and thermal expansion therebetween. Since the coefficient difference is also very large, dislocations, melt-backs, cracks, pits, and surface morphology defects that deteriorate crystallinity may occur, such as AlN, etc. to form a buffer layer (not shown).

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 120 including the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer may be formed by, for example, a metal organic chemical vapor deposition (MOCVD) method or a chemical vapor deposition method (CVD). ), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), and Hydride Vapor Phase Epitaxy (HVPE). , but is not limited thereto.

제2 도전형 반도체층 상에는 ITO 등으로 이루어진 도전층(130)이 형성될 수 있으며, 예를 들어 도전층(130)의 두께는 40 나노미터(nm) 내외로 성장될 수 있다.A conductive layer 130 made of ITO or the like may be formed on the second conductivity-type semiconductor layer, and for example, the conductive layer 130 may have a thickness of about 40 nanometers (nm).

도 8b는 제1 메사 영역(First Mesa)의 형성 공정을 나타낸 도면이다.8B is a diagram illustrating a process of forming a first mesa region.

도 8b에 도시된 바와 같이 발광 구조물(120)의 일부를 1차로 메사 식각하여 제1 도전형 반도체층(122)의 상부 표면이 일부 노출되도록 한다. 이때, 1차로 식각되는 발광 구조물(120)의 두께(h1)는 약 1 ㎛ 정도가 될 수 있다. 제1 메사 식각에 의하여 도전층(130), 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)을 포함하는 제1 메사 영역(First Mesa)이 형성될 수 있다. As shown in FIG. 8B , a portion of the light emitting structure 120 is primarily mesa-etched to partially expose the upper surface of the first conductivity-type semiconductor layer 122 . In this case, the thickness h1 of the light emitting structure 120 that is etched first may be about 1 μm. A first mesa region including the conductive layer 130 , the second conductivity type semiconductor layer 126 , the active layer 124 , and the first conductivity type semiconductor layer 122 may be formed by the first mesa etching. can

다음으로, 도 8c는 2차 메사 식각 공정 후의 발광 소자를 나타낸 도면이다.Next, FIG. 8C is a view showing a light emitting device after the secondary mesa etching process.

도 8c를 참조하면, 1차 메사 식각 공정에서 노출된 제1 도전형 반도체층(122)의 일부가 다시 2차 메사 식각 공정에 의하여 제2 메사 영역(Second Mesa)을 형성할 수 있다.Referring to FIG. 8C , a portion of the first conductivity-type semiconductor layer 122 exposed in the first mesa etching process may again form a second mesa region by the second mesa etching process.

2차 메사 식각 공정에서 형성된 제2 메사 영역(Second Mesa)의 제1 도전형 반도체층(122)의 두께(h2)는 약 2 ㎛ 정도가 될 수 있다. 또한, 제2 메사 영역(Second Mesa)의 상부면에서는 제1 도전형 반도체층(122)이 노출될 수 있다.The thickness h2 of the first conductivity type semiconductor layer 122 in the second mesa region formed in the secondary mesa etching process may be about 2 μm. Also, the first conductivity type semiconductor layer 122 may be exposed on the upper surface of the second mesa region.

그리고, 도 8d에 도시된 바와 같이 제2 메사 영역을 이루는 제1 도전형 반도체층(122)의 상부면 중 일부와 측면, 그리고 제2 메사 영역과 단차를 이루는 제1 도전형 반도체층(122) 상에 제1 전극(142)을 형성할 수 있다.And, as shown in FIG. 8D , a portion and side surfaces of the first conductivity-type semiconductor layer 122 forming the second mesa region, and the first conductivity-type semiconductor layer 122 forming a step with the second mesa region A first electrode 142 may be formed thereon.

제1 전극(142)의 조성은 상술한 바와 같으며, 제1 전극(142)은 제1 메사 영역의 발광 구조물(120)의 측면과 일정 거리 이격되고, 이격된 영역에는 후술하는 절연층(150)이 배치될 수 있다.The composition of the first electrode 142 is as described above, and the first electrode 142 is spaced apart from the side surface of the light emitting structure 120 in the first mesa region by a predetermined distance, and an insulating layer 150 to be described later in the spaced region. ) can be placed.

도 8e는 절연층(150)의 형성 단계를 나타낸 도면이다.8E is a diagram illustrating a step of forming the insulating layer 150 .

절연층(150)은 도전층(130)의 오픈 된 일부 영역을 제외한 발광 구조물(120)과 제1 전극(142) 상에 형성될 수 있다.The insulating layer 150 may be formed on the light emitting structure 120 and the first electrode 142 except for some open regions of the conductive layer 130 .

절연층(150)은 발광 구조물(120)과 제1 전극(142)의 형상을 그대로 따라 형성될 수 있으며, 따라서 제2 메사 영역에서 노출된 제1 도전형 반도체층(122) 중 제1 전극(142)이 형성되지 않은 부분에서 절연층(150)의 단차가 형성될 수 있다.The insulating layer 150 may be formed along the shapes of the light emitting structure 120 and the first electrode 142 as it is, and thus the first electrode ( A step of the insulating layer 150 may be formed in a portion where the 142 is not formed.

절연층(150)은 증착 등의 방법으로 성장될 수 있으며, 예를 들어 폴리이미드 재질로 형성될 수 있다. 또한, 절연층은 DBR 구조로 형성될 수 있다.The insulating layer 150 may be grown by deposition or the like, and may be formed of, for example, a polyimide material. In addition, the insulating layer may be formed in a DBR structure.

절연층은 약 300nm의 두께를 가질 수 있다.The insulating layer may have a thickness of about 300 nm.

그리고, 도 8f에 도시된 바와 같이 도전층(130)의 노출된 오픈 영역과 오픈 영역의 가장자리 및 제1 전극 방향으로 연장된 절연층(150) 상에 제2 전극(146)을 형성할 수 있다.Further, as shown in FIG. 8F , the second electrode 146 may be formed on the exposed open region of the conductive layer 130 , the edge of the open region, and the insulating layer 150 extending in the direction of the first electrode. .

제1 전극(142) 방향으로 연장된 제2 전극(146)의 제2 부분(146-2)은 제2 도전형 반도체층 상에 형성된 제2 전극의 제1 부분(146-1)과 동일한 전극 재료로 형성될 수 있으며, 웨이퍼 레벨에서 패터닝 공정에 의하여 형성될 수 있다.The second portion 146 - 2 of the second electrode 146 extending in the direction of the first electrode 142 is the same as the first portion 146 - 1 of the second electrode formed on the second conductivity type semiconductor layer. It may be formed of a material, and may be formed by a patterning process at the wafer level.

다음으로, 도 8g에 도시된 바와 같이 발광 소자와 회로 기판(200)을 합착하여 발광 소자 어레이를 형성하는 공정이 진행된다. 회로 기판과 발광 소자 사이에는 절연성 레진층(210)이 채워질 수 있다.Next, as shown in FIG. 8G , a process of bonding the light emitting device and the circuit board 200 to form a light emitting device array is performed. An insulating resin layer 210 may be filled between the circuit board and the light emitting device.

예를 들어, 발광 소자의 제2 전극(146)과 회로 기판(200)은 ACF(Anisotropic Conductive Film)에 의하여 전기적으로 연결될 수 있다.For example, the second electrode 146 of the light emitting device and the circuit board 200 may be electrically connected by an anisotropic conductive film (ACF).

이후, 도 8h에 도시된 바와 같이 발광 소자에서 기판(110)이 제거될 수 있다.Thereafter, the substrate 110 may be removed from the light emitting device as shown in FIG. 8H .

예를 들어, 기판(110)이 사파이어(Al2O3) 기판인 경우 기판 제거는 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수 있으며, 기판(110)이 Si 기판인 경우 화학적 리프트 오프(Chemical Lift Off: CLO)에 의하여 제거될 수 있으나, 기판의 제거 방법은 이에 한정하지 않으며, 다양한 형태의 건식 및 습식 식각의 방법이 사용될 수 있다.For example, when the substrate 110 is a sapphire (Al 2 O 3 ) substrate, the substrate may be removed by a laser lift off (LLO) method, and when the substrate 110 is a Si substrate, chemical lift is performed. Although it may be removed by chemical lift off (CLO), the method of removing the substrate is not limited thereto, and various types of dry and wet etching methods may be used.

레이저 리프트 오프(LLO)법을 예로 들면, 기판(110) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(110)의 분리가 일어난다.As an example of a laser lift-off (LLO) method, when excimer laser light having a wavelength of a predetermined region is focused and irradiated in the direction of the substrate 110 , thermal energy is applied to the interface between the substrate 110 and the light emitting structure 120 . is concentrated and the interface is separated into gallium and nitrogen molecules, and separation of the substrate 110 occurs instantaneously at a portion through which the laser light passes.

그리고, 도 8i에 도시된 바와 같이 기판(110) 분리 이후에 노출된 제1 도전형 반도체층(122) 중 일부가 추가로 제거될 수 있다. 기판이 분리된 제1 도전형 반도체층(122)의 하부면은 식각 공정에 의하여 일부분이 제거될 수 있으며, 예를 들어 제1 전극(142)이 외부로 노출될 때까지 제1 도전형 반도체층(122)이 제거될 수 있다.Also, as shown in FIG. 8I , a portion of the first conductivity-type semiconductor layer 122 exposed after separation of the substrate 110 may be additionally removed. The lower surface of the first conductivity type semiconductor layer 122 from which the substrate is separated may be partially removed by an etching process, for example, until the first electrode 142 is exposed to the outside. (122) can be removed.

이때, 제거되는 제1 도전형 반도체층의 두께는 2㎛ 내지 3㎛일 수 있다.In this case, the thickness of the first conductivity-type semiconductor layer to be removed may be 2 μm to 3 μm.

상술한 일 실시예의 발광 소자 어레이는 웨어러블(Wearable) 장치에 포함될 수 있다.The light emitting element array of the above-described embodiment may be included in a wearable device.

도 9는 일 실시예의 발광 소자 어레이(310)를 포함하는 스마트 워치(300)의 일 실시예를 나타낸 도면이다.9 is a diagram illustrating an embodiment of a smart watch 300 including a light emitting element array 310 according to an embodiment.

스마트 워치(300)는 외부 디지털 디바이스와 페어링을 수행할 수 있으며, 외부 디지털 디바이스는 스마트 워치(300)와 통신 접속이 가능한 디지털 디바이스일 수 있으며, 예를 들면 도시된 스마트폰(400), 노트북(410), IPTV(Internet Protocol Television)(420) 등을 포함할 수 있다.The smart watch 300 may perform pairing with an external digital device, and the external digital device may be a digital device capable of communication connection with the smart watch 300, for example, the illustrated smart phone 400, a notebook ( 410), Internet Protocol Television (IPTV) 420, and the like.

스마트 워치(300)의 광원으로 상술한 발광 소자 어레이(310)가 사용될 수 있으며, FPCB의 유연성으로 인하여 손목에 웨어러블할 수 있으며, 발광 소자의 미세한 사이즈(size)로 인하여 미세 화소를 구현할 수 있다.The above-described light emitting device array 310 may be used as the light source of the smart watch 300 , and may be worn on the wrist due to the flexibility of the FPCB, and fine pixels may be implemented due to the fine size of the light emitting device.

또한, 상술한 일 실시예의 발광 소자 어레이(310)는 제2 전극이 제1 전극 방향으로 연장되어 형성되어 제2 전극이 형성된 부분에서 반사도를 증가시켜 발광 소자 어레이의 레진층으로 흡수되는 빛을 최소화하여 광 효율을 개선함으로써, 스마트 워치의 휘도를 증가시킬 수 있다.In addition, in the light emitting device array 310 of the above-described embodiment, the second electrode is formed to extend in the direction of the first electrode to increase reflectivity in the portion where the second electrode is formed, thereby minimizing light absorbed into the resin layer of the light emitting device array. By improving the light efficiency, it is possible to increase the luminance of the smart watch.

이하에서는 상술한 발광 소자 어레이를 포함하는 일 실시예로서 영상 표시장치 및 조명 장치를 설명한다.Hereinafter, an image display device and a lighting device will be described as an embodiment including the above-described light emitting device array.

실시예에 따른 발광 소자 어레이는 발광 소자의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 어레이, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.In the light emitting device array according to the embodiment, a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on a light path of the light emitting device. Such a light emitting element array, a substrate, and an optical member may function as a backlight unit.

또한, 실시예에 따른 발광 소자 어레이를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.In addition, it may be implemented as a display device, an indicator device, and a lighting device including the light emitting device array according to the embodiment.

여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 소자 어레이와 반사판의 전방에 배치되며 발광 소자 어레이에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 소자 어레이, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.Here, the display device includes a bottom cover, a reflector disposed on the bottom cover, a light emitting element array emitting light, a light guide plate disposed in front of the reflector and guiding light emitted from the light emitting element array forward, and a front of the light guide plate An optical sheet including prism sheets disposed on the optical sheet, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel may include. Here, the bottom cover, the reflector, the light emitting element array, the light guide plate, and the optical sheet may form a backlight unit.

또한, 조명 장치는 기판과 실시예에 따른 발광 소자 어레이를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다.In addition, the lighting device includes a light source module including a substrate and a light emitting element array according to an embodiment, a heat sink for dissipating heat of the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides it to the light source module may include For example, the lighting device may include a lamp, a head lamp, or a street lamp.

상술한 영상 표시 장치 및 조명 장치의 경우 상술한 실시예의 발광 소자 어레이를 포함함으로써, 장치 크기를 소형화할 수 있으며 유연성을 가지는 발광 소자 어레이의 특성으로 인하여 디자인의 제약을 줄일 수 있으며, 또한 광 효율이 개선될 수 있다.In the case of the above-described image display device and lighting device, by including the light emitting device array of the above-described embodiment, the size of the device can be miniaturized and design restrictions can be reduced due to the characteristics of the flexible light emitting device array, and the light efficiency is improved. can be improved.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiment has been described above, it is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

100, 100A, 100B : 발광 소자 120 : 발광 구조물
142 : 제1 전극 146 : 제2 전극
150 : 절연층 300 : 스마트 워치
310 : 발광 소자 어레이
100, 100A, 100B: light emitting element 120: light emitting structure
142: first electrode 146: second electrode
150: insulating layer 300: smart watch
310: light emitting element array

Claims (20)

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 발광 구조물 상에 배치되고, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층과 각각 전기적으로 연결된 제1 전극 및 제2 전극; 및
상기 발광 구조물과 상기 제1 전극 상에 배치된 절연층을 포함하고,
상기 제2 전극은 상기 발광 구조물의 두께 방향으로 상기 제2 도전형 반도체층과 중첩되는 제1 부분 및 상기 두께 방향으로 상기 제2 도전형 반도체층과 중첩되지 않는 제2 부분을 포함하고,
상기 발광 구조물의 두께 방향으로, 상기 제2 전극의 상기 제2 부분은 상기 절연층과 중첩되는 발광 소자.
a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
first and second electrodes disposed on the light emitting structure and electrically connected to the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively; and
An insulating layer disposed on the light emitting structure and the first electrode,
The second electrode includes a first portion overlapping the second conductivity type semiconductor layer in the thickness direction of the light emitting structure and a second portion not overlapping the second conductivity type semiconductor layer in the thickness direction,
In a thickness direction of the light emitting structure, the second portion of the second electrode overlaps the insulating layer.
제1 항에 있어서, 상기 발광 구조물은 제1 메사 영역을 포함하고,
상기 제1 도전형 반도체층은 제2 메사 영역을 포함하고,
상기 절연층은 상기 제1 메사 영역 및 상기 제2 메사 영역 상에 배치되되, 상기 제2 도전형 반도체층이 노출되는 오픈 영역을 포함하고,
상기 제1 전극은 상기 제2 메사 영역 상에 배치되고,
상기 오픈 영역 상에 상기 제2 전극의 상기 제1 부분의 적어도 일부가 배치되고,
상기 오픈 영역의 외곽에서 상기 제2 도전형 반도체층과 상기 절연층 및 상기 제2 전극의 상기 제1 부분의 적어도 일부가 중첩되고,
상기 제2 부분은 상기 제2 메사 영역 상에 배치되며,
상기 제1 부분은 상기 제1 전극 방향으로 연장되어 형성되고,
상기 제2 부분의 일측 단부는 인접한 상기 제1 전극의 일측 단부와 상기 두께 방향으로 중첩되어 배치되거나, 상기 제2 부분의 상기 일측 단부의 끝단과 인접한 상기 제1 전극의 단부의 끝단은 일직선 상에 위치하도록 배치되고,
상기 제1 전극은 상기 제2 메사 영역의 상부면 일부와 측면 및 상기 측면에서 외곽방향으로 연장되어 배치되고,
상기 제1 전극은 제1 면 상에서 상기 절연층과 접촉하고, 상기 제1 면과 마주보는 제2 면에서 노출되는 발광 소자.
According to claim 1, wherein the light emitting structure comprises a first mesa region,
The first conductivity type semiconductor layer includes a second mesa region,
the insulating layer is disposed on the first mesa region and the second mesa region, and includes an open region in which the second conductivity-type semiconductor layer is exposed;
the first electrode is disposed on the second mesa region;
at least a portion of the first portion of the second electrode is disposed on the open region;
At least a portion of the second conductivity-type semiconductor layer, the insulating layer, and the first portion of the second electrode overlap at the periphery of the open region;
the second portion is disposed on the second mesa region;
The first portion is formed extending in the direction of the first electrode,
One end of the second part is disposed to overlap one end of the adjacent first electrode in the thickness direction, or the end of the end of the first electrode adjacent to the end of the one end of the second part is on a straight line placed to be located,
The first electrode is disposed to extend outwardly from a portion and a side surface of an upper surface of the second mesa region, and from the side surface,
The first electrode is in contact with the insulating layer on a first surface, and is exposed on a second surface facing the first surface.
삭제delete 삭제delete 제2 항에 있어서, 상기 제1 부분은 상기 오픈 영역 상에 배치되는 제1 영역 및 상기 오픈 영역의 외곽에 배치되는 제2 영역을 포함하고,
상기 제1 영역과 상기 제2 영역은 상기 두께 방향으로 단차를 갖고,
상기 제2 전극의 상기 제1 부분과 상기 제2 부분의 두께는 균일한 발광 소자.
The method of claim 2, wherein the first portion includes a first area disposed on the open area and a second area disposed outside the open area,
The first region and the second region have a step in the thickness direction,
The thickness of the first portion and the second portion of the second electrode are uniform in the light emitting device.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서, 상기 제1 전극은 오믹층, 반사층 및 결합층을 포함하고,
상기 제2 전극은 오믹층과 반사층을 포함하고,
상기 제2 전극의 상기 오믹층은 크롬(Cr), 은(Ag) 및 티타늄(Ti) 중 적어도 하나를 포함하고,
상기 제2 전극의 상기 반사층은 백금(Pt)과 금(Au), 니켈(Ni)과 금(Au), 알루미늄(Al)과 백금(Pt)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나를 포함하는 발광 소자.
According to claim 1, wherein the first electrode comprises an ohmic layer, a reflective layer and a bonding layer,
The second electrode includes an ohmic layer and a reflective layer,
The ohmic layer of the second electrode includes at least one of chromium (Cr), silver (Ag) and titanium (Ti),
The reflective layer of the second electrode includes platinum (Pt) and gold (Au), nickel (Ni) and gold (Au), aluminum (Al) and platinum (Pt) and gold (Au), and aluminum (Al) and nickel ( A light emitting device comprising any one of a structure of Ni) and gold (Au).
삭제delete 삭제delete 회로 기판;
상기 회로 기판 상에 배치되는 복수 개의 제1 항, 제2 항, 제5 항 및 제15 항 중 어느 한 항에 기재된 발광 소자; 및
상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층을 포함하고,
상기 도전성 볼은 상기 회로 기판과 상기 제2 전극에 전기적으로 접촉하고,
상기 복수 개의 발광 소자의 상기 제1 전극은 상기 회로 기판과 반대 방향에서 하나의 배선으로 연결된 발광 소자 어레이.
circuit board;
a plurality of light emitting elements according to any one of claims 1, 2, 5 and 15 disposed on the circuit board; and
and a resin layer filled between the circuit board and the plurality of light emitting devices and having conductive balls,
The conductive ball is in electrical contact with the circuit board and the second electrode,
The first electrode of the plurality of light emitting devices is a light emitting device array connected by a single wire in a direction opposite to the circuit board.
삭제delete 삭제delete
KR1020150042084A 2015-03-26 2015-03-26 Light emitting device and light emitting device array including the same Active KR102294318B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150042084A KR102294318B1 (en) 2015-03-26 2015-03-26 Light emitting device and light emitting device array including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150042084A KR102294318B1 (en) 2015-03-26 2015-03-26 Light emitting device and light emitting device array including the same

Publications (2)

Publication Number Publication Date
KR20160115095A KR20160115095A (en) 2016-10-06
KR102294318B1 true KR102294318B1 (en) 2021-08-26

Family

ID=57164636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150042084A Active KR102294318B1 (en) 2015-03-26 2015-03-26 Light emitting device and light emitting device array including the same

Country Status (1)

Country Link
KR (1) KR102294318B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102403821B1 (en) * 2017-11-16 2022-05-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device
KR102565148B1 (en) * 2018-06-27 2023-08-18 서울바이오시스 주식회사 Flip chip type light emitting diode chip and light emitting device including the same
CN112582511B (en) * 2019-09-30 2022-08-02 成都辰显光电有限公司 Micro light emitting diode chip and display panel
KR102628302B1 (en) * 2021-08-02 2024-01-23 고려대학교 산학협력단 Method of manufacturing stretchable/flexible micro light-emitting diodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252519A (en) 1999-02-25 2000-09-14 Kyocera Corp Semiconductor light emitting device and method of manufacturing the same
KR100991939B1 (en) * 2008-05-26 2010-11-04 한국광기술원 Light emitting diode and manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178200A (en) * 1996-12-19 1998-06-30 Hitachi Cable Ltd Semiconductor optical integrated device
KR101106139B1 (en) * 2011-04-04 2012-01-20 서울옵토디바이스주식회사 Flip bonded light emitting diode having an extended metal reflective layer and a method of manufacturing the same
KR101452768B1 (en) * 2012-08-21 2014-10-21 엘지전자 주식회사 Display device using semiconductor light emitting device and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252519A (en) 1999-02-25 2000-09-14 Kyocera Corp Semiconductor light emitting device and method of manufacturing the same
KR100991939B1 (en) * 2008-05-26 2010-11-04 한국광기술원 Light emitting diode and manufacturing method

Also Published As

Publication number Publication date
KR20160115095A (en) 2016-10-06

Similar Documents

Publication Publication Date Title
KR102322842B1 (en) Light emitting device array
KR102322841B1 (en) Light emittng device and light emitting device array including the same
KR101827975B1 (en) Light emitting device
KR102007402B1 (en) Light emitting device
CN102117875B (en) Light emitting device and light emitting device package
KR20120111364A (en) Light emitting device and light emitting device package
US10062811B2 (en) Light-emitting element and light-emitting element array comprising the same
KR102294318B1 (en) Light emitting device and light emitting device array including the same
CN108431970B (en) light-emitting element
KR20130023939A (en) Light emitting device
KR102540645B1 (en) Light emitting device
KR20140027656A (en) Light emitting device
KR102007401B1 (en) Light emitting device
KR101908654B1 (en) Light emitting device package and method for manufacturing the same
KR20140019521A (en) Light emitting device
KR20130138482A (en) Light emitting device and illuminating system including the same
KR101895300B1 (en) Semiconductor light-emitting device
KR20170082872A (en) Light emitting device
KR101904324B1 (en) Light emitting device
KR101874906B1 (en) Light emitting device package and method for manufacturing the same
KR20130058234A (en) Light emitting device amd light emitting device package including the same
KR20120015623A (en) Light emitting element
KR20140062216A (en) Light emittng device
KR20120087034A (en) Light emitting device and light emitting device package
KR20120045877A (en) Light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150326

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200325

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150326

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210528

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210820

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 4

End annual number: 4