KR101106139B1 - Flip bonded light emitting diode having an extended metal reflective layer and a method of manufacturing the same - Google Patents
Flip bonded light emitting diode having an extended metal reflective layer and a method of manufacturing the same Download PDFInfo
- Publication number
- KR101106139B1 KR101106139B1 KR1020110030678A KR20110030678A KR101106139B1 KR 101106139 B1 KR101106139 B1 KR 101106139B1 KR 1020110030678 A KR1020110030678 A KR 1020110030678A KR 20110030678 A KR20110030678 A KR 20110030678A KR 101106139 B1 KR101106139 B1 KR 101106139B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- semiconductor layer
- emitting diode
- conductive semiconductor
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 91
- 239000002184 metal Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract description 24
- 238000000034 method Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
- H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 서브마운트(submount)에 플립 본딩되는 발광다이오드에 관한 것으로서, 금속 반사층이 복수의 발광셀과 그 발광셀들 사이의 분리영역에 걸쳐 형성됨으로써, 분리영역에서의 광 손실을 감소시키는 플립 본딩형 발광다이오드 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
이를 위해, 하측의 서브마운트에 플립 본딩되며, 상측의 투명기판을 통해 빛을 방출하는 플립 본딩형 발광다이오드가 제공된다. 본 발명의 일측면에 따른 플립 본딩형 발광다이오드는, 상기 투명기판의 일면에 복수개로 분리 형성되며, 제 1 도전성 반도체층과 상기 제 1 도전성 반도체층의 일 영역에 한정 형성된 제 2 도전성 반도체층 및 활성층을 차례대로 구비한 복수의 발광셀들과, 서로 인접하는 발광셀들 사이에서 상기 제 1 도전성 반도체층과 제 2 도전성 반도체층을 전기적으로 연결하는 금속 배선층 및 상기 금속 배선층으로부터 절연된 채 상기 복수의 발광셀 및 그 발광셀들 사이의 분리영역에 걸쳐 형성된 금속 반사층을 갖는 스텝 커버층들을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode flip-bonded to a submount, wherein a metal reflective layer is formed over a plurality of light emitting cells and a separation region between the light emitting cells, thereby reducing the light loss in the separation region. It is an object of the present invention to provide a light emitting diode and a method of manufacturing the same.
To this end, there is provided a flip bonded light emitting diode that is flip bonded to a lower submount and emits light through an upper transparent substrate. According to an aspect of the present invention, a flip-bonded light emitting diode may be formed in plurality on one surface of the transparent substrate, and may include a second conductive semiconductor layer limited to one region of the first conductive semiconductor layer and the first conductive semiconductor layer. A plurality of light emitting cells sequentially having an active layer, a metal wiring layer electrically connecting the first conductive semiconductor layer and the second conductive semiconductor layer between adjacent light emitting cells, and the plurality of light emitting cells insulated from the metal wiring layer. And a step cover layer having a metal reflective layer formed over the light emitting cell and the separation region between the light emitting cells.
Description
본 발명은 서브마운트(submount)에 플립 본딩되는 발광다이오드에 관한 것으로서, 더욱 상세하게는, 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to light emitting diodes flip bonded to a submount, and more particularly to a flip bonded light emitting diode having an extended metal reflective layer.
발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다. 질화갈륨계 발광다이오드는 사파이어 기판 상에서 GaN계로 이루어진 제 1 도전성 반도체층, 활성층(또는, 발광층), 제 2 도전성 반도체층이 연속적인 적층구조를 이루는 발광셀을 포함한다. 이때, 제 1 도전성 반도체층이 N형 반도체층일 경우 제 2 도전성 반도체층은 P형 반도체층이 되며, 그 반대로, 제 1 도전성 반도체층이 P형 반도체층이면 제 2 도전성 반도체층은 N형 반도체이 된다. The light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and are configured to emit light by recombination of electrons and holes. For example, a gallium nitride (GaN) -based light emitting diode is known as the light emitting diode. The gallium nitride-based light emitting diode includes a light emitting cell in which a first conductive semiconductor layer, an active layer (or light emitting layer), and a second conductive semiconductor layer made of GaN based on a sapphire substrate form a continuous stacked structure. At this time, when the first conductive semiconductor layer is an N-type semiconductor layer, the second conductive semiconductor layer is a P-type semiconductor layer, and conversely, when the first conductive semiconductor layer is a P-type semiconductor layer, the second conductive semiconductor layer is an N-type semiconductor. .
일반적으로, 발광셀은 제 2 도전성 반도체층과 그 아래의 활성층의 일부가 식각되어, 그 아래쪽의 제 1 도전성 반도체층의 일부가 외부로 노출되며, 이에 의해, 제 1 도전성 반도체층의 일 영역에 활성층과 제 2 도전성 반도체층이 한정 형성된 구조를 이룬다. 또한, 제 1 도전성 반도체층과 제 2 도전성 반도체층에는 전극 각각이 형성되는데, 그중에서도 광의 주된 통로가 되는 제 1 도전성 반도체층 상의 전극은 ITO, Ni/Au 또는 ZnO 등과 같은 투명전극층으로 형성된다. In general, in the light emitting cell, a portion of the second conductive semiconductor layer and an active layer below the portion is etched to expose a portion of the first conductive semiconductor layer beneath it, thereby exposing to a region of the first conductive semiconductor layer. The active layer and the second conductive semiconductor layer form a limited formation. In addition, each of the electrodes is formed in the first conductive semiconductor layer and the second conductive semiconductor layer, and among them, the electrode on the first conductive semiconductor layer, which is a main passage of light, is formed of a transparent electrode layer such as ITO, Ni / Au, or ZnO.
한편, 통상의 발광다이오드는 순방향 전류에 의해 광을 방출하며, 직류전류의 공급을 필요로 한다. 따라서, 위와 같은 발광다이오드는, 교류전원에 직접 연결하여 사용할 경우, 전류의 방향에 따라 온/오프를 반복하여, 결과적으로 빛을 방출하지 못하고 역방향 전류에 의해 쉽게 파손되는 문제점을 안고 있다. 이에 대해, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광다이오드가 국제공개번호 WO2004/023568호(A1)호에 "발광요소들을 갖는 발광장치(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)"라는 제목으로 사카이(SAKAI et. al.)에 의해 개시된 바 있다.On the other hand, conventional light emitting diodes emit light by forward current and require supply of a direct current. Therefore, the light emitting diode as described above has a problem in that, when directly connected to an AC power source, the light emitting diode is repeatedly turned on and off according to the direction of the current, and as a result, light is not emitted and is easily damaged by the reverse current. On the other hand, a light emitting diode which can be directly connected to a high voltage AC power supply is disclosed in International Publication No. WO2004 / 023568 (A1) entitled "LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS". It was disclosed by SAKAI et. Al.
그리고, 위와 같은 교류 발광다이오드의 개발에 따라, 복수의 발광셀에 형성된 금속층들이 별도로 제공된 서브마운트에 플립 본딩되고 그 반대방향에 위치하는 투명기판을 통해 빛이 방출되는 플립 본딩형 발광다이오드가 개발된 바 있다. 이러한 종래의 플립 본딩형 발광다이오드는 열전도율이 높은 서브마운트의 채택에 의해 열방출 성능을 개선되어 광 추출 효율이 향상된다는 이점이 있다. In addition, according to the development of the AC light emitting diodes as described above, flip-bonded light emitting diodes in which metal layers formed in a plurality of light emitting cells are flip-bonded to submounts provided separately and light is emitted through transparent substrates positioned in opposite directions have been developed. There is a bar. The conventional flip-bonded light emitting diode has an advantage of improving heat emission performance by adopting a submount having high thermal conductivity, thereby improving light extraction efficiency.
그러나, 종래의 플립 본딩형 발광다이오드는 발광셀들 사이의 분리영역에서 광 흡수 및/또는 광 손실이 커서 빛의 방출효율이 크게 떨어지는 문제점을 안고 있다. 이러한 문제점은 광을 투명기판을 향해 반사시키기 위한 금속 반사층이 제 2 반도체층 영역에 국한되어 형성되는 것에 기인한다. However, the conventional flip-bonded light emitting diodes have a problem in that light emission efficiency is greatly reduced due to large light absorption and / or light loss in the separation region between the light emitting cells. This problem is due to the fact that the metal reflecting layer for reflecting light toward the transparent substrate is formed in the region of the second semiconductor layer.
따라서, 본 발명의 목적은, 금속 반사층이 복수의 발광셀과 그 발광셀들 사이의 분리영역에 걸쳐 형성됨으로써, 광 손실, 특히, 분리영역 부근에서 광손실을 크게 감소시키는 플립 본딩형 발광다이오드 및 그 제조방법을 제공하는 것이다Accordingly, an object of the present invention is to provide a flip-bonded light emitting diode, in which a metal reflective layer is formed over a plurality of light emitting cells and the separation region between the light emitting cells, thereby greatly reducing light loss, in particular, the light loss in the vicinity of the separation region. It is to provide the manufacturing method
본 발명의 일측면에 따라서, 하측의 서브마운트에 플립 본딩되며, 상측의 투명기판을 통해 빛을 방출하는 플립 본딩형 발광다이오드가 제공된다. 본 발명의 일측면에 따른 플립 본딩형 발광다이오드는, 상기 투명기판의 일면에 복수개로 분리 형성되며, 제 1 도전성 반도체층과 상기 제 1 도전성 반도체층의 일 영역에 한정 형성된 활성층 및 제 2 도전성 반도체층을 차례대로 구비한 복수의 발광셀들과, 서로 인접하는 발광셀들 사이에서 상기 제 1 도전성 반도체층과 제 2 도전성 반도체층을 전기적으로 연결하는 금속 배선층 및 상기 금속 배선층으로부터 절연된 채 상기 복수의 발광셀 및 그 발광셀들 사이의 분리영역에 걸쳐 형성된 금속 반사층을 갖는 스텝 커버층들을 포함한다.According to one aspect of the invention, there is provided a flip bonded light emitting diode that is flip bonded to a lower submount and emits light through an upper transparent substrate. According to an aspect of the present invention, a plurality of flip-bonded light emitting diodes may be formed on a surface of the transparent substrate and may be separated from each other, and may be formed in one region of the first conductive semiconductor layer and the first conductive semiconductor layer. A plurality of light emitting cells having layers in turn, a metal wiring layer electrically connecting the first conductive semiconductor layer and the second conductive semiconductor layer between adjacent light emitting cells, and the plurality of light emitting cells insulated from the metal wiring layer. And a step cover layer having a metal reflective layer formed over the light emitting cell and the separation region between the light emitting cells.
바람직하게는, 상기 스텝 커버층들은 상기 금속 배선층을 상기 발광셀들로부터 절연시키도록 상기 발광셀들을 덮도록 형성되는 제 1 절연층과, 상기 금속 배선층과 상기 금속 반사층 사이에 개재되는 제 2 절연층을 더 포함한다.Preferably, the step cover layers include a first insulating layer formed to cover the light emitting cells to insulate the metal wiring layer from the light emitting cells, and a second insulating layer interposed between the metal wiring layer and the metal reflective layer. It includes more.
더욱 바람직하게는, 상기 플립 본딩형 발광다이오드는, 상기 금속 배선층으로부터 상기 제 2 절연층 및 금속 반사층을 차례대로 관통하여 상기 서브마운트에 본딩되는 금속 범프를 더 포함하되, 상기 금속 반사층은 상기 금속 범프와 전기적으로 분리되도록 상기 금속 범프의 단면크기 보다 큰 범프홀을 구비한다.More preferably, the flip bonded light emitting diode further includes a metal bump bonded to the submount by sequentially passing through the second insulating layer and the metal reflective layer from the metal wiring layer, wherein the metal reflective layer is the metal bump. And a bump hole larger than a cross-sectional size of the metal bump so as to be electrically separated from the metal bump.
바람직하게는, 상기 복수의 발광셀들 각각은 상기 분리영역 둘레로 상기 스텝커버층의 경사진 형성을 허용하는 경사면을 구비한다. 그리고, 상기 금속 배선층은 상기 제 2 반도체층의 전 영역에 걸쳐 형성된다.Preferably, each of the plurality of light emitting cells has an inclined surface to allow the formation of the step cover layer inclined around the separation region. The metal wiring layer is formed over the entire area of the second semiconductor layer.
본 발명의 다른 측면에 따라 플립 본딩형 발광다이오드 제조방법이 개시된다. 상기 제조방법은, 투명기판의 일면에 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층을 차례대로 형성하는 단계와, 상기 제 1 도전성 반도체층의 일 영역에 상기 제 2 도전성 반도체층 및 활성층이 한정되도록, 상기 활성층 및 제 2 도전성 반도체층을 식각하는 단계와, 서로 인접하는 상기 발광셀들 사이에서 상기 제 1 도전성 반도체층과 제 2 도전성 반도체층을 전기적으로 연결하는 금속 배선층 및 상기 금속 배선층으로부터 절연된 채 상기 복수의 발광셀 및 그 발광셀들 사이의 분리영역에 걸쳐 형성된 금속 반사층을 갖는 스텝커버층을 형성하는 단계를 포함한다. In accordance with another aspect of the present invention, a method of manufacturing a flip bonded light emitting diode is disclosed. The manufacturing method includes the steps of sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on one surface of the transparent substrate, wherein the second conductive semiconductor layer and the active layer are formed in one region of the first conductive semiconductor layer. Etching the active layer and the second conductive semiconductor layer, and a metal wiring layer and the metal wiring layer electrically connecting the first conductive semiconductor layer and the second conductive semiconductor layer between the light emitting cells adjacent to each other. And forming a step cover layer having the metal reflective layer formed over the plurality of light emitting cells and the isolation region between the light emitting cells while being insulated.
바람직하게는, 상기 스텝 커버층들을 형성하는 단계는, 상기 발광셀들을 덮도록 제 1 절연층을 형성하고, 상기 제 1 및 제 2 도전성 반도체층의 전극들을 노출시키는 식각을 행하는 단계와, 상기 제 1 절연층 상에 형성되는 상기 금속 배선층으로 상기 전극들을 연결하는 단계와, 상기 금속 배선층이 형성된 발광셀들과 상기 발광셀들 사이의 분리영역을 덮도록 제 2 절연층을 형성하는 단계와, 상기 제 2 절연층을 따라 상기 발광셀들과 상기 발광셀들 사이의 분리 영역에 걸쳐지는 상기 금속 반사층을 형성하는 단계를 포함한다. The forming of the step cover layers may include forming a first insulating layer to cover the light emitting cells, performing etching to expose the electrodes of the first and second conductive semiconductor layers, and Connecting the electrodes to the metal interconnection layer formed on the insulation layer, forming a second insulation layer to cover the light emitting cells in which the metal interconnection layer is formed, and a separation region between the light emitting cells; Forming the metal reflective layer along a second insulating layer, the metal reflective layer covering the light emitting cells and the separation region between the light emitting cells.
보다 바람직하게는, 상기 스텝 커버층들의 형성 단계는, 금속 배선층로부터 상기 제 2 절연층 및 금속 반사층을 차례로 관통하는 금속 범프를 형성하는 단계를 더 포함하며, 상기 금속 반사층에는 상기 금속 범프와 전기적으로 분리되도록 상기 금속 범프의 단면크기 보다 큰 범프홀이 형성된다.More preferably, the forming of the step cover layers further includes forming a metal bump sequentially passing through the second insulating layer and the metal reflective layer from the metal wiring layer, wherein the metal reflective layer is electrically connected to the metal bump. Bump holes larger than the cross-sectional size of the metal bumps are formed to be separated.
바람직하게는, 상기 복수의 발광셀을 형성하는 단계에서는, 상기 분리영역 둘레로 상기 스텝커버층의 경사진 형성을 허용하는 경사면이 형성된다.
본 발명의 일 측면에 따라, 아래로부터의 순서로 서브마운트, P형 반도체층, 활성층 및 N형 반도체층을 포함하며, 광추출면의 아래에서 상기 P형 반도체층 및 상기 활성층 일부가 제거되어 상기 N형 반도체의 일부가 상기 서브마운트를 향하도록 노출되며,상기 P형 반도체층 및 상기 활성층은 측면에 경사면이 형성되며, 상기 P형 반도체층 및 상기 활성층의 측면과 상기 N형 반도체층의 노출된 부분을 덮는 절연층이 형성되며, 상기 N형 반도체층은 상기 노출된 부분에 상기 서브마운트를 향하도록 형성된 복수의 분리된 면을 포함하며, 상기 절연층을 통과해 상기 분리된 면과 연결된 금속배선층은 측 방향으로 인접한 P형 반도체층의 하부 측으로 연장되어 형성되며, 상기 서브마운트와 상기 금속배선층 사이에 형성된 범프를 더 포함하며, 상기 서브마운트와 상기 범프 사이에 형성된 본딩패드를 더 포함하며, 상기 P형 반도체층과 상기 금속배선층 사이에 형성된 반사층을 더 포함하는 발광다이오드가 제공된다.
상기 발광다이오드는 상기 금속배선층과 상기 서브마운트 사이에 형성된 금속 반사층을 더 포함할 수 있다. 상기 발광다이오드는 상기 N형 반도체층 상에 투명기판을 더 포함할 수 있다. 상기 발광다이오드는 상기 금속 반사층 상에 또는 상기 금속 반사층과 금속배선층 사이에 형성된 추가의 절연층을 더 포함할 수 있다.Preferably, in the forming of the plurality of light emitting cells, an inclined surface is formed around the separation area to allow inclined formation of the step cover layer.
According to an aspect of the present invention, the sub-type, a P-type semiconductor layer, an active layer and an N-type semiconductor layer in the order from below, the P-type semiconductor layer and a portion of the active layer is removed below the light extraction surface A portion of an N-type semiconductor is exposed to face the submount, and the P-type semiconductor layer and the active layer have an inclined surface formed on a side surface thereof, and an exposed side of the P-type semiconductor layer and the active layer and the N-type semiconductor layer. An insulating layer covering a portion is formed, and the N-type semiconductor layer includes a plurality of separate surfaces formed to face the submount in the exposed portion, and a metal wiring layer connected to the separated surface through the insulating layer. Silver extends to the lower side of the P-type semiconductor layer adjacent in the lateral direction, and further comprises a bump formed between the submount and the metal wiring layer, the submount And further comprising a bonding pad formed between the bumps, the light emitting diode further includes a reflective layer formed between the P-type semiconductor layer and the metal wiring layer is provided.
The light emitting diode may further include a metal reflective layer formed between the metal wiring layer and the submount. The light emitting diode may further include a transparent substrate on the N-type semiconductor layer. The light emitting diode may further include an additional insulating layer formed on the metal reflective layer or between the metal reflective layer and the metallization layer.
본 발명의 실시예에 따른 플립 본딩형 발광다이오드는, 발광셀들 사이의 분리영역 부근에서도 빛을 손실/흡수 없이 반사시킬 수 있으며, 이에 따라, 보다 향상된 광방출 성능을 갖게 되는 효과를 갖는다.The flip-bonded light emitting diode according to the embodiment of the present invention can reflect light without loss / absorption even in the vicinity of the separation region between the light emitting cells, and thus has an effect of having improved light emission performance.
도 1은 본 발명의 실시예에 따른 플립 본딩형 발광다이오드를 설명하기 위한 단면도.
도 2 내지 도 8은 본 발명의 실시예에 따른 플립 본딩형 발광다이오드 제조방법을 설명하기 위한 도면들.1 is a cross-sectional view illustrating a flip bonded light emitting diode according to an embodiment of the present invention.
2 to 8 are views for explaining a flip bonded light emitting diode manufacturing method according to an embodiment of the present invention.
이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하 설명되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 의해 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments to be described below are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1은 본 발명의 실시예에 플립 본딩형 발광다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a flip bonded light emitting diode according to an embodiment of the present invention.
도 1을 참조하면, 투명기판(100)의 일면에는 복수개의 발광셀들(200)이 분리된 채 형성되어 있다. 상기 투명기판(100)은 예컨대, 사파이어 기판일 수 있다. 한편, 상기 발광셀들(200) 각각은 제 1 도전성 반도체층(220), 상기 제 1 도전성 반도체층(220)의 일 영역 상에 한정 형성된 활성층(240) 및 제 2 도전성 반도체층(260)을 차례대로 구비한다. 여기에서, 제 1 도전성 반도체층(220) 및 제 2 도전성 반도체층(260)은 각각 N형 및 P형 또는 P형 및 N형 반도체층일 수 있으나, 본 실시예에서는, 제 1 도전성 반도체층(220)이 N형으로 형성되고, 제 2 도전성 반도체층(260)이 P형으로 형성된다. 덧붙여, 상기 투명기판(100)과 발광셀(200)들 사이에는 발광셀(200) 하층과 기판(100) 사이의 격자 부정합을 완화시키기 위한 버퍼층(120)이 개재된다. 상기 버퍼층(120)은, 미세 두께를 갖는 부분으로서, 이하 설명에서는 상기 투명기판(100)의 일부분인 것으로 간주된다.Referring to FIG. 1, a plurality of
본 실시예에서, 상기 제 1 도전성 반도체층(220)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, 제 2 도전성 반도체층(260)은 P형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 그리고, 상기 제 1 도전성 반도체층(220)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, 제 2 도전성 반도체층(260)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다. 또한, 활성층(240)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(240)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다. 상기 활성층(240)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.In this embodiment, the first
한편, 상기 제 1 도전성 반도체층(220) 및 제 2 도전성 반도체층(260)에는 교류 전원 인가를 위한 제 1 전극(242)과 제 2 전극(290)이 각각 형성된다. 상기 제 1 전극(242)은 금속패드로 되며, 빛의 주요 통로가 되는 제 2 도전성 반도체층(260) 영역의 제 2 전극(290)은 ITO와 같은 투명전극층으로 형성된다. 그리고, 서로 인접하는 발광셀(200)들의 제 1 전극(242)과 제 2 전극(290)은 이하 설명되는 스탭커버층들(400)들 중 하나인 금속 배선층(420)에 의해 전기적으로 연결된다. 그리고, 상기 금속 배선층(420)에는 복수의 발광셀들(200)에 각각에 대응되게 복수의 범프(53)가 제공되며, 이 복수의 범프(53)는 금속 배선층(420)으로부터 그 하측의 다른 스탭커버층들을 관통하여 서브마운트(50)의 본딩패드들(51)에 본딩되어 있다.On the other hand, the first
상기 스탭커버층들(400)은, 전술한 금속 배선층(420) 외에, 예를 들면, SiO2와 같은 투명 절연성 소재의 제 1 및 제 2 절연층(410, 430)과 금속 반사층(450)을 포함한다. 그리고, 이 스탭 커버층들(400)은 그 측면, 보다 바람직하게는, 발광셀(200)들 사이의 분리영역 둘레의 측면 부근에서 경사지게 형성되는데, 이러한 경사진 구조는 분리영역의 둘레를 이루는 상기 발광셀들(200)의 측면이 경사면으로 형성됨으로써 가능하며, 상기 발광셀들(200) 각각의 경사면에 의해, 발광셀들(200) 사이의 분리영역(S)을 덮는 스탭커버층들(400), 특히, 금속 반사층(450)의 형성 공정이 쉽게 이루어질 수 있다.The step cover layers 400 may include, for example, the first and second insulating
상기 제 1 절연층(410)은 서로 분리되어 있는 복수의 발광셀들(200)들을 덮도록 형성되어 있으며, 이에 의해, 발광셀들(200) 사이의 분리영역(S)도 제 1 절연층(410)에 의해 덮여 있다. 그리고, 상기 제 1 절연층(410)은 전술한 제 1 전극(242) 및 제 2 전극(290)에 대응되는 부분이 개구되어 있다.The first insulating
상기 금속 배선층(420)은 상기 제 1 절연층(410)을 따라 부분적으로 형성되어 있으며, 그 일부가 제 1 절연층(410)의 개구들을 통해 제 1 전극(242) 및 제 2 전극(290)과 연결된다. 그리고, 상기 금속 배선층(420)은 동일 발광셀의 제 1 및 제 2 전극이 전기적으로 연결되는 것을 막도록 그 일부가 제거되어 있다. 또한, 상기 금속 배선층(420)은 상기 제 2 도전성 반도체층(260) 및 그 위의 전극(즉, 투명전극층; 290) 전체에 걸쳐 형성되어 있는데, 이는 그 다음 형성되는 제 2 반도체층(260) 영역의 스텝커버층들이 단차지게 형성되는 것을 막아준다. 도시되어 있지는 않지만, 상기 금속 배선층(420)의 반사 특성을 고려하여, 상기 제 2 반도체층(260)의 영역에는 상기 금속 배선층(420)과 함께 별도의 반사층을 형성할 수도 있다.The
상기 제 2 절연층(430)은 그 위쪽의 금속 배선층(420)과 그 아래쪽의 금속 반사층(450) 사이를 절연하도록 제공된다. 상기 제 2 절연층(430)은 금속 배선층(420)과 그 금속 배선층(420)의 제거된 부분을 통해 노출된 제 1 절연층(410)을 덮도록 형성되며, 이에 의해, 상기 발광셀들(200) 사이의 분리영역(S) 또한 덮을 수 있다. 그리고, 상기 제 2 절연층(430)은 전술한 복수의 범프(53)에 대응되게 그 일부가 개구되어 있으며, 상기 복수의 범프(53)는 그 개구된 부분을 통해 하측으로 연장되어 있다.The second
상기 금속 반사층(450)은 상기 제 2 절연층(430)을 따라 그 제 2 절연층(430)의 하부에 형성되며, 상기 제 2 절연층(430)에 의해 금속 배선층(420)으로부터 전기 절연되어 있다. 상기 금속 반사층(450)은 상기 제 2 절연층(430)과 함께 복수의 발광셀(200)들 및 그 발광셀들 사이의 분리영역(S)을 거의 전체적으로 덮을 수 있다. 또한, 상기 금속 반사층(450)은 범프(53)들의 연장을 허용하는 복수의 범프홀(452)을 구비한다. 이때, 상기 복수의 범프홀(452)들 각각은 범프(53)보다 큰 단면 크기를 가져 범프(53)와 금속 반사층(450)이 접촉됨 없이 분리되어 있도록 해준다. 이와 같이, 금속 반사층(450)은, 스텝커버층들(400) 중 하나의 층으로 형성된 채, 복수의 발광셀(200) 및 그들 사이의 분리영역(S)에 거의 전체적으로 걸쳐 형성되므로, 발광셀(200)에서 발생된 빛을 거의 손실 없이 상기 투명기판(100)을 향해 반사시킬 수 있다. 그리고, 상기 범프(53)들도 반사성의 금속소재로 이루어져서 상기 금속 반사층(450)과 함께 광 손실을 줄이는데 기여하는 것이 바람직하다.The metal
이하, 도 2 내지 도 8를 참조하여 본 발명의 실시예에 따른 플립 본딩형 발광다이오드의 제조방법을 설명한다.Hereinafter, a method of manufacturing a flip bonded light emitting diode according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 8.
도 2를 참조하면, 버퍼층(120)이 형성된 투명 기판(100) 상에 N형 제 1 도전성 반도체층(220), 활성층(240), 그리고, P형의 제 2 도전성 반도체층(260)을 차례로 형성한다. 그리고, 상기 버퍼층(120) 및 반도체층들(220, 240, 260)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(220, 240, 260)은 동일한 공정챔버에서 연속적으로 형성될 수 있다. 또한, 상기 제 2 도전성 반도체층(260) 위에는 예컨대, ITO층으로 이루어진 제 2 전극(290)이 형성된다. 상기 제 2 전극(290)의 형성 전에 제 2 전극(290)과 제 2 도전성 반도체층(260) 사이의 오믹콘택 형성을 위해 대략 5~50Å의 델타토핑층으로 된 터널구조를 형성하는 공정이 수행될 수도 있다. 또한, 상기 제 2 전극(290)의 형성은 이하 설명되는 메사 형성 공정 후에 이루어질 수도 있다.Referring to FIG. 2, the N-type first
도 3을 참조하면, 메사 형성 공정에 의해 복수의 발광셀(200)이 기판(100) 위에 형성된다. 이 공정은 노광을 이용하는 식각 방식에 의해 이루어지는 것으로, 제 1 도전성 반도체층(220), 활성층(240), 제 2 도전성 반도체층(260) 및 제 2 전극(290)을 포함하는 복수의 발광셀(200)을 기판(100) 위에서 서로 이격되게 형성시키킨다. 또한, 제 2 도전성 반도체층(260) 및 활성층(240) 일부가 식각되므로, 제 1 도전성 반도체층(220)의 윗면 일부가 노출된다. 그리고, 상기 노출된 영역을 제외한 상기 제 1 도전성 반도체층의 일 영역에는 활성층(240)과 상기 제 2 도전성 반도체층(260)이 한정 형성된다. 그리고, 상기 제 1 도전성 반도체층(220)의 노출 영역에는 제 1 전극(242)이 금속 패드의 구조로 형성된다. 도 3에 도시된 식각공정에서, 발광셀(200)들의 측면은 경사면으로 형성되며, 상기 경사면은 그 다음 단계들에서 이루어지는 스텝커버층(400)들이 발광셀들(200) 사이의 분리영역과 발광셀(200)들 각각의 측면까지 용이하게 덮을 수 있도록 해준다. 이하에서는 스탭커버층들(400), 즉, 제 1 절연층(410), 금속 배선층(420), 제 2 절연층(430) 및 금속 반사층(450)을 연속시켜 형성하는 각 단계들이 도 4 내지 도 8을 참조로 하여 보다 구체적으로 설명된다. Referring to FIG. 3, a plurality of light emitting
도 4를 참조하면, 발광셀(200)들을 갖는 투명 기판(100)에 투명성의 제 1 절연층(410)이 증착 방식으로 형성된다. 상기 제 1 절연층(410)은 발광셀들(200)의 측벽 및 상부면 일부를 덮고 그 발광셀들(200) 사이의 분리영역(S)을 전체적으로 덮는다. 도 4에서, 상기 제 1 절연층(410)에는 제 1 전극(242) 및 제 2 전극(290)을 노출시키는 개구가 형성된다. 이 개구는 상기 제 1 절연층(410)의 증착 형성 후 제 1 전극(242)과 제 2 전극(290)을 노출시키도록 제 1 절연층(410) 부분을 패터닝 식각하여 얻어질 수 있다. 이때, 상기 제 1 절연층(410)은 화학기상증착(CVD) 방식을 이용하여 예컨대 실리콘 산화막으로 형성되는 것이 바람직하다. 그리고, 상기 제 1 절연층(410)은 각 발광셀(200)들의 측부 경사면들에 의해 보다 용이하게 분리영역(S) 및 발광셀(200) 측면을 덮도록 형성될 수 있다.Referring to FIG. 4, a transparent first
도 5 및 도6을 참조하면, 상기 제 1 전극(242)과 제 2 전극(290)을 연결하는 금속 배선층(420)이 형성된다. 상기 금속 배선층(420)은 증착 방식 또는 도금 방식에 의해 전술한 제 1 절연층(410)을 따라 전체적으로 형성된다. 그리고, 상기 금속 배선층(420)은 그 일부가 제 1 절연층(410)에 형성된 개구들에 채워져서 발광셀(200)들의 제 1 전극(242)과 제 2 전극(290)을 전기적으로 연결한다. 발광셀들(200)들에 교류 전원의 인가하기 위해서는, 서로 인접하는 발광셀의 두 전극만이 전기적으로 연결되어야 하므로, 도 5에 도시된 금속 배선층(420) 일부가 도 6에 도시된 것과 같이 제거된다. 이에 의해, 동일 발광셀의 전극들 사이의 전기적 연결은 끊어진다.5 and 6, a
상기 금속 배선층(420)이 형성되면, 제 2 절연층(430)과 금속 반사층(450)이 형성된다.When the
도 7에 도시된 바와 같이, 상기 제 2 절연층(430)은 범프들(53)이 관통되는 개구를 포함하도록 형성되며, 그 개구를 제외한 나머지 영역에서는 금속 배선층(420) 및 제 1 절연층(410)을 따라 형성되어 있다. 따라서, 상기 제 2 절연층(430)은 발광셀들(200)의 영역과 그 발광셀들 사이의 분리영역(S)에 걸쳐져 형성된다. 상기 금속 반사층(450)은 실질적으로 제 2 절연층(430)을 따라 전체적으로 형성된다. 따라서, 상기 금속 반사층(450)은 상기 제 2 절연층(430)에 의해 덮여지는 영역들, 즉 발광셀들(200)의 영역과 그 발광셀들(200)들 사이의 분리영역(S)을 전체적으로 덮고 있다. 이때, 상기 금속 반사층(450)에는 복수의 범프(53)가 통과되는 범프홀(452)이 형성되며, 상기 범프홀(252)을 통해 복수의 범프(53)가 각각 연장된다. 이때, 상기 범프홀(452)의 크기는 범프(53)의 단면 크기보다 크게 정하며, 이에 의해, 범프(53)과 금속 반사층(450)의 전기적인 접촉은 배제될 수 있다.As shown in FIG. 7, the second insulating
도 8을 참조하면, 서브마운트(50)에 대한 발광다이오드의 플립 본딩 단계가 도시되어 있다. 도 8에 도시된 바와 같이, 전술한 범프들(53)이 서브마운트(50)를 향하도록 배향되며, 그 범프들(53)이 서브마운트(50) 상에 형성된 본딩패드(51)들에 본딩된다. 이러한 플립 본딩에 의해, 도 1에 도시된 것과 같이, 서브마운트(50)에 플립 본딩된 발광다이오드(1)이 제조될 수 있다.Referring to FIG. 8, a flip bonding step of a light emitting diode to a
본 실시예에 따라 제조된 발광다이오드(1)는 스텝커버층(400)들, 특히, 금속 반사층(450)이 복수의 발광셀들(200)들과 그 발광셀들(200) 사이의 분리영역(S)을 전체적으로 덮고 있으며, 이에 의해, 발광셀들(200)에서 발생된 빛은 소실됨 없이 상기 금속 반사층(450)에 의해 반사되어 투명기판(100)을 통해 외부로 방출될 수 있는 것이다.In the light emitting diode 1 manufactured according to the present exemplary embodiment, the step cover layers 400, in particular, the metal
100: 투명기판 S: 분리영역
200: 발광셀 220: 제 1 도전성 반도체층
240: 활성층 260: P형 반도체층
410: 제 1 절연층 420: 금속 배선층
430: 제 2 절연층 450: 금속 반사층.100: transparent substrate S: separation area
200: light emitting cell 220: first conductive semiconductor layer
240: active layer 260: P-type semiconductor layer
410: first insulating layer 420: metal wiring layer
430: second insulating layer 450: metal reflective layer.
Claims (11)
광추출면의 아래에서, 상기 P형 반도체층 및 상기 활성층 일부가 제거되어 상기 N형 반도체층의 일부가 상기 서브마운트의 수평면을 향하도록 노출되어, 상기 N형 반도체층은 상기 노출된 부분에 상기 서브마운트의 수평면을 향하는 복수의 분리된 면을 포함하며,
상기 P형 반도체층 및 상기 활성층은 측면에 경사면이 형성되며,
상기 P형 반도체층 및 상기 활성층의 측면과 상기 N형 반도체층의 상기 복수의 분리된 면을 덮는 절연층이 형성되며,
상기 절연층을 통과해 상기 분리된 면과 연결된 금속배선층은 측 방향으로 인접한 P형 반도체층의 하부 측으로 연장되어 형성되며,
상기 서브마운트와 상기 금속배선층 사이에 형성된 범프를 더 포함하며,
상기 서브마운트와 상기 범프 사이에 형성된 본딩패드를 더 포함하며,
상기 P형 반도체층과 상기 금속배선층 사이에 형성된 반사층을 더 포함하는 것을 특징으로 하는 발광다이오드.A submount, a P-type semiconductor layer, an active layer, and an N-type semiconductor layer in the order from below,
Under the light extraction surface, a portion of the P-type semiconductor layer and the active layer are removed so that a portion of the N-type semiconductor layer faces the horizontal plane of the submount, so that the N-type semiconductor layer is exposed to the exposed portion. A plurality of separate faces facing the horizontal surface of the submount,
The p-type semiconductor layer and the active layer is formed with an inclined surface on the side,
An insulating layer covering side surfaces of the P-type semiconductor layer and the active layer and the plurality of separated surfaces of the N-type semiconductor layer is formed,
The metal wiring layer connected to the separated surface through the insulating layer extends to the lower side of the P-type semiconductor layer adjacent in the lateral direction.
A bump formed between the submount and the metallization layer;
Further comprising a bonding pad formed between the submount and the bump,
And a reflective layer formed between the P-type semiconductor layer and the metallization layer.
The light emitting diode of claim 7, further comprising an additional insulating layer formed between the metal reflective layer and the metallization layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110030678A KR101106139B1 (en) | 2011-04-04 | 2011-04-04 | Flip bonded light emitting diode having an extended metal reflective layer and a method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110030678A KR101106139B1 (en) | 2011-04-04 | 2011-04-04 | Flip bonded light emitting diode having an extended metal reflective layer and a method of manufacturing the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060060816A Division KR101115535B1 (en) | 2006-06-30 | 2006-06-30 | Light emitting diode with a metal reflection layer expanded and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110044188A KR20110044188A (en) | 2011-04-28 |
KR101106139B1 true KR101106139B1 (en) | 2012-01-20 |
Family
ID=44049064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110030678A KR101106139B1 (en) | 2011-04-04 | 2011-04-04 | Flip bonded light emitting diode having an extended metal reflective layer and a method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101106139B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11329204B2 (en) | 2018-12-24 | 2022-05-10 | Samsung Electronics Co., Ltd. | Micro light emitting diode and manufacturing method of micro light emitting diode |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101916144B1 (en) | 2012-05-16 | 2018-11-08 | 엘지이노텍 주식회사 | Light emitting device, light emitting device package, and light unit |
KR101597656B1 (en) * | 2014-06-24 | 2016-02-25 | 주식회사 아이디 | Led cell, led array and manufacturing method thereof |
KR102309092B1 (en) * | 2014-12-29 | 2021-10-06 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device and light emitting device array including the same |
KR102294318B1 (en) * | 2015-03-26 | 2021-08-26 | 엘지이노텍 주식회사 | Light emitting device and light emitting device array including the same |
CN111128987A (en) * | 2016-05-03 | 2020-05-08 | 首尔伟傲世有限公司 | led |
TWI790984B (en) * | 2017-01-26 | 2023-01-21 | 晶元光電股份有限公司 | Light-emitting device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135519A (en) * | 1996-09-09 | 1998-05-22 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
KR20020069357A (en) * | 1999-12-03 | 2002-08-30 | 크리 라이팅 컴퍼니 | Micro-led arrays with enhanced light extraction |
JP2004006582A (en) * | 2002-04-12 | 2004-01-08 | Shiro Sakai | Light emitting device |
KR20050066358A (en) * | 2003-12-26 | 2005-06-30 | 삼성전기주식회사 | Nitride semiconductor light emitting device for flip chip and method of manufacturing the same |
-
2011
- 2011-04-04 KR KR1020110030678A patent/KR101106139B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135519A (en) * | 1996-09-09 | 1998-05-22 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
KR20020069357A (en) * | 1999-12-03 | 2002-08-30 | 크리 라이팅 컴퍼니 | Micro-led arrays with enhanced light extraction |
JP2004006582A (en) * | 2002-04-12 | 2004-01-08 | Shiro Sakai | Light emitting device |
KR20050066358A (en) * | 2003-12-26 | 2005-06-30 | 삼성전기주식회사 | Nitride semiconductor light emitting device for flip chip and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11329204B2 (en) | 2018-12-24 | 2022-05-10 | Samsung Electronics Co., Ltd. | Micro light emitting diode and manufacturing method of micro light emitting diode |
Also Published As
Publication number | Publication date |
---|---|
KR20110044188A (en) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101115535B1 (en) | Light emitting diode with a metal reflection layer expanded and method for manufacturing the same | |
CN108963051B (en) | Light emitting diode package | |
KR101106151B1 (en) | Light emitting device and method of manufacturing the same | |
KR101017394B1 (en) | Light emitting device and method of manufacturing the same | |
TWI472062B (en) | Semiconductor light emitting device and method of manufacturing same | |
KR100991939B1 (en) | Light emitting diode and manufacturing method | |
KR101106139B1 (en) | Flip bonded light emitting diode having an extended metal reflective layer and a method of manufacturing the same | |
US8476649B2 (en) | Solid state lighting devices with accessible electrodes and methods of manufacturing | |
KR101093117B1 (en) | Light emitting device for AC and method of manufacturing same | |
JP2007150314A (en) | Vertical structure gallium nitride based light emitting diode device | |
US20240297207A1 (en) | Light emitting device | |
KR100758542B1 (en) | Light emitting diode for alternating current having ITO layer and manufacturing method thereof | |
KR101154511B1 (en) | High efficiency light emitting diode and method of fabricating the same | |
JP2017534185A (en) | Light emitting device having a trench below the top contact | |
KR101316119B1 (en) | Light emitting diode and method for fabricating the same | |
KR102237148B1 (en) | Method of manufacturing light emitting device | |
KR20130009719A (en) | High efficiency light emitting diode and method of fabricating the same | |
KR100747641B1 (en) | Light emitting diode | |
KR101381984B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode manufactured using the same | |
KR101772815B1 (en) | The High Efficiency Ga-polar Vertical Light Emitting Diode and The Fabrication Method Of The Same | |
CN115394887B (en) | Light-emitting element and manufacturing method thereof | |
KR101171327B1 (en) | Light emitting device and method of fabricating the same | |
KR101115538B1 (en) | Luminous device and the method therefor | |
KR101364773B1 (en) | Light emitting diode with unit cells taking individual electric routes and method for fabricating the same | |
KR100644215B1 (en) | Light emitting device and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20110404 Patent event code: PA01071R01D Filing date: 20060630 Application number text: 1020060060816 |
|
PA0201 | Request for examination | ||
A302 | Request for accelerated examination | ||
PA0302 | Request for accelerated examination |
Patent event date: 20110405 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination Patent event date: 20110404 Patent event code: PA03021R04I Comment text: Divisional Application of Patent |
|
PG1501 | Laying open of application | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110805 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20111011 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120109 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20120110 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20150112 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20150112 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20160104 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161212 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20161212 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20171211 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20181207 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20200103 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20210105 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20211224 Start annual number: 11 End annual number: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20221220 Start annual number: 12 End annual number: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20241223 Start annual number: 14 End annual number: 14 |