[go: up one dir, main page]

KR102212242B1 - 반도체 장치 및 그 제작 방법 - Google Patents

반도체 장치 및 그 제작 방법 Download PDF

Info

Publication number
KR102212242B1
KR102212242B1 KR1020140041099A KR20140041099A KR102212242B1 KR 102212242 B1 KR102212242 B1 KR 102212242B1 KR 1020140041099 A KR1020140041099 A KR 1020140041099A KR 20140041099 A KR20140041099 A KR 20140041099A KR 102212242 B1 KR102212242 B1 KR 102212242B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
semiconductor device
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020140041099A
Other languages
English (en)
Other versions
KR20140122669A (ko
Inventor
히로키 아다치
가요 구마쿠라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140122669A publication Critical patent/KR20140122669A/ko
Application granted granted Critical
Publication of KR102212242B1 publication Critical patent/KR102212242B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Dicing (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 크랙에 기인한 불량을 줄인 플렉시블 디바이스를 제공한다. 또는, 양산성이 우수한 플렉시블 디바이스를 제공한다.
가요성 기판의 한 표면 위에, 트랜지스터 및 표시 소자를 갖는 표시부와, 표시부의 주위를 둘러싸도록 배치된 반도체층과, 트랜지스터 및 반도체층 위에 절연층을 갖는 반도체 장치이다. 또한, 표면에 대하여 수직인 방향으로부터 보아 기판 단부와, 반도체층 단부가 대략 일치하며 절연층의 단부가 반도체층 위에 위치한다.

Description

반도체 장치 및 그 제작 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것이다.
또한, 본 명세서 등에 있어서, 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 따라서, 트랜지스터, 반도체 소자, 반도체 회로, 기억 장치, 촬상(撮像) 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함) 및 전자 기기 등은 반도체 장치의 일 형태이다.
근년에 들어, 가요성 기판 위에 반도체 소자나 발광 소자 등이 제공된 플렉시블 디바이스의 개발이 행해지고 있다. 플렉시블 디바이스의 대표예로서는, 조명 장치, 화상 표시 장치 외에, 트랜지스터 등의 반도체 소자를 갖는 다양한 반도체 회로 등을 들 수 있다.
가요성 기판을 사용한 반도체 장치의 제작 방법으로서는, 유리 기판이나 석영 기판 등 지지 기판 위에 박막 트랜지스터 등 반도체 소자를 제작한 후 가요성 기판에 반도체 소자를 전치(轉置)하는 기술이 개발되어 있다. 이 방법을 이용하려면 지지 기판으로부터 반도체 소자를 포함하는 층을 박리하는 공정이 필요하다.
예를 들어, 특허문헌 1에는 다음과 같은 레이저 어블레이션(laser ablation)을 이용한 박리 기술이 기재되어 있다. 기판 위에 비정질 실리콘 등을 포함한 분리층을 제공하고, 분리층 위에 피박리층을 제공하고, 접착층에 의하여 피박리층을 전사(轉寫)체에 접착시킨다. 레이저광의 조사에 의하여 분리층을 어블레이션시킴으로써 분리층에 박리를 발생시키는 기술이다.
특허문헌 2에는 다음과 같은 박리 기술이 기재되어 있다. 기판과 산화물층 사이에 금속층을 형성하고 산화물층과 금속층의 계면의 결합이 약한 것을 이용하여 산화물층과 금속층의 계면에서 박리를 발생시킴으로써 피박리층과 기판을 분리한다.
일본국 특개평10-125931호 공보 일본국 특개2003-174153호 공보
기판 위에 제공된 박리층과 이 박리층 위에 형성된 피박리층 사이에서 박리하는 경우에 박리층 위에 형성되는 층은 피박리층, 박막 트랜지스터(TFT), 배선, 층간막 등을 포함하는 박막의 적층체이고, 이 적층체의 두께는 수μm 이하로 얇으며 매우 부서지기 쉽다. 또한, 박리층과 피박리층 사이에서 박리할 때 박리의 기점이 되는 피박리층의 단부에 큰 휨응력이 가해져 피박리층에 깨짐이나 금(이하, 크랙(crack)이라고 부름)이 생기기 쉽다. 또한 이런 크랙이 피박리층의 단부로부터 반도체 소자나 발광 소자까지 진행되면 이들이 파괴될 우려가 있다.
또한, 플렉시블 디스플레이의 생산성을 향상시키기 위하여 대형 기판을 사용하여 복수의 디바이스를 동시에 제작한 후에 기판을 스크라이버 등으로 분단하는 것이 요구된다. 이 경우, 기판을 분단할 때 가해지는 스트레스에 기인하여 기판 단부에 크랙이 생기거나 또는 크랙이 진행되는 문제가 있었다.
따라서, 본 발명의 일 형태는 크랙에 기인한 불량을 줄인 플렉시블 디바이스를 제공하는 것을 과제 중 하나로 한다. 또는, 양산성이 우수한 플렉시블 디바이스를 제공하는 것을 과제 중 하나로 한다.
또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들의 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.
본 발명의 일 형태는, 가요성 기판의 한 표면 위에, 트랜지스터 및 표시 소자를 갖는 표시부와, 표시부의 주위를 둘러싸도록 배치된 반도체층과, 트랜지스터 및 반도체층 위의 절연층을 갖는 반도체 장치이다. 또한, 표면에 대하여 수직인 방향으로부터 보아 기판 단부와 반도체층의 단부가 대략 일치하며 절연층의 단부가 반도체층 위에 위치한다.
또한, 상기 반도체 장치에서 반도체층은 트랜지스터의 채널이 형성되는 반도체와 동일한 재료를 포함하는 것이 바람직하다.
또한, 상기 반도체 장치는 표시부와 반도체층과의 사이에 표시부를 둘러싸도록 배치된 도전층을 갖는 것이 바람직하다.
또한, 상기 반도체 장치에서, 도전층은 트랜지스터의 게이트 전극, 소스 전극, 또는 드레인 전극과 동일한 재료를 포함하는 것이 바람직하다.
또한, 본 발명의 일 형태는, 지지 기판 위에 박리층을 형성하고, 박리층 위에 피박리층을 형성하고, 피박리층 위에 트랜지스터와, 트랜지스터의 주위를 둘러싸는 반도체층을 형성하고, 반도체층 위의 개구부를 갖는 절연층을 트랜지스터 및 반도체층 위에 형성하고, 피박리층으로부터 박리층 및 지지 기판을 박리하고, 피박리층의 박리된 면에 가요성 기판을 접합시키고, 가요성 기판, 피박리층, 및 반도체층을 개구부와 중첩되는 위치에서 분단하는 반도체 장치의 제작 방법이다.
또한, 본 명세서 등에서 "단부가 대략 일치"란 표현은, 단부가 완전히 겹치지는 않고, 위층이 아래층 내측에 위치하거나, 위층이 아래층의 외측에 위치하는 경우도 있다.
본 발명은, 크랙에 기인한 불량을 줄인 플렉시블 디바이스를 제공할 수 있다. 또는, 양산성이 우수한 플렉시블 디바이스를 제공할 수 있다.
도 1은 실시형태에 관한 표시 장치의 구성예.
도 2는 실시형태에 관한 표시 장치의 구성예.
도 3은 실시형태에 관한 표시 장치의 구성예.
도 4는 실시형태에 관한 표시 장치의 제작 방법을 설명한 도면.
도 5는 실시형태에 관한 표시 장치의 제작 방법을 설명한 도면.
도 6은 실시형태에 관한 표시 장치의 제작 방법을 설명한 도면.
도 7은 실시형태에 관한 표시 장치의 구성예.
도 8은 실시형태에 관한 전자 기기의 구성예.
도 9는 실시예에 관한 광학 현미경 사진.
도 10은 실시예에 관한 광학 현미경 사진.
도 11은 실시예에 관한 광학 현미경 사진.
도 12는 실시예에 관한 광학 현미경 사진.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 그 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에서 제시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 이하에서 설명하는 본 발명의 구성에서, 동일 부분 또는 같은 기능을 갖는 부분에는 상이한 도면들간에서 동일한 부호를 공통적으로 사용하고, 그 반복 설명은 생략한다. 또한, 같은 기능을 갖는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한, 본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 층의 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 그 스케일에 반드시 한정되지 않는다.
또한, 본 명세서에서 설명하는 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것은 아니다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 반도체 장치의 예로서, 화상 표시 장치의 구성예와 이를 제작하는 방법의 예에 대하여 도면을 참조하면서 설명한다. 이하에서는, 화상 표시 장치의 일례로서 유기 EL 소자를 구비하는 화상 표시 장치(이하에서는 표시 장치라고도 함)에 대하여 설명한다.
또한, 본 명세서 등에서, 표시 장치에 커넥터, 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package)가 장착된 모듈, TCP 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자가 형성된 기판에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈, 터치 센서가 실장된 모듈 등도 표시 장치의 범주에 포함된다.
[표시 장치의 구성예]
도 1의 (A)에서는 상면 사출(톱 이미션) 방식이 채용된 표시 장치(100)의 상면 개략도를 도시하였다. 또한, 도 1의 (A)에서는, 명료화를 위하여 구성 요소의 일부를 생략하였다.
표시 장치(100)는 가요성 기판(101) 상면에 표시부(102), 신호선 구동 회로(103), 및 주사선 구동 회로(104)와, 이들과 전기적으로 접속되는 외부 접속 단자(105)를 갖는다. 외부 접속 단자(105)에는 예를 들어 FPC나 IC를 실장할 수 있고, 이들을 통하여 표시부(102), 신호선 구동 회로(103), 및 주사선 구동 회로(104)에 공급되는 전원 전위나 구동 신호 등의 신호를 입력할 수 있다.
여기서 기판(101) 단부(端部)에서는, 반도체층(110)이 표시부(102)의 주위를 둘러싸도록 제공된다. 반도체층(110)은 기판(101) 위에서 기판(101)의 주변을 따라서 제공된다.
또한, 반도체층(110)과 표시부(102) 사이에는 표시부(102)의 주위를 둘러싸도록 도전층(120)이 제공된다.
도 1의 (B)는, 도 1의 (A)에 도시된 기판(101)의 단부, 외부 접속 단자(105), 및 신호선 구동 회로(103)의 일부를 포함한 영역을 절단한 절단선 A-B부분과, 표시부(102)의 일부의 영역을 절단한 절단선 C-D부분과, 기판(101)의 상기 단부와는 반대측의 단부를 포함하는 영역을 절단한 절단선 E-F부분의 단면 개략도이다.
표시 장치(100)에 있어서, 가요성 기판(101) 위에 피박리층(112)이 접착층(111)을 개재(介在)하여 제공된다. 또한, 피박리층(112) 위에 표시 소자로서 기능하는 발광 소자(124)나, 표시부(102), 신호선 구동 회로(103), 및 주사선 구동 회로(104) 등을 구성하는 트랜지스터, 외부 접속 단자(105), 반도체층(110), 도전층(120) 등이 제공된다.
여기서 표시 장치(100)는, 하나의 기판 위에 복수의 표시 장치(100)를 동시에 제작한 후에 각각을 분단하는, 소위 다면취(多面取)를 수행하는 경우에 적합한 구성을 갖는다. 도 2의 (A)에서는, 4개의 표시 장치(100)가 동시에 제작되어 있고 이들이 각각 분단되기 전의 상태의 상면 개략도를 도시하였다. 또한, 도 2의 (B)에서는 도 2의 (A) 중 절단선 G-B부분, C-D부분, E-H부분에서의 단면 개략도를 도시하였다.
도 2의 (A)에서는, 표시 장치(100)가 세로 2개, 가로 2개의 합계 4개 배치되어 있는 상태를 도시하였다. 또한, 표시 장치(100)를 배치하는 방향이나 개수 등의 배치 방법에 대해서는 이에 한정되지 않으며, 사용하는 기판의 크기, 표시 장치(100)의 점유 면적 등을 고려하여 가능한 한 많은 표시 장치(100)를 배치할 수 있는 배치 방법을 채용하면 좋다.
각 표시 장치(100)의 표시부(102)를 둘러싸도록 반도체층(110)이 제공되어 있다. 따라서, 인접하는 2개의 표시 장치(100) 사이에는 적어도 하나의 반도체층(110)을 갖는다. 표시 장치(100)를 각각 분단할 때에는 상기 반도체층(110)과 중첩되는 부분이 절단부(140)에 상당한다.
반도체층(110) 위의, 적어도 트랜지스터를 덮는 절연층(절연층(134), 절연층(135), 절연층(136), 절연층(137) 등)에는 반도체층(110) 상면의 일부가 노출되도록 개구부가 제공된다. 또한, 도 1 및 도 2에서는 반도체층(110)의 위에 제공되며 트랜지스터의 게이트 절연층으로서 기능하는 절연층(138)에도, 같은 개구부가 제공되어 있다.
따라서, 기판(101)을 분단한 후의 상태(도 1)에서는, 상기 개구부와 중첩되는 영역에, 기판(101)의 단부(단부면)가 위치한다. 또한, 반도체층(110)과 중첩되는 영역에서 분단하기 때문에, 분단된 반도체층(110)의 단부(단부면)와 기판(101)의 단부(단부면)가 대략 일치한다. 바꿔 말하면, 기판(101)의 표면에 대하여 수직인 방향으로부터 보아 기판(101)의 단부와 반도체층(110)의 단부가 대략 일치하고 절연층의 단부가 반도체층(110) 위에 위치한다.
이와 같이, 절단부(140)에서 반도체층(110) 상부에 절연층을 갖지 않는 영역을 갖는 구성으로 하면, 절단할 때 가해지는 압력 등으로 인하여 상기 절연층에 크랙이 생기거나 절연층에 생긴 크랙이 진행되는 등의 문제를 효과적으로 억제할 수 있다. 또한, 반도체 재료는 절연 재료와 비교하면 크랙이 생기거나 진행되기 어려운 재질을 갖는 경우가 많기 때문에 절단부(140)에서 최표면에 이런 재료를 포함한 반도체층(110)의 일부가 위치함으로써 크랙의 발생을 더 효과적으로 억제할 수 있다.
또한, 후술하는 바와 같이 표시 장치(100)는 지지 기판을 박리하는 공정을 거쳐 제작되지만, 이 때 기판 단부로부터 박리가 진행될 때 생기는 크랙의 진행을 반도체층(110)이 제공된 영역에서 효과적으로 멈출 수 있다.
따라서, 표시부(102)를 둘러싸도록 반도체층(110)을 배치함으로써 박리의 공정이나 분단의 공정에서 생기는 크랙이 표시부(102)까지 진행되는 것을 효과적으로 억제할 수 있다.
또한, 반도체층(110)의 내측에 위치하고 표시부(102)를 둘러싸도록 제공된 도전층(120)은, 기판 분단 후에 표시 장치(100)가 만곡되는 경우 등에 기판의 단부에 생기는 크랙의 진행을 멈추는 효과를 갖는다. 따라서, 표시 장치(100)를 만곡시킨 상태로 또는 만곡시킬 수 있는 상태로 장착한 전자 기기 등의 제품의 신뢰성을 향상시킬 수 있다.
또한, 도 1의 (A) 및 도 2의 (A)에서는, 표시부(102)를 둘러싸며 상면으로부터 보아 닫힌 곡선(폐곡선, 단부가 일치되는 곡선이라고도 함)이 되도록 반도체층(110) 및 도전층(120)을 제공하는 구성을 도시하였다. 또한, 반도체층(110) 위에 형성되는 개구부도, 표시부(102)를 둘러싸고, 기판(101)의 주변을 따라서 제공되고, 또한 상면으로부터 보아 닫힌 곡선(폐곡선, 단부가 일치한 곡선이라고도 함)이 된다. 도전층(120)은 반드시 닫힌 곡선이 되도록 배치하지 않아도 좋고, 복수의 선분으로 분단되어 있어도 좋다. 이 때, 복수의 도전층(120)을 병행으로 배치한 다중 구조로 하고, 도전층(120)의 분단 부분 각각이 어긋나도록 배치하면 틈으로부터 크랙이 진행되는 것을 억제할 수 있어 바람직하다.
반도체층(110)에 사용되는 반도체 재료나 도전층(120)에 사용되는 금속 재료는 절연 재료와 비교하면 크랙이 생기거나 진행되기 어려운 재질을 갖는 경우가 많다. 따라서, 기판 단부에서 반도체층(110)의 아래 측이나 도전층(120)의 아래 측에 제공되는 절연층에 크랙이 생겨도 반도체층(110)이나 도전층(120)과 중첩되는 영역에서 그 크랙의 진행을 효과적으로 멈출 수 있다.
도 3에서는 반도체층(110)의 근방을 확대한 도면을 도시하였다. 또한, 도 3의 (A)에서는 기판(101)을 분단하기 전의 구성을 도시하였고, 도 3의 (B)에서는 기판(101)을 분단한 후의 구성을 도시하였다.
절연층(138), 절연층(134), 및 절연층(135)에 제공된 개구부는 반도체층(110)보다 내측에 제공된다. 따라서, 도면 중 점선으로 둘러싼 영역 X를 보면 알 수 있듯이 반도체층(110)의 단부는 이들 절연층으로 덮인다.
여기서, 어느 정도 크랙이 진행되기 쉬운지에 대하여 설명한다. 크랙이 생긴 구조물(단층 구조, 또는 적층 구조)이, 두께가 다른 2개의 영역을 갖고, 한쪽의 영역의 상면이 다른 쪽의 영역보다 낮고, 이들 사이에 단차가 있는 경우를 생각한다. 이 경우, 크랙은 상면이 높은 영역으로부터 낮은 영역으로 향하여 진행되기 쉬운 성질을 갖는다. 한편, 상면이 낮은 영역으로부터 높은 영역으로는, 단차부에서 크랙의 진행이 멈추기 때문에 크랙은 상면이 높은 영역으로는 거의 진행되지 않는다는 성질을 갖는다.
표시 장치(100)에서, 박리의 공정이나 기판(101) 분단의 공정에서는 크랙이 기판 단부로부터 내측(도 3에서는 왼쪽으로부터 오른쪽)을 향하여 진행된다. 여기서, 반도체층(110)이 제공된 영역에서는 절연층(138), 절연층(134), 및 절연층(135)의 단부에 기인한 단차가 제공되어 있다. 따라서, 반도체층(110)이 제공된 영역에 크랙이 생기더라도 그 크랙의 진행은 상기 단부의 단차에서 멈추기 때문에 절연층(135) 등이 제공된 영역으로의 크랙의 진행은 억제된다.
또한, 영역 Y를 보면 알 수 있듯이. 절연층(136)의 단부는 절연층(135) 등의 단부보다 내측(표시부(102) 측)에 제공되고 여기에도 단차가 형성되어 있다. 따라서, 절연층(135) 등에 크랙이 생기더라도, 이 단차에 의하여 크랙의 진행을 효과적으로 억제할 수 있다.
이와 마찬가지로, 절연층(135) 위에 도전층(120)을 제공함으로써 도전층(120)의 단부에서 단차를 형성할 수 있어, 이 단차부에 의하여 크랙의 진행을 억제할 수 있다. 특히, 도 3 등에 도시된 바와 같이, 도전층(120)을 복수로 병행으로 배치한 다중 구조로 함으로써 복수의 단차부를 제공할 수 있으므로 크랙의 진행을 더 효과적으로 억제할 수 있다.
또한, 표시 장치(100)에서는, 반도체층(110)이나 도전층(120)이 표시부(102)뿐만 아니라 신호선 구동 회로(103), 주사선 구동 회로(104), 외부 접속 단자(105) 등도 둘러싸도록 배치된다. 이와 같은 구성으로 하면, 기판(101)의 단부로부터 생긴 크랙이 이들에 도달되는 것을 억제하고 표시 장치(100)의 동작 불량 등의 문제가 발생되는 것을 억제할 수 있다.
또한, 트랜지스터의 채널이 형성되는 반도체층과 동일한 반도체막을 가공하여 반도체층(110)을 형성하면, 공정 수의 증가 없이 형성할 수 있어 바람직하다. 또한, 도 1 및 도 2에서 도전층(120)은 트랜지스터에 제공되는 한 쌍의 전극(133)과 동일한 도전막을 가공하여 형성하는 경우를 도시하였으나 이에 한정되지 않으며, 트랜지스터를 구성하는 기타 전극(예를 들어 게이트 전극(132))이나 표시 소자의 전극(예를 들어 제 1 전극(141)), 또는 기타 배선 등과 동일한 도전막을 가공하여 형성하여도 좋다.
이하에서는 도 1의 (B)를 참조하면서 표시 장치(100)의 다른 구성에 대하여 설명한다.
외부 접속 단자(105)는, 표시 장치(100) 내의 트랜지스터 또는 발광 소자를 구성하는 도전층과 동일한 재료로 구성된다. 본 구성예에서는, 트랜지스터의 소스 전극 또는 드레인 전극을 구성하는 도전층과 동일한 재료로 구성하는 예를 제시한다. 외부 접속 단자(105)에는 이방성 도전성 필름(ACF: Anisotropic Conductive Film)이나 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 개재하여 FPC나 IC를 실장함으로써, 외부 접속 단자(105)를 통하여 표시 장치로의 신호 입력이 가능하게 된다.
도 1의 (B)에서는 신호선 구동 회로(103)의 일부로서 트랜지스터(121)를 갖는 예를 도시하였다. 신호선 구동 회로(103)로서는, 예를 들어 n채널형 트랜지스터와 p채널형 트랜지스터를 조합한 회로, n채널형 트랜지스터로 구성된 회로, p채널형 트랜지스터로 구성된 회로 등을 적용하여도 좋다. 또한, 주사선 구동 회로(104)도 이와 마찬가지이다. 또한, 본 구성예에서는 표시부(102)가 형성되는 절연 표면 위에 신호선 구동 회로(103)와 주사선 구동 회로(104)가 형성된 드라이버 일체형의 구성을 제시하지만, 예를 들어 신호선 구동 회로(103) 및 주사선 구동 회로(104) 중 어느 한쪽 또는 양쪽 모두에 구동 회로용 IC를 사용하고, COG(Chip on Glass) 방식 또는 COF(Chip on Film) 방식으로 기판(101)에 실장하여도 좋고, COF 방식으로 구동 회로용 IC가 실장된 플렉시블 프린트 기판(FPC)을 기판(101)에 실장하는 구성으로 하여도 좋다.
도 1의 (B)에서는 표시부(102)의 일례로서 화소 1개분의 단면 구조를 도시하였다. 화소는, 스위칭용 트랜지스터(123)와 전류 제어용 트랜지스터(122)와, 전류 제어용 트랜지스터(122)가 구비하는 한 쌍의 전극(133) 중 한쪽과 전기적으로 접속된 제 1 전극(141)을 포함한다. 또한, 제 1 전극(141)의 단부를 덮는 절연층(137)이 제공된다. 또한, 트랜지스터를 덮어 절연층(137) 아래에 절연층(136)이 제공된다.
표시 장치(100)가 구비하는 트랜지스터(121, 122, 123 등)는 톱 게이트형 트랜지스터이다. 각 트랜지스터는 소스 영역 또는 드레인 영역으로서 기능하고, 불순물 영역을 구비하는 반도체층(131)과, 게이트 절연층으로서 기능하는 절연층(138)과, 게이트 전극(132)을 갖는다. 또한, 게이트 전극(132)을 덮는 절연층(134) 및 절연층(135)이 적층되어 제공되고, 절연층(134) 및 절연층(135)에 제공된 개구부를 통하여 반도체층(131)의 소스 영역 또는 드레인 영역과 접촉하는 한 쌍의 전극(133)을 구비한다.
발광 소자(124)는 절연층(136) 위에 제 1 전극(141), EL층(142), 제 2 전극(143)이 순차적으로 적층된 적층 구조를 갖는다. 본 구성예에서 예시하는 표시 장치(100)는 상면 발광형의 표시 장치이므로 제 2 전극(143)에 투광성 재료를 사용한다. 또한, 제 1 전극(141)에는 반사성 재료를 사용하는 것이 바람직하다. EL층(142)은 적어도 발광성 유기 화합물을 포함한다. EL층(142)을 끼우는 제 1 전극(141)과 제 2 전극(143) 사이에 전압을 인가하여 EL층(142)에 전류를 흘림으로써 발광 소자(124)를 발광시킬 수 있다.
기판(101)과 대향하도록 가요성 기판(130)이 제공되고, 기판(101)과 기판(130)은 기판(130) 외주부에 제공된 접착층(114)에 의하여 접착되어 있다. 또한, 접착층(114)보다 내측의 영역에는 밀봉층(113)이 제공되어 있다. 또한, 밀봉층(113)에 의하여 기판(130)을 접착시키고 접착층(114)을 제공하지 않는 구성이라도 좋다.
기판(130)의 발광 소자(124)와 대향하는 면 위에는, 발광 소자(124)와 중첩되는 위치에 컬러 필터(145)를 갖고, 절연층(137)과 중첩되는 위치에 블랙 매트릭스(146)를 갖는다. 또한, 기판(130)과, 컬러 필터(145) 및 블랙 매트릭스(146) 사이에 불순물의 투과를 억제하는 기능을 갖는 절연층을 가져도 좋다. 또한, 기판(130)의 발광 소자(124)와 대향하지 않는 면 위에 투명 도전막을 형성함으로써 터치 센서가 형성되어도 좋고, 터치 센서의 기능을 갖는 가요성 기판이 접합되어도 좋다.
[재료 및 형성 방법에 대하여]
이하에서는, 상술한 각 요소에 사용할 수 있는 재료 및 형성 방법에 대하여 설명한다.
[가요성 기판]
가요성 기판의 재료로서는 유기 수지나 가요성을 가질 정도로 얇은 유리 재료 등을 사용할 수 있다.
예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스테르 수지, 폴리아크릴로나이트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에테르설폰(PES) 수지, 폴리아마이드 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리염화비닐 수지 등을 들 수 있다. 특히, 열팽창 계수가 낮은 재료를 사용하는 것이 바람직하고, 예를 들어 열팽창 계수가 30×10-6/K 이하인 폴리아마이드이미드 수지, 폴리이미드 수지, PET 등을 바람직하게 사용할 수 있다. 또한, 섬유체에 수지를 함침시킨 기판(프리프레그라고도 함)이나, 무기 필러(filler)를 유기 수지에 섞어서 열팽창 계수를 낮춘 기판을 사용할 수도 있다.
상술한 재료 중에 섬유체가 포함되어 있는 경우에는, 섬유체로서는 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한다. 고강도 섬유란, 구체적으로는 인장 탄성률(tensile modulus of elasticity) 또는 영률(Young’s modulus)이 높은 섬유를 말하고, 대표예로서는 폴리비닐알코올계 섬유, 폴리에스테르계 섬유, 폴리아마이드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유를 들 수 있다. 유리 섬유로서는 E유리, S유리, D유리, Q유리 등을 사용한 유리 섬유를 들 수 있다. 이들은, 직포 또는 부직포 상태로 사용하고, 이 섬유체에 수지를 함침시켜 수지를 경화시킨 구조물을 가요성 기판으로서 사용하여도 좋다. 가요성 기판으로서 섬유체와 수지로 이루어진 구조물을 사용하면 굴곡이나 국소적 가압으로 인한 파손에 대한 신뢰성이 향상되기 때문에 바람직하다.
발광 소자(124)로부터 빛을 추출하는 측의 가요성 기판으로서는, EL층(142)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다. 빛을 사출하는 측에 제공하는 재료로서, 광 추출 효율 향상을 위해서는 가요성 및 투광성의 재료의 굴절률이 높은 것이 바람직하다. 예를 들어, 유기 수지에 굴절률이 높은 무기 필러를 분산시킴으로써, 상기 유기 수지만으로 이루어진 기판보다 굴절률이 높은 기판을 실현할 수 있다. 특히, 입자경 40nm 이하의 작은 무기 필러를 사용하면, 광학적인 투명성을 유지할 수 있으므로 바람직하다.
또한, 빛을 사출하는 측과는 반대측의 기판은 투광성을 갖지 않아도 좋기 때문에 상술한 기판 외에 금속 기판 또는 합금 기판 등을 사용할 수도 있다. 기판의 두께는 가요성이나 굴곡성을 얻기 위하여 10μm 이상 200μm 이하, 바람직하게는 20μm 이상 50μm 이하인 것이 바람직하다. 기판을 구성하는 재료는 특별히 한정되지 않지만, 예를 들어 알루미늄, 구리, 니켈, 또는 알루미늄 합금이나 스테인리스 등의 금속 합금 등을 바람직하게 사용할 수 있다. 빛을 추출하지 않는 측의 가요성 기판으로서 금속 또는 합금 재료를 포함한 도전성 기판을 사용하면, 발광 소자(124)로부터의 발열에 대한 방열성이 높아지므로 바람직하다.
또한, 도전성 기판을 사용하는 경우, 기판 표면을 산화시키거나 표면에 절연막을 형성하는 등 해서 절연 처리가 실시된 기판을 사용하는 것이 바람직하다. 예를 들어, 전착법, 스핀 코팅법이나 딥법 등의 도포법, 스크린 인쇄법 등의 인쇄법, 증착법이나 스퍼터링법 등의 퇴적법 등의 방법을 이용하여 도전성 기판 표면에 절연막을 형성하여도 좋고, 산소 분위기하에서 방치 또는 가열하는 방법이나, 양극 산화법 등의 방법에 의하여 기판 표면을 산화시켜도 좋다.
또한, 가요성 기판 표면이 요철 형상을 갖는 경우, 상기 요철 형상을 피복하여 평탄화한 절연 표면을 형성하기 위하여 평탄화층을 제공하여도 좋다. 평탄화층에는 절연성 재료를 사용할 수 있고 유기 재료 또는 무기 재료를 사용하여 형성할 수 있다. 예를 들어 평탄화층은 스퍼터링법 등의 퇴적법, 스핀 코팅법이나 딥법 등의 도포법, 잉크젯법이나 디스펜스법 등의 토출법, 스크린 인쇄법 등의 인쇄법 등을 이용하여 형성할 수 있다.
또한, 가요성 기판으로서 복수 층을 적층시킨 재료를 사용할 수도 있다. 예를 들어, 유기 수지로 이루어지는 층을 2종류 이상 적층한 재료, 유기 수지로 이루어지는 층과 무기 재료로 이루어지는 층을 적층한 재료, 무기 재료로 이루어지는 층을 2종류 이상 적층한 재료 등을 사용한다. 또한, 무기 재료로 이루어지는 층을 제공함으로써 수분 등이 내부로 침입하는 것을 억제할 수 있기 때문에 표시 장치의 신뢰성을 향상시킬 수 있다.
상술한 무기 재료로서는 금속이나 반도체의 산화물 재료나 질화물 재료, 산질화물 재료 등을 사용할 수 있다. 예를 들어, 산화 실리콘, 질화 실리콘, 산질화 실리콘, 산화 알루미늄, 질화 알루미늄, 산질화 알루미늄 등을 사용하면 좋다.
예를 들어, 유기 수지로 이루어지는 층과 무기 재료로 이루어지는 층을 적층하는 경우, 유기 수지로 이루어지는 층의 위 또는 아래에 스퍼터링법, CVD(Chemical Vapor Deposition)법 또는 도포법 등에 의하여 상술한 무기 재료로 이루어지는 층을 형성할 수 있다.
또한, 가요성 기판으로서 가요성을 가질 정도로 얇은 유리 기판을 사용하여도 좋다. 특히, 발광 소자(124)에 가까운 측으로부터 유기 수지층, 접착층, 및 유리층을 적층한 시트를 사용하는 것이 바람직하다. 상기 유리층의 두께는 20μm 이상 200μm 이하, 바람직하게는 25μm 이상 100μm 이하로 한다. 이와 같은 두께의 유리층은 물이나 산소에 대한 높은 배리어성과 가요성을 함께 실현할 수 있다. 또한, 유기 수지층의 두께는 10μm 이상 200μm 이하, 바람직하게는 20μm 이상 50μm 이하로 한다. 이와 같은 유기 수지층을 유리층과 접촉하도록 제공함으로써 유리층의 깨짐이나 크랙을 억제하여 기계적 강도를 향상시킬 수 있다. 이와 같은 유리 재료와 유기 수지의 복합 재료를 가요성 기판에 적용함으로써 매우 신뢰성이 높은 플렉시블 표시 장치로 할 수 있다.
[발광 소자]
발광 소자(124)에 있어서, 빛을 사출하는 측에 제공하는 전극에는 EL층(142)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다.
투광성을 갖는 재료로서는 산화 인듐, 산화 인듐 산화 주석, 산화 인듐 산화 아연, 산화 아연, 갈륨을 첨가한 산화 아연 등을 사용할 수 있다. 또는 그래핀을 사용하여도 좋다. 또한, 상기 도전층으로서 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브덴, 철, 코발트, 구리, 팔라듐, 또는 티타늄 등의 금속 재료나, 이들을 포함한 합금을 사용할 수 있다. 또는, 이들 금속 재료의 질화물(예를 들어, 질화 티타늄) 등을 사용하여도 좋다. 또한, 금속 재료(또는 그 질화물)를 사용하는 경우에는, 투광성을 가질 정도로 얇게 하면 좋다. 또한, 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과 산화 인듐 산화 주석과의 적층막 등을 사용하면 도전성을 높일 수 있어 바람직하다.
이와 같은 전극은 증착법이나 스퍼터링법 등으로 형성한다. 그 외 잉크젯법 등의 토출법, 스크린 인쇄법 등의 인쇄법, 또는 도금법을 이용하여 형성할 수 있다.
또한, 투광성을 갖는 상술한 도전성 산화물을 스퍼터링법으로 형성하는 경우, 상기 도전성 산화물을 아르곤 및 산소를 포함한 분위기하에서 성막하면, 투광성을 향상시킬 수 있다.
또한, 도전성 산화물막을 EL층 위에 형성하는 경우, 그 도전성 산화물막을 산소 농도가 저감되며 아르곤을 포함한 분위기하에서 형성한 제 1 도전성 산화물막과, 아르곤 및 산소를 포함한 분위기하에서 형성한 제 2 도전성 산화물막의 적층막으로 하면, EL층에 대한 성막 대미지를 저감시킬 수 있기 때문에 바람직하다. 여기서 제 1 도전성 산화물막을 형성할 때에 사용하는 아르곤 가스의 순도가 높은 것이 특히 바람직하고, 예를 들어 이슬점이 -70℃ 이하, 바람직하게는 -100℃ 이하의 아르곤 가스를 사용한다.
빛을 사출하는 측과는 반대측에 제공되는 전극에는, EL층(142)으로부터의 발광에 대하여 반사성을 갖는 재료를 사용하는 것이 바람직하다.
광 반사성을 갖는 재료로서는 예를 들어 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브덴, 철, 코발트, 구리, 또는 팔라듐 등의 금속, 또는 이 금속 재료를 포함한 합금을 사용할 수 있다. 또한, 이 금속 재료를 포함한 금속 또는 합금에 란탄이나 네오디뮴, 게르마늄 등을 첨가하여도 좋다. 이 외에, 알루미늄과 티타늄의 합금, 알루미늄과 니켈의 합금, 알루미늄과 네오디뮴의 합금 등 알루미늄을 포함한 합금(알루미늄 합금)이나, 은과 구리의 합금, 은과 팔라듐과 구리의 합금, 은과 마그네슘의 합금 등 은을 포함한 합금을 사용할 수도 있다. 은과 구리를 포함한 합금은 내열성이 높기 때문에 바람직하다. 또한, 알루미늄 합금막에 접촉하는 금속막, 또는 금속 산화물막을 적층함으로써 알루미늄 합금막의 산화를 억제할 수 있다. 상기 금속막, 금속 산화물막의 재료로서는 티타늄, 산화 티타늄 등을 들 수 있다. 또한, 상기 투광성을 갖는 재료로 이루어진 막과 금속 재료로 이루어진 막을 적층하여도 좋다. 예를 들어 은과 산화 인듐 산화 주석의 적층막, 은과 마그네슘의 합금과 산화 인듐 산화 주석의 적층막 등을 사용할 수 있다.
이와 같은 전극은 증착법이나 스퍼터링법 등으로 형성한다. 이 외에도 잉크젯법 등의 토출법, 스크린 인쇄법 등의 인쇄법, 또는 도금법을 이용하여 형성할 수 있다.
EL층(142)은, 적어도 발광성 유기 화합물을 포함한 층(이하 발광층이라고도 함)을 포함하면 좋으며 단층으로 구성되어도 좋고 복수 층이 적층되어 구성되어도 좋다. 복수의 층의 구성으로서는, 양극 측으로부터 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층이 적층된 구성을 예로 들 수 있다. 또한, 발광층 외의 이들 층은 반드시 모두를 EL층(142) 중에 제공할 필요는 없다. 또한, 이들 층은 중복하여 제공할 수도 있다. 구체적으로는, EL층(142) 중에 복수의 발광층을 겹쳐서 제공하여도 좋고, 전자 주입층에 겹쳐서 정공 주입층을 제공하여도 좋다. 또한, 중간층으로서 전하 발생층 외에, 전자 릴레이층 등 다른 구성을 적절히 부가할 수 있다. 또한, 예를 들어 상이한 발광색을 나타내는 발광층을 복수로 적층시키는 구성으로 하여도 좋다. 예를 들어, 보색 관계의 2 이상의 발광층을 적층시킴으로써 백색 발광을 얻을 수 있다.
EL층(142)은 진공 증착법, 또는 잉크젯법이나 디스펜스법 등의 토출법, 스핀 코팅법 등의 도포법을 이용하여 형성할 수 있다.
[접착층, 밀봉층]
접착층 및 밀봉층으로서는, 예를 들어 2액 혼합형 수지, 열 경화성 수지, 및 광 경화성 수지 등의 경화성 재료나 젤(gel) 등을 사용할 수 있다. 예를 들어, 에폭시 수지나 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드, 폴리비닐클로라이드(PVC), 폴리비닐부티랄(PVB), 에틸렌비닐아세테이트(EVA) 등을 사용할 수 있다. 특히 에폭시 수지 등 투습성(透濕性)이 낮은 재료를 사용하는 것이 바람직하다.
또한, 접착층 및 밀봉층에는 건조제가 포함되어 있어도 좋다. 예를 들어, 알칼리토금속의 산화물(산화 칼슘이나 산화 바륨 등)과 같이, 화학 흡착에 의하여 수분을 흡착하는 물질을 사용할 수 있다. 이 외의 건조제로서는, 제올라이트나 실리카젤 등과 같이, 물리 흡착에 의하여 수분을 흡착하는 물질을 사용하여도 좋다. 또한, 입자상의 건조제를 포함시키면 상기 건조제에 의하여 발광 소자(124)로부터의 발광이 난반사되기 때문에 신뢰성이 높으며 시야각 의존성이 개선된 발광 장치(특히 조명 용도 등에 유용함)를 실현할 수 있다.
[트랜지스터]
표시부(102), 신호선 구동 회로(103), 주사선 구동 회로(104)를 구성하는 트랜지스터 구조는 특별히 한정되지 않는다. 예를 들어, 트랜지스터를 스태거형 트랜지스터, 역 스태거형 트랜지스터 등으로 하여도 좋다. 또한, 톱 게이트형 트랜지스터라도 좋고 보텀 게이트형 트랜지스터라도 좋다. 또한, 채널 에치(channel-etched)형 트랜지스터 또는 채널 보호형 트랜지스터를 사용하여도 좋다. 채널 보호형의 경우, 채널 영역 위에만 채널 보호막을 제공하여도 좋다. 또는, 소스 전극 및 드레인 전극과 반도체층이 접촉하는 부분만 개구하고, 이 개구 이외의 개소에도 채널 보호막을 제공하여도 좋다.
트랜지스터의 채널이 형성되는 반도체층에 적용할 수 있는 반도체로서 예를 들어 실리콘이나 게르마늄 등의 반도체 재료, 화합물 반도체 재료, 유기 반도체 재료, 또는 산화물 반도체 재료를 사용하여도 좋다.
또한, 트랜지스터에 사용하는 반도체의 결정성에 대해서도 특별히 한정되지 않으며, 비정질 반도체 및 결정성을 갖는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 갖는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 갖는 반도체를 사용하면, 트랜지스터 특성의 열화가 억제되기 때문에 바람직하다.
예를 들어, 상기 반도체로서 실리콘을 사용하는 경우, 비정질 실리콘, 미결정 실리콘, 다결정 실리콘, 또는 단결정 실리콘 등을 사용할 수 있다.
또한, 상기 반도체로서 산화물 반도체를 사용하는 경우, 인듐, 갈륨, 및 아연 중 적어도 하나를 포함한 산화물 반도체를 사용하는 것이 바람직하다. 대표적으로는 In-Ga-Zn계 금속 산화물 등을 들 수 있다. 실리콘보다 밴드 갭이 넓으며 캐리어 밀도가 작은 산화물 반도체를 사용하면 오프 상태 시의 누설 전류를 억제할 수 있어 바람직하다.
본 구성예에서는 톱 게이트형 트랜지스터를 구비하는 구성을 제시하였으나 보텀 게이트형 트랜지스터를 적용하는 경우에 대해서는 후술하는 실시형태 2에서 예시한다.
[피박리층, 절연층]
피박리층(112)은 기판(101)이나 접착층(111)을 투과한 불순물이 확산되는 것을 억제하는 기능을 갖는다. 또한, 트랜지스터의 반도체층에 접촉하는 피박리층(112)이나 절연층(138), 또한 트랜지스터를 덮는 절연층(134)이나 절연층(135)은 반도체층으로 불순물이 확산되는 것을 억제하는 것이 바람직하다. 이들 층에는 예를 들어, 실리콘 등의 반도체의 산화물 또는 질화물, 알루미늄 등의 금속의 산화물 또는 질화물을 사용할 수 있다. 또한, 이와 같은 무기 절연 재료의 적층막, 또는 무기 절연 재료와 유기 절연 재료의 적층막을 사용하여도 좋다.
상기 무기 절연 재료로서는, 예를 들어 질화 알루미늄, 산화 알루미늄, 질화 산화 알루미늄, 산화 질화 알루미늄, 산화 마그네슘, 산화 갈륨, 질화 실리콘, 산화 실리콘, 질화 산화 실리콘, 산화 질화 실리콘, 산화 게르마늄, 산화 지르코늄, 산화 란탄, 산화 네오디뮴, 산화 탄탈 등로부터 선택된 재료를 단층으로 또는 적층하여 형성한다. 또한, 본 명세서 중에서 질화 산화란 그 조성으로서 산소보다 질소의 함유량이 많은 것을 말하고, 산화 질화란 그 조성으로서 질소보다 산소의 함유량이 많은 것을 말한다. 또한, 각 원소의 함유량은 예를 들어 RBS 등을 사용하여 측정할 수 있다.
또한, 상기 무기 절연 재료로서 하프늄 실리케이트(HfSiOx), 질소가 첨가된 하프늄 실리케이트(HfSixOyNz), 질소가 첨가된 하프늄 알루미네이트(HfAlxOyNz), 산화 하프늄, 산화 이트륨 등의 high-k 재료를 사용하여도 좋다.
절연층(136)은 트랜지스터나 배선 등에 기인하는 단차를 피복하는 평탄화층으로서 기능한다. 예를 들어 폴리이미드, 아크릴, 폴리아마이드, 에폭시 등의 유기 수지나, 무기 절연 재료를 사용할 수 있다. 절연층(136)으로서는 감광성 수지(아크릴, 폴리이미드 등)를 사용하여 형성하는 것이 바람직하다. 또한, 절연층(137)에도 절연층(136)과 같은 재료를 사용하여 형성할 수 있다.
[컬러 필터 및 블랙 매트릭스]
컬러 필터(145)는, 발광 소자(124)로부터의 발광색을 조색(調色)하고 색순도를 높이는 목적으로 제공되어 있다. 예를 들어, 백색 발광의 발광 소자를 사용하여 풀컬러의 표시 장치로 하는 경우, 각각 상이한 색의 컬러 필터를 제공한 복수의 화소를 사용한다. 이 경우, 적색(R), 녹색(G), 청색(B)의 3가지 색깔의 컬러 필터를 사용하여도 좋고, 이 3가지 색깔에 황색(Y)을 추가한 4가지 색깔로 할 수도 있다. 또한, R, G, B(및 Y)에 추가하여 백색(W)의 화소를 사용하고 4색(또는 5색)으로 하여도 좋다.
또한, 인접한 컬러 필터(145)들 사이에는 블랙 매트릭스(146)가 제공되어 있다. 블랙 매트릭스(146)는, 인접한 화소의 발광 소자(124)로부터 들어오는 빛을 차광하여, 인접한 화소간에서의 혼색을 억제한다. 여기서, 컬러 필터(145)의 단부를 블랙 매트릭스(146)와 중첩되도록 제공함으로써 광 누설을 억제할 수 있다. 블랙 매트릭스(146)는 발광 소자(124)로부터의 발광을 차광하는 재료를 사용할 수 있고, 금속이나, 안료를 포함한 유기 수지 등의 재료를 사용하여 형성할 수 있다. 또한, 블랙 매트릭스(146)는 신호선 구동 회로(103) 등 표시부(102) 이외의 영역에 제공되어도 좋다.
또한, 컬러 필터(145) 및 블랙 매트릭스(146)를 덮는 오버 코트를 제공하여도 좋다. 오버 코트는, 컬러 필터(145)나 블랙 매트릭스(146)를 보호할 뿐만 아니라 이들에 포함되는 불순물이 확산되는 것을 억제한다. 오버 코트는 발광 소자(124)로부터의 발광을 투과시키는 재료를 사용하여 구성되고, 무기 절연막이나 유기 절연막을 사용할 수 있다.
또한, 본 구성예에서는 톱 이미션 방식이 적용된 표시 장치를 예시하였으나, 보텀 이미션 방식이 적용된 표시 장치로 하여도 좋다. 이 경우에는 컬러 필터(145)를 발광 소자(124)보다 기판(101) 측에 배치한다. 예를 들어, 절연층(135) 위에 컬러 필터를 제공하면 좋다. 또한, 블랙 매트릭스(146)는 트랜지스터 등과 중첩되도록 제공하면 좋다.
또한, 본 구성예에서는 컬러 필터를 제공하는 구성을 제시하였으나, R, G, B 등 상이한 색의 발광을 나타내는 발광 소자들 중 어느 하나를 화소에 배치하고 컬러 필터를 제공하지 않는 구성으로 하여도 좋다.
이상, 각 요소에 대하여 설명하였다.
본 구성예에서는, 표시 소자로서 발광 소자가 적용된 표시 장치에 대하여 설명하지만, 액정 소자가 적용된 액정 표시 장치, 전기 영동 방식 등에 의하여 표시시키는 전자 페이퍼 등의 표시 장치로 하여도 좋다. 액정 표시 장치에 대해서는 실시형태 2에서 설명한다.
[제작 방법 예]
이하에서는, 도면을 참조하면서 상기 표시 장치(100)의 제작 방법의 일례에 대하여 설명한다. 특히, 본 구성예에서는 다면취(多面取)를 상정한 표시 장치(100)의 제작 방법 예에 대하여 설명한다.
도 4~도 6은 이하에서 설명하는 표시 장치(100)의 제작 방법 예에서의 각 단계를 도시한 단면 개략도이다. 도 4의 (A)~도 6의 (A)는, 도 2의 (A) 및 (B)에서 도시한 개소의 단면 구조에 대응한다. 또한, 도 6의 (B)는 도 1의 (A) 및 (B)에서 도시한 개소의 단면 구조에 대응한다.
[박리층의 형성]
우선, 지지 기판(151) 위에 박리층(152)을 형성한다.
지지 기판(151)으로서는 적어도 나중에 행해지는 공정에서 가해지는 열에 대하여 내열성을 갖는 기판을 사용한다. 지지 기판(151)으로서는 예를 들어 유리 기판, 수지 기판 외에, 반도체 기판, 금속 기판, 세라믹 기판 등을 사용할 수 있다.
또한, 양산성을 향상시키기 위해서는 지지 기판(151)으로서 대형 유리 기판을 사용하는 것이 바람직하다. 예를 들어 제 3 세대(550mm×650mm), 제 3.5 세대(600mm×720mm 또는 620mm×750mm), 제 4 세대(680mm×880mm 또는 730mm×920mm), 제 5 세대(1100mm×1300mm), 제 6 세대(1500mm×1850mm), 제 7 세대(1870mm×2200mm), 제 8 세대(2200mm×2400mm), 제 9 세대(2400mm×2800mm 또는 2450mm×3050mm), 제 10 세대(2950mm×3400mm) 등의 유리 기판, 또는 이들보다 큰 유리 기판을 사용할 수 있다.
박리층(152)으로서는 예를 들어 텅스텐, 티타늄, 몰리브덴 등의 고융점 금속 재료를 사용할 수 있다. 바람직하게는 텅스텐을 사용한다.
박리층(152)은 예를 들어 스퍼터링법으로 형성할 수 있다.
[피박리층의 형성]
다음에는, 박리층(152) 위에 피박리층(112)을 형성한다.
피박리층(112)으로서는, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료를 사용할 수 있다. 또한, 피박리층(112)으로서는, 상기 무기 절연 재료를 포함한 층을 단층으로 사용하거나 또는 적층하여 사용할 수 있다.
특히, 피박리층(112)을 2층 이상의 적층 구조로 하고, 이들 중 적어도 1층에는 가열에 의하여 수소를 방출하는 층을 사용하고 박리층(152)에 가장 가까운 층에는 수소를 투과시키는 층을 사용하는 것이 바람직하다. 예를 들어, 박리층(152)에 가까운 쪽으로부터 산화 질화 실리콘을 포함한 층, 질화 실리콘을 포함한 층을 적층한 구조로 한다.
피박리층(112)은 스퍼터링법, 플라즈마 CVD법 등의 성막 방법으로 형성할 수 있다. 특히, 수소를 포함한 성막 가스를 사용한 플라즈마 CVD법으로 성막하는 것이 바람직하다.
여기서, 피박리층(112) 형성 시에 박리층(152)의 표면이 산화됨으로써 박리층(152)과 피박리층(112) 사이에 산화물층(도시하지 않았음)이 형성된다. 상기 산화물층은 박리층(152)에 포함되는 금속의 산화물을 포함한 층이다. 바람직하게는 텅스텐 산화물을 포함한 층으로 한다.
텅스텐 산화물은 일반적으로 WO(3-x)로 표기되고, 대표적으로는 WO3, W2O5, W4O11, WO2 등 다양한 조성을 가질 수 있는 비화학량론적 화합물(non-stoichiometric compound)이다. 또한, 티타늄 산화물(TiO(2-x))이나 몰리브덴 산화물(MoO(3-x))도 비화학량론적 화합물이다.
이 단계의 산화물층은 산소를 많이 포함한 상태인 것이 바람직하다. 예를 들어, 박리층(152)으로서 텅스텐을 사용한 경우에는 산화물층이 WO3을 주성분으로 하는 텅스텐 산화물인 것이 바람직하다.
여기서, 피박리층(112)을 형성하기 전에 산화성 가스, 바람직하게는 일산화이질소 가스를 포함한 분위기하에서 박리층(152)의 표면에 대하여 플라즈마 처리를 수행함으로써, 박리층(152)의 표면에 산화물층을 미리 형성할 수도 있다. 이런 방법을 이용함으로써 플라즈마 처리의 조건을 다르게 함으로써 산화물층의 두께를 변화시킬 수 있고, 플라즈마 처리를 수행하지 않는 경우에 비하여 산화물층의 두께의 제어성을 높일 수 있다.
산화물층의 두께는 예를 들어 0.1nm 이상 100nm 이하, 바람직하게는 0.5nm 이상 20nm 이하로 한다. 또한, 산화물층의 두께가 매우 얇은 경우에는 단면 관찰상에서는 확인될 수 없는 경우가 있다.
[가열 처리]
이어서, 가열 처리를 수행하여 산화물층을 변질시킨다. 가열 처리에 의하여 피박리층(112)으로부터 수소가 방출되어 산화물층에 공급된다.
산화물층에 공급된 수소에 의하여 산화물층 내의 금속 산화물이 환원되고 산화물층 내에 산소의 조성이 상이한 복수의 영역이 혼재한 상태가 된다. 예를 들어, 박리층(152)으로서 텅스텐을 사용한 경우에는 산화물층 내의 WO3이 환원되어 이것보다 산소의 조성이 적은 상태(예를 들어 WO2 등)가 생성되어 이들이 혼재한 상태가 된다. 이런 금속 산화물은 산소의 조성에 따라 상이한 결정 구조를 가지므로, 산화물층 내에 산소의 조성이 상이한 복수의 영역을 형성함으로써 산화물층의 기계적 강도가 취약화한다. 결과적으로, 산화물층은 내부에서 붕괴되기 쉬운 상태가 되어 나중에 행해지는 박리 공정에서의 박리성을 향상시킬 수 있다.
가열 처리는 피박리층(112)으로부터 수소가 이탈되는 온도 이상, 지지 기판(151)의 연화점 이하로 수행하면 좋다. 또한, 산화물층 내의 금속 산화물과 수소의 환원 반응이 발생되는 온도 이상으로 수행하는 것이 바람직하다. 예를 들어 박리층(152)에 텅스텐을 사용하는 경우에는 420℃ 이상, 450℃ 이상, 600℃ 이상, 또는 650℃ 이상의 온도로 가열한다.
가열 처리의 온도가 높을수록 피박리층(112)으로부터 이탈되는 수소의 양이 많아지므로 이후의 박리성을 향상시킬 수 있다. 그러나, 지지 기판(151)의 내열성이나 생산성을 고려하여 가열 온도를 낮추는 경우에는, 상술한 바와 같이 미리 박리층(152)에 대하여 플라즈마 처리를 수행하여 산화물층을 형성함으로써, 가열 처리의 온도를 낮추어도 높은 박리성을 실현할 수 있다.
[반도체층의 형성]
다음에, 피박리층(112) 위에 반도체막을 형성한다. 이 후, 반도체막 위에 포토리소그래피법 등을 이용하여 레지스트 마스크를 형성하고, 반도체막의 불필요한 부분을 에칭함으로써 제거한다. 이 후에 레지스트 마스크를 제거함으로써 트랜지스터를 구성하는 반도체층(131)과, 반도체층(110)을 형성한다(도 4의 (B) 참조).
반도체막의 형성에는 사용하는 재료에 따라 적절한 방법을 이용하면 좋지만, 예를 들어 스퍼터링법, CVD법, MBE법, ALD(Atomic Layer Deposition)법, 또는 PLD(Pulsed Laser Deposition)법 등을 이용할 수 있다.
또한, 반도체막에 다결정 실리콘을 적용하는 경우에는 비정질 실리콘을 성막한 후에 결정화(예를 들어 레이저광의 조사나 가열 처리 등)를 수행하고, 다결정 실리콘을 갖는 반도체막을 형성한다.
[게이트 절연층의 형성]
이어서, 반도체층(110), 반도체층(131)을 덮도록 절연층(138)을 형성한다.
절연층(138)은 플라즈마 CVD법, 스퍼터링법 등으로 형성할 수 있다.
[게이트 전극의 형성]
다음에 절연층(138) 위에 도전막을 형성한다. 이 후에 도전막 위에 포토리소그래피법 등을 이용하여 레지스트 마스크를 형성하고 도전막의 불필요한 부분을 에칭함으로써 제거한다. 그 다음에 레지스트 마스크를 제거하여 게이트 전극(132)을 형성한다.
또한, 이 때 회로를 구성하는 배선 등도 동시에 형성하여도 좋다.
게이트 전극(132)이 되는 도전막은 스퍼터링법, 증착법, CVD법 등으로 형성한다.
[불순물 영역의 형성]
다음에, 트랜지스터를 구성하는 반도체층(131) 중 게이트 전극(132)과 중첩되지 않는 영역에 불순물을 도핑한다. 도펀트로서는 n형의 도펀트인 인이나 비소, p형의 도펀트인 붕소, 알루미늄 등을 사용할 수 있다.
[절연층의 형성]
다음에, 절연층(138), 게이트 전극(132)을 덮는 절연층(134)과 절연층(135)을 형성한다.
절연층(134), 절연층(135)은 플라즈마 CVD법, 스퍼터링법 등으로 형성할 수 있다.
또한, 본 구성예에서는 게이트 전극(132) 위에 형성되는 절연층을 절연층(134)과 절연층(135) 2층을 적층하는 구성으로 하였으나, 이에 한정되지 않고 단층으로 하여도 좋고 3층 이상의 적층 구조로 하여도 좋다.
[개구부의 형성]
다음에, 절연층(138), 절연층(134), 및 절연층(135)에 반도체층(131)의 불순물 영역의 일부에 도달되는 개구부를 형성한다. 동시에, 반도체층(110)의 상면의 일부가 노출되도록 반도체층(110) 위의 절연층(138), 절연층(134), 및 절연층(135)에도 개구를 형성한다(도 4의 (C) 참조).
개구부는, 절연층(135) 위에 포토리소그래피법 등을 이용하여 레지스트 마스크를 형성하고 절연층(138), 절연층(134), 및 절연층(135)의 불필요한 부분을 에칭하여 제거하고, 이 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
여기서, 반도체층(110)을 제공함으로써 트랜지스터의 반도체층(131) 위의 개구부의 형성과 동시에 반도체층(110) 위의 개구부를 형성할 수 있다. 예를 들어, 반도체층(110)을 제공하지 않는 경우에는 개구부의 형성 시에 피박리층(112)도 에칭되어 박리층(152)까지 개구가 도달될 수 있다. 박리층(152)의 표면이 노출되면 그 노출된 부분이 박리의 기점이 되어 막 박리가 일어날 우려도 있다. 그러므로, 반도체층(110)은 개구부를 안정적으로 형성하기 위한 에칭 스토퍼로서도 기능한다.
[소스 전극, 드레인 전극, 도전층의 형성]
이어서, 상기 개구부 및 절연층(135) 위에 도전막을 형성한다. 이 후, 도전막 위에 포토리소그래피법 등을 이용하여 레지스트 마스크를 형성하고 도전막의 불필요한 부분을 에칭함으로써 제거한다. 이 후에 레지스트 마스크를 제거함으로써 트랜지스터의 소스 전극 또는 드레인 전극으로서 기능하는 전극(133)과, 도전층(120)을 형성한다(도 4의 (D) 참조).
또한, 이 때 회로를 구성하는 배선 등도 동시에 형성하여도 좋다.
도전막은 스퍼터링법, 증착법, CVD법 등으로 형성한다.
또한, 도 4의 (D) 등에서는 도전층(120)을 2중 구조로 하는 경우를 도시하였다. 도전층(120)은 1중 구조로 하여도 좋지만, 이와 같이 간극을 두고 복수의 도전층을 다중 구조가 되도록 병렬로 배치함으로써 크랙의 진행을 더 효과적으로 억제할 수 있다.
또한, 이 시점에서 트랜지스터(121), 트랜지스터(122), 및 트랜지스터(123)가 형성된다.
[절연층의 형성]
다음에, 평탄화층으로서 기능하는 절연층(136)을 형성한다. 이 때, 전류 제어용의 트랜지스터(122)의 한쪽의 전극(133), 반도체층(110), 및 외부 접속 단자(105)가 되는 배선 각각에 도달되는 개구부를 절연층(136)에 형성한다.
절연층(136)은, 예를 들어 감광성 유기 수지를 스핀 코팅법 등으로 도포한 후, 노광 및 현상을 선택적으로 수행하여 형성하는 것이 바람직하다. 기타 형성 방법으로서는, 스퍼터링법, 증착법, 액적 토출법(잉크젯법), 스크린 인쇄법, 오프셋 인쇄법 등을 이용하면 좋다.
[제 1 전극의 형성]
다음에, 절연층(136) 위에 도전막을 형성한다. 이 후, 도전막 위에 포토리소그래피법 등을 이용하여 레지스트 마스크를 형성하고 도전막의 불필요한 부분을 에칭함으로써 제거한다. 이 후에 레지스트 마스크를 제거함으로써 트랜지스터의 한쪽의 전극(133)과 전기적으로 접속되는 제 1 전극(141)을 형성한다.
또한, 이 때 회로를 구성하는 배선 등도 동시에 형성하여도 좋다.
도전막은 스퍼터링법, 증착법, CVD법 등으로 형성한다.
[절연층의 형성]
다음에, 제 1 전극(141)의 단부를 덮는 절연층(137)을 형성한다(도 5의 (A) 참조). 이 때, 반도체층(110), 및 외부 접속 단자(105)가 되는 배선 각각에 도달되는 개구부를 절연층(137)에 형성한다.
절연층(137)은 예를 들어 감광성 유기 수지를 스핀 코팅법 등으로 도포한 후, 노광 및 현상을 선택적으로 수행하여 형성하는 것이 바람직하다. 기타 형성 방법으로서는, 스퍼터링법, 증착법, 액적 토출법(잉크젯법), 스크린 인쇄, 오프셋 인쇄 등을 이용하면 좋다.
[박리]
이어서, 박리층(152)과 피박리층(112) 사이에서 박리한다(도 5의 (B) 참조).
박리의 방법으로서는, 예를 들어 지지 기판(151)을 흡착 스테이지에 고정시키고, 박리층(152)과 피박리층(112) 사이에 박리의 기점을 형성한다. 예를 들어 이들 사이에 날붙이 등 예리한 형상을 갖는 기구를 끼워 넣음으로써 박리의 기점을 형성하여도 좋다. 또한, 일부 영역에 레이저광을 조사하여 박리층(152)의 일부를 용해, 증발, 또는 열로 파괴함으로써 박리의 기점을 형성하여도 좋다. 또한, 액체(예를 들어 알코올이나 물, 이산화탄소를 포함한 물 등)를 박리층(152)의 단부에 적하하고, 모세관 현상을 이용하여 상기 액체를 박리층(152)과 피박리층(112)의 경계에 침투시킴으로써 박리의 기점을 형성하여도 좋다.
다음에, 박리의 기점이 형성된 부분에서 밀착면에 대하여 대략 수직 방향으로 물리적인 힘을 부드럽게 가함으로써 피박리층(112) 및 그 위에 제공되는 층을 파손시키는 일 없이 용이하게 박리할 수 있다.
여기서, 박리 시에 피박리층(112) 위에 형성된 트랜지스터 등의 구조물을 보호하기 위하여 제거 가능한 접착층(예를 들어, 수용성의 접착제나 약점성의 접착제)을 개재하여 가요성을 갖는 기재 등을 피박리층(112) 상부에 접합시켜두는 것이 바람직하다.
박리는 예를 들어 지지 기판(151) 또는 상기 기재에 테이프 등을 붙이고 이 테이프를 상술한 방향으로 당김으로써 수행하여도 좋고, 갈고리 형상의 부재를 지지 기판(151) 또는 상기 기재의 단부에 걸어 수행하여도 좋다. 또한, 점착성을 갖는 부재나 진공 흡착이 가능한 부재를 지지 기판(151) 또는 상기 기재의 뒷면에 흡착시켜 당김으로써 박리하여도 좋다. 또는 점착성의 롤러를 지지 기판(151) 또는 상기 기재의 뒷면에 밀착시키고 롤러를 회전시키면서 상대적으로 이동시킴으로써 박리하여도 좋다.
여기서, 박리 시에 박리 계면에 물이나 수용액 등, 물을 포함한 액체를 첨가하고 이 액체를 박리 계면에 침투시켜서 박리함으로써 박리성을 향상시킬 수 있다.
박리는 주로 박리층(152)과 피박리층(112) 사이에 형성된 산화물층의 내부, 또는 산화물층과 박리층(152) 계면에서 일어난다. 따라서, 박리된 후의 박리층(152)의 표면, 및 피박리층(112)의 표면에는 산화물층이 부착되는 경우가 있다. 상술한 바와 같이 산화물층과 박리층(152)의 계면에서 박리가 일어나기 쉬우므로 피박리층(112) 측에 산화물층이 두껍게 부착되는 경우가 많다.
여기서, 박리 시에 지지 기판(151)의 단부에 박리의 기점을 형성하고, 그 기점으로부터 박리가 진행되는 것이 바람직하다. 또한, 박리의 기점 형성 시에 지지 기판(151)의 단부 근방에서 피박리층(112) 위의 절연층에 크랙이 생길 수 있다. 또한, 이 때 생성된 크랙은 박리의 진행과 함께 지지 기판(151)의 외측으로부터 내측으로 진행되는 경우가 있다. 그러나, 반도체층(110)이 표시부(102)를 둘러싸도록 제공되어 있으므로 이런 크랙이 생긴 경우에도 크랙의 진행을 반도체층(110)이 제공된 영역에서 멈출 수 있고 표시부(102)까지 크랙이 도달되는 것을 효과적으로 억제할 수 있다.
［접합］
이 후에 피박리층(112)의 박리된 면 측에 접착층(111)을 개재하여 가요성 기판(101)을 접합시킨다.
박리하기 전에 피박리층(112) 상부에 제거 가능한 접착층을 개재하여 가요성 기판을 접합시키는 경우에는 이 단계에서 상기 기재와 접착층을 제거한다.
[발광 소자의 형성]
다음에, 제 1 전극(141) 위에 EL층(142), 제 2 전극(143)을 이 순서대로 형성함으로써 발광 소자(124)를 형성한다(도 5의 (C) 참조).
상술한 공정을 거쳐, 가요성 기판(101) 위에 복수의 트랜지스터, 발광 소자(124)를 형성할 수 있다.
[접합]
다음에, 컬러 필터(145) 및 블랙 매트릭스(146)가 형성된 기판(130)을 준비한다.
가요성 기판(130) 위에 컬러 필터(145) 및 블랙 매트릭스(146)를 형성하는 방법으로서는 절연층(136)이나 절연층(137)의 형성 방법을 이용하면 좋다. 이들은 가요성 기판(130) 위에 직접 형성되어도 좋다. 또는, 컬러 필터(145) 및 블랙 매트릭스(146)는, 상술한 박리 방법을 이용하여 지지 기판 위에 박리층 및 피박리층을 형성하고, 피박리층 위에 컬러 필터(145) 및 블랙 매트릭스(146)를 형성한 후에 지지 기판 및 박리층을 박리하고, 가요성 기판(130) 위에 접착층을 개재하여 상기 피박리층을 접합시킴으로써, 제작하여도 좋다.
이어서 기판(130) 또는 기판(101) 위에 접착층(114)을 형성한다.
접착층(114)은 예를 들어 디스펜스법 등의 토출법, 스크린 인쇄법 등의 인쇄법 등을 이용하여 경화성 수지를 도포한 후에 상기 수지에 포함되는 용매를 휘발시킨다.
다음에, 기판(130) 또는 기판(101) 위 중 접착층(114)보다 내측의 영역에 밀봉층(113)을 형성한다. 밀봉층(113)은 상기 접착층(114)과 같은 방법으로 형성할 수 있다.
여기서 접착층(114)은, 밀봉층(113)이 외부 접속 단자(105)나 반도체층(110)이 제공된 영역까지 넓어지는 것을 억제하는 격벽(뱅크, 장벽, 제방이라고도 함)으로서 기능한다. 또한, 밀봉층(113)의 재료나 형성 방법, 밀봉층(113)이 제공되는 영역 등 때문에 밀봉층(113)이 외부 접속 단자(105)나 반도체층(110)이 제공된 영역까지 넓어질 우려가 없는 경우에는 접착층(114)을 제공하지 않아도 좋다.
다음에, 기판(130)과 기판(101)을 접합시켜서 접착층(114) 및 밀봉층(113)을 경화시킴으로써 기판(130)과 기판(101)을 접착시킨다(도 6의 (A) 참조).
이 때 양산성을 고려하는 경우, 기판(101) 위에 형성된 복수의 표시 장치(100) 각각에 적절한 크기로 잘라진 기판(130)을 접합시키면 공정이 복잡해져서 양산성이 저하된다. 따라서, 도 6의 (A)에 도시된 바와 같이, 기판(130)으로서 기판(101)과 같은 크기의 기판을 사용하고 복수의 표시 장치(100)를 덮도록 기판(130)을 기판(101)에 접합시킨 후에, 기판(130) 및 기판(101) 각각을 절단함으로써 복수의 표시 장치(100)를 개별적으로 분단하는 것이 바람직하다.
[분단]
다음에, 기판(101) 및 기판(130)을 각각 절단하고, 복수의 표시 장치(100)를 개별적으로 분단한다(도 6의 (B) 참조).
기판(101) 및 기판(130)을 절단할 때에는, 예리한 날을 갖는 커터, 스크라이버, 레이저 커터 등을 사용할 수 있다. 또한, 기판(101)과 기판(130)을 같은 위치에서 절단하는 경우에는 전단(剪斷) 장치(shearing machine) 등을 사용하여도 좋다.
기판(101)의 절단은 반도체층(110) 위의 각 절연층(134, 135, 136, 137, 138)에 제공된 개구부를 따라서 수행한다.
또한, 기판(130)은 적어도 외부 접속 단자(105)와 중첩되지 않는, 외부 접속 단자(105)보다 내측의 영역에서 절단된다. 또한, 외부 접속 단자(105)가 제공되지 않은 영역은 기판(101)과 같은 위치에서 절단하여도 좋다.
상술한 공정을 거쳐 표시 장치(100)를 제작할 수 있다.
또한, 상기 제작 방법 예에서는 박리층으로서 금속 재료를 사용하고 피박리층으로서 무기 절연 재료를 사용한 경우를 제시하였으나, 박리층 및 피박리층의 조합은 상기에 한정되지 않고 박리층과 피박리층의 계면, 또는 박리층 중에서 박리가 일어나는 재료를 선택하면 좋다. 예를 들어, 금속과 수지 등 밀착성이 낮은 재료의 조합이라도 좋다.
또한, 지지 기판과 피박리층의 계면에서 박리할 수 있는 경우에는 박리층을 제공하지 않아도 좋다. 예를 들어, 지지 기판으로서 유리를 사용하고, 피박리층으로서 폴리이미드 등의 유기 수지를 사용하고 유기 수지를 가열함으로써 박리하여도 좋다. 또는, 지지 기판과 유기 수지로 이루어지는 피박리층과의 사이에 금속층을 제공하고, 상기 금속층에 전류를 흘려 상기 금속층을 가열함으로써 상기 금속층과 피박리층의 계면에서 박리하여도 좋다.
또한, 상기 제작 방법 예에서는, 박리한 후에 EL층(142) 및 제 2 전극(143)을 형성하는 방법을 제시하였으나, 박리 전에 이들을 형성하여도 좋다.
또한, EL층(142)을 진공 증착법으로 형성하는 경우에는 매우 큰 기판을 사용하면 기판의 휘어짐 등의 영향에 기인하여 안정적으로 성막하기가 어려운 경우가 있다. 이 경우, EL층(142)을 형성하기 전에 원하는 크기가 되도록 기판을 분할하는 것이 바람직하다. 각 표시 장치(100)의 크기로 분할하는 것이 아니라, 분할된 하나의 기판에 복수의 표시 장치(100)가 포함되도록 기판을 분할하고 복수의 표시 장치(100)에 대하여 동시에 증착하는 것이 바람직하다.
또한, 이와 같이 EL층(142)의 형성 공정 전에 분할하는 공정과, 마지막에 각 표시 장치(100)로 분할하는 공정의 2공정에서 기판을 분할하는 경우, 각 공정에서의 분할선을 따라서 반도체층(110)을 제공하는 것이 바람직하다. 예를 들어, 각 표시 장치(100)를 둘러싸는 반도체층(110)과, 복수의 표시 장치(100)를 포함한 영역을 둘러싸는 반도체층(110)의 2중 구조로 한다.
상기 제작 방법에 의하여, 크랙에 기인한 불량을 줄인 플렉시블 디바이스를 높은 양산성으로 제작할 수 있다.
본 실시형태는 본 명세서 중에 기재되는 다른 실시형태 및 실시예와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 예시한 표시 장치와는 다른 표시 장치의 구성예에 대하여 설명한다. 또한, 이하에서는 실시형태 1과 중복되는 부분의 설명을 생략한다.
[구성예]
이하에서는 표시 소자로서 액정 소자가 적용된 화상 표시 장치의 구성예에 대하여 설명한다.
도 7은 표시 장치(200)의 단면 개략도이다. 표시 장치(200)는, 상기 실시형태 1에서 예시한 표시 장치(100)와 비교하면 표시 소자로서 액정 소자가 적용되는 점, 트랜지스터의 구성이 다른 점이 주로 상이하다.
표시부(102)는 IPS(In-Plane-Switching) 모드가 적용된 액정 소자(224)를 구비한다. 액정 소자(224)는 기판에 대하여 가로 방향으로 발생되는 전계에 의하여 액정의 배향이 제어된다.
화소는, 적어도 하나의 스위칭용 트랜지스터(222)와 도시하지 않은 유지 용량을 갖는다. 또한, 트랜지스터(222)의 소스 전극 또는 드레인 전극 중 한쪽에 전기적으로 접속되는 빗살 형상의 제 1 전극(241) 및 빗살 형상의 제 2 전극(243)은 절연층(136) 위에서 서로 이격하도록 제공된다.
제 1 전극(241)과 제 2 전극(243) 중 적어도 한쪽에는 상술한 투광성을 갖는 도전성 재료를 사용한다. 이들 양쪽의 전극에 투광성을 갖는 도전성 재료를 사용하면, 화소의 개구율을 높일 수 있기 때문에 바람직하다.
또한, 도 7에서는 제 1 전극(241)과 제 2 전극(243)을 구별하기 위하여 상이한 해칭 패턴을 사용하여 도시하였지만, 이들은 동일한 도전막을 가공함으로써 형성하는 것이 바람직하다.
컬러 필터(245)는 제 1 전극(241) 및 제 2 전극(243)과 중첩되도록 제공된다. 도 7에서는, 컬러 필터(245)가 절연층(135) 위에 제공되는 구성을 도시하였으나, 컬러 필터는 반드시 이 위치에 제공하지 않아도 된다.
제 1 전극(241) 및 제 2 전극(243)과 기판(130)과의 사이에는 액정(242)이 제공된다. 제 1 전극(241)과 제 2 전극(243) 사이에 전압을 인가함으로써 가로 방향으로 전계가 발생되어 이 전계에 의하여 액정(242)의 배향이 제어되고 표시 장치 외부에 배치된 백 라이트로부터의 빛의 편광을 화소 단위로 제어함으로써 화상을 표시시킬 수 있다.
액정(242)에 접촉하는 각 면에는 액정(242)의 배향을 제어하는 배향막이 제공되는 것이 바람직하다. 배향막에는 투광성 재료를 사용한다. 또한, 여기서는 도시하지 않았지만 액정 소자(224)를 기준으로 하여 기판(101) 및 기판(130)의 외측 면에 편광판을 제공한다.
액정(242)으로서는 서모트로픽(thermotropic) 액정, 저분자 액정, 고분자 액정, 강유전 액정, 반강유전 액정 등을 사용할 수 있다. 또한, 블루상(blue phase)을 나타내는 액정을 사용하면, 배향막이 불필요하고, 또한 넓은 시야각을 얻을 수 있어 바람직하다.
또한, 액정(242)으로서 점도가 높으며 유동성이 낮은 재료를 사용하는 것이 바람직하다.
또한 본 구성예에서는 IPS 모드가 적용된 액정 소자(224)에 대하여 설명하지만 액정 소자의 구성은 이에 한정되지 않고 그 외에도 TN(Twisted Nematic) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용할 수 있다.
표시 장치(200)에 제공되는 트랜지스터(221, 222 등)는 보텀 게이트형 트랜지스터이다. 트랜지스터는 게이트 전극(232)과, 게이트 절연층으로서 기능하는 절연층(238)과, 반도체층(231)과, 한 쌍의 전극(233)을 갖는다. 또한, 트랜지스터를 덮어 절연층(134), 절연층(135), 절연층(136)이 제공된다.
도 7에서는, 트랜지스터의 반도체층(231)과 동일한 막을 가공하여 반도체층(110)을 형성하는 경우를 도시하였다. 트랜지스터의 구성이 실시형태 1에서 예시한 표시 장치(100)와 다르기 때문에 반도체층(110)이나 도전층(120) 주변의 적층 구조가 다르다.
구체적으로는 반도체층(110)은 트랜지스터의 게이트 절연층으로서 기능하는 절연층(238) 위에 제공되고, 반도체층(110) 단부는 절연층(134), 절연층(135)으로 덮인다. 또한, 도전층(120)은 절연층(238) 위에 제공되고 도전층(120) 위에 절연층(134), 절연층(135)이 제공된다.
이상, 본 구성예에 대하여 설명하였다.
또한, 여기서 예시한 보텀 게이트형 트랜지스터는 실시형태 1에서 예시한 톱 게이트형 트랜지스터로 할 수도 있다. 마찬가지로, 여기서 제시한 보텀 게이트형 트랜지스터를 실시형태 1에 적용할 수도 있다. 또한, 트랜지스터의 구성에 따라 반도체층(110)이나 도전층(120) 주변의 적층 구조는 필연적으로 달라질 수 있다.
본 실시형태는 본 명세서에 기재되는 다른 실시형태 및 실시예와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태인 반도체 장치의 예로서 표시 장치를 구비하는 전자 기기의 예에 대하여 설명한다.
본 발명의 일 형태인 표시 장치는 표시면을 만곡시킬 수 있다. 이런 표시 장치는, 예를 들어 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대용 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다. 또한, 조명이나 표시 장치를 집이나 빌딩의 내벽 또는 외벽이나, 자동차의 내장 또는 외장의 곡면을 따라서 장착하는 것도 가능하다.
도 8의 (A)는 휴대 전화기의 일례이다. 휴대 전화기(7100)에는 하우징(7101)에 제공된 표시부(7102) 외에, 조작 버튼(7103), 외부 접속 포트(7104), 스피커(7105), 마이크로폰(7106), 카메라(7107) 등이 구비된다. 또한, 휴대 전화기(7100)는 본 발명의 일 형태인 표시 장치를 표시부(7102)에 사용하여 제작된다.
도 8의 (A)에 도시된 휴대 전화기(7100)는, 표시부(7102)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한 전화를 걸거나 문자를 입력하는 등의 조작은 표시부(7102)를 손가락 등으로 터치하여 수행할 수 있다. 예를 들어, 표시부(7102)에 표시된 아이콘(7108)을 터치함으로써 애플리케이션을 기동할 수 있다.
또한, 조작 버튼(7103)으로 조작함으로써 전원의 ON, OFF나 표시부(7102)에 표시되는 화상의 종류를 전환시킬 수 있다. 예를 들어 메일 작성 화면에서 메인 메뉴 화면으로 전환시킬 수 있다.
여기서 표시부(7102)에는 본 발명의 일 형태인 표시 장치가 제공된다. 따라서 만곡된 표시면에서 표시가 가능하며 신뢰성이 높은 휴대 전화기로 할 수 있다.
도 8의 (B)는 손목 밴드형 표시 장치의 일례이다. 휴대 표시 장치(7200)는 하우징(7201), 표시부(7202), 조작 버튼(7203), 및 송수신 장치(7204)를 구비한다.
휴대 표시 장치(7200)는 송수신 장치(7204)에 의하여 영상 신호를 수신할 수 있고, 수신한 영상을 표시부(7202)에 표시시킬 수 있다. 또한, 음성 신호를 다른 수신 기기로 송신할 수도 있다.
또한, 조작 버튼(7203)에 의하여 전원의 ON, OFF의 동작이나 표시하는 영상의 전환, 또는 음성의 음량 조정 등을 수행할 수 있다.
여기서 표시부(7202)에는 본 발명의 일 형태인 표시 장치가 제공되어 있다. 따라서, 만곡된 표시부를 구비하며 신뢰성이 높은 휴대 표시 장치로 할 수 있다.
도 8의 (C)는 손목시계형 휴대 정보 단말의 일례이다. 휴대 정보 단말(7300)은 하우징(7301), 표시부(7302), 밴드(7303), 버클(7304), 조작 버튼(7305), 입출력 단자(7306) 등을 구비한다.
휴대 정보 단말(7300)은 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 여러 가지 애플리케이션을 실행할 수 있다.
표시부(7302)는, 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라서 표시가 가능하다. 또한, 표시부(7302)는 터치 센서를 구비하고, 손가락이나 스타일러스 등으로 화면을 터치함으로써 조작할 수 있다. 예를 들어, 표시부(7302)에 표시된 아이콘(7307)을 터치함으로써 애플리케이션을 기동할 수 있다.
조작 버튼(7305)은 시간 설정 외에, 전원의 ON, OFF의 동작, 무선 통신의 ON, OFF의 동작, 진동의 실행 및 해제, 전력 절약 모드의 실행 및 해제 등, 다양한 기능을 가질 수 있다. 예를 들어, 휴대 정보 단말(7300)에 탑재된 운용 체계(operation system)로 조작 버튼(7305)의 기능을 자유롭게 설정할 수도 있다.
또한, 휴대 정보 단말(7300)은 통신 규격의 근거리 무선 통신을 실행하는 것이 가능하다. 예를 들어, 무선 통신 가능한 헤드세트와 상호 통신함으로써 핸즈프리로 통화할 수도 있다.
또한, 휴대 정보 단말(7300)은 입출력 단자(7306)를 구비하고, 다른 정보 단말과 커넥터를 통하여 데이터를 직접 주고 받을 수 있다. 또한, 입출력 단자(7306)를 통하여 충전할 수도 있다. 또한, 충전 동작은 입출력 단자(7306)를 사용하지 않고 무선 급전으로 수행하여도 좋다.
휴대 정보 단말(7300)의 표시부(7302)에 본 발명의 일 형태인 표시 장치를 적용할 수 있다.
본 실시형태에서 예시한 전자 기기의 표시부에 본 발명의 일 형태인 표시 장치를 적용할 수 있다. 따라서, 만곡으로 인한 크랙에 기인한 불량이 저감되고 신뢰성이 높으며 곡면을 따라서 표시가 가능한 전자 기기를 실현할 수 있다.
본 실시형태는 본 명세서 중에 기재되는 다른 실시형태 및 실시예와 적절히 조합하여 실시할 수 있다.
(실시예)
본 실시예에서는 가요성 기판 위에 본 발명의 일 형태인 반도체층, 및 도전층을 형성하고, 기판 분단 전후에서 크랙의 상태를 관찰한 결과에 대하여 설명한다.
[시료 제작]
우선, 지지 기판으로서 사용하는 유리 기판 위에 두께 약 200nm의 산화 질화 실리콘막을 플라즈마 CVD법으로 형성하였다. 다음에, 박리층으로서 두께 약 50nm의 텅스텐막을 스퍼터링법으로 형성하였다. 그 다음에, 피박리층으로서 두께 약 600nm의 산화 질화 실리콘막, 두께 약 200nm의 질화 실리콘막, 두께 약 200nm의 산화 질화 실리콘막, 두께 약 140nm의 질화 산화 실리콘막, 및 두께 약 100nm의 산화 질화 실리콘막을 연속적으로 플라즈마 CVD법으로 형성하였다.
이어서, 피박리층 위에 두께 약 50nm의 폴리실리콘막을 형성하고, 불필요한 부분을 에칭함으로써 트랜지스터의 반도체층, 및 트랜지스터를 둘러싸는 반도체층을 형성하였다. 폴리실리콘막은, 플라즈마 CVD법으로 성막된 비정질 실리콘막에 대하여 Ni를 촉매 원소로 한 고상 성장법을 수행하고, 그 후에 막 내에 잔류한 촉매 원소를 제거함으로써 형성하였다.
다음은, 게이트 절연층으로서 두께 약 110nm의 산화 질화 실리콘막을 플라즈마 CVD법으로 형성하였다. 이어서, 두께 약 30nm의 질화 탄탈막과, 두께 약 370nm의 텅스텐막을 형성하고, 불필요한 부분을 에칭함으로써 게이트 전극을 형성하였다. 다음에, 층간 절연층으로서 두께 약 50nm의 산화 질화 실리콘막과, 두께 약 140nm의 질화 산화 실리콘막과, 두께 약 520nm의 산화 질화 실리콘막을 형성하였다. 이 후에 반도체층의 단부를 덮으며 반도체층의 일부를 노출시키도록 게이트 절연층 및 층간 절연층의 일부를 에칭하여 개구부를 형성하였다. 또한, 이 때 개구부를 형성한 각 절연층을 제 1 절연층이라고 부르기로 한다.
다음에, 층간 절연층 위에 두께 약 100nm의 티타늄막과, 두께 약 700nm의 알루미늄막과, 두께 약 100nm의 티타늄막을 스퍼터링법으로 형성하고, 불필요한 부분을 에칭함으로써 트랜지스터의 한 쌍의 전극, 및 트랜지스터를 둘러싸는 도전층을 형성하였다.
이어서, 두께 약 150nm의 산화 질화 실리콘막을 형성한 후에 상기와 마찬가지로 반도체층 위에 개구부를 형성하였다. 다음에, 반도체층 위에 개구부가 제공되도록, 두께 약 2.0μm의 폴리이미드막을 포토리소그래피법으로 형성하였다. 다음에, 두께 약 50nm의 인듐-주석 산화물막을 스퍼터링법으로 형성하고, 불필요한 부분을 에칭함으로써 제 1 전극을 형성하였다. 이 후에 반도체층 위에 개구부가 제공되도록, 두께 약 1.5μm의 폴리이미드막을 포토리소그래피법으로 형성하였다. 또한, 이 때 도전층 위에 형성된 산화 질화 실리콘막, 2층의 폴리이미드막을 제 2 절연층이라고 부르기로 한다.
다음에, 수용성 수지를 도포하고 이것을 경화시켰다. 이 후에 자외광의 조사에 의하여 접착력이 약해지는 UV박리 테이프를 붙이고, 이 UV박리 테이프가 붙은 측을 흡착 스테이지에 흡착시켜서 지지 기판으로부터 피박리층을 박리하였다. 그 다음에, 피박리층의 박리된 면 측에 경화성 에폭시 수지를 도포하고 기판으로서 두께 125μm의 폴리이미드 필름을 접합시켰다. 이 후에는 UV박리 테이프를 박리한 후에 수용성 수지를 제거하였다.
상술한 공정을 거쳐 가요성 기판 위에 트랜지스터와, 트랜지스터가 형성된 영역을 둘러싸는 도전층과, 상기 도전층보다 외측에 위치하는 반도체층을 구비하는 시료를 제작하였다.
[크랙의 관찰]
기판 분단 전후에서는 반도체층 및 도전층 근방을 광학 현미경으로 관찰하였다.
도 9의 (A), 도 10의 (A), 도 11의 (A), 및 도 12의 (A)에는 광학 현미경으로 관찰한 사진을 나타내었다. 또한, 각 사진 하부에는 관찰 개소에 대응한 단면 구조가 모식적으로 도시되어 있다(도 9의 (B), 도 10의 (B), 도 11의 (B), 및 도 12의 (B) 참조).
도 9의 (A)는 기판 분단 전에 광학 현미경으로 관찰한 사진이다. 사진 왼쪽은 반도체층이 노출되어 있는 영역이며 이 영역에 크랙이 생겨 있는 것을 알 수 있다. 또한, 상기 크랙은 반도체층과 중첩되는 제 1 절연층의 단부보다 내측(오른쪽)으로는 진행되지 않은 것을 알 수 있다.
도 10의 (A) 및 도 11의 (A)는 각각 개구와 반도체층이 중첩되는 영역에서 기판을 분단하였을 때에 광학 현미경으로 관찰한 사진이다. 2개의 사진 모두, 사진 왼쪽의 기판 절단 개소로부터 내부를 향하여 크랙이 진행되는 것을 알 수 있다. 또한, 상기와 마찬가지로 반도체층과 중첩되는 제 1 절연층 단부에서 크랙의 진행이 멈추어 있는 것을 알 수 있다.
도 12의 (A)는 기판 분단 후에 상술한 개소에서 떨어진 개소를 광학 현미경으로 관찰한 사진이다. 사진 왼쪽의 제 1 절연층과 제 2 절연층이 중첩되는 영역에 크랙이 생겨 있는 것을 알 수 있다. 또한, 상기 크랙은 도전층 단부에서 진행이 멈추어 있으며 그 부분보다 내측으로는 진행되지 않은 것을 알 수 있다.
상술한 결과로부터, 단부가 절연층으로 덮인 반도체층을 기판 외주부에 제공함으로써 크랙의 진행을 효과적으로 억제할 수 있다는 것이 확인되었다. 또한 반도체층의 내측에 도전층을 제공함으로써 크랙의 진행을 더 효과적으로 억제할 수 있다는 것이 확인되었다.
100: 표시 장치
101: 기판
102: 표시부
103: 신호선 구동 회로
104: 주사선 구동 회로
105: 외부 접속 단자
110: 반도체층
111: 접착층
112: 피박리층
113: 밀봉층
114: 접착층
120: 도전층
121: 트랜지스터
122: 트랜지스터
123: 트랜지스터
124: 발광 소자
130: 기판
131: 반도체층
132: 게이트 전극
133: 전극
134: 절연층
135: 절연층
136: 절연층
137: 절연층
138: 절연층
140: 절단부
141: 전극
142: EL층
143: 전극
145: 컬러 필터
146: 블랙 매트릭스
151: 지지 기판
152: 박리층
200: 표시 장치
221: 트랜지스터
222: 트랜지스터
224: 액정 소자
231: 반도체층
232: 게이트 전극
233: 전극
238: 절연층
241: 전극
242: 액정
243: 전극
245: 컬러 필터
7100: 휴대 전화기
7101: 하우징
7102: 표시부
7103: 조작 버튼
7104: 외부 접속 포트
7105: 스피커
7106: 마이크로폰
7107: 카메라
7108: 아이콘
7200: 휴대 표시 장치
7201: 하우징
7202: 표시부
7203: 조작 버튼
7204: 송수신 장치
7300: 휴대 정보 단말
7301: 하우징
7302: 표시부
7303: 밴드
7304: 버클
7305: 조작 버튼
7306: 입출력 단자
7307: 아이콘

Claims (17)

  1. 반도체 장치에 있어서,
    가요성 기판과;
    상기 가요성 기판 위의 반도체 소자와;
    상기 가요성 기판 위에 있고 상기 가요성 기판의 단부(端部)를 따라 상기 반도체 소자를 둘러싸도록 형성된 반도체층과;
    상기 반도체 소자 및 상기 반도체층 위의 절연층을 포함하고,
    상기 절연층은 상기 반도체층 위의, 상기 가요성 기판의 상기 단부를 따라 상기 반도체 소자를 둘러싸도록 형성된 개구를 포함하고,
    상기 반도체층의 제 1 단부는 상기 절연층으로 덮이고,
    상기 반도체층의 제 2 단부는 상기 개구에서 노출되고,
    상기 가요성 기판의 상기 단부와 상기 반도체층의 상기 제 2 단부는 서로 중첩되고,
    상기 반도체층의 상면의 일부는 상기 개구에서 노출되고,
    상기 절연층의 단부는 상기 반도체층의 상기 제2 단부보다 상기 반도체 소자에 더 가까운, 반도체 장치.
  2. 반도체 장치에 있어서,
    가요성 기판과;
    상기 가요성 기판 위의 반도체 소자와;
    상기 가요성 기판 위에 있고 상기 가요성 기판의 단부를 따라 상기 반도체 소자를 둘러싸도록 형성된 반도체층과;
    상기 반도체 소자 및 상기 반도체층 위의 절연층과;
    상기 반도체 소자와 상기 반도체층 사이의 도전층을 포함하고,
    상기 절연층은 상기 반도체층 위의, 상기 가요성 기판의 상기 단부를 따라 상기 반도체 소자를 둘러싸도록 형성된 개구를 포함하고,
    상기 반도체층의 제 1 단부는 상기 절연층으로 덮이고,
    상기 반도체층의 제 2 단부는 상기 개구에서 노출되고,
    상기 가요성 기판의 상기 단부와 상기 반도체층의 상기 제 2 단부는 서로 중첩되고,
    상기 도전층은 상기 반도체 소자를 둘러싸고,
    상기 반도체층의 상면의 일부는 상기 개구에서 노출되고,
    상기 절연층의 단부는 상기 반도체층의 상기 제2 단부보다 상기 반도체 소자에 더 가까운, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체층 및 상기 개구 각각은 상면에서 볼때 닫힌 곡선 형상을 갖는, 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    절연 재료를 포함한 층 및 접착층을 더 포함하고,
    상기 절연 재료를 포함한 층 및 상기 접착층은 상기 가요성 기판과 상기 반도체층 사이에 위치하는, 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 소자는 트랜지스터를 포함하는, 반도체 장치.
  6. 제 5 항에 있어서,
    상기 반도체층은 상기 트랜지스터의 채널이 형성되는 반도체와 동일한 재료를 포함하는, 반도체 장치.
  7. 제 2 항에 있어서,
    상기 반도체 소자는 트랜지스터를 포함하고,
    상기 도전층은 상기 트랜지스터의 게이트 전극, 소스 전극, 또는 드레인 전극과 동일한 재료를 포함하는, 반도체 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체층의 상기 제2 단부는 상기 반도체층의 상기 상면의 상기 일부와 접하는, 반도체 장치.
  9. 반도체 장치의 제작 방법에 있어서,
    지지 기판 위에 박리층을 형성하는 단계와;
    상기 박리층 위에 층을 형성하는 단계와;
    반도체 소자 및 상기 반도체 소자를 둘러싸는 반도체층을 상기 층 위에 형성하는 단계와;
    상기 반도체층과 중첩되는 개구를 갖는 절연층을, 상기 반도체 소자 및 상기 반도체층 위에 형성하는 단계와;
    상기 개구를 갖는 상기 절연층을 형성한 후에, 상기 박리층 및 상기 지지 기판을 상기 층으로부터 박리하는 단계와;
    상기 박리층 및 상기 지지 기판을 상기 층으로부터 박리한 후에, 가요성 기판을 상기 층의 박리된 면에 접합하는 단계와;
    상기 가요성 기판을 상기 층의 상기 박리된 면에 접합한 후에, 상기 개구와 중첩되는 위치에서 상기 가요성 기판, 상기 층, 및 상기 반도체층을 분단하는 단계를 포함하는, 반도체 장치의 제작 방법.
  10. 반도체 장치의 제작 방법에 있어서,
    지지 기판 위에 박리층을 형성하는 단계와;
    상기 박리층 위에 층을 형성하는 단계와;
    반도체 소자 및 상기 반도체 소자를 둘러싸는 반도체층을 상기 층 위에 형성하는 단계와;
    상기 반도체층과 중첩되는 개구를 갖는 절연층을, 상기 반도체 소자 및 상기 반도체층 위에 형성하는 단계와;
    상기 반도체 소자를 둘러싸는 도전층을, 상기 개구를 갖는 상기 절연층 위에 형성하는 단계와;
    상기 개구를 갖는 상기 절연층 및 상기 도전층을 형성한 후에, 상기 박리층 및 상기 지지 기판을 상기 층으로부터 박리하는 단계와;
    상기 박리층 및 상기 지지 기판을 상기 층으로부터 박리한 후에, 가요성 기판을 상기 층의 박리된 면에 접합하는 단계와;
    상기 가요성 기판을 상기 층의 상기 박리된 면에 접합한 후에, 상기 개구와 중첩되는 위치에서 상기 가요성 기판, 상기 층, 및 상기 반도체층을 분단하는 단계를 포함하고,
    상기 도전층은 상기 반도체 소자와 상기 개구 사이에 있는, 반도체 장치의 제작 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 반도체 소자는 트랜지스터를 포함하는, 반도체 장치의 제작 방법.
  12. 제 11 항에 있어서,
    상기 반도체층 및 상기 트랜지스터의 채널은 같은 단계에서 형성되는, 반도체 장치의 제작 방법.
  13. 제 9 항 또는 제 10 항에 있어서,
    상기 반도체층 및 상기 개구 각각은 상면에서 볼때 닫힌 곡선 형상을 갖는, 반도체 장치의 제작 방법.
  14. 제 9 항 또는 제 10 항에 있어서,
    상기 개구를 갖는 상기 절연층 위에 표시 소자를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  15. 제 10 항에 있어서,
    상기 도전층은 상면에서 볼때 닫힌 곡선 형상을 갖는, 반도체 장치의 제작 방법.
  16. 삭제
  17. 삭제
KR1020140041099A 2013-04-10 2014-04-07 반도체 장치 및 그 제작 방법 Expired - Fee Related KR102212242B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013081897 2013-04-10
JPJP-P-2013-081897 2013-04-10

Publications (2)

Publication Number Publication Date
KR20140122669A KR20140122669A (ko) 2014-10-20
KR102212242B1 true KR102212242B1 (ko) 2021-02-04

Family

ID=51618573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140041099A Expired - Fee Related KR102212242B1 (ko) 2013-04-10 2014-04-07 반도체 장치 및 그 제작 방법

Country Status (6)

Country Link
US (2) US9257560B2 (ko)
JP (3) JP6321432B2 (ko)
KR (1) KR102212242B1 (ko)
CN (1) CN104103677B (ko)
DE (1) DE102014206530A1 (ko)
TW (2) TWI611582B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
JP6322380B2 (ja) * 2013-10-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150075367A (ko) 2013-12-25 2015-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN112904941A (zh) 2014-02-28 2021-06-04 株式会社半导体能源研究所 电子设备
CN106105388B (zh) 2014-03-06 2018-07-31 株式会社半导体能源研究所 发光装置
US9356661B2 (en) * 2014-04-23 2016-05-31 Apple Inc. Electronic device with near-field antenna operating through display
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
JP6462325B2 (ja) * 2014-11-14 2019-01-30 株式会社ジャパンディスプレイ 表示装置の製造方法および表示装置の端子露出方法
US10185363B2 (en) * 2014-11-28 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN104600079B (zh) 2014-12-30 2017-09-22 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
JP6495754B2 (ja) * 2015-06-12 2019-04-03 株式会社ジャパンディスプレイ 表示装置
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
JP6669752B2 (ja) 2015-07-23 2020-03-18 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
KR102461970B1 (ko) * 2015-11-27 2022-10-31 엘지디스플레이 주식회사 유기발광 표시장치
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
JP6456317B2 (ja) 2016-02-26 2019-01-23 株式会社ジャパンディスプレイ 表示装置、および可撓性表示装置
WO2017164680A1 (ko) 2016-03-24 2017-09-28 삼성전자주식회사 디스플레이를 가진 전자 장치
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
JP6981812B2 (ja) * 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102591568B1 (ko) * 2017-01-19 2023-10-23 삼성전자주식회사 디스플레이를 포함하는 전자 장치
KR102581675B1 (ko) 2018-04-06 2023-09-22 삼성디스플레이 주식회사 표시 장치
US10340249B1 (en) * 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN108847414B (zh) * 2018-06-29 2021-03-05 武汉天马微电子有限公司 显示面板及显示装置
CN109087936A (zh) * 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
JP7313358B2 (ja) * 2018-09-07 2023-07-24 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN112164715B (zh) * 2018-11-28 2024-05-14 上海天马微电子有限公司 显示面板和显示装置
CN109638081B (zh) * 2018-12-04 2020-05-22 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
CN119072192A (zh) 2019-01-09 2024-12-03 日本显示器设计开发合同会社 显示面板和显示装置
JP7284664B2 (ja) 2019-08-06 2023-05-31 シチズン時計株式会社 プリンタ
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
EP4340579A3 (en) * 2020-03-23 2024-06-12 BOE Technology Group Co., Ltd. Display substrate, preparation method thereof, display mother plate and display device
CN117177606A (zh) * 2020-03-30 2023-12-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
CN111564465A (zh) * 2020-05-19 2020-08-21 深超光电（深圳）有限公司 显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195789A (ja) 2001-12-28 2003-07-09 Sharp Corp アクティブマトリクス基板、複合アクティブマトリクス基板、並びにこれを用いた表示装置および検出装置
US20040042285A1 (en) 2002-08-30 2004-03-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2007227875A (ja) * 2006-01-24 2007-09-06 Seiko Epson Corp 薄膜半導体装置、電子機器及び製造方法
US20090239320A1 (en) 2001-07-16 2009-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241208B2 (ja) * 1994-06-20 2001-12-25 三菱電機株式会社 アクティブマトリクス基板、それを用いた液晶表示装置およびその製法
TW318261B (ko) 1995-09-21 1997-10-21 Handotai Energy Kenkyusho Kk
JP3477301B2 (ja) 1995-12-19 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置及びその製造方法
JPH09171190A (ja) 1995-12-19 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3747336B2 (ja) 1996-05-08 2006-02-22 株式会社半導体エネルギー研究所 液晶表示装置の製造方法および液晶パネル
EP1351308B1 (en) 1996-08-27 2009-04-22 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP2001266654A (ja) 2000-01-11 2001-09-28 Sanyo Electric Co Ltd 透明電極及び透明電極のパターニング方法及びそれを用いた半導体素子の製造方法
TWI252592B (en) 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4637588B2 (ja) 2003-01-15 2011-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI360702B (en) 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
US7632721B2 (en) 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP2006216720A (ja) 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法
JP5085014B2 (ja) * 2005-05-26 2012-11-28 株式会社ジャパンディスプレイイースト 半導体装置の製造方法及び半導体装置
WO2006129741A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100444383C (zh) * 2005-11-04 2008-12-17 中华映管股份有限公司 薄膜晶体管、像素结构及像素结构之修补方法
JP2007248576A (ja) 2006-03-14 2007-09-27 Hitachi Displays Ltd 液晶表示素子及びその製造方法
JP2007287354A (ja) 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101430525B1 (ko) * 2007-01-15 2014-08-14 삼성디스플레이 주식회사 액정표시장치
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
JP5386852B2 (ja) * 2008-05-07 2014-01-15 株式会社リコー 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
KR101234382B1 (ko) * 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5547901B2 (ja) * 2009-03-25 2014-07-16 株式会社ジャパンディスプレイ 表示装置
WO2011046048A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5568824B2 (ja) * 2010-07-30 2014-08-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
FR2965975B1 (fr) * 2010-10-11 2012-12-21 Commissariat Energie Atomique Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble
JP2013081897A (ja) 2011-10-07 2013-05-09 Akira Suzuki 液体廃棄物処理装置
JP6040438B2 (ja) * 2011-11-09 2016-12-07 株式会社Ｊｏｌｅｄ 薄膜形成基板及び薄膜形成方法
US20140061864A1 (en) * 2012-09-04 2014-03-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor substrate having crack preventing structure and method of manufacturing the same
KR101965260B1 (ko) * 2012-10-09 2019-04-04 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
US8896102B2 (en) * 2013-01-22 2014-11-25 Freescale Semiconductor, Inc. Die edge sealing structures and related fabrication methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090239320A1 (en) 2001-07-16 2009-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003195789A (ja) 2001-12-28 2003-07-09 Sharp Corp アクティブマトリクス基板、複合アクティブマトリクス基板、並びにこれを用いた表示装置および検出装置
US20040042285A1 (en) 2002-08-30 2004-03-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2007227875A (ja) * 2006-01-24 2007-09-06 Seiko Epson Corp 薄膜半導体装置、電子機器及び製造方法

Also Published As

Publication number Publication date
CN104103677B (zh) 2018-12-21
JP6321432B2 (ja) 2018-05-09
US10134904B2 (en) 2018-11-20
TWI611582B (zh) 2018-01-11
JP2018141992A (ja) 2018-09-13
US20140306288A1 (en) 2014-10-16
JP2020122972A (ja) 2020-08-13
JP6895559B2 (ja) 2021-06-30
TW201503370A (zh) 2015-01-16
CN104103677A (zh) 2014-10-15
KR20140122669A (ko) 2014-10-20
TW201820635A (zh) 2018-06-01
DE102014206530A1 (de) 2014-10-16
US20160111550A1 (en) 2016-04-21
US9257560B2 (en) 2016-02-09
JP2014220489A (ja) 2014-11-20
TWI692108B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
JP6895559B2 (ja) 半導体装置の作製方法
JP7599542B2 (ja) 表示装置
US11950474B2 (en) Display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140407

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190405

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140407

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201029

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241109