[go: up one dir, main page]

KR102181706B1 - 반도체 칩의 제조 방법 - Google Patents

반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR102181706B1
KR102181706B1 KR1020180025158A KR20180025158A KR102181706B1 KR 102181706 B1 KR102181706 B1 KR 102181706B1 KR 1020180025158 A KR1020180025158 A KR 1020180025158A KR 20180025158 A KR20180025158 A KR 20180025158A KR 102181706 B1 KR102181706 B1 KR 102181706B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
micro
micro bump
bump
applying member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180025158A
Other languages
English (en)
Other versions
KR20180101247A (ko
Inventor
마코토 오리카사
히데유키 세이케
유헤이 호리카와
히사유키 아베
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20180101247A publication Critical patent/KR20180101247A/ko
Application granted granted Critical
Publication of KR102181706B1 publication Critical patent/KR102181706B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81014—Thermal cleaning, e.g. decomposition, sublimation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81035—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81047—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 칩의 제조 방법은 기판과, 기판 위에 형성된 도전부와, 도전부에 형성된 마이크로 범프를 갖는 반도체 칩을 여러 장 적층시킨 반도체 칩의 제조 방법으로서, 반도체 칩이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프의 융점 이상의 온도로 가열하는 가열 공정을 구비하고, 가열 공정에서는 마이크로 범프 위에 압력 부여 부재를 올린다.

Description

반도체 칩의 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR CHIP}
본 발명은 반도체 칩의 제조 방법에 관한 것이다.
종래, 반도체 패키지의 3차원 실장에 있어서는 와이어·본딩을 사용하여 반도체 칩과 반도체 칩, 또는 인터포저의 접속이 행하여지고 있었다. 이 와이어·본딩 대신에, 관통 전극과 범프를 통하여 반도체 칩끼리를 접속하는 3차원 실장 기술이 개발되어 있었다. 관통 전극은 표준적으로 짧은 접속선 길이(예를 들면 50㎛)가 되어, 전극 간을 잇는 범프도 미세한 것이 요구된다. 이러한 50㎛ 미만의 범프 피치에 대응한 기술은 마이크로 범프라고 불린다. 미국특허 제9136159호 명세서와 같이 반도체 칩과 반도체 칩을 관통 전극과 마이크로 범프로 접속함으로써, 반도체 칩간의 배선 길이를 극적으로 짧게 할 수 있다. 따라서, 미세화에 따라 증대하는 배선 지연 시간을 저감할 수 있다.
여기서, 마이크로 범프의 형성 프로세스는 납땜 인쇄법, 납땜볼 탑재, 도금법 등을 들 수 있지만, 유기물이나 물 등 반응 과정으로 발생하는 가스 등에 의해 생기는 보이드가 과제가 된다. 그래서, 특허 제5807221호 명세서에서는 불활성 분위기에서의 리플로우, 수소나 카복실산 등의 환원성 분위기 중에서의 리플로우를 행하는 것이 기재되어 있다.
여기서, 마이크로 범프과 같이 범프가 작아지면 미소한 보이드(예를 들면 10㎛ 이하)에서도 접속 불량이나 배선 저항의 증가를 초대할 수 있다. 그러나, 작은 보이드일수록 부력도 작고 빠지기 어렵고, 특히 배리어 메탈층과 범프의 계면은 열에 의해 합금층이 형성된다. 따라서, 유동성이 낮은 합금층 근방의 보이드를 빼는 것이 어렵다.
본 발명은, 마이크로 범프 내의 보이드를 용이하게 제거할 수 있는 반도체 칩의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일측면에 따른 반도체 칩의 제조 방법은 기판과, 기판 위에 형성된 도전부와, 도전부에 형성된 마이크로 범프를 갖는 반도체 칩의 제조 방법으로서, 반도체 칩이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프의 융점 이상의 온도로 가열하는 가열 공정을 구비하고, 가열 공정에서는 마이크로 범프 위에 압력 부여 부재를 올린다.
이 반도체 칩의 제조 방법에 있어서, 가열 공정에서는 반도체 칩이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시켜 가열하고 있다. 이로써, 마이크로 범프의 표면에 형성된 산화막이 환원되어 제거된다. 또한, 가열 공정에서는 마이크로 범프의 융점 이상의 온도로 가열함으로써, 마이크로 범프가 용융하여 유동성을 가지게 된다. 여기서, 가열 공정에서는 마이크로 범프 위에 압력 부여 부재가 올려져 있다. 따라서, 마이크로 범프가 용융하여 유동성을 가짐에 따라, 압력 부여 부재의 압력에 의해 마이크로 범프가 찌부러지도록 변형한다. 상기 변형에 의해 마이크로 범프 내에 흐름이 발생하고, 보이드가 마이크로 범프 내를 유동한다. 이로써, 마이크로 범프 내를 유동한 보이드는 상기 마이크로 범프 내로부터 외부로 빠져 제거된다. 이상으로써, 마이크로 범프 내의 보이드를 용이하게 제거할 수 있다.
환원성 가스로서 카복실산을 적용하여도 좋다. 이로써, 마이크로 범프 표면의 산화막을 양호하게 제거할 수 있다.
압력 부여 부재 중량은 마이크로 범프의 단면적당, 0.0005㎍/㎛2 이상, 0.1㎍/㎛2 이하라도 좋다. 이로써, 압력 부여 부재는 마이크로 범프에 보이드를 제거하기 위한 적절한 압력을 부여할 수 있다.
기판 위에 일정한 두께를 갖는 스페이서를 배치하고, 압력 부여 부재는 스페이서와 접촉할 때까지 밀어 넣어져도 좋다. 이로써, 스페이서로 압력 부여 부재가 멈추기 때문에, 마이크로 범프가 너무 찌부러지는 것을 방지할 수 있다.
본 발명에 의하면, 마이크로 범프 내의 보이드를 용이하게 제거할 수 있는 반도체 칩의 제조 방법을 제공할 수 있다.
도 1은 반도체 칩을 포함하는 반도체 패키지의 일 실시형태를 도시한 개략적인 단면도이다.
도 2는 반도체 칩을 포함하는 반도체 패키지의 제조 방법의 순서를 나타낸 흐름도이다.
도 3a 및 도 3b는 반도체 칩을 적층시키고 있는 모양을 도시한 개략적인 단면도이다.
도 4a는 반도체 칩을 적층시키고 있는 모양을 도시한 개략적인 단면도이며, 도 4b는 반도체 칩끼리를 접합한 모양을 도시한 개략적인 단면도이다.
도 5는 평활면 형성 공정을 실행하기 전의 마이크로 범프, 및 평활면 형성 공정을 실행한 후의 마이크로 범프를 도시한 개략적인 단면도이다.
도 6은 평활면 형성 공정(보이드 제거 공정)의 순서를 나타낸 흐름도이다.
도 7a 내지 도 7g는 평활면 형성 공정(보이드 제거 공정)의 순서를 도시한 개략적인 단면도이다.
도 8a 내지 도 8g는 변형예에 따른 평활면 형성 공정(보이드 제거 공정)의 순서를 도시한 개략적인 단면도이다.
도 9는 가열로 내의 온도와 압력의 프로파일을 나타낸 그래프이다.
도 10은 실시예 및 비교예의 시험 결과를 기재한 표이다.
이하, 도면을 참조하면서 본 발명의 일측면에 따른 반도체 칩의 제조 방법의 적합한 실시형태에 대하여 상세하게 설명한다. 또한, 이하의 설명에서 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하기로 하고, 중복되는 설명은 생략한다.
도 1은 반도체 칩을 포함하는 반도체 패키지의 일 실시형태를 도시한 개략적인 단면도이다. 도 1에 도시된 바와 같이, 반도체 패키지(100)는 3장 이상(여기서는 3장)의 반도체 칩(1)을 적층시킴으로써 구성된 적층체(2)와, 납땜볼(3)을 통하여 적층체(2)와 전기적으로 접속된 유기 기판(4)과, 유기 기판(4) 위에 실장된 적층체(2)를 몰드 수지로 덮음으로써 형성된 몰드부(6)를 구비하고 있다. 또한, 몰드부(6)의 내부 공간은 적층체(2)의 반도체 칩(1) 사이를 메우도록 언더필(7)이 충전되어 있다. 본 실시형태에서는, 적층체(2)는 반도체 칩(1A), 반도체 칩(1B), 및 반도체 칩(1C)을 상하 방향으로 적층시킴으로써 구성되어 있다. 반도체 칩(1A)과 반도체 칩(1B)은 마이크로 범프를 용융시킴으로써 접합된 접합부(8)를 통하여 접합되어 있다. 반도체 칩(1C)과 반도체 칩(1B)은 마이크로 범프를 용융시킴으로써 접합된 접합부(8)를 통하여 접합되어 있다.
예를 들면, 도 4a에 도시된 바와 같이 접합 전의 반도체 칩(1)은 기판(11)과, 기판(11) 위에 형성된 도전부(12)와, 도전부(12)에 형성된 마이크로 범프(13)를 갖고 있다. 기판(11)은 예를 들면, 실리콘(Si) 칩 등의 반도체 칩, 실리콘(Si)인터포저 등에 의해 구성되어 있다. 또한, 반도체 칩(1A) 및 반도체 칩(1C)에는 한쪽의 주면에만 도전부(12)가 형성되어 있다. 반도체 칩(1B)에는 양쪽의 주면에 도전부(12)가 형성되어 있다. 또한, 반도체 칩(1B)의 양쪽의 주면에 형성된 도전부(12)는 기판(11)의 두께 방향으로 연장되는 스루홀 전극(19)을 통하여, 서로 접속되어 있다.
도전부(12)는 기판(11)의 주면 위에 여러개 형성되어 있다. 도전부(12)는 기판(11)의 주면 위에 소정의 피치로 배열되어 있다. 도전부(12)는 기판(11)의 주면 위에 형성된 전극 패드(14)와, 전극 패드(14)의 상면에 형성된 배리어 메탈층(16)을 구비하고 있다. 또한, 기판(11)의 주면 중, 도전부(12)가 형성되어 있지 않은 부분은 절연층(17)으로 덮어져 있다(도 5 참조). 배리어 메탈층(16)의 구성 재료로서는, 예를 들면 Ni 및 Ni 화합물(예를 들면 NiP) 등이 사용된다. 절연층(17)의 구성 재료로서는, 예를 들면 SiO, SiN, 폴리이미드 등이 사용된다.
마이크로 범프(13)는 도전부(12)의 배리어 메탈층(16) 위에 형성되어 있다. 마이크로 범프(13)는 Sn, Ag, Cu, Ag-Cu, Bi, In 등을 구성 재료로서 포함하고 있어도 좋고, 이들 중 어느 2 이상의 재료에 의한 합금이 사용되어도 좋다. 특히, 마이크로 범프(13)는 주성분으로서 Sn을 포함하여도 좋다. 마이크로 범프(13)는 예를 들면 도금법으로 형성되어도 좋다. 또는, 마이크로 범프(13)는 납땜 합금으로 이루어지는 미소(微小) 볼을 사용함으로써 형성되어도 좋고, 페이스트를 인쇄하여 형성되어도 좋다. 또한, 위에서 보았을 때의 직경이 50㎛ 미만인 범프를 마이크로 범프라고 칭한다.
도 5에 도시된 바와 같이, 마이크로 범프(13)는 기판(11)에 형성한 직후에는 구면을 갖는다. 이러한 마이크로 범프(13)에 대하여 소정의 처리가 시행됨으로써 마이크로 범프(13)에는 평활면(13a)이 형성된다. 평활면(13a)은 마이크로 범프(13)의 상단부에서, 수평 방향으로 넓어지는 평면에 의해 구성된다. 또한, 평활면(13a)을 형성하기 위한 처리 내용의 일례에 대해서는 후술한다. 마이크로 범프(13)의 높이, 즉 평활면(13a)과 도전부(12)의 상면 사이의 치수는 5 내지 50㎛의 범위에서 설정 가능하다.
다음에, 도 2 내지 도 9를 참조하여 본 실시형태에 따른 반도체 칩(1)을 포함하는 반도체 패키지(100)의 제조 방법에 대하여 설명한다.
도 2에 나타낸 바와 같이, 우선 기판(11)에 마이크로 범프(13)를 형성함으로써 반도체 칩(1)을 준비하는, 반도체 칩 준비 공정(스텝 S1)이 실행된다. 이로써, 반도체(1A, 1B, 1C)이 준비된다. 다만, 이 단계에서는 마이크로 범프(13)에 평활면(13a)은 형성되어 있지 않다.
다음에, 마이크로 범프(13)에 평활면(13a)을 형성하는 평활면 형성 공정(스텝 S2)이 실행된다. 또한, 평활면 형성 공정(S2)은 마이크로 범프(13)의 내부로부터 보이드(22)를 제거하는 보이드 제거 공정에도 해당한다.
여기서, 도 6을 참조하여 평활면 형성 공정(보이드 제거 공정; S2)의 상세한 내용에 대하여 설명한다.
도 6 및 도 7a에 도시된 바와 같이, 마이크로 범프(13)에 대하여 압력 부여 부재(21)를 설치하는 압력 부여 부재 설치 공정(스텝 S20)이 실행된다. 이렇게, 압력 부여 부재(21)가 올려진 상태로, 반도체 칩(1)은 가열로의 내부에 배치된다. 또한, 이후의 설명에서는 도 9에 나타낸 가열로 내의 온도와 압력의 프로파일을 적절히 참조하면서 설명한다. 또한, 도 9에서는 실선이 가열로 내의 온도를 나타내고, 파선이 가열로 내의 압력을 나타낸다.
마이크로 범프(13) 위에 올려지는 압력 부여 부재(21)의 구성 재료로서, 마이크로 범프(13)와 반응하지 않는 재료가 채용되는 것이 바람직하다. 예를 들면, 압력 부여 부재(21)의 구성 재료로서 Si, SiO2, SiN 등이 채용된다. 또한, 압력 부여 부재(21)의 주면 중, 마이크로 범프(13)와 접하는 주면(21a)은 평면으로서 구성되는 것이 바람직하다. 예를 들면, 주면(21a)에 돌기 등이 형성되어 있는 경우, 마이크로 범프(13)와 걸리기 때문에, 압력 부여 부재(21)를 제거할 때에 벗어나기 어려워지기 때문이다. 압력 부여 부재(21)가 마이크로 범프(13)에 부여하는 압력은 압력 부여 부재(21) 자신의 자중만으로 하는 것이 바람직하다. 구체적으로는, 압력은 마이크로 범프의 단면적당 0.0005㎍/㎛2 이상, 0.1㎍/㎛2 이하로 하는 것이 바람직하다. 예를 들면, 플립 칩 실장과 같은 수법으로 압력 부여 부재(21)에 의한 압력, 또는 높이를 제어하면, 고체에서 액체로 마이크로 범프(13)가 변화될 때(도 7b에서 도 7c로 변화될 때)에 압력 부여 부재(21)에 가해지는 압력이 저하되기 때문에, 압력 부여 부재(21)의 위치에 어긋남이 생긴다. 마이크로 범프(13)와 같이 작은 범프에 대하여는 약간의 어긋남으로 과잉으로 압력이 가해진다.
다음에, 반도체 칩(1)이 배치된 가열로의 공간을 감압하는 감압 공정(스텝 S21)이 실행된다. 감압 공정(S21)에서는 가열로 내를 진공 처리하여 감압 분위기로 한다. 가열로 내에 잔류하는 산소는 마이크로 범프(13)를 산화시키는 원인이 된다. 따라서, 가열로 내를 대기압 상태(1.01×10^5Pa에서 1×10^3Pa 이하, 특히 5Pa 이하)의 감압 상태까지 배기하는 것이 바람직하다. 이로써, 가열로 내의 압력이 저하된다(도 9의 그래프 P1 부분을 참조). 이러한 감압 분위기의 가열로 내에 불활성 가스를 도입한다. 이로써, 가열로 내의 압력이 상승한다(도 9의 그래프 P2 부분을 참조). 불활성 가스는 가열로 내를 마이크로 범프(13)의 용융 온도 이상 (융점 이상)의 온도 영역까지 상승시킬 때에, 마이크로 범프(13) 표면의 산화를 더 방지하면서, 마이크로 범프(13)의 용융을 실현하는 것이며, 가열로 내의 열 매체로서 기능시키는 것이다. 이러한 불활성 가스로서는, 예를 들면 질소(N2) 가스나 아르곤(Ar) 가스 등을 사용할 수 있다.
다음에, 가열로에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프(13)의 융점 이상의 온도로 가열하는 가열 공정(스텝 S22)이 실행된다. 가열 공정(S22)는 가열로 내에 불활성 가스를 도입한 후, 또는 불활성 가스의 도입과 거의 동시에 실행된다. 가열 공정(S22)에서는 소정의 승온 속도(예를 들면 35 내지 45℃/분)로 가열로 내를 승온하고, 불활성 가스가 도입된 상태의 가열로 내의 온도를 마이크로 범프(13)의 융점 이상의 온도 영역까지 상승시킨다. 예를 들면, 범프를 Sn-Ag-Cu 합금으로 구성한 경우, 융점은 합금의 조성에 따라 다르지만, 대략 220 내지 230℃이기 때문에, 그러한 온도 이상의 온도 영역까지 가열로 내의 온도를 상승시킨다.
환원성 가스의 도입은 산화막(23)의 환원 반응이 시작되는 온도의 전후에서 실시되는 것이 바람직하다. 가열로 내의 온도(도 9의 온도(T1))를 환원 반응이 시작되는 온도 이상으로 유지하면서 적당한 농도와 유량의 환원성 가스를 계속 공급한다. 이로써 마이크로 범프(13)의 표면에 존재하는 산화막(23)을 환원 제거할 수 있다. 환원성 가스로서, 예를 들면, 카복실산(포름산)이 적용된다. 카복실산의 예로서, 포름산, 아세트산, 아크릴산, 프로피온산 등의 저급 카복실산을 들 수 있다. 포름산을 환원 가스로서 사용할 경우, 가열로 내의 온도가 110℃ 정도가 되었을 때에 포름산을 도입하는 것이 바람직하다. 환원 반응이 시작되는 온도 이하에서 포름산을 도입하여도 반응은 진행되지 않고, 온도가 너무 높으면 표면의 산화막(23)을 남긴 채 마이크로 범프(13)가 가열되기 때문에, 보이드(22) 내부의 압력이 상승한다. 보이드(22)의 내부 압력이 과잉으로 오른 상태로 산화막(23)을 제거하면 보이드(22)의 압력이 단숨에 해방(解放)되어, 액화된 마이크로 범프(13)가 비산(飛散)할 가능성도 있다. 따라서, 환원 반응이 시작되는 온도(T1)에서 소정 시간 유지하고, 산화막(23)이 충분히 제거된 단계에서, 가열로의 온도를 마이크로 범프(13)의 융점 이상의 온도(T2)로 유지하여도 좋다(도 9 참조).
마이크로 범프(13)가 용융하고, 보이드(22)가 제거되고, 평활면(13a)이 형성되면, 가열로의 온도를 강온(降溫)하는 강온 공정(스텝 S23)이 실행된다. 구체적으로는, 마이크로 범프(13)의 용융 온도 이상의 온도(T2)로 유지된 가열로 내에서, 마이크로 범프(13)를 포름산에 소정 시간(예를 들면 0.5 내지 3분) 노출한 후, 가열로 내에 도입한 포름산을 진공 처리하여 배기한다. 가열로 내의 포름산을 배기한 후, 또는 포름산의 배기와 거의 동시에, 소정의 강온 속도(예를 들면 -5 내지 -40℃/분)로 가열로 내를 강온한다. 또한, 도 9에서는 가열로의 온도가 내려가기 전에 진공 처리하고 있다. 그러나, 가열로 내의 온도가, 용융한 범프가 어느 정도 고화(固化)하는 온도 영역까지 강온된 곳에서, 가열로 내에 질소 가스나 아르곤 가스 등의 불활성 가스를 도입하여 대기압까지 되돌려도 좋다.
상기한 바와 같은 가열 공정(S22) 및 강온 공정(S23)이 실행됨으로써 도 7b 내지 도 7g에 도시된 바와 같이, 마이크로 범프(13)에서 보이드(22)가 제거되는 동시에, 마이크로 범프(13)에 평활면(13a)이 형성된다. 즉, 환원성 가스의 분위기 내에서 가열이 행하여짐으로써, 마이크로 범프(13)의 표면에 형성되어 있던 산화막(23)이 환원되어 제거된다(도 7b 참조). 그리고, 마이크로 범프(13)의 융점 이상의 온도로 가열됨으로써 마이크로 범프(13)가 용융한다. 이로써, 압력 부여 부재(21)의 압력에 의해 마이크로 범프(13)가 찌부러지도록 변형된다. 이로써, 압력 부여 부재(21)의 주면(21a)의 형상에 따라, 마이크로 범프(13)에 평활면(13a)에 대응하는 형상이 형성된다(도 7c 내지 도 7f 참조). 또한, 용융한 마이크로 범프(13)가 압력 부여 부재(21)에 눌려 유동함으로써, 마이크로 범프(13) 내의 보이드(22)가 상승하여 외부로 빠진다(도 7c 내지 도 7f 참조). 가열로의 온도가 되돌아감으로써 마이크로 범프(13)가 냉각되어 경화한다. 이로써, 마이크로 범프(13)에 평활면(13a)이 형성된다(도 7g 참조).
도 2로 되돌아가서, 각 반도체 칩(1)에 대한 평활면 형성 공정(S2)이 완료된 후, 하나의 반도체 칩(1)의 마이크로 범프(13)에, 다른 반도체 칩(1)의 마이크로 범프(13)를 포갬으로써, 반도체 칩(1)을 3장 이상 적층하는 적층 공정(스텝 S3)이 실행된다. 본 실시형태에 있어서, 적층 공정(S3)에서는 하나의 반도체 칩(1)과 다른 반도체 칩(1)의 마이크로 범프(13)에 평활면(13a)이 형성되어 있다. 그리고, 한쪽의 반도체 칩(1)의 마이크로 범프(13)는 평활면(13a)에서 다른 한쪽의 마이크로 범프(13)와 접촉한다. 적층 공정(S3)에서는 모든 반도체 칩(1)에 대하여, 서로의 마이크로 범프(13)가 접합되어 있지 않은 상태로 포개져 있다.
구체적으로는, 도 3a 및 도 3b에 도시된 바와 같이, 가장 아래의 반도체 칩(1C)의 마이크로 범프(13)에, 반도체 칩(1B)의 마이크로 범프(13)가 포개진다. 이때, 반도체 칩(1C)의 마이크로 범프(13)의 평활면(13a) 위에, 반도체 칩(1B)의 마이크로 범프(13)의 평활면(13a)이 올려진다. 또한, 반도체 칩(1C)의 마이크로 범프(13)와, 반도체 칩(1B)의 마이크로 범프(13)는 서로 접합되어 있지 않고, 단지 접촉한 상태일 뿐이다.
다음에, 도 3b 및 도 4a에 도시된 바와 같이, 아래에서 두번째의 반도체 칩(1B)의 마이크로 범프(13)에, 가장 위의 반도체 칩(1C)의 마이크로 범프(13)가 포개진다. 이때, 반도체 칩(1B)의 마이크로 범프(13)의 평활면(13a) 위에, 반도체 칩(1C)의 마이크로 범프(13)의 평활면(13a)이 올려진다. 또한, 반도체 칩(1B)의 마이크로 범프(13)와, 반도체 칩(1C)의 마이크로 범프(13)는 서로 접합되어 있지 않고, 단지 접촉한 상태일 뿐이다.
적층 공정(S3)이 완료된 후, 마이크로 범프(13)를 가열하여 용융시킴으로써, 상기 마이크로 범프(13)를 통하여 반도체 칩(1)끼리를 접합하는 접합 공정(스텝 S4)이 실행된다. 접합 공정(S4)에서는 한번의 가열에 의해, 모든 마이크로 범프(13)를 일괄로 용융시키고, 모든 반도체 칩(1)을 일괄로 접합한다. 또한, 접합 공정(S4)에서는 환원 분위기 내에서 각 반도체 칩(1)의 마이크로 범프(13)를 용융시킨다.
구체적으로는, 도 4a에 도시된 바와 같이, 반도체 칩(1A, 1B, 1C)이 마이크로 범프(13)를 통하여 적층된 상태의 적층체를 가열로 내에 배치한다. 그리고, 가열로에서 상기 적층체를 가열함으로써, 적층체 내의 모든 마이크로 범프(13)가 용융하는 동시에, 서로 접촉하고 있던 마이크로 범프(13)가 일괄로 접합된다. 이로써, 도 4b에 도시된 바와 같이, 반도체 칩(1A, 1B, 1C)은 2개의 마이크로 범프(13)가 용융하여 서로 접합된 접합부(8)를 통하여 접합된다.
접합 공정(S4)이 완료된 후, 반도체 패키지(100)를 작성하는 반도체 패키지 작성 공정(스텝 S5)이 실행된다. 반도체 패키지 작성 공정(S5)에서는 접합 공정(S5)에서 얻어진 적층체(2)를 유기 기판(4)에 접속하는 동시에, 몰드부(6)로 적층체(2)를 덮는다. 이상으로써, 반도체 패키지(100)가 완성되고, 도 2에 나타낸 제조 방법이 종료한다.
다음에, 본 실시형태에 따른 반도체 칩(1)의 제조 방법의 작용·효과에 대하여 설명한다.
반도체 칩(1)의 제조 방법에 있어서, 가열 공정(S22)에서는, 반도체 칩(1)이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시켜 가열하고 있다. 이로써, 마이크로 범프(13)의 표면에 형성된 산화막(23)이 환원되어 제거된다. 또한, 마이크로 범프(13)의 융점 이상의 온도로 가열함으로써, 마이크로 범프(13)가 용융함으로써 유동성을 가지게 된다. 여기서, 가열 공정(S22)에서는 마이크로 범프(13) 위에 압력 부여 부재(21)가 올려져 있다. 따라서, 마이크로 범프(13)가 용융하여 유동성을 가짐에 따라, 압력 부여 부재(21)의 압력에 의해 마이크로 범프(13)가 찌부러지도록 변형된다. 상기 변형에 의해 마이크로 범프(13) 내에 흐름이 발생하고, 보이드(22)가 마이크로 범프(13) 내를 유동한다. 이로써, 마이크로 범프(13) 내를 유동한 보이드(22)는 상기 마이크로 범프(13) 내로부터 외부로 빠져 제거된다. 이상으로써, 마이크로 범프(13) 내의 보이드(22)를 용이하게 제거할 수 있다.
환원성 가스로서 카복실산을 적용하여도 좋다. 이로써, 마이크로 범프(13) 표면의 산화막(23)을 양호하게 제거할 수 있다.
압력 부여 부재(21)의 중량은 마이크로 범프(13)의 단면적당, 0.0005㎍/㎛2 이상, 0.1㎍/㎛2 이하라도 좋다. 이로써, 압력 부여 부재(21)는 마이크로 범프(13)에 보이드(22)를 제거하기 위한 적절한 압력을 부여할 수 있다.
반도체 패키지(100)의 제조 방법에 있어서, 적층 공정(S3)에서는 하나의 반도체 칩(1)과 다른 반도체 칩(1) 중, 적어도 한쪽의 마이크로 범프(13)에 평활면(13a)이 형성되고, 한쪽의 마이크로 범프(13)는 평활면(13a)에서 다른 한쪽의 마이크로 범프(13)와 접촉한다. 이렇게, 평활면(13a)을 이용하여 서로의 마이크로 범프(13)를 포갬으로써 하나의 반도체 칩(1)과 다른 반도체 칩(1)을 위치 정밀도 좋게 적층시킬 수 있다. 이로써, 3장 이상의 다수의 반도체 칩(1)을 적층하는 경우에도, 서로의 반도체 칩(1) 사이의 위치 정밀도가 좋은 상태로 적층할 수 있다. 이러한 상태로 접합 공정(S4)을 실행함으로써, 반도체 칩(1)과 반도체 칩(1)을 위치 정밀도 좋게 접합할 수 있다.
적층 공정(S3)에서는 모든 반도체 칩(1)에 대하여, 서로의 마이크로 범프(13)가 접합되어 있지 않은 상태로 포개져 있고, 접합 공정(S4)에서는 한번의 가열에 의해, 모든 마이크로 범프(13)를 일괄로 용융시키고, 모든 반도체 칩(1)을 일괄로 접합하여도 좋다. 이로써, 한번 마이크로 범프(13)가 용융하여 접합된 접합부(8)가 반복 가열되는 것을 방지할 수 있다. 따라서, 접합부(8)의 강도가 저하되는 것을 방지할 수 있다.
하나의 반도체 칩(1)의 마이크로 범프(13), 및 다른 반도체 칩(1)의 마이크로 범프(13)는 모두 Sn을 포함하고, 접합 공정(S4)에서는 환원 분위기 내에서 하나의 반도체 칩(1)의 마이크로 범프(13), 및 다른 반도체 칩(1)의 마이크로 범프(13)를 용융시켜도 좋다. 이로써, 서로의 마이크로 범프(13)의 표면에 형성되어 있던 산화막(23)이 환원되어 제거된다. 또한, 서로의 마이크로 범프(13)는 Sn을 포함하고 있기 때문에, 용융에 따라 서로 섞여서 일체화된다. 이에 따라, 액화된 마이크로 범프(13)의 표면 장력의 작용에 의해, 하나의 반도체 칩(1)과 다른 반도체 칩(1) 사이의 위치 어긋남이 수정된다(셀프 얼라인먼트 효과).
평활면 형성 공정(S2)은, 반도체 칩(1)이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프(13)의 융점 이상의 온도로 가열함으로써, 마이크로 범프(13)의 표면의 산화막(23)을 제거하는 가열 공정(S22)을 구비하고, 가열 공정(S22)에서는 마이크로 범프(13) 위에 압력 부여 부재(21)를 올려도 좋다. 가열 공정(S22)에서는, 반도체 칩(1)이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 마이크로 범프(13)의 융점 이상의 온도로 가열함으로써, 마이크로 범프(13)의 표면의 산화막(23)을 제거하고 있다. 이로써, 마이크로 범프(13)의 표면에 형성된 산화막(23)이 환원되어 제거되는 동시에, 상기 마이크로 범프(13)가 용융함으로써 유동성을 가지게 된다. 여기서, 가열 공정(S22)에서는 마이크로 범프(13) 위에 압력 부여 부재(21)가 올려져 있다. 따라서, 마이크로 범프(13)가 용융하여 유동성을 가짐에 따라, 압력 부여 부재(21)의 압력에 의해 마이크로 범프(13)가 찌부러지도록 변형된다. 상기 변형에 의해 마이크로 범프(13) 내에 흐름이 발생하고, 보이드(22)가 마이크로 범프(13) 내를 유동한다. 이로써, 마이크로 범프(13) 내를 유동한 보이드(22)는 상기 마이크로 범프(13) 내로부터 외부로 빠져 제거된다. 또한 용융한 마이크로 범프(13) 중, 압력 부여 부재(21)로 눌린 부분은 상기 압력 부여 부재(21)의 형상에 따라 평활면(13a)으로서 형성된다.
본 발명은 상기한 실시형태에 한정되는 것은 아니다.
예를 들면, 도 8에 도시된 바와 같이, 기판(11) 위에 일정한 두께를 갖는 스페이서(26)를 배치하고, 압력 부여 부재(21)는 스페이서(26)와 접촉할 때까지 밀어 넣어져도 좋다. 이로써, 스페이서(26)로 압력 부여 부재(21)가 멈추기 때문에, 마이크로 범프(13)가 너무 찌부러지는 것을 방지할 수 있다. 예를 들면, 가열 전에, 마이크로 범프(13)의 양측에 스페이서(26)를 배치하고, 마이크로 범프(13)에 압력 부여 부재(21)를 올린다(도 8a 참조). 이 상태로, 환원 분위기에서 가열하여, 산화막을 제거한다(도 8b 참조). 그리고, 마이크로 범프(13)를 용융시키면, 압력 부여 부재(21)가 내려가고, 스페이서(26)의 상면과 접촉한다(도 8c참조). 이로써, 압력 부여 부재(21)는 스페이서(26)로 지지되어 더 이상 내려가지 않는다. 한편, 용융한 마이크로 범프(13) 내에서는 압력 부여 부재(21)의 영향으로 흐름이 발생하고, 보이드(22)가 상승하여 제거된다(도 8d 내지 도 8g 참조).
또한, 상기한 실시형태에서는, 하측의 반도체 칩(1)의 마이크로 범프(13)는 평활면(13a)을 갖고 있고, 상측의 반도체 칩(1)의 마이크로 범프(13)는 평활면(13a)을 갖고 있었다. 따라서, 하측의 마이크로 범프(13)의 평활면(13a) 위에, 상측의 마이크로 범프(13)의 평활면(13a)이 올려져 있었다. 다만, 상측의 마이크로 범프(13)와 하측의 마이크로 범프(13) 중 어느 한쪽에만 평활면(13a)이 형성되고, 다른 쪽에는 평활면(13a)이 형성되어 있지 않아도 좋다.
또한, 반도체 칩(1)의 적층 매수는 특별히 한정되지 않고, 2장이라도 좋다.
또한, 압력 부여 부재(21)를 사용하여 마이크로 범프(13)에서 보이드(22)가 빠지기만 하면 좋다. 즉, 압력 부여 부재(21)의 형상에 따라서는, 마이크로 범프(13)에 평활면(13a)이 형성되어 있지 않아도 좋다.
또한, 반도체 칩(1)의 사용예로서, 반도체 칩(1)을 적층시킨 반도체 패키지(100)가 예시되었다. 다만, 반도체 칩(1)의 접합 대상이 되는 상대 부재는 특별히 한정되지 않는다.
[실시예]
다음에, 본 발명의 실시예에 대하여 설명한다. 다만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
(실시예 1 내지 7)
실시예 1로서, 다음과 같은 마이크로 범프를 갖는 반도체 칩을 제조하였다. 우선, 기판에 대하여, 전해 도금법으로 Cu 도금, Ni 도금, 및 Sn 도금을 행하였다. 이것을 가열로 내에 배치한 후, 가열로 내의 분위기압을 조정하고, 가열로에 공급하는 질소나 포름산 가스의 농도 및 유량을 조정하였다. 이로써 도금막이 용융하여 마이크로 범프가 형성된 반도체 칩의 샘플을 작성하였다. Cu 도금층의 높이는 17㎛, Ni 도금층의 높이는 3㎛, 마이크로 범프의 높이는 15㎛이고, 마이크로 범프의 직경은 35㎛이었다. 이 샘플을 투과 X선으로 관찰한 바 마이크로 범프 내에 보이드가 관찰되었다. 이 샘플과, 압력 부여 부재를 준비하였다. 압력 부여 부재는 SiO2막을 갖는 Si 웨이퍼였다. SiO2면을 범프와 접하도록 하여 Si 웨이퍼를 마이크로 범프 위에 올렸다. 압력 부여 부재 중량은 마이크로 범프의 단면적당, 0.0005㎍/㎛2이었다. 또한, 도 8에 도시된 바와 같은 스페이서는 설치하지 않았다. 압력 부여 부재가 올려진 상태의 반도체 칩을 가열로 내에 배치한 후, 가열로 내를 5Pa 이하까지 진공 처리하였다. 그 후의 가열로 내의 분위기압을 조정하고, 가열로에 공급하는 질소나 포름산 가스의 농도, 및 유량을 조정하였다. 구체적으로는, 승온 속도 45℃/min, 예열 195℃(6분), 최대 260℃(1분)라는 조건으로 가열을 행하였다. 마이크로 범프는 압력 부여 부재에 압력을 부여받아, 평활면이 형성되었다. 이렇게 하여, 실시예 1에 따른 마이크로 범프가 얻어졌다.
마이크로 범프의 단면적당, 0.002㎍/㎛2의 압력 부여 부재를 사용하여 형성한 마이크로 범프를 실시예 2로 하였다. 마이크로 범프의 단면적당, 0.003㎍/㎛2의 압력 부여 부재를 사용하여 형성한 마이크로 범프를 실시예 3으로 하였다. 마이크로 범프의 단면적당, 0.01㎍/㎛2의 압력 부여 부재를 사용하여 형성한 마이크로 범프를 실시예 4로 하였다. 마이크로 범프의 단면적당, 0.03㎍/㎛2의 압력 부여 부재를 사용하여 형성한 마이크로 범프를 실시예 5로 하였다. 마이크로 범프의 단면적당, 0.06㎍/㎛2의 압력 부여 부재를 사용하여 형성한 마이크로 범프를 실시예 6으로 하였다. 실시예 2 내지 6의 다른 조건은 모두 실시예 1과 동일하였다. 또한, 30㎛의 SUS316제 스페이서를 압력 부여 부재와 기판 사이에 삽입하여 형성한 마이크로 범프를 실시예 7로 하였다. 실시예 7에서는 마이크로 범프의 단면적당, 0.03㎍/㎛2의 압력 부여 부재를 사용하였다. 실시예 7의 다른 조건은 모두 실시예 1과 동일하였다.
(비교예 1 내지 7)
대기중에서 가열을 행함으로써 비교예 1 내지 7에 따른 마이크로 범프를 형성하였다. 비교예 1에서는 마이크로 범프의 단면적당, 0.001㎍/㎛2의 압력 부여 부재를 사용하였다. 비교예 2에서는 마이크로 범프의 단면적당, 0.002㎍/㎛2의 압력 부여 부재를 사용하였다. 비교예 3에서는 마이크로 범프의 단면적당, 0.003㎍/㎛2의 압력 부여 부재를 사용하였다. 비교예 4에서는 마이크로 범프의 단면적당, 0.010㎍/㎛2의 압력 부여 부재를 사용하였다. 비교예 5에서는 마이크로 범프의 단면적당, 0.03㎍/㎛2의 압력 부여 부재를 사용하였다. 비교예 6에서는 마이크로 범프의 단면적당, 0.06g/㎛2의 압력 부여 부재를 사용하였다. 비교예 7에서는 마이크로 범프의 단면적당, 0.10㎍/㎛2의 압력 부여 부재를 사용하였다. 비교예 1 내지 7의 다른 조건은 모두 실시예 1과 같았다.
(평가)
각 실시예 및 각 비교예의 마이크로 범프의 높이를 도 10의 「마이크로 범프 높이(㎛)」에 표시하였다. 또한, 각 실시예 및 각 비교예 중, 리플로우 후에 보이드가 감소한 것에 대해서는 도 10의 「보이드」에 「○」를 표시하고, 보이드가 감소하지 않은 것에 대해서는 「×」를 표시하였다. 각 실시예 및 각 비교예 중, 리플로우 후에 압력 부여 부재를 마이크로 범프로부터 떼어내어, 마이크로 범프가 쓰러지지 않은 것에 대해서는, 도 10의 「전극의 쓰러짐」에 「○」를 표시하고, 마이크로 범프가 쓰러진 것에 대해서는 「×」를 표시하였다.
도 10에 나타낸 바와 같이, 실시예 1 내지 6에서는 보이드 감소의 효과가 확인되고, 마이크로 범프의 쓰러짐도 없었다. 다만, 실시예 6에서는 용융한 Sn이 전극 패드로 흘러들어가고 있기 때문에, 「△」로 하였다. 실시예 7에서는 스페이서를 넣음으로써 범프의 높이가 스페이서의 두께와 같아지기 때문에, 과잉으로 밀어 넣어지는 것을 방지하는 효과가 있었다. 따라서, 실시예 7은 실시예 6과 비교하여, 용융한 Sn이 전극 패드까지 흐르는 것을 방지하고 있는 것을 확인할 수 있었다. 한편, 비교예 1 내지 6에서는 보이드 감소의 효과를 얻을 수 없는 것이 확인되었다. 이것은, 마이크로 범프 표면의 형성된 산화막의 영향에 의해 마이크로 범프가 변형되기 어려운 것, 및 표면의 단단한 산화막이 내부의 유동성을 저해하고 있기 때문이라고 추정되었다. 또한, 비교예 7에서는 압력 부여 부재의 무게가 과잉임으로써 마이크로 범프의 쓰러짐이 확인되었다.
1…반도체 칩, 2…적층체, 11…기판, 12…도전부, 13…마이크로 범프, 13a…평활면, 21…압력 부여 부재, 22…보이드, 23…산화막, 26…스페이서.

Claims (4)

  1. 기판과, 상기 기판 위에 형성된 도전부와, 상기 도전부에 형성된 마이크로 범프를 갖는 반도체 칩의 제조 방법으로서,
    상기 반도체 칩이 배치된 공간에 대하여 불활성 분위기 내에서 환원성 가스를 유입시키고, 상기 마이크로 범프의 융점 이상의 온도로 가열하는 가열 공정으로서, 상기 가열 공정에서는 상기 마이크로 범프 위에 압력 부여 부재가 올려져 있는, 상기 가열 공정; 및
    상기 가열 공정 후에, 상기 압력 부여 부재를 상기 마이크로 범프 위로부터 제거하는 공정을 구비하는, 반도체 칩의 제조 방법.
  2. 제 1 항에 있어서,
    상기 환원성 가스로서 카복실산이 적용되는, 반도체 칩의 제조 방법.
  3. 제 1 항에 있어서,
    상기 압력 부여 부재 중량은 상기 마이크로 범프의 단면적당, 0.0005㎍/㎛2 이상, 0.1㎍/㎛2 이하인, 반도체 칩의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기판 위에 일정한 두께를 갖는 스페이서를 배치하고, 상기 압력 부여 부재는 상기 스페이서와 접촉할 때까지 밀어 넣어지는, 반도체 칩의 제조 방법.
KR1020180025158A 2017-03-03 2018-03-02 반도체 칩의 제조 방법 Active KR102181706B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/449,361 2017-03-03
US15/449,361 US10163847B2 (en) 2017-03-03 2017-03-03 Method for producing semiconductor package

Publications (2)

Publication Number Publication Date
KR20180101247A KR20180101247A (ko) 2018-09-12
KR102181706B1 true KR102181706B1 (ko) 2020-11-23

Family

ID=63355805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180025158A Active KR102181706B1 (ko) 2017-03-03 2018-03-02 반도체 칩의 제조 방법

Country Status (4)

Country Link
US (2) US10163847B2 (ko)
KR (1) KR102181706B1 (ko)
CN (1) CN108538824B (ko)
TW (1) TWI672782B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268390B1 (ko) * 2019-12-09 2021-06-23 삼성전기주식회사 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134645A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
US20110076801A1 (en) * 2009-09-29 2011-03-31 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2016164950A (ja) * 2015-03-06 2016-09-08 三菱重工業株式会社 接合方法、および、接合体

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013007A (ja) 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
CN100475005C (zh) 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
SG74729A1 (en) 1998-05-29 2000-08-22 Hitachi Ltd Method of forming bumps
CN1270375C (zh) * 2000-10-17 2006-08-16 3M创新有限公司 集成电路芯片与电路基片的连接方法及其应用
JP2005205418A (ja) 2004-01-20 2005-08-04 Denso Corp 接合構造体の製造方法
JP2005271059A (ja) 2004-03-26 2005-10-06 Toyota Motor Corp 接合構造体および接合構造体の製造方法
JP4373851B2 (ja) * 2004-05-28 2009-11-25 株式会社ディスコ 板状物に形成された電極の加工方法
US7332821B2 (en) 2004-08-20 2008-02-19 International Business Machines Corporation Compressible films surrounding solder connectors
KR20060134603A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 볼 범프를 평탄화한 적층 패키지 제조 방법
US20080164300A1 (en) 2007-01-08 2008-07-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder balls having roughened surfaces, method of making electrical assembly including said circuitized substrate, and method of making multiple circuitized substrate assembly
JP5154271B2 (ja) * 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法
JP5031677B2 (ja) 2008-06-18 2012-09-19 シャープ株式会社 接合構造体の製造方法
WO2010061428A1 (ja) 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP5378078B2 (ja) 2009-06-19 2013-12-25 株式会社東芝 半導体装置の製造方法
US11134598B2 (en) * 2009-07-20 2021-09-28 Set North America, Llc 3D packaging with low-force thermocompression bonding of oxidizable materials
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
TWI453845B (zh) 2011-01-05 2014-09-21 Toshiba Kk 半導體裝置之製造方法
JP2013083619A (ja) 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
JP5870261B2 (ja) * 2011-10-03 2016-02-24 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US10014248B2 (en) 2014-06-27 2018-07-03 Sony Corporation Semiconductor device with less positional deviation between aperture and solder
JP2016144812A (ja) * 2015-02-06 2016-08-12 富士通株式会社 フラックス及び電子装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134645A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
US20110076801A1 (en) * 2009-09-29 2011-03-31 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2016164950A (ja) * 2015-03-06 2016-09-08 三菱重工業株式会社 接合方法、および、接合体

Also Published As

Publication number Publication date
CN108538824B (zh) 2021-08-17
US10163847B2 (en) 2018-12-25
TWI672782B (zh) 2019-09-21
US10354973B2 (en) 2019-07-16
CN108538824A (zh) 2018-09-14
US20180254255A1 (en) 2018-09-06
US20190013293A1 (en) 2019-01-10
KR20180101247A (ko) 2018-09-12
TW201836103A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
KR102121176B1 (ko) 반도체 패키지의 제조 방법
US8530360B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
JP5378078B2 (ja) 半導体装置の製造方法
US7087458B2 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
US8409919B2 (en) Method for manufacturing semiconductor device
CN103959451B (zh) 半导体装置制造方法以及半导体装置
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP5425589B2 (ja) 電子デバイスの製造方法
CN104637826B (zh) 半导体装置的制造方法
KR102110754B1 (ko) 반도체 칩의 제조 방법
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
KR102181706B1 (ko) 반도체 칩의 제조 방법
JP2007059638A (ja) 半導体装置およびその製造方法
KR101192925B1 (ko) 반도체 장치의 제조 방법
KR101214683B1 (ko) 반도체 장치의 제조 방법
TW202245559A (zh) 複合配線基板、半導體裝置及複合配線基板的製造方法
JP2005259925A (ja) 実装方法
US20160035686A1 (en) Chip attachment system

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180302

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190813

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200213

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200902

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201117

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20231019

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241017

Start annual number: 5

End annual number: 5