[go: up one dir, main page]

KR102010909B1 - 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법 - Google Patents

패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR102010909B1
KR102010909B1 KR1020120095594A KR20120095594A KR102010909B1 KR 102010909 B1 KR102010909 B1 KR 102010909B1 KR 1020120095594 A KR1020120095594 A KR 1020120095594A KR 20120095594 A KR20120095594 A KR 20120095594A KR 102010909 B1 KR102010909 B1 KR 102010909B1
Authority
KR
South Korea
Prior art keywords
core
pad
metal pad
film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120095594A
Other languages
English (en)
Other versions
KR20140028702A (ko
Inventor
노영훈
김승환
박정호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120095594A priority Critical patent/KR102010909B1/ko
Priority to CN201310388903.7A priority patent/CN103681566B/zh
Priority to US14/014,810 priority patent/US9418914B2/en
Publication of KR20140028702A publication Critical patent/KR20140028702A/ko
Priority to US15/210,108 priority patent/US20160322296A1/en
Application granted granted Critical
Publication of KR102010909B1 publication Critical patent/KR102010909B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법에 관한 것으로, 반도체 칩이 실장되는 제1 면과 그 반대면인 제2 면을 갖는 코어, 및 상기 코어의 상기 제2 면 상에 배치된 알루미늄 패드를 포함하고, 상기 알루미늄 패드의 표면은 염수에 대한 내부식성 처리된 패키지 기판을 포함한다. 상기 코어의 상기 제2 면 상에 상기 금속 패드와 전기적으로 연결되는 반도체 칩을 실장하고, 상기 코어의 상기 제1 면 상에 상기 반도체 칩을 몰딩하는 몰딩막을 형성하여 반도체 패키지를 제조할 수 있다.

Description

패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법{PACKAGE SUBSTRATES, SEMICONDUCTOR PACKAGES HAVING THE PACKAGE SUBSTRATES, AND METHODS FOR FABRICATING THE SEMICONDUCTOR PACKAGES}
본 발명은 반도체에 관한 것으로, 보다 구체적으로는 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법에 관한 것이다.
반도체 패키지의 고밀도화 및 소형화 추세에 따라 반도체 칩을 인쇄회로기판 상에 직접 실장하는 칩-온-보드(COB) 타입의 패키지가 개발되었다. 이러한 COB 타입의 패키지는 스마트 카드 제품에 활용되어 주기판(Mother board)에 솔더링되지 않고 카드 리더기에 삽입되어 접촉되는 방식으로 반도체 칩의 정보를 읽거나 정보를 기록하는 것이 일반적이다.
이러한 COB 패키지는 회로 및 전극을 구리 포일(Cu foil)로 형성하고, 구리 포일의 산화방지와 와이어 본딩을 위해 구리 포일을 Au, Ni/Pd, Ni/Au 도금하는 것이 종래이다. 이에 따라 COB 패키지를 제조하기 위해선 도금 공정이 필요하며 도금 재료의 소모가 필요하므로 제조 원가가 높아질 수 있다.
본 발명은 종래 기술에서의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 공정 단순화를 이룩할 수 있는 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 전기적 특성을 확보하면서 보다 단순한 구조를 구현할 수 있는 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법은 패키지 기판의 금속 패드를 알루미늄을 포함하므로써 금 와이어와의 본딩을 위한 도금막을 형성할 필요가 없는 것을 특징으로 한다. 본 발명은 금속 패드의 표면을 염수에 대한 내부식성 처리하는 것을 다른 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 패키지는: 제1 면과 그 반대면인 제2 면을 가지며, 관통홀을 갖는 코어; 상기 관통홀을 통해 일부 노출된 상기 제1 면 상의 금속 패드; 및 상기 제2 면 상에 실장된 반도체 칩을 포함하고, 상기 금속 패드의 표면은 염수에 대한 내부식성 처리될 수 있다.
본 실시예의 반도체 패키지에 있어서, 상기 반도체 칩을 상기 금속 패드에 전기적으로 연결하는 본딩 와이어를 더 포함하고, 상기 본딩 와이어는 상기 관통홀을 통과하여 상기 금속 패드에 접속할 수 있다.
본 실시예의 반도체 패키지에 있어서, 상기 반도체 칩을 상기 금속 패드에 전기적으로 연결하는 상기 관통홀에 채워진 관통비아; 및 상기 관통비아와 전기적으로 연결된 상기 제2 면 상의 칩 패드를 더 포함하고, 상기 반도체 칩은 솔더범프의 매개하에 상기 칩 패드와 접속되어 상기 금속 패드와 전기적으로 연결될 수 있다.
본 실시예의 반도체 패키지에 있어서, 상기 금속 패드는 알루미늄, 스테인레스, 또는 황동을 포함할 수 있다.
본 실시예의 반도체 패키지에 있어서, 상기 금속 패드의 상기 표면은 크롬(Cr), 지르코늄(Zr), 또는 이들의 조합으로 화학처리될 수 있다.
본 실시예의 반도체 패키지에 있어서, 상기 코어는 글래스 에폭시 혹은 프리프레그를 포함할 수 있다.
본 실시예의 반도체 패키지에 있어서, 상기 코어의 제2 면과 상기 금속 패드 사이에 접착막을 더 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 패키지의 제조방법은: 제1 면과 제2 면을 갖는 코어를 제공하고; 상기 코어를 관통하는 관통홀을 형성하고; 상기 코어의 상기 제1 면 상에 금속 패드를 형성하고; 상기 금속 패드의 표면을 염수에 대한 내부식성 처리하고; 상기 코어의 상기 제2 면 상에 상기 금속 패드와 전기적으로 연결되는 반도체 칩을 실장하고; 그리고 상기 코어의 상기 제1 면 상에 상기 반도체 칩을 몰딩하는 몰딩막을 형성하는 것을 포함할 수 있다.
본 실시예의 제조방법에 있어서, 상기 금속 패드를 형성하는 것은: 상기 코어의 상기 제1 면 상에 금속 포일을 부착하고; 그리고 상기 금속 포일을 패터닝하여 상기 관통홀을 통해 하면은 일부 노출되고 상면은 전부 노출되는 상기 금속 패드를 형성하는 것을 포함하고, 상기 금속 포일은 알루미늄, 스테인레스 혹은 황동을 포함할 수 있다.
본 실시예의 제조방법에 있어서, 상기 금속 포일을 부착하기 이전에 상기 코어의 상기 제1 면 상에 접착막을 형성하는 것을 더 포함할 수 있다.
본 실시예의 제조방법에 있어서, 상기 관통홀을 통과하여 상기 반도체 칩을 상기 금속 패드에 전기적으로 연결하는 본딩 와이어를 형성하는 것을 더 포함할 수 있다.
본 실시예의 제조방법에 있어서, 상기 관통홀을 전도체로 채워 상기 코어를 관통하는 관통비아를 형성하고; 그리고 상기 코어의 상기 제1 면 상에 상기 관통비아와 전기적으로 연결되는 칩 패드를 형성하는 것을 더 포함하고, 상기 반도체 칩은 솔더범프의 매개하에 상기 칩 패드와 접속되어 상기 금속 패드와 전기적으로 연결될 수 있다.
본 실시예의 제조방법에 있어서, 상기 내부식성 처리는 상기 금속 패드의 상기 표면을 크롬(Cr), 지르코늄(Zr), 또는 이들의 조합으로 화학처리하는 것을 포함할 수 있다.
본 실시예의 제조방법에 있어서, 상기 코어는 일 방향으로 연장된 릴 형태이고, 상기 금속 패턴이 형성된 릴 형태의 상기 코어를 스플릿팅하여 낱개의 패키지로 분리하는 것을 더 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 패키지 기판은: 반도체 칩이 실장되는 제1 면과 그 반대면인 제2 면을 갖는 코어; 및 상기 코어의 상기 제2 면 상에 배치된 알루미늄 패드를 포함하고; 상기 알루미늄 패드의 표면은 염수에 대한 내부식성 처리될 수 있다.
본 실시예의 패키지 기판에 있어서, 상기 알루미늄 패드의 상기 표면은 크롬(Cr), 지르코늄(Zr), 또는 이들의 조합으로 화학처리될 수 있다.
본 실시예의 패키지 기판에 있어서, 상기 코어는 상기 코어를 관통하여 상기 금속 패드를 노출시키는 관통홀을 포함할 수 있다.
본 실시예의 패키지 기판에 있어서, 상기 관통홀을 통해 노출된 상기 알루미늄 패드의 노출면은 크롬(Cr), 지르코늄(Zr), 또는 이들의 조합으로 화학처리될 수 있다.
상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 반도체 패키지는: 관통홀을 갖는 코어, 상기 코어의 하면을 덮는 알루미늄 패드, 그리고 상기 알루미늄 패드의 표면을 덮는 부식방지막을 포함하는 패키지 기판; 상기 코어의 상면 상에 배치되고, 상기 관통홀을 통과하여 상기 알루미늄 패드와 연결되는 본딩 와이어를 포함하는 반도체 칩; 및 상기 반도체 칩을 몰딩하는 몰딩막을 포함하고, 상기 부식방지막은 염수에 대한 내부식성을 가질 수 있다.
본 다른 실시예의 반도체 패키지에 있어서, 상기 부식방지막은 크롬(Cr)과 지르코늄(Zr) 중에서 적어도 어느 하나를 포함할 수 있다.
본 발명에 의하면, 패키지 기판의 패드 및 전극을 알루미늄 포일, 스테인레스, 황동으로 대체하므로써 종래와 같은 도금 공정을 스킵할 수 있어 제조 원가를 낮출 수 있는 효과가 있다. 본 실시예의 패키지 기판은 알루미늄 패드를 포함하므로써 패드를 도금할 필요없이 용이한 와이어 본딩을 구현할 수 있고 표면 변색과 같은 결함을 방지할 수 있다. 아울러, 패키지 기판의 패드를 크롬(Cr)이나 지르코늄(Zr) 등으로 화학처리하므로써 염수에 대한 내부식성을 획득할 수 있어 패키지 사용에 따른 부식을 방지하고 내구성을 향상시킬 수 있는 효과가 있다.
도 1a 내지 5a는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 도시한 단면도들.
도 1b 내지 5b는 도 1a 내지 5a의 평면도들.
도 4c는 도 4b의 변형예를 도시한 평면도.
도 6 및 7은 도 5a의 변형예들을 도시한 단면도들.
도 8은 본 발명의 실시예들에 따른 반도체 패키지들 중 어느 하나를 포함하는 스마트 카드를 도시한 사시도.
이하, 본 발명에 따른 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
<반도체 패키지의 제조방법예>
도 1a 내지 5a는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 도시한 단면도들이다. 도 1b 내지 5b는 도 1a 내지 5a의 평면도들이다. 도 4c의 도 4b의 변형예를 도시한 평면도이다.
도 1a 및 1b를 참조하면, 코어(100)가 제공될 수 있다. 코어(100)는 제1 면(100a)과 그 반대면인 제2 면(100b)을 갖는 중합체, 가령 글래스 에폭시를 포함할 수 있다. 코어(100)의 제1 면(100a) 상에 접착막(102)을 더 형성할 수 있다. 코어(100)는 하나의 반도체 패키지의 크기에 상당하는 크기를 갖는 사각형 형태를 가질 수 있다. 다른 예로 코어(100)는 도 4c에 도시된 것처럼 복수개의 반도체 패키지들이 형성될 수 있는 릴 형태를 가질 수 있다.
도 2a 및 2b를 참조하면, 코어(100)를 수직 관통하는 복수개의 관통홀들(104)을 형성할 수 있다. 관통홀들(104)은 대체로 원형을 가질 수 있고 열을 지어 배치될 수 있다. 접착막(102)이 더 포함된 경우 접착막(102)도 관통될 수 있다.
도 3a 및 3b를 참조하면, 코어(100)의 제1 면(100a) 상에 알루미늄막(121)을 부착할 수 있다. 일례로 알루미늄막(121)은 코어(100)에 비해 얇은 두께를 갖는 알루미늄 포일(Aluminum foil)을 접착막(102) 상에 부착하여 형성할 수 있다. 알루미늄막(121)의 두께는 코어(100)의 두께의 약 1/3 ~ 2/3일 수 있다. 예컨대, 코어(100)의 두께는 대략 100~120㎛(예: 110㎛)이고, 알루미늄막(121)의 두께는 약 40~80㎛(예: 70㎛)일 수 있다. 접착막(102)의 두께는 대략 10-15㎛일 수 있다. 관통홀들(104)은 일단은 알루미늄막(121)에 의해 폐쇄되고 반대측 일단은 개방될 수 있다.
도 4a 및 4b를 참조하면, 알루미늄막(121)을 패터닝하여 알루미늄 패드(120)를 형성할 수 있다. 알루미늄 패드(120)는 복수개의 패드들(122,124,126)을 포함할 수 있다. 가령 알루미늄 패드(120)는 코어(100)의 센터에 배치되어 코어(100)의 어느 한 모서리로 연장된 "L"자 형태의 접지 신호용 제2 패드(122), 코어(100)의 양측 에지의 센터에 배치되는 하나 혹은 그 이상의 데이터 신호용 제2 패드들(124), 그리고 코어(100)의 모서리들에 배치된 파워 및/또는 더미용 제3 패드들(126)을 포함할 수 있다. 상기 패드들(122,124,126)의 종류 및 배치는 단지 일례이지 본 발명을 이에 한정하려는 의도는 전혀 아니다. 알루미늄 패드(120)는 코어(100)의 제1 면(100a)과 인접하는 하면이 관통홀들(104)을 통해 일부 노출되고 상면과 측면이 완전히 노출될 수 있다.
알루미늄 패드(120)는 금 와이어(144: Au wire)와의 본딩이 용이해질 수 있다. 만일, 패드를 알루미늄(Al)이 아닌 금속, 가령 구리(Cu)로 형성한 경우 금 와이어와의 본딩을 위해 구리(Cu) 표면을 덮는 도금막(예: Ni/Au, Ni/Pd)을 형성하는 것이 필요할 수 있다. 그렇지만 본 실시예에 의하면 알루미늄 패드(120)를 덮는 도금막을 형성하는 도금 공정을 스킵할 수 있다. 아울러, 알루미늄 패드(120)는 그 표면에 안정적인 산화막(예: Al2O3)이 자연적으로 형성되므로 표면 변색 등과 같은 결함이 발생할 여지가 없어질 수 있다.
본 실시예에 따르면, 알루미늄 패드(120)에 표면처리막(130)을 형성하는 것을 더 포함할 수 있다. 일례로 크롬(Cr), 지르코늄(Zr), 혹은 이들의 조합을 포함하는 용액에 코어(100)를 담그거나, 전기 혹은 무전해 도금 등으로 알루미늄 패드(120)의 표면을 화학처리할 수 있다. 표면처리막(130)은 알루미늄 패드(120)의 상면 및 측면 그리고 관통홀들(104)을 통해 일부 노출된 하면에 형성될 수 있다. 표면처리막(130)은 알루미늄 패드(120)의 표면에 표면처리 물질의 농도가 높은 영역 형태로 형성될 수 있다. 이와 다르게, 표면처리막(130)은 알루미늄 패드(120)의 표면을 덮는 박막 형태로 형성될 수 있다. 표면처리에 의해 알루미늄 패드(120)는 가령 염수 내지 NaCl에 대한 내부식성을 가질 수 있다.
다른 예로, 도 3a에 도시된 바와 같이 알루미늄막(121)을 형성한 이후에 크롬(Cr), 지르코늄(Zr), 혹은 이들의 조합으로 화학처리하고, 화학처리된 알루미늄막(121)을 패터닝하여 알루미늄 패드(120)를 형성할 수 있다.
상기 일련의 과정을 통해 글래스 에폭시 코어(100) 상에 알루미늄 패드(120)가 배치된 패키지 기판(1)이 형성될 수 있다. 도 4c에 도시된 것처럼 코어(100)가 릴 형태를 갖는 경우 코어(100)를 슬릿팅(slitting)하여 복수개의 패키지 기판들(1)로 분리할 수 있다. 다른 예로서, 패키지 기판(1)은 알루미늄 패드(120) 대신에 스테인레스강(staninless steel) 또는 황동(brass)을 포함하는 패드(120)를 포함할 수 있다.
도 5a 및 5b를 참조하면, 패키지 기판(1) 상에 반도체 칩(140)을 실장하고 몰딩할 수 있다. 일례로, 코어(100)의 제2 면(100b) 상에 반도체 칩(140)을 마운팅하고 금 와이어들(144)을 이용하여 반도체 칩(140)을 패키지 기판(1)에 전기적으로 연결할 수 있다. 금 와이어들(144)은 관통홀들(104)을 통과하여 알루미늄 패드(120)와 접속될 수 있다. 그리고 코어(100)의 제2 면(100b) 상에 반도체 칩(140)을 몰딩하는 몰딩막(146)을 형성하여 보드-온-칩(BOC) 타입의 제1 반도체 패키지(11)를 제조할 수 있다.
<반도체 패키지의 변형예들>
도 6 및 7은 도 5a의 변형예들을 도시한 단면도들이다.
도 6을 참조하면, 제2 반도체 패키지(12)는 프리프레그(Prepreg)로 구성된 코어(100)의 제1 면(100a) 상에는 알루미늄 패드(120)가 배치되고 코어(100)의 제2 면(100b) 상에 마운팅된 반도체 칩(140)이 패키지 기판(1)과 와이어 본딩된 보드-온-칩(BOC) 타입의 패키지 일 수 있다. 본 실시예에 따르면 코어(100)는 프리프레그(Prepreg)를 포함할 수 있다. 프리프레그는 글래스 에폭시의 C 상태(완전 경화 상태)와 다르게 B 상태(반경화 상태)로서 접착 특성을 가질 수 있다. 따라서, 제2 반도체 패키지(12)는 코어(100)와 알루미늄 패드(120) 사이에 접착막(102)을 가지지 않을 수 있다.
도 7을 참조하면, 제3 반도체 패키지(130)는 패키지 기판(1) 상에 반도체 칩(140)이 플립칩 본딩된 플립칩 타입의 패키지일 수 있다. 반도체 칩(140)은 페이스 다운되어 코어(100)의 제2 면(100b) 상에 실장되고 솔더범프(145)를 매개로 패키지 기판(1)과 전기적으로 연결될 수 있다. 패키지 기판(1)은 알루미늄 패드(120)와 전기적으로 연결된 코어(100)를 관통하는 관통비아(152)와, 관통비아(152)와 전기적으로 연결되어 솔더범프(145)와 접속되는 칩 패드(145)를 포함할 수 있다. 칩 패드(145)는 재배선될 수 있다. 알루미늄 패드(120)는 크롬(Cr), 지르코늄(Zr), 혹은 이들의 조합으로 화학처리되어 염수 내지 NaCl에 대한 내부식성을 가질 수 있다. 코어(100)가 글래스 에폭시를 포함하는 경우 접착막(102)이 코어(100)와 알루미늄 패드(120) 사이에 개재될 수 있다. 다른 예로, 코어(100)가 프리프레그를 포함하는 경우 접착막(102)이 코어(100)와 알루미늄 패드(120) 사이에 개지되지 않을 수 있다.
<응용예>
도 8은 본 발명의 실시예들에 따른 반도체 패키지들 중 어느 하나를 포함하는 스마트 카드를 도시한 사시도이다.
도 8을 참조하면, 스마트 카드(500)는 반도체 패키지(10)와, 그 반도체 패키지(10)가 삽입되는 캐비티(512)를 갖는 카드 본체(510)를 포함할 수 있다. 반도체 패키지(10)는 본 명세서에 개시된 제1 내지 제3 반도체 패키지들(11,12,13) 중 어느 하나일 수 있다. 반도체 패키지(10)는 알루미늄 패드(120)가 노출되도록 캐비티(512)에 삽입될 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 관통홀을 갖는 코어;
    상기 코어 상에 실장된 반도체 칩;
    상기 코어의 하부면에 인접하며 상기 관통홀에 노출되는 상부면을 가지는 금속 패드;
    상기 관통홀에 노출되는 상기 금속 패드의 상부면을 덮는 제 1 표면 처리막; 및
    상기 금속 패드의 하부면을 덮으며 외부로 노출된 제 2 표면 처리막을 포함하고,
    상기 제 1 표면 처리막과 상기 제 2 표면 처리막은 염수에 대한 내부식성을 가지는 반도체 패키지.
  2. 제1항에 있어서,
    상기 반도체 칩을 상기 금속 패드에 전기적으로 연결하는 본딩 와이어를 더 포함하고,
    상기 본딩 와이어는 상기 관통홀을 통과하여 제 1 표면 처리막과 접하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 반도체 칩을 상기 금속 패드에 전기적으로 연결하는 상기 관통홀에 채워진 관통비아; 및 상기 관통비아와 전기적으로 연결된 상기 코어 상의 칩 패드를 더 포함하고,
    상기 반도체 칩은 솔더범프의 매개하에 상기 칩 패드와 접속되어 상기 금속 패드와 전기적으로 연결되고,
    상기 제 1 표면 처리막은 상기 관통 비아와 상기 금속 패드 사이에 개재되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 금속 패드는 알루미늄, 스테인레스, 또는 황동을 포함하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 제 1 표면 처리막과 상기 제 2 표면 처리막은, 지르코늄(Zr)을 포함하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 반도체 칩과 상기 코어를 덮으며 상기 관통홀을 채우는 몰딩막을 더 포함하되,
    상기 제 1 표면 처리막은 상기 몰딩막과 상기 금속 패드 사이에 개재되는 반도체 패키지.
  7. 제1항에 있어서,
    상기 코어와 상기 금속 패드 사이에 개재되는 접착막을 더 포함하되,
    상기 제 2 표면 처리막은 연장되어 상기 금속 패드의 측면을 덮으며 상기 접착막과 접하는 반도체 패키지.
  8. 제1 면과 제2 면을 갖는 코어를 제공하고;
    상기 코어를 관통하는 관통홀을 형성하고;
    상기 코어의 상기 제1 면 상에 금속 패드를 형성하고;
    상기 금속 패드의 표면을 염수에 대한 내부식성 처리하고;
    상기 코어의 상기 제2 면 상에 상기 금속 패드와 전기적으로 연결되는 반도체 칩을 실장하고; 그리고
    상기 코어의 상기 제1 면 상에 상기 반도체 칩을 몰딩하는 몰딩막을 형성하는 것을;
    포함하되,
    상기 금속 패드의 표면을 염수에 대한 내부식성 처리하는 것은:
    상기 관통홀에 노출되는 상기 금속 패드의 제1표면을 덮는 제 1 표면처리막을 형성하고; 그리고
    상기 금속 패드의 제1표면과 대향되는 제2표면을 덮는 제 2 표면처리막을 형성하는 반도체 패키지의 제조방법.
  9. 제8항에 있어서,
    상기 금속 패드를 형성하는 것은:
    상기 코어의 상기 제1 면 상에 금속 포일을 부착하고; 그리고
    상기 금속 포일을 패터닝하여 상기 관통홀을 통해 하면은 일부 노출되고 상면은 전부 노출되는 상기 금속 패드를 형성하는 것을 포함하고,
    상기 금속 포일은 알루미늄, 스테인레스 혹은 황동을 포함하는 반도체 패키지의 제조방법.
  10. 제9항에 있어서,
    상기 금속 포일을 부착하기 이전에,
    상기 코어의 상기 제1 면 상에 접착막을 형성하는 것을 더 포함하는 반도체 패키지의 제조방법.
  11. 제8항에 있어서,
    상기 관통홀을 통과하여 상기 반도체 칩을 상기 금속 패드에 전기적으로 연결하는 본딩 와이어를 형성하는 것을 더 포함하되,
    상기 몰딩막을 형성하는 것은 상기 관통홀을 상기 몰딩막으로 채우는 것을 포함하는 반도체 패키지의 제조방법.
  12. 제8항에 있어서,
    상기 관통홀을 전도체로 채워 상기 코어를 관통하는 관통비아를 형성하고; 그리고
    상기 코어의 상기 제1 면 상에 상기 관통비아와 전기적으로 연결되는 칩 패드를 형성하는 것을 더 포함하고,
    상기 반도체 칩은 솔더범프의 매개하에 상기 칩 패드와 접속되어 상기 금속 패드와 전기적으로 연결되며,
    상기 관통비아는 상기 제 1 표면처리막과 접하도록 형성되는 반도체 패키지의 제조방법.
  13. 제8항에 있어서,
    상기 내부식성 처리는:
    상기 금속 패드의 상기 표면을 크롬(Cr), 지르코늄(Zr), 또는 이들의 조합으로 화학처리하는 것을 포함하는 반도체 패키지의 제조방법.
  14. 제8항에 있어서,
    상기 코어는 일 방향으로 연장된 릴 형태이고,
    상기 금속 패드가 형성된 릴 형태의 상기 코어를 스플릿팅하여 낱개의 패키지로 분리하는 것을 더 포함하는 반도체 패키지의 제조방법.
  15. 반도체 칩이 실장되는 제1 면과 그 반대면인 제2 면을 갖는 코어;
    상기 코어의 상기 제2 면 상에 배치된 알루미늄 패드; 및
    상기 알루미늄 패드를 덮는 표면처리막을 포함하되,
    상기 표면처리막은 염수에 대한 내부식성을 가지고,
    상기 표면처리막은 지르코늄을 포함하는 패키지 기판.
  16. 삭제
  17. 제15항에 있어서,
    상기 코어는 상기 코어를 관통하여 상기 알루미늄 패드를 노출시키는 관통홀을 포함하는 패키지 기판.
  18. 제17항에 있어서,
    상기 알루미늄 패드는 상기 관통홀에 의해 노출되는 제 1 표면과 상기 제 1 표면과 이격되는 제 2 표면을 가지며,
    상기 표면처리막은 상기 알루미늄 패드의 상기 제 1 표면을 덮는 제 1 표면처리막과, 상기 알루미늄 패드의 상기 제 2 표면을 덮는 제 2 표면처리막을 포함하는 패키지 기판.
  19. 관통홀을 갖는 코어, 상기 코어의 하면을 덮는 알루미늄 패드, 그리고 상기 알루미늄 패드의 표면을 덮는 부식방지막을 포함하는 패키지 기판;
    상기 코어의 상면 상에 배치되고, 상기 관통홀을 통과하여 상기 알루미늄 패드와 연결되는 본딩 와이어를 포함하는 반도체 칩; 및
    상기 반도체 칩을 몰딩하는 몰딩막을 포함하고,
    상기 부식방지막은 염수에 대한 내부식성을 갖고,
    상기 부식방지막은 상기 알루미늄 패드와 상기 몰딩막 사이에 개재되는 반도체 패키지.
  20. 제19항에 있어서,
    상기 부식방지막은 크롬(Cr)과 지르코늄(Zr) 중에서 적어도 어느 하나를 포함하는 반도체 패키지.
KR1020120095594A 2012-08-30 2012-08-30 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법 Active KR102010909B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120095594A KR102010909B1 (ko) 2012-08-30 2012-08-30 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법
CN201310388903.7A CN103681566B (zh) 2012-08-30 2013-08-30 封装件、基板和存储卡
US14/014,810 US9418914B2 (en) 2012-08-30 2013-08-30 Package substrates, semiconductor packages having the package substrates
US15/210,108 US20160322296A1 (en) 2012-08-30 2016-07-14 Package substrates, semiconductor packages having the package substrates, and methods for fabricating the semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095594A KR102010909B1 (ko) 2012-08-30 2012-08-30 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20140028702A KR20140028702A (ko) 2014-03-10
KR102010909B1 true KR102010909B1 (ko) 2019-08-14

Family

ID=50187297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095594A Active KR102010909B1 (ko) 2012-08-30 2012-08-30 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법

Country Status (3)

Country Link
US (2) US9418914B2 (ko)
KR (1) KR102010909B1 (ko)
CN (1) CN103681566B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
DE102014107299B4 (de) * 2014-05-23 2019-03-28 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
KR102332674B1 (ko) * 2014-10-28 2021-11-30 삼성전자 주식회사 콘텐츠 변경 알림 방법 및 장치
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
WO2016107298A1 (zh) * 2014-12-30 2016-07-07 上海仪电智能电子有限公司 一种微型模塑封装手机智能卡以及封装方法
KR102067595B1 (ko) * 2015-07-23 2020-01-17 피니사 코포레이숀 부품 얼라인먼트
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
KR102521893B1 (ko) * 2016-09-23 2023-04-14 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
DE19632113C1 (de) * 1996-08-08 1998-02-19 Siemens Ag Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte
KR19990000701A (ko) 1997-06-10 1999-01-15 윤종용 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
DE60037069T2 (de) 1999-05-28 2008-09-11 Denki Kagaku Kogyo K.K. Schaltung mit Substrat
ATE474285T1 (de) * 2000-05-05 2010-07-15 Infineon Technologies Ag Chipkarte
KR20010110570A (ko) 2000-06-07 2001-12-13 황정숙 용융금속 브리지 접속 방법을 이용한 저가 전자 패키징 방법
JP2002043507A (ja) 2000-07-31 2002-02-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
TW563233B (en) * 2002-09-11 2003-11-21 Advanced Semiconductor Eng Process and structure for semiconductor package
JP4362597B2 (ja) 2003-05-30 2009-11-11 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
JP2005056269A (ja) 2003-08-06 2005-03-03 Konica Minolta Photo Imaging Inc Ｉｃモジュール、ｉｃモジュールの製造方法、ｉｃカード及びｉｃカードの製造方法
US7470466B2 (en) * 2005-12-23 2008-12-30 Boston Scientific Scimed, Inc. Nanoparticle structures and composite materials comprising a silicon-containing compound having a chemical linker that forms a non-covalent bond with a polymer
KR100858057B1 (ko) 2006-08-08 2008-09-10 대덕전자 주식회사 인쇄 회로 기판에 있어 인입선 없이 니켈-금 도금을 전기도금하는 방법 및 이를 적용한 패드를 구비한 인쇄 회로기판
US7904627B2 (en) 2007-10-23 2011-03-08 Psion Teklogix Inc. Passive client-host detection for connected peripherals
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
KR101041130B1 (ko) 2008-10-31 2011-06-13 주식회사 심텍 니켈 도금을 이용한 인쇄회로기판 제조방법
KR101580925B1 (ko) * 2009-04-28 2015-12-30 삼성전자주식회사 칩온 보드 타입의 패키지
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101092945B1 (ko) * 2009-12-18 2011-12-12 삼성전기주식회사 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
US8570497B2 (en) * 2010-02-08 2013-10-29 Phillips 66 Company Oil in water analyzer
US8766100B2 (en) * 2011-03-02 2014-07-01 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
JP5594198B2 (ja) * 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP6196815B2 (ja) * 2013-06-05 2017-09-13 新光電気工業株式会社 冷却装置及び半導体装置

Also Published As

Publication number Publication date
CN103681566A (zh) 2014-03-26
KR20140028702A (ko) 2014-03-10
US9418914B2 (en) 2016-08-16
US20160322296A1 (en) 2016-11-03
US20140063723A1 (en) 2014-03-06
CN103681566B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
KR102010909B1 (ko) 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법
US8716861B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
KR101113891B1 (ko) 리드 프레임 및 리드 프레임 제조 방법
KR102497595B1 (ko) 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
US20120097430A1 (en) Packaging substrate and method of fabricating the same
JP5930843B2 (ja) リードフレーム及びその製造方法
US9209159B2 (en) Hidden plating traces
CN102456649A (zh) 封装基板及其制法
US7806731B2 (en) Rounded contact fingers on substrate/PCB for crack prevention
JP5894206B2 (ja) パッケージキャリア
KR20090089017A (ko) 코인볼을 이용한 반도체 패키지
KR101038316B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
TWI741325B (zh) 印刷電路板
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
KR101097292B1 (ko) 패키지 기판 및 그 제조 방법
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
KR20090098071A (ko) 적층 반도체 패키지
JP2007012716A (ja) 半導体装置
KR101262587B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
CN201708149U (zh) 集成电路芯片卡
JP5399356B2 (ja) 半導体装置
KR20130070472A (ko) 인쇄회로기판 및 이의 제조 방법
KR20120039233A (ko) Ｕｓｂ 메모리 코어 및 이를 포함하는 ｕｓｂ 메모리 어셈블리, 이의 제조 방법
JP2006040983A (ja) 半導体装置の製造方法
JP2006324270A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120830

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170726

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120830

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181108

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190508

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190808

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190809

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220727

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240729

Start annual number: 6

End annual number: 6