KR102521893B1 - 패키지 기판 및 이를 포함하는 반도체 패키지 - Google Patents
패키지 기판 및 이를 포함하는 반도체 패키지 Download PDFInfo
- Publication number
- KR102521893B1 KR102521893B1 KR1020160122022A KR20160122022A KR102521893B1 KR 102521893 B1 KR102521893 B1 KR 102521893B1 KR 1020160122022 A KR1020160122022 A KR 1020160122022A KR 20160122022 A KR20160122022 A KR 20160122022A KR 102521893 B1 KR102521893 B1 KR 102521893B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating plate
- capillary channel
- molding member
- capillary
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 238000000465 moulding Methods 0.000 claims abstract description 73
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 4
- 230000004308 accommodation Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 239000012778 molding material Substances 0.000 description 15
- 239000007788 liquid Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
- H01L2224/48248—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
본 발명의 다른 견지에 따른 패키지 기판은 도전판, 절연판, 및 복수의 캐필러리 채널들을 포함할 수 있다. 상기 절연판은 상기 도전판 상에 배치될 수 있다. 상기 절연판은 반도체 칩이 실장되는 실장 영역, 및 상기 실장 영역을 둘러싸는 주변 영역을 가질 수 있다. 상기 복수의 캐필러리 채널들은 상기 절연판의 주변 영역에 형성되어, 상기 반도체 칩을 덮는 몰딩 부재의 두께를 줄이기 위해 상기 몰딩 부재의 확산 흐름을 유도할 수 있다.
도 2는 도 1에 도시된 반도체 패키지의 패키지 기판을 나타낸 평면도이다.
도 3 및 도 4는 도 1에 도시된 반도체 패키지의 몰딩 부재를 형성하는 공정을 순차적으로 나타낸 단면도들이다.
도 5는 본 발명의 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
120 ; 절연판 130 ; 캐필러리 채널
200 ; 반도체 칩 300 ; 도전성 와이어
400 ; 몰딩 부재 500 ; 프레임
510 ; 수용홈 600 ; 완충 부재
140 ; 제 1 캐필러리 채널 142 ; 제 2 캐필러리 채널
144 ; 제 3 캐필러리 채널 146 ; 제 4 캐필러리 채널
170 ; 스토핑 홈
Claims (20)
- 도전판, 상기 도전판 상에 배치되고 실장 영역 및 상기 실장 영역을 둘러싸는 주변 영역을 가지며, 상기 주변 영역에 상기 반도체 칩과 상기 도전판을 전기적으로 연결시키는 도전성 와이어가 통과하는 개구부들이 형성된 절연판, 및 상기 절연판의 주변 영역에 형성된 적어도 하나의 캐필러리 채널을 포함하는 패키지 기판;
상기 절연판의 상기 실장 영역에 실장된 반도체 칩; 및
상기 반도체 칩을 덮도록 상기 절연판 상에 배치되고, 상기 적어도 하나의 캐필러리 채널을 따라 확산되는 몰딩 부재를 포함하고,
상기 실장 영역은 상기 절연판의 중앙부를 포함하고, 상기 주변 영역은 상기 실장 영역을 둘러싸는 상기 절연판의 가장자리부를 포함하는 반도체 패키지. - 제 1 항에 있어서, 상기 적어도 하나의 캐필러리 채널은 상기 절연판의 실장 영역으로부터 상기 절연판의 가장자리부를 향하는 방향을 따라 연장된 반도체 패키지.
- 제 2 항에 있어서, 상기 적어도 하나의 캐필러리 채널은 상기 절연판의 모서리를 향해 연장된 반도체 패키지.
- 제 1 항에 있어서, 상기 적어도 하나의 캐필러리 채널은 상기 실장 영역을 중심으로 대칭을 이루는 적어도 하나의 한 쌍으로 이루어진 반도체 패키지.
- 제 4 항에 있어서, 상기 적어도 한 쌍의 캐필러리 채널들 각각은 상기 실장 영역을 향하는 내측 단부로부터 분기된 복수개의 분기 채널들을 포함하는 반도체 패키지.
- 제 4 항에 있어서, 상기 적어도 한 쌍의 캐필러리 채널들의 외측 단부들을 서로 연결하여, 상기 몰딩 부재의 과잉 확산을 방지하기 위한 스토핑 홈을 더 포함하는 반도체 패키지.
- 제 1 항에 있어서, 상기 적어도 하나의 캐필러리 채널은
상기 실장 영역을 향하는 제 1 내측 단부와 상기 제 1 내측 단부의 반대측인 제 1 외측 단부를 포함하고, 상기 제 1 내측 단부의 폭이 상기 제 1 외측 단부의 폭과 동일한 제 1 캐필러리 채널; 및
상기 실장 영역을 향하는 제 2 내측 단부와 상기 제 2 내측 단부의 반대측인 제 2 외측 단부를 포함하고, 상기 제 2 내측 단부의 폭이 상기 제 2 외측 단부의 폭과 상이한 제 2 캐필러리 채널을 포함하는 반도체 패키지. - 도전판;
상기 도전판 상에 배치되고, 반도체 칩이 실장되는 실장 영역, 및 상기 실장 영역을 둘러싸는 주변 영역을 가지며, 상기 주변 영역에 상기 반도체 칩과 상기 도전판을 전기적으로 연결시키는 도전성 와이어가 통과하는 개구부들이 형성된 절연판; 및
상기 절연판의 주변 영역에 배치되어, 상기 반도체 칩을 덮는 몰딩 부재의 두께를 줄이기 위해 상기 몰딩 부재의 확산 흐름을 유도하는 복수의 캐필러리 채널들을 포함하고,
상기 실장 영역은 상기 절연판의 중앙부를 포함하고, 상기 주변 영역은 상기 실장 영역을 둘러싸는 상기 절연판의 가장자리부를 포함하는 패키지 기판. - 제 8 항에 있어서, 상기 복수의 캐필러리 채널들은 동일한 각도를 두고 배열된 패키지 기판.
- 제 8 항에 있어서, 상기 복수의 캐필러리 채널들 각각은 상기 실장 영역을 향하는 내측 단부로부터 분기된 복수개의 분기 채널들을 포함하는 패키지 기판.
- 제 8 항에 있어서, 상기 복수의 캐필러리 채널들 각각은 상기 실장 영역을 향하는 내측 단부와 상기 내측 단부의 반대측인 외측 단부를 갖고, 상기 복수의 캐필러리 채널들 중 적어도 하나의 캐필러리 채널의 상기 내측 단부의 폭은 상기 외측 단부의 폭과 상이한 패키지 기판.
- 제 11 항에 있어서, 상기 적어도 하나의 캐필러리 채널의 내측 단부의 폭은 상기 외측 단부의 폭보다 좁은 패키지 기판.
- 제 8 항에 있어서, 상기 복수의 캐필러리 채널들의 외측 단부들을 서로 연결하여, 상기 몰딩 부재의 과잉 확산을 방지하기 위한 스토핑 홈을 더 포함하는 패키지 기판.
- 반도체 칩;
상기 반도체 칩에 연결된 도전성 와이어;
상기 반도체 칩 및 상기 반도체 칩을 덮는 몰딩 부재;
도전판, 절연판 및 적어도 하나의 캐필러리 채널을 포함하고, 상기 절연판은 상기 도전판 상에 배치되며, 상기 절연판은 상기 반도체 칩이 실장되는 실장 영역 및 주변 영역을 가지며, 상기 주변 영역에 상기 도전성 와이어가 통과하는 개구부들이 형성되고, 상기 캐필러리 채널은 상기 절연판의 주변 영역에 형성되어 상기 몰딩 부재의 두께를 줄이기 위해 상기 몰딩 부재의 확산 흐름을 유도하는 패키지 기판; 및
상기 패키지 기판이 고정되고, 적어도 상기 몰딩 부재를 수용하는 수용홈을 갖는 프레임을 포함하고,
상기 실장 영역은 상기 절연판의 중앙부를 포함하고, 상기 주변 영역은 상기 실장 영역을 둘러싸는 상기 절연판의 가장자리부를 포함하는 반도체 패키지. - 삭제
- 제 14 항에 있어서, 상기 적어도 하나의 캐필러리 채널은 상기 절연판의 주변 영역에 배열된 복수의 캐필러리 채널들을 포함하는 반도체 패키지.
- 제 16 항에 있어서, 상기 복수의 캐필러리 채널들은 동일한 각도를 두고 배열된 반도체 패키지.
- 제 14 항에 있어서, 상기 수용홈의 내측면은 상기 몰딩 부재의 외면과 동일한 간격을 이루는 형상을 갖는 반도체 패키지.
- 제 14 항에 있어서, 상기 프레임은 스마트 카드의 일부인 반도체 패키지.
- 제 14 항에 있어서, 상기 수용홈의 내측면과 상기 몰딩 부재 사이에 개재된 완충 부재를 더 포함하는 반도체 패키지.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160122022A KR102521893B1 (ko) | 2016-09-23 | 2016-09-23 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
CN201710804445.9A CN107871719B (zh) | 2016-09-23 | 2017-09-07 | 封装基板和包括封装基板的半导体封装 |
US15/709,947 US10347576B2 (en) | 2016-09-23 | 2017-09-20 | Package substrate and semiconductor package including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160122022A KR102521893B1 (ko) | 2016-09-23 | 2016-09-23 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180032852A KR20180032852A (ko) | 2018-04-02 |
KR102521893B1 true KR102521893B1 (ko) | 2023-04-14 |
Family
ID=61686620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160122022A Active KR102521893B1 (ko) | 2016-09-23 | 2016-09-23 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10347576B2 (ko) |
KR (1) | KR102521893B1 (ko) |
CN (1) | CN107871719B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110600432A (zh) * | 2019-05-27 | 2019-12-20 | 华为技术有限公司 | 一种封装结构及移动终端 |
KR102787117B1 (ko) | 2024-07-24 | 2025-03-26 | 주식회사 리산 | 효과적인 칩 수거가 가능한 컨베이어를 포함하는 칩 수거 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349203A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 回路装置、その製造方法 |
JP2001291795A (ja) * | 2000-04-07 | 2001-10-19 | Mitsui High Tec Inc | 基板及びこれを用いた半導体装置の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100255108B1 (en) * | 1997-06-18 | 2000-05-01 | Samsung Electronics Co Ltd | Chip card |
JPH11203441A (ja) | 1998-01-13 | 1999-07-30 | Toppan Printing Co Ltd | 耐衝撃性icモジュールを搭載したicカード |
JP2003308505A (ja) | 2002-04-16 | 2003-10-31 | Dainippon Printing Co Ltd | Icカードとicカードの製造方法 |
DE10227059A1 (de) * | 2002-06-17 | 2004-01-15 | Infineon Technologies Ag | Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben |
JP3997903B2 (ja) * | 2002-11-29 | 2007-10-24 | 富士通株式会社 | 回路基板および半導体装置 |
KR100579019B1 (ko) | 2003-11-10 | 2006-05-12 | (주)이.씨테크날리지 | 콤비카드 제조방법 |
JP2007103733A (ja) * | 2005-10-05 | 2007-04-19 | Nec Electronics Corp | 基板およびそれを用いた半導体装置 |
KR100891330B1 (ko) * | 2007-02-21 | 2009-03-31 | 삼성전자주식회사 | 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법 |
US8141786B2 (en) | 2008-01-18 | 2012-03-27 | Texas Instruments Incorporated | Thin smart card module having strap on carrier |
KR101580925B1 (ko) * | 2009-04-28 | 2015-12-30 | 삼성전자주식회사 | 칩온 보드 타입의 패키지 |
KR20110092045A (ko) * | 2010-02-08 | 2011-08-17 | 삼성전자주식회사 | 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지 |
JP2012043341A (ja) | 2010-08-23 | 2012-03-01 | Toppan Printing Co Ltd | Icモジュールおよびそれを用いたicカード |
KR102010909B1 (ko) * | 2012-08-30 | 2019-08-14 | 삼성전자주식회사 | 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법 |
FR3006551B1 (fr) | 2013-05-30 | 2016-12-09 | Linxens Holding | Procede de fabrication d'un circuit imprime, circuit imprime obtenu par ce procede et module electronique comportant un tel circuit imprime |
JP6125332B2 (ja) * | 2013-05-31 | 2017-05-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-09-23 KR KR1020160122022A patent/KR102521893B1/ko active Active
-
2017
- 2017-09-07 CN CN201710804445.9A patent/CN107871719B/zh active Active
- 2017-09-20 US US15/709,947 patent/US10347576B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349203A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 回路装置、その製造方法 |
JP2001291795A (ja) * | 2000-04-07 | 2001-10-19 | Mitsui High Tec Inc | 基板及びこれを用いた半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20180032852A (ko) | 2018-04-02 |
US10347576B2 (en) | 2019-07-09 |
CN107871719B (zh) | 2023-05-12 |
CN107871719A (zh) | 2018-04-03 |
US20180090430A1 (en) | 2018-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101815754B1 (ko) | 반도체 디바이스 | |
KR101647587B1 (ko) | 반도체 패키지 | |
KR102358343B1 (ko) | 반도체 패키지 | |
KR101828386B1 (ko) | 스택 패키지 및 그의 제조 방법 | |
KR102250997B1 (ko) | 반도체 패키지 | |
US9865782B2 (en) | LED package structure and lens thereof | |
KR102521893B1 (ko) | 패키지 기판 및 이를 포함하는 반도체 패키지 | |
US11923256B2 (en) | Cap for package of integrated circuit | |
KR20170019836A (ko) | 반도체 패키지 및 그의 제조 방법 | |
KR101778395B1 (ko) | 3d 프린팅 기술을 이용한 반도체 패키지 | |
US10763194B2 (en) | Package with lead frame with improved lead design for discrete electrical components and manufacturing the same | |
US9537019B2 (en) | Semiconductor device | |
US9401318B2 (en) | Quad flat no-lead package and manufacturing method thereof | |
EP2899752B1 (en) | Chip package structure | |
US9502618B2 (en) | LED module | |
JP2008198909A (ja) | 半導体パッケージ | |
JP6680800B2 (ja) | 基板と半導体レーザとを備える装置 | |
CN112420753A (zh) | 感测器封装结构 | |
US8399998B2 (en) | Semiconductor package requiring reduced manufacturing processes | |
KR100985668B1 (ko) | 발광 장치 | |
JP2016146457A (ja) | 半導体装置およびその製造方法 | |
KR20150032497A (ko) | 반도체 장치 | |
US11166368B2 (en) | Printed circuit board and semiconductor package including the same | |
JPS61184854A (ja) | 樹脂封止形半導体装置 | |
US10867946B2 (en) | Semiconductor chip, printed circuit board, multi-chip package including the semiconductor chip and printed circuit board, and method of manufacturing the multi-chip package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160923 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210726 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20160923 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20221001 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230407 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230411 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20230412 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |