[go: up one dir, main page]

JP5930843B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP5930843B2
JP5930843B2 JP2012118941A JP2012118941A JP5930843B2 JP 5930843 B2 JP5930843 B2 JP 5930843B2 JP 2012118941 A JP2012118941 A JP 2012118941A JP 2012118941 A JP2012118941 A JP 2012118941A JP 5930843 B2 JP5930843 B2 JP 5930843B2
Authority
JP
Japan
Prior art keywords
terminal
lead frame
surface side
semiconductor element
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012118941A
Other languages
English (en)
Other versions
JP2013247199A (ja
Inventor
一郎 勝目
一郎 勝目
清二 金子
清二 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Materials Co Ltd
Original Assignee
SH Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Materials Co Ltd filed Critical SH Materials Co Ltd
Priority to JP2012118941A priority Critical patent/JP5930843B2/ja
Publication of JP2013247199A publication Critical patent/JP2013247199A/ja
Application granted granted Critical
Publication of JP5930843B2 publication Critical patent/JP5930843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、金属板の上面側から施されたハーフエッチング加工によって端子部と半導体素子搭載部が形成されたリードフレームであって、半導体素子搭載部に半導体素子を載置し、上面側から樹脂封止を行い、下面側からハーフエッチング加工を施し、半導体パッケージを形成するためのリードフレーム及びその製造方法に関する。
近年、半導体パッケージは、多ピン化、小型化、薄化が要求されている。そして、それらの要求を満たす半導体パッケージとしては、半田ボールを使用したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプのパッケージや半導体素子の下にアウターリードを配置したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプのパッケージの他に、金属材料からなるリードフレームを用いた比較的安価なＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎｌｅａｒ）タイプのパッケージ等が知られている。
ＱＦＮタイプのパッケージのリードフレームとしては、その中央に半導体素子を載置するためのパッド部が形成され、そのパッド部の周囲にはエリアアレイ状に複数の導体端子が形成されたものが知られている。そして、その導体端子の上面側は半導体素子の電極とボンディングワイヤを介してワイヤボンディングするためのボンディング部となっており、下面側は外部接続部となっている。ＱＦＮタイプのパッケージは、このようにして導体端子の上下面を活用することによって、多ピン化、小型化、薄化を実現している。
そのようなＱＦＮタイプのパッケージの製造方法としては、金属板（銅材）に貴金属めっきを施す工程と、その金属板の下面側に耐エッチングレジスト膜を成形した後、上面側のめっき層をエッチングマスクとしてハーフエッチング加工を施しリードフレームを形成する工程と、リードフレームの上面側の所定の位置に半導体素子を搭載し、半導体素子とリードフレームの上面側に形成された貴金属めっき層（ボンディング部）とのワイヤボンディングを施す工程と、リードフレームの上面側に樹脂封止を施す工程と、リードフレームの下面側に形成した耐エッチングレジスト膜を除去し、貴金属めっき層をエッチングマスクとして下面側にエッチング加工を施して外部接続部を形成する工程を経る製造方法が知られている（特許文献１参照。）。
特開２００７−１５０３７２号公報
ところで、ＱＦＮタイプのパッケージは、他のタイプのパッケージと同じように、外部接続部が所定のピッチで並ぶように規格化されている。そのため、多ピン化が進むと、外部接続部を有する導体端子をパッド部（半導体素子搭載部）から離れた位置に配置せざるを得なくなり、半導体素子と導体端子に形成されるボンディング部との間の距離が長くなってしまい、必要となるボンディングワイヤの長さも長くなってしまう。
そして、必要となるボンディングワイヤの長さが長くなると、ワイヤが倒れやすくなり、隣同士のワイヤが接触してしまいやすくなるという問題があった。また、近年ボンディングワイヤとしてはＡｕ線が主に使用されているため、製造コストが高価になってしまうという問題があった。また、特許文献１に記載された半導体パッケージの導体端子は、下面側が露出しているため酸化・腐食しやすく、また、封止樹脂との密着力が弱く抜け落ちてしまいやすいという問題があった。
本発明は、このような従来技術の問題点に鑑みてなされたものであり、その目的とするところは、下面側が酸化・腐食しにくく、封止樹脂との密着性が高い導体端子を有していて、ボンディングワイヤが倒れにくく、製造コストの安価なリードフレーム及びその製造方法を提供することである。
上記の目的を達成するために、本発明のリードフレームは、金属板の上面側から施されたハーフエッチング加工によって端子部と半導体素子搭載部が形成されていて、前記半導体素子搭載部に半導体素子が載置された状態で樹脂封止されているとともに、下面側は前記端子部が導体端子となるように形成された状態であるリードフレームにおいて、前記端子部は、上面側に前記導体端子のボンディング部となる第１のめっき層、下面側に前記導体端子の外部接続部となる第２のめっき層、該端子部の垂直方向に略中央の位置に該端子部を略水平方向に貫く貫通孔を有し、前記貫通孔は、前記樹脂封止を行う際に、樹脂が充填されるように形成されていて、前記半導体素子搭載部に半導体素子を載置して上面側から前記樹脂封止を行うと前記貫通孔に樹脂が充填され、下面側から施されるハーフエッチング加工の際には前記貫通孔に樹脂が充填されていることを特徴とする。
また、本発明のリードフレームは、前記端子部が、ボンディング部を有する略柱状のボンディング部側端子となる第１の突出部と、前記外部接続部を有する略柱状の外部接続部側端子となる第２の突出部と、前記ボンディング部側端子と前記外部接続部側端子とを接続し該端子部の垂直方向に略中央の位置に該端子部を略水平方向に貫く貫通孔を有する前記導体端子の配線部となる第３の突出部と、を有することが好ましい。
また、本発明のリードフレームは、前記第１の突出部が、前記第２の突出部よりも前記半導体素子搭載部側に形成されていることが好ましい。
また、本発明のリードフレームは、前記第３の突出部の水平方向の幅が、前記第１の突出部及び前記第２の突出部の幅よりも狭いことが好ましい。
また、本発明のリードフレームは、前記第３の突出部の前記貫通孔の下面側の部分が、前記下面側から溶解され除去された状態であることが好ましい。
また、上記の目的を達成するために、本発明のリードフレームの製造方法は、初めに金属板の上面側から施すハーフエッチング加工によって端子部と半導体素子搭載部を形成し、次に前記半導体素子搭載部に半導体素子を載置して上面側から樹脂封止を行った後に、下面側から施すハーフエッチング加工によって前記端子部が導体端子となるリードフレームの製造方法において、前記上面側から施すハーフエッチング加工によって前記端子部を略水平方向に貫く貫通孔も形成することを特徴とする。
また、本発明のリードフレームの製造方法は、前記金属板として銅を使用し、前記上面側からのハーフエッチング加工は、エッチング抑制剤として銅と親和性のある窒素や硫黄を含有する有機化合物を含有するエッチング液、またはアゾール系のエッチング抑制剤を含んだエッチング液を用いることが好ましい。
本発明によれば、下面側が酸化・腐食しにくく、封止樹脂との密着性が高い導体端子を有していて、ボンディングワイヤが倒れにくく、製造コストの安価なリードフレーム及びその製造方法を提供することができる。
実施例１に係るリードフレームを用いた半導体パッケージを示す平面図である。 図１に示した半導体パッケージをＡ−Ａ線で切断した場合を示す概略断面図である。 図１に示した半導体パッケージの製造工程を工程順に示す概略断面図である。 実施例２に係るリードフレームを用いた半導体パッケージの変形例を示す概略断面図である。
以下に、本発明のリードフレームを用いた半導体パッケージの実施例について図面を参照しながら説明する。
まず、図１〜図３を用いて、実施例１に係るリードフレームを用いた半導体パッケージについて説明する。
なお、図中、１１はパッド部、１２及び１３は導体端子、１２ａ及び１３ａはボンディング部、１２ｂ及び１３ｂは外部接続部、１３ｃはボンディング部側端子、１３ｄは外部接続部側端子、１３ｅは配線部、１３ｆは切り欠き（貫通孔）、２１は半導体素子、３１はボンディングワイヤ、４１は封止樹脂、５１、５１’はドライフィルムレジスト、５２はめっき用レジストマスク、５３はエッチング用レジストマスク、６１はめっき層である。
まず、図１及び図２を用いて、このリードフレームを用いた半導体パッケージの構成について説明する。
図１及び図２に示すように、このリードフレームを用いた半導体パッケージでは、中央に上面側に半導体素子２１を搭載するためのパッド部１１が形成されている。そして、そのパッド部１１の周囲には、エリアアレイ状に複数の導体端子１２、１３が形成されている。そして、半導体素子２１の電極は、それぞれに対応する導体端子１２、１３とボンディングワイヤ３１を介してワイヤボンディングされ、電気的に接続されている。なお、このリードフレームを用いた半導体パッケージは、リードフレームに半導体素子２１を搭載し、ワイヤボンディングを行った後、封止樹脂４１により樹脂封止をすることによって形成されている。
それらの導体端子１２、１３のうち、パッド部１１から近い内周側に形成されている導体端子１２は、上面側にボンディング部１２ａを有し、且つ、下面側に外部接続部１２ｂを有している。なお、導体端子１２の形状は略柱状である。
一方、それらの導体端子１２、１３のうち、パッド部１１から遠い外周側に形成されている導体端子１３は、上面側にボンディング部１３ａを有していて内周部側に形成されているボンディング部側端子１３ｃと、下面側に外部接続部１３ｂを有していて外周部側に形成されている外部接続部側端子１３ｄと、ボンディング部側端子１３ｃと外部接続部側端子１３ｄとを接続するようにそれらの間に形成されている配線部１３ｅとにより構成されている。なお、ボンディング部側端子１３ｃ及び外部接続部側端子１３ｄの形状は略柱状であり、ボンディング部側端子１３ｃの垂直方向の長さは、外部接続部側端子１３ｄの垂直方向の長さよりも短く形成されている。また、配線部１３ｅの形状は、水平方向の幅がボンディング部側端子１３ｃ及び外部接続部側端子１３ｄの幅よりも狭くなるように形成された略板状である。
パッド部１１から遠い外周側に形成されている導体端子１３がこのような形状であるため、このリードフレームは、従来のリードフレームであれば外部接続部側端子１３ｄの上面側にまで届かせなければならないボンディングワイヤ３１の長さを、ボンディング部側端子１３ｃの上面側までの長さまで短くすることができる。そのため、このリードフレームを用いた半導体パッケージでは、ボンディングワイヤが倒れにくく、また、製造コストを安価にすることができる。
また、このリードフレームでは、導体端子１３は、その配線部１３ｅの略中央に、配線部１３ｅを略水平方向に貫くように切り欠き（貫通孔）１３ｆが形成されている。そして、その切り欠き（貫通孔）１３ｆには、樹脂封止を施した際に、封止樹脂４１が充填される。
このような切り欠き（貫通孔）１３ｆが形成されているため、このリードフレームを用いた半導体パッケージでは、導体端子１３が抜け落ちることを防止することができる。
次に、図３を用いて、このリードフレームの製造工程及びそのリードフレームを用いた半導体パッケージの製造工程について説明する。
まず、図３（ａ）に示すように、金属板の両面に、ドライフィルムレジスト５１をラミネートする。
なお、この金属板には、板厚１００μｍ〜２００μｍの銅合金からなる金属板、例えば、板厚１２５μｍのＣｕ合金材料からなる金属板等を用いることが好ましい。また、ドライフィルムレジスト５１の厚さは、１５〜４０μｍ程度とすることが好ましい。
次に、図３（ｂ）に示すように、所望のパターンが形成されたガラスマスクを用いて露光処理を施して、パッド部１１から近い内周側に形成されている導体端子１２の上面側及び下面側となる領域、並びに、パッド部１１から遠い外周側に形成されている導体端子１３のボンディング部側端子１３ｃの上面側、及び、外部接続部側端子１３ｄ下面側となる領域以外の領域に、めっき用レジストマスク５２を形成する。
なお、このようなめっき用レジストマスク５２や後述するエッチング用レジストマスク５３は、ドライフィルムレジスト５１のような感光部が硬化するネガタイプのドライフィルムレジストをラミネートして形成するのが一般的である。しかし、ポジタイプのドライフィルムレジストを用いて形成しても良いし、液状レジストを塗布することによって形成しても良い。
また、露光処理を施すに際しては、所望のパターンが描かれた露光用マスクを密着させ、紫外線を照射することによって、露光用マスクのパターンをレジストマスク５１に露光する。このときの紫外線の照射量は２０〜１００ｍＪ／ｃｍ2程度である。また、現像においては、アルカリ現像型のレジストを用いる場合は通常１％程度の濃度の炭酸ナトリウムを用いる。
次に、図３（ｃ）に示すように、パッド部１１となる半導体素子搭載部の上面側及び下面側となる領域、パッド部１１から近い内周側に形成されている導体端子１２となる突出部の上面側及び下面側となる領域、パッド部１１から遠い外周側に形成されている導体端子１３のボンディング部側端子１３ｃとなる突出部の上面側となる領域、外部接続部側端子１３ｄとなる突出部の下面側となる領域にめっきを施し、めっき層６１を形成する。
なお、このめっき層６１を形成する材料は、ワイヤボンディング性やプリント基板実装時の半田ぬれ性などで適宜選択して構わない。通常は電気めっきによって、Ｎｉ、Ｐｄ、Ａｕ、Ａｇなどが選択される。
次に、図３（ｄ）に示すように、金属板の両面から、めっき用レジストマスク５２を剥離する。
なお、レジストマスクの剥離には、アルカリ現像型のレジストマスクを用いている場合は、通常１％程度の濃度の水酸化ナトリウムが用いられる。
次に、図３（ｅ）に示すように、金属板の両面に、ドライフィルムレジスト５１’をラミネートする。
次に、図３（ｆ）に示すように、所望のパターンが形成されたガラスマスクを用いて露光処理を施して、金属板の上面側ではパッド部１１、導体端子１２、１３の形成される領域を覆うように、エッチング用レジストマスク５３を形成する。同様に、下面側では全領域を覆うように、エッチング用レジストマスク５３を形成する。
なお、上面側においては、エッチング用レジストマスク５３を、めっき層６１を覆うように形成することが好ましい。これは、エッチング量や露光の位置ズレを考慮して、この後に行われるハーフエッチング加工を施した際に、めっき層６１がバリとならないようにするためである。
例えば、導体端子１２、ボンディング部側端子１３ｃ及び外部接続部側端子１３ｄが形成される領域の幅が０．４ｍｍ、配線部１３ｅが形成される領域の幅が０．１ｍｍである場合には、エッチング用レジストマスク５３を、少なくともめっき層６１の端部から５０μｍ程度離れた位置を覆うような大きさに形成することが好ましい。
次に、図３（ｇ）に示すように、金属板の上面側から所定の深さまでハーフエッチング加工を施して、半導体パッケージを形成した際にパッド部１１となる半導体搭載部及び導体端子１２、１３となる端子部を形成すると同時に、端子部のうち導体素子の１３の配線部１３ｅとなる突出部に切り欠き（貫通孔）１３ｆを形成する。
なお、この切り欠き（貫通孔）１３ｆの形成方法としては、ハーフエッチング加工を施す際に、エッチング抑制剤として銅と親和性のある窒素や硫黄を含有する有機化合物を含有するエッチング液を用いるという方法がある。
上面側からハーフエッチング加工を施す場合、通常のエッチング液を用いると、上面側から下面側に向けて、順次、エッチング処理が施されることになるため、切り欠き（貫通孔）１３ｆのような貫通孔を形成することはできない。しかし、エッチング抑制剤を含有するエッチング液を用いると、エッチング処理後に残すべき部分の上面側の部分にエッチング抑制剤が吸着されることによって、その部分のエッチング処理が抑制されるため、幅の狭い部分、例えば、配線部１３ｅとなる突出部の略中央近傍に、貫通孔を形成することができる。
具体的には、例えば、ハーフエッチング加工を施す深さを、５０μｍ〜１００μｍ程度にし、液温４０℃のアゾール系のエッチング抑制剤を含んだエッチング液を用いて、スプレー圧０．２０ＭＰａで４分間エッチング加工を行い、表面側から約８０μｍの深さまでハーフエッチング加工を行うと良い。このようにして形成された配線部１３ｅは、中央付近で、幅が約０．０２ｍｍ、厚さが約０．０１５ｍｍとなり、その下から金属板の約８０μｍ（０．０８ｍｍ）の深さまで貫通孔が形成される。
次に、図３（ｈ）に示すように、金属板の両面からエッチング用レジストマスク５３を剥離する。これにより、リードフレームが得られる。
次に、図３（ｉ）に示すように、パッド部１１となる半導体搭載部の上面側に、複数の電極を有する半導体素子２１をダイペースト等（図示せず）を用いて載置する。そして、半導体素子２１の電極の各々と、対応する導体端子１２、１３のボンディング部１２ａ、１３ａ、すなわち、導体端子１２、１３となる端子部の上面側に形成されためっき層６１とを、ボンディングワイヤ３１を介してワイヤボンディングする。
なお、ダイペーストとしては、銀ペーストが用いることが好ましい。また、ボンディングワイヤとしては、Ａｕワイヤ、Ａｇワイヤ、Ｃｕワイヤなどを用いることが好ましく、線径は２０〜４０μｍ程度であることが好ましい。
次に、図３（ｊ）に示すように、エポキシ樹脂等の封止樹脂４１を用いて上面側から樹脂封止を施す。このとき、切り欠き（貫通孔）１３ｆにも、封止樹脂４１が充填される。
次に、図３（ｋ）に示すように、金属板の下面側から、エッチング用レジストマスク５３を剥離する。
最後に、図３（ｌ）に示すように、金属板の下面側にエッチング加工を施して、パッド部１１、導体端子１２、１３の下面側の半分を形成して、半導体パッケージが完成する。この際、めっき層６１がこのエッチング加工に対するレジストマスクの役割を果たす。
この後、このようにして製造された半導体パッケージは、ダイシングなどの方法によって切断され、個々の半導体パッケージとなる。
この切断の際に、リードフレーム（金属板）の不要部分がエッチング加工によって除去されているため、樹脂部分のみを切断加工することになる。そのため、この半導体パッケージは、リードフレーム（金属板）と樹脂を同時に切断する必要のある半導体パッケージに比べ切断が容易であり、用いられる切断工具の寿命も長くなる。
次に、図４を用いて、実施例２に係るリードフレームを用いた半導体パッケージについて説明する。なお、本実施例のリードフレームは、半導体パッケージを製造した際に、パッド部から遠い外周側に形成される導体端子の形状を除き、実施例１のリードフレームとほぼ同様の構成であるため、同様の部材については同一の符号を付すとともに、それらについての詳細な説明は省略する。また、リードフレーム及びそれを用いた半導体パッケージの製造工程についての詳細な説明も省略する。
なお、図中、１１はパッド部、１２及び１３’は導体端子、１２ａ及び１３ａ’はボンディング部、１２ｂ及び１３ｂ’は外部接続部、１３ｃ’はボンディング部側端子、１３ｄ’は外部接続部側端子、１３ｅ’は配線部、１３ｆ’は貫通孔、２１は半導体素子、３１はボンディングワイヤ、４１は樹脂である。
図４に示すように、このリードフレームでは、略柱状のボンディング部側端子１３ｃ’の垂直方向の長さと配線部１３ｅ’の垂直方向の長さが、外部接続部側端子１３ｄ’の垂直方向の長さとほぼ同一となっている。また、貫通孔１３ｆ’は、配線部１３ｅ’の略中央に開口として形成されている。
パッド部１１から遠い外周側に形成されている導体端子１３がこのような形状であるため、このリードフレームを用いた半導体パッケージでは、ボンディングワイヤが倒れにくく、また、製造コストを安価にすることができる。さらに、ボンディング部側端子１３ｃ’の長さが長いため、安定的にワイヤボンディングを行うことができる。
また、上記実施例においては、配線部１３ｅ、１３ｅ’となる突出部の略中央に１つだけ貫通孔１３ｆ、１３ｆ’を形成している。しかし、本発明のリードフレームはそのような構成に限定されるものではなく、貫通孔を複数設けても良いし、形成する場所も、配線部となる突出部の略中央でなくても構わない。
１１ パッド部
１２、１３、１３’ 導体端子
１２ａ、１３ａ、１３ａ’ ボンディング部
１２ｂ、１３ｂ、１３ｂ’ 外部接続部
１３ｃ、１３ｃ’ ボンディング部側端子
１３ｄ、１３ｄ’ 外部接続部側端子
１３ｅ、１３ｅ’ 配線部
１３ｆ、１３ｆ’ 貫通孔
２１ 半導体素子
３１ ボンディングワイヤ
４１ 封止樹脂
５１、５１’ ドライフィルムレジスト
５２ めっき用レジストマスク
５３ エッチング用レジストマスク
６１ めっき層

Claims (7)

  1. 金属板の上面側から施されたハーフエッチング加工によって端子部と半導体素子搭載部が形成されていて、前記半導体素子搭載部に半導体素子が載置された状態で樹脂封止されているとともに、下面側は前記端子部が導体端子となるように形成された状態であるリードフレームにおいて、
    前記端子部は、上面側に前記導体端子のボンディング部となる第１のめっき層、下面側に前記導体端子の外部接続部となる第２のめっき層、該端子部の垂直方向に略中央の位置に該端子部を略水平方向に貫く貫通孔を有し、
    前記貫通孔は、前記樹脂封止を行う際に、樹脂が充填されるように形成されていて、前記半導体素子搭載部に半導体素子を載置して上面側から前記樹脂封止を行うと前記貫通孔に樹脂が充填され、下面側から施されるハーフエッチング加工の際には前記貫通孔に樹脂が充填されていることを特徴とするリードフレーム。
  2. 前記端子部が、ボンディング部を有する略柱状のボンディング部側端子となる第１の突出部と、前記外部接続部を有する略柱状の外部接続部側端子となる第２の突出部と、前記ボンディング部側端子と前記外部接続部側端子とを接続し該端子部の垂直方向に略中央の位置に該端子部を略水平方向に貫く貫通孔を有する前記導体端子の配線部となる第３の突出部と、を有することを特徴とする請求項１に記載のリードフレーム。
  3. 前記第１の突出部が、前記第２の突出部よりも前記半導体素子搭載部側に形成されていることを特徴とする請求項２に記載のリードフレーム。
  4. 前記第３の突出部の水平方向の幅が、前記第１の突出部及び前記第２の突出部の幅よりも狭いことを特徴とする請求項２又は３に記載のリードフレーム。
  5. 前記第３の突出部の前記貫通孔の下面側の部分が、前記下面側から溶解され除去された状態であることを特徴とする請求項２〜４のいずれか１項に記載のリードフレーム。
  6. 初めに金属板の上面側から施すハーフエッチング加工によって端子部と半導体素子搭載部を形成し、次に前記半導体素子搭載部に半導体素子を載置して上面側から樹脂封止を行った後に、下面側から施すハーフエッチング加工によって前記端子部が導体端子となるリードフレームの製造方法において、
    前記上面側から施すハーフエッチング加工によって前記端子部を略水平方向に貫く貫通孔も形成することを特徴とするリードフレームの製造方法。
  7. 前記金属板として銅を使用し、前記上面側からのハーフエッチング加工は、エッチング抑制剤として銅と親和性のある窒素や硫黄を含有する有機化合物を含有するエッチング液、またはアゾール系のエッチング抑制剤を含んだエッチング液を用いることを特徴とする請求項６に記載のリードフレームの製造方法。
JP2012118941A 2012-05-24 2012-05-24 リードフレーム及びその製造方法 Active JP5930843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012118941A JP5930843B2 (ja) 2012-05-24 2012-05-24 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012118941A JP5930843B2 (ja) 2012-05-24 2012-05-24 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013247199A JP2013247199A (ja) 2013-12-09
JP5930843B2 true JP5930843B2 (ja) 2016-06-08

Family

ID=49846763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012118941A Active JP5930843B2 (ja) 2012-05-24 2012-05-24 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP5930843B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326647B2 (ja) * 2015-02-20 2018-05-23 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6455931B2 (ja) * 2015-06-11 2019-01-23 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP6537136B2 (ja) * 2015-06-16 2019-07-03 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP6455932B2 (ja) * 2015-06-16 2019-01-23 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP6481895B2 (ja) * 2015-12-16 2019-03-13 大口マテリアル株式会社 半導体装置用リードフレーム及びその製造方法
JP6593841B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6593842B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6870249B2 (ja) * 2016-09-14 2021-05-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092424B2 (ja) * 2007-01-26 2012-12-05 凸版印刷株式会社 リードフレーム、およびその製造方法
JP5178541B2 (ja) * 2009-01-09 2013-04-10 株式会社三井ハイテック 半導体装置

Also Published As

Publication number Publication date
JP2013247199A (ja) 2013-12-09

Similar Documents

Publication Publication Date Title
JP5930843B2 (ja) リードフレーム及びその製造方法
US9362138B2 (en) IC package and method for manufacturing the same
TWI587414B (zh) 先進四方扁平無引腳封裝結構及其製造方法
US8716861B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
JP4270282B2 (ja) 半導体装置の製造方法
TWI421910B (zh) 半導體元件基板、其製造方法及半導體裝置
US10008437B2 (en) Lead frame and electronic component device
TWI521661B (zh) 導線架基板之製造方法與半導體裝置
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
US20120097430A1 (en) Packaging substrate and method of fabricating the same
US10096539B2 (en) Lead frame and electronic component device
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP2021005670A (ja) 電子部品装置及び電子部品装置の製造方法
JP6828959B2 (ja) リードフレームおよびその製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
US9466556B2 (en) Lead frame and semiconductor device
JP5943386B2 (ja) リードフレーム及びその製造方法
JP2012248891A (ja) 配線基板及びその製造方法
JP6138496B2 (ja) 半導体素子搭載用基板及び半導体装置
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
JP4137981B2 (ja) 半導体装置の製造方法
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
KR101375175B1 (ko) 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160426

R150 Certificate of patent or registration of utility model

Ref document number: 5930843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250