[go: up one dir, main page]

KR101916020B1 - 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 - Google Patents

발광소자, 발광 소자 제조방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101916020B1
KR101916020B1 KR1020110068586A KR20110068586A KR101916020B1 KR 101916020 B1 KR101916020 B1 KR 101916020B1 KR 1020110068586 A KR1020110068586 A KR 1020110068586A KR 20110068586 A KR20110068586 A KR 20110068586A KR 101916020 B1 KR101916020 B1 KR 101916020B1
Authority
KR
South Korea
Prior art keywords
layer
well
thickness
barrier
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110068586A
Other languages
English (en)
Other versions
KR20130007919A (ko
Inventor
원종학
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110068586A priority Critical patent/KR101916020B1/ko
Priority to US13/363,554 priority patent/US8624221B2/en
Priority to EP12156073.4A priority patent/EP2546891B1/en
Priority to CN201210148953.3A priority patent/CN102881787B/zh
Publication of KR20130007919A publication Critical patent/KR20130007919A/ko
Application granted granted Critical
Publication of KR101916020B1 publication Critical patent/KR101916020B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되며, 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며, 상기 복수의 우물층 중 상기 제2도전형 반도체층에 가장 가까운 제1우물층은 상기 제1도전형 반도체층에 더 가까운 제2우물층의 두께보다 더 얇은 두께를 포함하며, 상기 제1우물층은 상기 제2우물층의 우물 깊이와 다른 우물 깊이를 포함하며, 상기 복수의 장벽층은 상기 제2클래드층과 상기 제1우물층 사이에 제1장벽층과, 상기 제1우물층과 상기 제2우물층 사이에 제2장벽층을 포함한다.

Description

발광소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자, 발광소자 제조방법, 및 발광소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.
최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
실시 예는 새로운 구조의 활성층을 갖는 발광 소자를 제공한다.
실시예는 활성층에서 제2도전형 반도체층에 가장 가까운 우물층의 두께를 더 얇게 조절하여 재 결합 에너지 준위를 높여줄 수 있도록 한 발광 소자를 제공한다.
실시 예는 활성층에서 제2도전형 반도체층에 가장 가까운 우물층의 밴드 갭을 다른 우물층의 밴드 갭보다 더 넓게 하여 재 결합 에너지 준위를 높여줄 수 있도록 한 발광 소자를 제공한다.
실시 예는 제2도전형 반도체층에 가까운 제1 및 제2우물층 중 제1우물층의 밴드 갭을 제2우물층의 밴드 갭보다 넓게 형성하고, 제1 및 제2우물층 사이에 배치된 장벽층의 두께를 조절한 발광 소자를 제공한다.
실시 예는 제2도전형 반도체층에 가까운 제1 및 제2우물층 중 제1우물층의 두께와, 제1 및 제2우물층 사이에 배치된 장벽층의 두께를 더 얇게 형성한 발광 소자를 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되며, 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며, 상기 복수의 우물층 중 상기 제2도전형 반도체층에 가장 가까운 제1우물층은 상기 제1도전형 반도체층에 더 가까운 제2우물층의 두께보다 더 얇은 두께를 포함하며, 상기 제1우물층은 상기 제2우물층의 우물 깊이와 다른 우물 깊이를 포함하며, 상기 복수의 장벽층은 상기 제2클래드층과 상기 제1우물층 사이에 제1장벽층과, 상기 제1우물층과 상기 제2우물층 사이에 제2장벽층을 포함한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되며, 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며, 상기 복수의 우물층은 동일한 우물 깊이를 갖고, 상기 복수의 우물층 중 상기 제2도전형 반도체층에 가장 가까운 제1우물층은 상기 제1도전형 반도체층에 더 가까운 제2우물층의 두께보다 더 얇은 두께를 포함하며, 상기 복수의 장벽층은 상기 제2도전형 반도체층과 상기 제1우물층 사이에 제1장벽층과, 상기 제1우물층과 상기 제2우물층 사이에 제2장벽층을 포함하며, 상기 제2우물층과 상기 제2장벽층은 서로 다른 두께를 포함한다.
실시예는 새로운 구조를 갖는 활성층을 제공할 수 있다.
실시예는 활성층의 내부 양자 효율을 개선시켜 줄 수 있다.
실시 예는 활성층으로 주입되는 정공을 서로 다른 우물층에 최대한 분산시켜 줄 수 있도록 함으로써, 정공과 전자의 재 결합률의 개선을 통해 광도를 개선시켜 줄 수 있다.
실시 예는 활성층으로부터 방출된 광의 색 순도를 개선시켜 줄 수 있다.
실시 예는 광도를 개선시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시예에 따른 발광소자의 단면도이다.
도 2는 도 1의 활성층의 에너지 밴드 다이어그램이다.
도 3은 도 2의 활성층에서의 에너지 재 결합 준위를 나타낸 도면이다.
도 4는 제2실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 5는 제3실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 6은 제4실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 7은 도 1의 발광 소자의 다른 예를 나타낸 도면이다.
도 8은 도 1의 발광 소자의 또 다른 예를 나타낸 도면이다.
도 9는 도 7의 발광 소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 10은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 11은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 실시예에 따른 발광소자 및 그 제조방법에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1실시예에 따른 발광소자의 단면도이다.
도 1을 참조하면, 발광소자(100)는 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2클래드층(121), 및 제2도전형 반도체층(123)을 포함할 수 있다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111) 위에는 버퍼층(113)이 형성될 수 있으며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 복수의 제1도전형 반도체층(117) 사이에 형성될 수 있다.
상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 Å 이상으로 형성될 수 있다.
상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 GaN계 반도체로 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 한다. 다른 예로서, 상기 제1 클래드층(미도시)은 InGaN층 또는 InGaN/GaN 초격자 구조로 형성될 수 있으며, 이에 한정하지 않는다. 상기 제1 클래드층은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제1도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.
상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 우물, 단일 양자 우물, 다중 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층(131)과 장벽층(133)이 교대로 배치되며, 상기 우물층(131)은 에너지 준위가 연속적인 우물층일 수 있다. 또한 상기 우물층(131)은 에너지 준위가 양자화된 양자 우물(Quantum Well)일 수 있다. 상기의 우물층(131)은 양자 우물층으로 정의될 수 있으며, 상기 장벽층(133)은 양자 장벽층으로 정의될 수 있다. 상기 우물층(131)과 상기 장벽층(133)의 페어는 2~30주기로 형성될 수 있다. 상기 우물층(131)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 장벽층(133)은 상기 우물층(131)의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층(131)과 장벽층(133)의 페어는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN 중 적어도 하나를 포함한다.
상기 우물층(131)의 두께는 1.5~5nm 범위 내에 형성될 수 있으며, 예컨대 2~4nm 범위 내에서 형성될 수 있다. 상기 장벽층(133)의 두께는 상기 우물층(131)의 두께보다 더 두껍고 5~30nm의 범위 내에 형성될 수 있으며, 예컨대 5~7nm 범위 내에서 형성될 수 있다. 상기 장벽층(133) 내에는 n형 도펀트를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(119)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 420nm~450nm 범위의 피크 파장을 발광할 수 있다.
상기 활성층(119) 위에는 제2클래드층(121)이 형성되며, 상기 제2클래드층(121)은 상기 활성층(119)의 장벽층(133)의 밴드 갭보다 더 높은 밴드 갭을 가지며, III-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다. 예를 들어, 상기 제2 클래드층(121)은 GaN, AlGaN, InAlGaN, InAlGaN 초격자 구조 등을 포함할 수 있다. 상기 제2 클래드층(121)은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제2도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.
상기 제2클래드층(121) 위에는 제2도전형 반도체층(123)이 형성되며, 상기 제2도전형 반도체층(123)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(123)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(150)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(121,123)은 n형 반도체층, 상기 제1도전형 반도체층(117)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(123) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 n형 반도체층이 더 형성할 수도 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(123)을 발광 구조물(150)로 정의될 수 있으며, 상기 발광 구조물(150)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 적어도 한 구조를 포함할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.
한편, 상기 기판(111) 위의 화합물 반도체층(113~123)은 다음과 같은 성장 장비에 의해 성장될 수 있다. 상기 성장 장비는 예컨대, 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition)에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 활성층(119)의 성장 방법은 예컨대, 소정의 성장 온도(예: 700 ~ 950℃) 하에서 H2 또는/및 N2를 캐리어 가스로 사용하여 NH3, TMGa(또는 TEGa), TMIn, TMAl를 소스로 선택적으로 공급하여, GaN 또는 InGaN으로 이루어진 우물층(131), GaN, AlGaN, InGaN 또는 InAlGaN으로 이루어진 장벽층(133)을 형성할 수 있다. 상기 제2클래드층(121)의 성장을 위해 마지막 양자 우물 구조를 성장하면서 성장 온도를 올리게 된다. 이때 성장 온도를 올림으로써, 마지막 양자 우물 구조의 박막 특성은 개선될 수 있다.
실시 예의 활성층(119)은 복수의 우물층(131)과 복수의 장벽층(133)이 교대로 적층된다. 상기 복수의 우물층(131)의 인듐 조성비는 10~13% 범위를 갖고, 밴드 갭은 피크 파장이 450nm일 때 2.75eV이며, 피크 파장이 420nm인 경우, 2.95eV를 가질 수 있다. 이러한 우물층(133)은 자외선 대역부터 가시광선 대역 내에서 소정의 피크 파장을 발광할 수 있으며, 상기 우물층(131)의 밴드 갭은 상기의 피크 파장에 따라 변경될 수 있다.
상기 장벽층(133)은 상기 우물층(131)보다 넓은 에너지 밴드 갭을 갖는 질화물 반도체로 형성된다.
이하, 설명의 편의를 위해 제2클래드층(121) 또는 제2도전형 반도체층(123)에 가까운 2개의 양자 우물 구조는 제2클래드층(121)에 가까운 순서부터 제1장벽층(B1) 및 제1우물층(W1)과, 제2장벽층(B2) 및 제2우물층(W2)이라 한다. 상기 제1장벽층(B1)은 상기 제2클래드층(121)과 제1우물층(W1) 사이에 배치되며, 상기 제2장벽층(B2)은 제1우물층(W1)과 제2우물층(W2) 사이에 배치된다.
상기 복수의 우물층(131) 중 제2 도전형 반도체층(123)에 가까운 제1우물층(W1)에는 비교적 입자 크기가 큰 p형 도펀트가 침투될 수 있으므로, 상기 제1우물층(W1)의 결정 품질이 저해될 수 있다. 이는 제2우물층(W2)의 결정성이 상기 제1우물층(W1)보다 더 우수할 수 있다.실시 예는 제1우물층(W1)보다 제1도전형 반도체층(117)에 더 가까운 제2우물층(W2)으로의 캐리어의 이동을 유도하여, 제2우물층(W2)으로의 캐리어의 주입 효율을 개선시켜 주어, 캐리어의 재 결합률을 더 높여줄 수 있는 구조를 제공한다. 여기서, 상기 캐리어는 정공일 수 있으며, 상기 정공은 전자에 비해 그 주입 길이나 이동도가 수 십배 내지 수 백배 작으므로, 특정 영역에서 정공의 양이 급격히 감소하여 재 결합 효율은 낮아지게 된다. 실시 예의 제2장벽층(B2)은 제2우물층(W2)로의 정공 주입 효율을 늘려주어, 제2우물층(W2)에 의한 재 결합률을 향상시켜 줄 수 있다.
구체적으로, 상기 제2클래드층(121)에 가까운 2개의 우물층(W1,W2)은 주된 발광 층으로서, 다중 양자 우물 구조에서 80% 이상의 광 출력을 담당하게 된다. 실시 예는 제1 및 제2 장벽층(B1,B2) 사이에 배치된 제1우물층(W1)의 구조를 개선하여 상기 제2클래드층(121)으로부터 주입되는 정공을 제2우물층(W2)으로 더 이동시켜 줄 수 있다.
도 2는 도 1의 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 도 2에서 세로 축은 에너지 밴드 갭의 절대 크기(eV)를 나타내며, 가로 축은 성장 방향을 나타낸다.
도 1 및 도 2를 참조하면, 활성층(119)은 우물층(131)과 장벽층(133)이 교대로 배치된다. 상기 장벽층(133)은 제2클래드층(119)에 가까운 순서부터 제1 장벽층(B1) 및 제2장벽층(B2)의 순으로 배치되며, 상기 제1장벽층(B1)과 제2장벽층(B2) 사이에 제1우물층(W1)이 배치된다.
상기 제1장벽층(B1)과 상기 제1우물층(W1)의 페어 구조는 상기 제2장벽층(B2)와 상기 제2우물층(W2)의 페어 구조와 동일하거나 다를 수 있다. 예를 들면, 상기 제1우물층(W1)은 InGaN 또는 GaN일 수 있으며, 상기 제2우물층(W2)은 InGaN, 또는 GaN 중에서 상기 제1우물층(W1)과 동일한 반도체로 형성될 수 있다.
상기 제1우물층(W1)은 상기 제1도전형 반도체층(117)보다는 상기 제2도전형 반도체층(123)에 더 가깝게 배치되거나, 상기 제1장벽층(B1)보다는 상기 활성층(119)의 중심부에 더 가깝게 배치되어, 상기 제2우물층(W2)에서의 재 결합률을 개선시켜 줄 수 있다.
다른 예로서, 상기 제2우물층(W2)이 InGaN 계의 반도체층인 경우, 상기 제1우물층(W1)은 InGaN계 반도체층로서, 상기 제2우물층(W2)의 인듐 함량보다 더 적은 인듐 함량으로 형성될 수 있다. 상기 제2우물층(W2)의 인듐 조성비는 10~13%로 형성될 수 있으며, 상기 제1우물층(W1)의 인듐 조성비는 7~8% 정도로 형성될 수 있다. 즉, 상기 제1우물층(W1)의 인듐 함량은 다른 우물층의 인듐 함량보다 적어도 5% 차이를 가지거나, 다른 우물층의 인듐 함량의 45%이상으로 형성될 수 있다.
또한 상기 제1우물층(W1)의 제3밴드 갭(G3)은 다른 장벽층(131, B1, B2)의 제1밴드 갭(G1) 보다 좁고 다른 우물층(133, W2)의 제2밴드 갭(G2)보다는 넓게 형성될 수 있다. 상기 제1우물층(W1)의 제3밴드 갭(G3)은 2.75eV<G3<3.42eV 범위로 형성될 수 있다. 여기서, 상기 G1은 3.42eV일 수 있으며, 상기 G2는 2.75eV일 수 있으며, 이는 피크파장에 따라 달라질 수 있다.
상기 제1 및 제2장벽층(B1,B2)의 제1밴드 갭(G1)는 다른 장벽층(133)인 제3장벽층의 밴드 갭과 동일한 밴드 갭으로 형성될 수 있으며, 상기 제2우물층(W2)의 제2밴드 갭(G2)은 다른 우물층(131)인 제3우물층의 밴드 갭과 동일한 밴드 갭으로 형성될 수 있다.
상기 제2클래드층(121)으로부터 주입되는 캐리어 즉, 정공을 제1우물층(W1)에 가까운 제2우물층(W2)에 더 유도하게 된다. 이러한 제1우물층(W1)은 정공 가이드 우물층이라 정의할 수 있다. 또한 상기 제2 클래드층(121)은 활성층(117)보다 상대적으로 낮은 온도에서 형성되기도 하는데, 이에 따른 온도 변화로 인해 상기 제1우물층(W1)의 결정성이 저하될 수 있다. 또한 상기 제1우물층(W1)의 위치는 상기 제2우물층(W2)에 비해 상기 제2클래드층(121)에 더 가깝게 배치되고 상기 제2클래드층(121)에 가까운 제1 및 제2장벽층(B1,B2) 사이에 배치될 수 있다. 상기 제2우물층(W2)의 결정성이 상대적으로 우수할 수 있다. 상기 제2우물층(W2)에서의 재 결합률을 높임으로써, 발광 소자(100)의 전체 광도가 개선될 수 있다.
상기 제1우물층(W1)의 두께(T3)는 다른 우물층(W2)의 두께(T2)보다 더 얇은 두께로 형성하여, 상기 제1우물층(W1)에서의 재 결합 에너지 준위의 최소 값이 높아지게 된다. 이에 따라 상기 제1우물층(W1)의 재 결합 에너지 준위의 최소 값이 높아짐으로써, 상기 제1우물층(W1)에 가까운 제2장벽층(B2)의 장벽 높이가 낮아지는 효과가 있다. 결과적으로, 상기 제2장벽층(B2)의 장벽 높이가 낮아짐으로써, 상기 제1우물층(W1)에서의 캐리어를 구속하는 것을 감소시켜 주어, 재 결합 효율이 더 나은 제2우물층(W2)으로의 정공 주입 효율은 더 증가될 수 있다. 이에 따라 제1우물층(W1)에서의 단 파장 광이 거의 발생되지 않기 때문에 스펙트럼 폭은 증가되는 것을 억제시켜 줄 수 있다. 실시 예는 제2우물층(W2)에서 빛이 더 많이 발생될 수 있도록 할 수 있다.
상기 제1우물층(W1)의 두께(T3)는 다른 제2,3우물층(W2,131)의 두께(T1)보다 얇은 두께로서, 예컨대 1~2nm의 두께로 형성되거나, 다른 제2,3우물층(W2, 131)의 두께(T1)의 50% 이하로 형성될 수 있다. 상기 제2,3우물층(W2,131)의 두께(T1)는 3~3.2nm로 형성될 수 있으며, 상기 제1우물층(W1)의 두께(T3)는 상기 제2우물층(W2)의 두께(T1)보다 1.2~2nm 정도 더 얇게 형성될 수 있다. 상기 제2우물층(W2)과 상기 제2장벽층(B2)의 두께 차이는 5nm 이하로 형성될 수 있으며, 예컨대 2~3nm 범위로 형성될 수 있다. 상기 제1우물층(W1)의 두께(T3)는 상기 제1우물층(W1)으로 주입되는 정공의 탈출이 용이하여 제2우물층(W2)으로의 홀 주입을 증가시켜 주어 광도가 개선될 수 있는 임계치이다.
다른 예로서, 상기 제1우물층(W1)은 AlGaN계 반도체층인 경우, 상기 제2우물층(W2)은 InGaN계 반도체층으로 형성될 수 있으며, 상기 제1우물층(W1)의 알루미늄(Al)의 함량은 상기 제1장벽층(B1)의 알루미늄 함량보다는 더 적은 함량을 가질 수 있다.
상기 제1우물층(W1)의 우물 깊이(D1)는 제2우물층(W2)의 우물 깊이보다 낮게 형성될 수 있으며, 예컨대 상기 우물 깊이(D1)는 제2우물층(W2)의 우물 깊이의 70% 이상의 범위로 형성될 수 있다.
도 3은 도 2의 활성층의 에너지 밴드 다이어그램에서 재 결합 에너지 준위를 나타낸 도면이다.
도 3을 참조하면, 제1우물층(W1)의 두께를 다른 우물층(W2)와 동일한 제1두께(T1)로 형성된 경우 재 결합 에너지 준위는 기준 재 결합 에너지 준위의 최저 값 H2보다 낮은 최저 값으로서 H4로 높아지게 된다. 마찬 가지로, 제1우물층(W1)의 두께(T3)를 더 좁게 형성한 경우(T3<T1), 상기 재 결합 에너지 준위의 최저 값은 H3로 높아지게 된다. 이러한 재 결합 에너지 준위의 최저 값을 상기 제1우물층(W1)의 두께(T3)와 밴드 갭(G3)을 조절하여 높여 줌으로써, 상기 제1우물층(W1)에 주입된 정공은 기하 급수적으로 탈출하여 제2우물층(W2)으로 이동한 후, 재 결합하게 된다. 이에 따라 상기 제1우물층(W1)에서의 재 결합은 거의 발생되지 않을 수 있다.
도 4는 제2실시 예에 따른 활성층의 밴드 다이어그램을 나타낸 도면이다.
도 1 및 도 4를 참조하면, 활성층(119)은 우물층(131)과 장벽층(133)이 교대로 배치된다. 상기 장벽층(133)은 제2클래드층(119)에 가까운 순서부터 제1 장벽층(B21) 및 제2장벽층(B22)의 순으로 배치되며, 상기 제1장벽층(B21)과 제2장벽층(B22) 사이에 제1우물층(W21)이 배치되며, 상기 제1우물층(W21)보다 상기 제1도전형 반도체층(117)에 더 가까운 제2우물층(W22)이 배치된다.
상기 제1장벽층(B21)과 상기 제1우물층(W21)의 페어 구조는 상기 제2장벽층(B22)와 상기 제2우물층(W22)의 페어 구조와 동일하거나 다를 수 있다.
상기 제2장벽층(B22)의 두께(T5)는 다른 제3,1장벽층(131, B21)의 두께(T2) 보다는 더 얇을 수 있으며, 예컨대 상기 두께 T2는 5~7nm인 경우, 상기 두께 T5는 3~4nm일 수 있다. 상기 제2장벽층(B22)의 두께(T5)는 상기 제2우물층(W22)의 두께(T2)와 다르게 형성될 수 있으며, 예컨대 더 두껍거나 더 얇게 형성될 수 있다. 상기 제2장벽층(B22)의 두께(T5)는 상기 제2우물층(W22)의 두께(T1)와 1nm이하의 차이를 가질 수 있다. 여기서, 상기 제2장벽층(B22)의 두께(T5)는 터널링이 발생되지 않는 임계치로 형성될 수 있다. 이에 따라 제1우물층(W21)로부터 탈출한 정공은 제2장벽층(B22)를 통과할 때 열이나 비 발광 결합에 의한 손실 비율을 줄여줄 수 있어, 제2우물층(W22)에 의해 광 출력은 증가될 수 있다. 상기 제2장벽층(B22)의 두께(T5)를 얇게 형성해 줌으로써, 저항을 제1장벽층(B21)에 비해 낮추어줄 수 있다.
상기 제1우물층(W21)의 두께(T3)및 밴드 갭(G3)은 제1실시 예와 동일한 구조로서, 구체적인 설명은 제1실시 예를 참조하기로 한다.
도 5는 제3실시 예에 따른 활성층의 밴드 다이어그램을 나타낸 도면이다.
도 1 및 도 5를 참조하면, 활성층(119)은 우물층(131)과 장벽층(133)이 교대로 배치된다. 상기 장벽층(133)은 제2클래드층(119)에 가까운 순서부터 제1 장벽층(B31) 및 제2장벽층(B32)의 순으로 배치되며, 상기 제1장벽층(B31)과 제2장벽층(B32) 사이에 제1우물층(W31)이 배치된다.
상기 제1우물층(W31)의 두께(T8)는 1~2nm로서, 다른 제2,3우물층(W32,131)의 두께(T1)보다 얇게 형성될 수 있다. 상기 제1우물층(W31)의 밴드 갭은 다른 우물층(131)인 제3우물층의 밴드 갭과 동일한 밴드 갭으로 형성된다. 이에 따라 상기 제1우물층(W31)의 재 결합 에너지 준위의 최저 값은 H7으로서, 기준 값인 H2보다 높게 형성된다. 이러한 재 결합 에너지 준위가 높아짐으로써, 상기 제2우물층(W32)로의 정공 이동이 증가하게 되어, 상기 제2우물층(W32)에서의 재 결합률 또한 증가하게 된다.
도 6은 제4실시 예에 따른 활성층의 밴드 다이어그램을 나타낸 도면이다.
도 1 및 도 6을 참조하면, 활성층(119)은 우물층(131)과 장벽층(133)이 교대로 배치된다. 상기 장벽층(133)은 제2클래드층(119)에 가까운 순서부터 제1 장벽층(B41) 및 제2장벽층(B32)의 순으로 배치되며, 상기 제1장벽층(B41)과 제2장벽층(B42) 사이에 제1우물층(W41)이 배치된다.
상기 제1우물층(W41)의 두께(T9)는 다른 제2,3우물층(W42, 131)의 두께(T1)보다 더 얇게 형성될 수 있다. 상기 두께 T9는 1~2nm로서, 두께 T1의 30%~60% 범위로 형성될 수 있다.
상기 제2장벽층(B42)의 두께(T6)는 다른 제1,3장벽층(B41, 133)의 두께(T2)보다 더 얇게 형성될 수 있다. 상기 두께(T6)는 3~4nm이며, 상기 두께(T1)의 30%~60% 범위로 얇게 형성될 수 있다. 여기서, 두께(T1)는 5~7nm로서 예컨대, 6nm의 두께로 형성될 수 있다.
상기 제2우물층(W41)의 두께(T9)를 얇게 하고, 상기 제2장벽층(B42)의 두께(T6)를 얇게 함으로써, 재 결합 에너지 준위의 최소 값은 H7로서, H2보다 더 높게 형성된다. 이에 따라 제2클래드층(121)로부터 주입되는 정공은 상기 제2우물층(W41)를 거쳐 제2우물층(W42)로 더 주입될 수 있다. 이에 따라 제2우물층(W42)에 의한 재 결합률이 증가되어, 전체적인 광도도 증가되고, 내부 양자 효율도 증가될 수 있다.
여기서, 상기 제2장벽층(B42)는 AlGaN 또는 GaN으로 형성될 수 있으며, 상기 GaN 장벽층보다는 상기 AlGaN 장벽층의 두께가 더 얇게 형성할 수 있다. 이러한 제2장벽층(B42)의 두께(T6)는 터널링이 발생되지 않는 임계치로 형성될 수 있다.
제1 내지 제4실시 예의 변형 예로서, 상기 제2장벽층의 밴드 갭을 다른 장벽층(131)의 밴드 갭보다 더 좁게 형성할 수 있다. 또 다른 예로서, 상기 제2장벽층에 n형 도펀트를 포함하고, 다른 장벽층은 언도프된 반도체층으로 형성할 수 있다.
도 7은 도 1의 발광 소자의 다른 예를 나타낸 도면이다.
도 7을 참조하면, 발광 소자(101)는 발광 구조물(150) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(143)이 형성된다.
상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
상기 전극층(141)은 제2도전형 반도체층(123)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다.
상기 제2전극(145)은 상기 제2도전형 반도체층(123) 및/또는 상기 전극층(141) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(145)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
도 8은 도 1의 발광 소자의 또 다른 예를 나타낸 도면이다.
도 8을 참조하면, 발광 구조물(150) 아래에 전류 블록킹층(161), 채널층(163) 및 제2전극(170)이 배치된다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 상기 채널층(163) 사이에 적어도 하나가 형성될 수 있다.
상기 전류 블록킹층(161)은 상기 발광 구조물(117) 위에 배치된 제1전극(181)과 상기 발광 구조물(150)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(161)은 상기 제2전극(170)으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다.
상기 채널층(163)은 상기 제2도전형 반도체층(123)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(123) 아래에 배치되고, 외측부는 상기 발광 구조물(150)의 측면보다 더 외측에 배치된다.
상기 제2도전형 반도체층(123) 아래에 제2전극(170)이 형성될 수 있다. 상기 제2전극(170)은 복수의 전도층(165,167,169)을 포함할 수 있다.
상기 제2전극(170)은 오믹 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 오믹 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(123) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(169) 아래에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
여기서, 상기 도 1의 기판은 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(117)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(117) 상에 제1전극(181)을 형성하게 된다.
상기 제1도전형 반도체층(117)의 상면에는 러프니스와 같은 광 추출 구조(117A)로 형성될 수 있다. 상기 발광 구조물(150)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(123)의 하면에 접촉될 수 있다.
이에 따라 발광 구조물(150) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 전극 구조를 갖는 발광 소자(102)가 제조될 수 있다.
도 9는 도 7의 발광 소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 9를 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 적어도 일부가 배치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(101)와, 상기 몸체(210) 상에 상기 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(101)에 전원을 공급하고, 상기 발광 소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광 소자(101)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.
상기 발광 소자(101)의 와이어(216)는 상기 제1 리드전극(211) 또는 제2 리드전극(212) 중 어느 하나에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(220)는 상기 발광 소자(101)를 포위하여 상기 발광 소자(101)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(101)에서 방출된 광의 파장이 변화될 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 10 및 도 11에 도시된 표시 장치, 도 12에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 10은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 10을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 보드(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 보드(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 보드는 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 보드(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 보드(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광 소자 패키지(200)는 상기 보드(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 11은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 11을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 보드(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 보드(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 12는 실시 예에 따른 조명 장치의 사시도이다.
도 12를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 보드(1532)과, 상기 보드(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 보드(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 보드(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 보드(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
111:기판 113: 버퍼층
115: 저 전도층 117: 제1도전형 반도체층
119: 활성층 121: 제2클래드층
123: 제2도전형 반도체층
131,W1,W2, W21,W22,W31,W32,W41,W42: 우물층
133, B1,B2,B21,B22,B31,B32,B41,B42: 장벽층

Claims (20)

  1. 제1도전형 반도체층;
    상기 제1도전형 반도체층 위에 제2도전형 반도체층; 및
    상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되며, 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며,
    상기 복수의 우물층은 상기 제2도전형 반도체층에 가장 가까운 제1우물층, 상기 제1우물층에 가장 가까운 제2우물층, 및 상기 제2우물층과 상기 제1도전형 반도체층 사이에 배치된 복수의 제3우물층을 포함하며,
    상기 복수의 장벽층은 상기 상기 제2도전형 반도체층과 상기 제1우물층 사이에 제1장벽층, 상기 제1우물층과 상기 제2우물층 사이에 제2장벽층, 및 상기 제2장벽층과 상기 제1도전형 반도체층 사이에 배치된 복수의 제3장벽층을 포함하며,
    상기 제1우물층은 상기 제2우물층의 두께보다 얇은 두께를 가지며,
    상기 제1우물층의 우물 깊이는 상기 제2우물층의 우물 깊이보다 낮으며,
    상기 제2우물층과 상기 복수의 제3우물층은 서로 동일한 두께를 가지며,
    상기 제1 및 제3장벽층의 각각의 두께는 상기 제2 및 제3우물층의 각각의 두께보다 두껍고,
    상기 제2장벽층의 두께는 상기 제1 및 제3장벽층의 각각의 두께보다 얇으며,
    상기 활성층은 420nm~450nm 범위의 피크 파장을 발광하는 발광 소자.
  2. 제1도전형 반도체층;
    상기 제1도전형 반도체층 위에 제2도전형 반도체층; 및
    상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되며, 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며,
    상기 복수의 우물층은 동일한 우물 깊이를 갖고,
    상기 복수의 우물층은 상기 제2도전형 반도체층에 가장 가까운 제1우물층과, 상기 제1우물층에 가장 가까운 제2우물층과, 및 상기 제2우물층과 상기 제1도전형 반도체층 사이에 배치된 복수의 제3우물층을 포함하며,
    상기 복수의 장벽층은 상기 상기 제2도전형 반도체층과 상기 제1우물층 사이에 제1장벽층, 상기 제1우물층과 상기 제2우물층 사이에 제2장벽층, 및 상기 제2장벽층과 상기 제1도전형 반도체층 사이에 배치된 복수의 제3장벽층을 포함하며,
    상기 제2우물층과 상기 제2장벽층은 서로 다른 두께를 포함하며,
    상기 제2우물층과 상기 복수의 제3우물층은 서로 동일한 두께를 가지며,
    상기 제1우물층의 두께는 상기 제2우물층의 두께의 30%~60% 범위이며,
    상기 제2장벽층의 두께는 상기 제1 및 제3장벽층의 두께의 30%~60% 범위이며,
    상기 활성층은 420nm~450nm 범위의 피크 파장을 발광하는 발광 소자.
  3. 제1항 또는 제2항에 있어서, 상기 활성층과 상기 제2도전형 반도체층 사이에 제2클래드층을 더 포함하며,
    상기 제2클래드층은 상기 제1장벽층과 상기 제2도전형 반도체층 사이에 배치되는 발광소자.
  4. 제1항에 있어서, 상기 제1우물층은 상기 제2우물층의 두께의 30%~60% 범위의 두께를 갖는 발광 소자.
  5. 제3항에 있어서, 상기 제1우물층은 1~2nm의 두께를 가지며,
    상기 제2장벽층의 두께는 3~4nm인 발광 소자.
  6. 제4항에 있어서, 상기 제2우물층은 상기 제2장벽층의 두께보다 얇은 두께를 가지며, 상기 제2우물층과 상기 제2장벽층의 두께 차이는 1nm이하인 발광 소자.
  7. 제4항에 있어서, 상기 제1우물층은 1~2nm의 두께를 갖는 발광 소자.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서, 상기 제1우물층은 상기 제2 및 제3 우물층의 밴드 갭보다 넓은 밴드 갭을 가지며,
    상기 제2우물층의 인듐 조성비는 10~13%로 형성되는 발광 소자.
  11. 제10항에 있어서, 상기 제1우물층은 상기 제2 및 제3 우물층의 인듐 함량보다 적은 인듐 함량을 가지며,
    상기 제1우물층의 인듐 조성비는 7~8%인 발광 소자.
  12. 제10항에 있어서, 상기 제1우물층은 상기 제2 및 제3 우물층의 인듐 함량보다 적은 인듐 함량을 가지며,
    상기 제1우물층의 인듐 조성비는 상기 제2우물층의 인듐 조성비의 45% 이상인 발광 소자.
  13. 삭제
  14. 제1항 또는 제2항에 있어서, 상기 제2장벽층의 두께는 3~4nm인 발광 소자.
  15. 제1항에 있어서, 상기 제2장벽층의 두께는 상기 제1 및 제3장벽층의 두께의 30%~60% 범위로 형성된 발광 소자.
  16. 제2항에 있어서, 상기 복수의 우물층은 동일한 밴드 갭을 갖는 발광 소자.
  17. 제14항에 있어서, 상기 제2장벽층은 n형 도펀트를 포함하는 발광 소자.
  18. 제14항에 있어서, 상기 제2장벽층은 상기 제1 및 제3장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 발광 소자.
  19. 제14항에 있어서, 상기 제1도전형 반도체층은 n형 도펀트를 포함하며,
    상기 제2도전형 반도체층은 p형 도펀트를 포함하는 발광 소자.
  20. 삭제
KR1020110068586A 2011-07-11 2011-07-11 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 Active KR101916020B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110068586A KR101916020B1 (ko) 2011-07-11 2011-07-11 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US13/363,554 US8624221B2 (en) 2011-07-11 2012-02-01 Light emitting device having a well structure different of a multi-quantum well structures
EP12156073.4A EP2546891B1 (en) 2011-07-11 2012-02-17 Light emitting device, method for fabricating the same, and light emitting device package
CN201210148953.3A CN102881787B (zh) 2011-07-11 2012-05-14 发光器件及其制造方法和发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068586A KR101916020B1 (ko) 2011-07-11 2011-07-11 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20130007919A KR20130007919A (ko) 2013-01-21
KR101916020B1 true KR101916020B1 (ko) 2018-11-07

Family

ID=45607113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068586A Active KR101916020B1 (ko) 2011-07-11 2011-07-11 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Country Status (4)

Country Link
US (1) US8624221B2 (ko)
EP (1) EP2546891B1 (ko)
KR (1) KR101916020B1 (ko)
CN (1) CN102881787B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101990095B1 (ko) * 2011-07-11 2019-06-18 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102175341B1 (ko) * 2014-06-02 2020-11-06 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102399381B1 (ko) * 2015-05-20 2022-05-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP6616126B2 (ja) * 2015-08-25 2019-12-04 シャープ株式会社 窒化物半導体発光素子
TWI783385B (zh) 2016-08-18 2022-11-11 新世紀光電股份有限公司 微型發光二極體及其製造方法
JP2025005137A (ja) * 2023-06-27 2025-01-16 日亜化学工業株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764433B1 (ko) * 2006-04-06 2007-10-05 삼성전기주식회사 질화물 반도체 소자
WO2008155958A1 (ja) * 2007-06-15 2008-12-24 Rohm Co., Ltd. 半導体発光素子及び半導体発光素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2056665C1 (ru) * 1992-12-28 1996-03-20 Научно-производственное объединение "Принсипиа оптикс" Лазерная электронно-лучевая трубка
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
JP4032636B2 (ja) 1999-12-13 2008-01-16 日亜化学工業株式会社 発光素子
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP2002176198A (ja) * 2000-12-11 2002-06-21 Mitsubishi Cable Ind Ltd 多波長発光素子
KR100674862B1 (ko) * 2005-08-25 2007-01-29 삼성전기주식회사 질화물 반도체 발광 소자
KR100703096B1 (ko) 2005-10-17 2007-04-06 삼성전기주식회사 질화물 반도체 발광 소자
KR100850950B1 (ko) 2006-07-26 2008-08-08 엘지전자 주식회사 질화물계 발광 소자
KR20080035865A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 반도체 발광 소자
KR100961109B1 (ko) 2008-02-11 2010-06-07 삼성엘이디 주식회사 ＧａＮ계 반도체 발광소자
JP4720834B2 (ja) 2008-02-25 2011-07-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ
US8106421B2 (en) 2009-08-21 2012-01-31 University Of Seoul Industry Cooperation Foundation Photovoltaic devices
CN102185058B (zh) * 2011-04-02 2013-09-25 映瑞光电科技(上海)有限公司 一种氮化物led结构及其制备方法
KR101990095B1 (ko) * 2011-07-11 2019-06-18 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764433B1 (ko) * 2006-04-06 2007-10-05 삼성전기주식회사 질화물 반도체 소자
WO2008155958A1 (ja) * 2007-06-15 2008-12-24 Rohm Co., Ltd. 半導体発光素子及び半導体発光素子の製造方法

Also Published As

Publication number Publication date
US8624221B2 (en) 2014-01-07
EP2546891B1 (en) 2018-09-26
CN102881787B (zh) 2017-04-19
US20120153256A1 (en) 2012-06-21
CN102881787A (zh) 2013-01-16
KR20130007919A (ko) 2013-01-21
EP2546891A1 (en) 2013-01-16

Similar Documents

Publication Publication Date Title
US9711682B2 (en) Multiple quantum well light emitting device with multi-layer barrier structure
US8748932B2 (en) Light emitting device having curved top surface with fine unevenness
US8994001B2 (en) Light emitting device for improving a light emission efficiency
KR101990095B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US9276175B2 (en) Light emitting device, light emitting device package
KR101916020B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101851206B1 (ko) 반도체 성장용 기판, 질화물 반도체 소자 및 그 제조방법
KR102075151B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR102085957B1 (ko) 발광소자
KR101823685B1 (ko) 성장기판, 반도체 소자 및 그 제조방법
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120139128A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130038061A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지 및 라이트 유닛
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101856215B1 (ko) 발광소자 및 발광 소자 패키지
KR20120087033A (ko) 발광 소자
KR20130107781A (ko) 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130035075A (ko) 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110711

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160711

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110711

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181101

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211101

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221007

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20231011

Start annual number: 6

End annual number: 6