[go: up one dir, main page]

KR101906924B1 - 액정표시장치 및 이의 화소 구동방법 - Google Patents

액정표시장치 및 이의 화소 구동방법 Download PDF

Info

Publication number
KR101906924B1
KR101906924B1 KR1020167012785A KR20167012785A KR101906924B1 KR 101906924 B1 KR101906924 B1 KR 101906924B1 KR 1020167012785 A KR1020167012785 A KR 1020167012785A KR 20167012785 A KR20167012785 A KR 20167012785A KR 101906924 B1 KR101906924 B1 KR 101906924B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
pixel
transistor
scan line
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020167012785A
Other languages
English (en)
Other versions
KR20160071460A (ko
Inventor
쳉헝 첸
제하오 쉬
주이 왕
시아오후이 야오
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20160071460A publication Critical patent/KR20160071460A/ko
Application granted granted Critical
Publication of KR101906924B1 publication Critical patent/KR101906924B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

액정표시장치의 화소 구동방법은, 액정표시장치는 제1 레벨 화소들(level pixels), 제2 레벨 화소들, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제1 스캐닝 라인(scanning line), 제2 스캐닝 라인, 복수의 데이터 라인들, 메인 화소 전극, 서브 화소 전극 및 셰어 커패시터(shared capacitor)를 포함한다. 화소 구동방법은, 제1 인에이블링 기간에서, 제1 레벨 화소들에서 제1 스캐닝 라인을 인에이블링하는 단계 및 메인 화소 전극과 서브 화소 전극을 충전하는 단계(S402); 제2 인에이블링 기간에서, 제1 레벨 화소들의 메인 화소 전극 및 서브 화소 전극의 전압을 줄이기 위해 제1 스캐닝 라인의 인에이블링을 중단하는 단계(S404); 제3 인에이블링 기간에서, 제2 스캐닝 라인을 인에이블링 하고, 제1 레벨 화소의 제3 트랜지스터를 스타팅하는 단계(S406); 제4 인에이블링 기간에서, 제2 스캐닝 라인의 인에이블링을 중단하고, 제3 인에이블링 기간과 제4 인에이블링 기간에서, 제1 레벨 화소들의 서브 화소 전극의 전압을 줄이기 위해 제3 트랜지스터의 셰어 커패시터를 이용하는 단계(S408)을 포함한다.

Description

액정표시장치 및 이의 화소 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND A PIXEL DRIVING METHOD THEREOF}
본 발명은 화소 구동방법에 관한 것으로, 보다 구체적으로는 액정표시장치의 화소 구동방법에 관한 것이다.
액정표시장치 제조 기술이 매일 같이 발전하면서, 다른 제조 공장들이 트위스트 네마틱(TN: Twist Nematic) 타입, 인-플레인 스위칭(IPS: In-Plane Switching) 타입, 고분자 안정화 수직 배향(PSVA: Polymer Stabilized Vertical Alignment) 타입 등 LCD 패널들의 다른 타입들을 개발하고 있다. 예를 들어, 수직 배향(VA) 타입 액정표시장치는, 액정 방향들이 사용자가 표시장치를 다른 각도들로 볼 때 다르기 때문에 컬러 왜곡(Color distortion)이 광시야각에서 발견될 것이다. 광시야각 컬러 왜곡 개선을 위하여, 액정 화소들을 설계할 때, 각각의 화소들은 두 부분으로 분할된다. 한 부분은 메인 화소 영역(main pixel area)이고, 다른 부분은 서브 화소 영역(sub pixel area)이다. 컬러 왜곡을 개선하기 위한 이러한 두 영역에서의 전압 조절을 LCS(Low color shift) 설계라고 한다.
LCS 설계는 두 가지 다른 타입들을 포함한다. 하나의 타입은 메인 화소 영역과 서브 화소 영역 각각을 제어하기 위해 추가 데이터 라인들 또는 추가 스캔 라인들을 배치하는 것이다; 스캔 라인들의 수가 갖는 문제점이 증가된다. 다른 타입은 LCS 설계를 구현하기 위해 메인 화소 영역과 서브 화소 영역 사이의 다른 전압 레벨들을 조작하기 위해 어레이 기판(array substrate)에 어떤 커패시턴스들을 배열하는 것이다. 하지만, 어레이 기판에 커패시턴스들이 추가되기 때문에 화소들의 개구율(aperture ratio)에 영향을 미칠 것이다.
도 1은 일반적인 액정표시장치에서 화소 구조 설계를 도시한 도면이다. 도 1에 도시된 바와 같이, 화소 구조는 메인 화소 영역(104)과 서브 화소 영역(106)의 동일 면(the same side) 상에 두 스캔 라인들(102)을 배치하고(implements), LCS를 구현하기 위해 커패시턴스를 사용한다. 스캔 라인들(102)은 메인 화소 영역(104)과 서브 화소 영역(106)의 동일 면에 배치되기 때문에 서브 화소 영역(104)의 드레인과 연결된 라인은 메인 화소 영역을 통과할 것입니다. 만약, 드레인 라인에 어떤 금속 파티클(metal particles)이 존재한다면, 메인 화소 영역과 드레인 라인 사이 영역에서 단락(short circuit)이 발생하고, 이것은 LCS가 고장(fail)나거나 디스플레이의 오작동(malfunction)을 야기한다.
따라서, 단락 문제를 피하면서 화소들의 개구율을 증가시킬 수 있는 새로운 액정표시장치 화소 구동방법의 설계의 필요성이 대두된다.
본 발명은 단락 문제를 피하면서 화소 개구율을 증가시킬 수 있는 액정표시장치의 화소 구동방법을 제공하는 목적이 있다.
또한, 본 발명은 일반적인 스캔 라인들 두 개를 하나의 스캔라인으로 병합한 액정표시장치를 제공하는데 다른 목적이 있다.
위에서 설명한 기술적 문제를 해결하기 위해, 액정표시장치 화소 구동방법이 여기 개시되고, 액정표시장치는, 제1 스테이지 화소, 제2 스테이지 화소, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제1 스캔 라인, 제2 스캔 라인, 복수의 데이터 라인들, 메인 화소 전극, 서브 화소 전극 및 셰어 커패시턴스를 포함한다. 화소 구동 방법은, 제1 스테이지 화소의 메인 화소 전극과 서브 화소 전극을 충전하기 위해 제1 구동 기간 동안 제1 스캔 라인을 구동하는 단계, 제1 스테이지 화소의 메인 화소 전극과 서브 화소 전극의 전압들을 줄이기 위해 제2 구동 기간 동안 상기 제1 스캔 라인의 구동을 중단하는 단계, 제1 스테이지 화소의 제3 트랜지스터를 턴 온하기 위해 제3 구동 기간 동안 제2 스캔 라인을 구동하는 단계, 제4 구동 기간 동안 제2 스캔 라인의 구동을 중단하는 단계와 셰어 커패시턴스를 구현함으로써, 제1 스테이지 화소의 메인 화소 전극 및 상기 서브 화소 전극의 전압들을 풀 다운하는 단계를 포함하고, 셰어 커패시턴스는 상기 제3 및 제4 구동 기간 동안 상기 제3 트랜지스터와 연결되는 것을 포함한다.
본 발명의 일 실시예에서는, 제2 스캔 라인은 제1 스테이지 화소의 제3 트랜지스터와 제3 구동 기간 동안 제2 스테이지 화소의 제1 및 제2 트랜지스터들을 턴온 하기 위해 구동된다.
본 발명의 일 실시예에서는, 화소 구동 방법은 수직 배향 타입 액정표시장치에 사용되고, 제2 스테이지 화소는 제1 스테이지 화소의 다음 스테이지 화소이다.
본 발명의 일 실시예에서는, 메인 화소 전극과 서브 화소 전극의 전압들은 제2 구동 기간 동안 피드 쓰루 효과(feed-through effect)로 인하여 감소된다.
본 발명의 일 실시예에서는, 제2 스테이지 화소의 제1 및 제2 트랜지스터들은 제1 스테이지 화소의 제3 트랜지스터와 동일 스캔 라인을 공유한다.
또한, 본 발명은 일반적인 스캔 라인들 두 개를 하나의 스캔라인으로 병합한 액정표시장치를 제공하는데 다른 목적이 있다. 스캔 라인은 현재 스테이지(current stage)에서 화소 전압(메인 화소 및 서브 화소)을 증가시키기 위해 사용될 수 있고, 또한 LCS(Low Color Shift) 목적을 달성하기 위해 다음 스테이지에서 화소에 대한 구동 기간 동안 서브 화소 전극의 전압 차를 풀 다운하는데 사용될 수 있다.
상기의 기술적 문제를 해결하기 위해, 액정표시장치가 여기 개시된다. 개시된 액정표시장치는, 복수의 픽셀들{P(n, m)}, 여기서 n=1, 2,...,N, N+1, ..., m=1, 2, ..., M, M+1, ..., n 과 m은 정수들이고, 상기 화소들은 어레이 형태로 배열되며, 화소들 중 어느 하나는 두 개의 인접한 스캔 라인들(Gate_N, Gate_N+1)과 두 개의 인접한 데이터 라인들(Data_M, Data_M+1)을 포함하고, 화소는, 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함한다. 제1 트랜지스터의 게이트는 스캔 라인(Gate_N)과 전기적으로 연결되고, 드레인은 메인 화소 전극과 전기적으로 연결된다. 제2 트랜지스터의 게이트는 스캔 라인(Gate_N)과 전기적으로 연결되고, 드레인은 서브 화소 전극과 전기적으로 연결된다. 제3 트랜지스터의 게이트는 스캔 라인(Gate_N+1)과 전기적으로 연결되고, 드레인은 셰어 커패시턴스와 전기적으로 연결되며, 소스는 서브 화소 전극과 전기적으로 연결된다. 제1 및 제2 트랜지스터들은 현재 스테이지에서 화소 충전을 위해 배치되고, 제3 트랜지스터는 셰어 커패시턴스를 구현함으로써, 다음 스테이지의 서브 화소 전극의 전압을 풀 다운하기 위해 배치된다.
본 발명의 일 실시예에서는, 액정표시장치는 수직 배향(VA) 액정표시장치이다.
본 발명의 일 실시예에서는, 스캔 라인(G_N)은 제1 스테이지 화소의 메인 화소 전극 및 서브 화소 전극을 충전하기 위해 제1 구동 기간 동안 구동된다.
본 발명의 일 실시예에서는, 스캔 라인(G_N)은 제2 구동 기간 동안 구동을 정지하고, 제1 스테이지 화소의 메인 화소 전극 및 서브 화소 전극의 전압들은 피드 쓰루 효과로 인하여 감소된다.
본 발명의 일 실시예에서는, 스캔 라인(G_N+1)은 다음 스테이지의 메인 화소 전극 및 서브 화소 전극을 충전하고 제3 트랜지스터를 턴온 하기 위해 제3 구동 기간 동안 구동된다.
본 발명의 일 실시예에서는, 제2 스캔 라인은 제4 구동 기간 동안 구동되는 것을 중단하고, 제1 스테이지 화소의 메인 화소 전극 및 서브 화소 전극의 전압들이 셰어 커패시턴스를 구현함으로써 감소되며, 셰어 커패시턴스는 제3 및 제4 구동 기간 동안 제3 트랜지스터와 연결된다.
본 발명의 일 실시예에서는, 현재 스테이지에서 화소의 제1 및 제2 트랜지스터들은 다음 스테이지 화소의 제3 트랜지스터와 동일한 스캔 라인을 공유한다.
본 발명에서의 액정표시장치 화소 구동방법의 이점은 화소 개구율을 증가시키고 효율적으로 단락 문제를 피하는 것이다. 다음 스테이지 화소의 제1 및 제2 트랜지스터들은 현재 스테이지의 제3 트랜지스터와 동일 스캔 라인을 공유하고, 스캔 라인은 다음 스테이지 화소의 전압을 증가시키고, LCS를 구현하기 위해 제3 트랜지스터의 셰어 커패시턴스에 의해 서브 화소의 전압을 풀 다운하기 위해 사용될 수 있다.
도 1은 일반적인 액정표시장치의 화소 구조를 도시한 도면이다.
도 2a는 본 발명의 일 실시예에 따른 액정표시장치를 도시한 도면이다.
도 2b는 본 발명의 실시예에 따른 액정표시장치를 도시한 도면이다.
도 2c는 도 2b에서의 액정표시장치의 등가 회로를 도시한 도면이다.
도 3은 본 발명의 실시예의 액정표시장치를 설명을 위한 전압 파형도이다.
도 4는 본 발명의 실시예에서의 액정표시장치의 화소 구동방법에 대한 플로챠트이다.
본 발명에 대한 전술한 설명은 첨부한 도면들과 바람직한 실시예들의 다음 상세한 설명을 참조함으로써, 가장 잘 이해 될 수 있다.
도 2a는 본 발명의 일 실시예에 따른 액정표시장치를 도시한 도면이다. 액정표시장치(20)는, 복수의 스캔 라인들(G_n)(202), 복수의 데이터 라인들(D_m)(204) 및 복수의 픽셀들(206), 여기서 n=1, 2,...,N, N+1, ..., m=1, 2, ..., M, M+1, ..., n 과 m은 양의 정수들(positive integers). 복수의 스캔 라인들(202)은 수평 방향을 따라 배열되고, 복수의 데이터 라인들(204)은 수직 방향을 따라 배열된다. 화소들은 어레이 형태로 배열되고, 화소들(206) 중 어느 하나는 인접한 스캔 라인들(202)과 인접한 데이터 라인들(204) 사이에 배치된다.
도 2b는 본 발명의 실시예에 따른 액정표시장치를 도시한 도면이다. 도 2c는 도 2b에서의 액정표시장치의 등가 회로를 도시한 도면이다. 본 발명을 명확하게 설명하기 위해, 도 2b 및 도 2c들은 두 개의 스캔 라인들(G_N, G_N+1)(202), 두 개의 데이터 라인들(D_N, D_N+1)(204) 및 화소(206) 만을 도시하였다.
도 2b 및 도 2c를 참조하면, 화소(206)는 메인 화소 전극(2061), 서브 화소 전극(2062), 제1 트랜지스터(TFT_A)(2063), 제2 트랜지스터(TFT_B)(2064) 및 제3 트랜지스터(TFT_C)(2065)를 포함한다. 제1 트랜지스터(2063)의 게이트와 제2 트랜지스터(2064)의 게이트들은 스캔 라인(G_N)과 전기적으로 연결된다. 제1 트랜지스터(2063)의 드레인과 제2 트랜지스터(2064)의 드레인들은 각각 메인 화소 전극(2061) 및 서브 화소 전극(2062)과 전기적으로 연결된다. 제3 트랜지스터(2065)의 게이트는 스캔 라인(G_N+1)(202)과 전기적으로 연결되고, 제3 트랜지스터(2065)의 소스는 서브 화소 전극(2062)과 전기적으로 연결되며, 제3 트랜지스터(2065)의 드레인은 셰어 커패시턴스(C_share)(2066)와 전기적으로 연결된다. 스캔 신호(gn)가 스캔 라인(G_N)(202)을 제1 구동 기간 동안 구동할 때, 제1 트랜지스터(TFT_A)(2063) 및 제2 트랜지스터(TFT_B)(2064)들은 턴온(turned on)되고, 영상 데이터(image data) 신호는 스캔 라인(G_N)(202)과 연결된 화소(206)에 데이터 라인(204)을 통해 전송된다.
따라서, 메인 화소 전극(2061)과 서브 화소 전극(2062)의 전압은 증가한다. 스캔 신호(gn)가 제2 구동 기간 동안 스캔 라인(G_N) 구동을 멈출 때, 메인 화소 전극(2061)과 서브 화소 전극(2062)의 전압이 피드-쓰루 효과로 인하여 약간(Slightly) 감소한다. 다음, 스캔 신호(gn)가 제3 구동 기간 동안 스캔 라인(G_N+1)을 구동할 때, 영상 데이터 신호(image data signal)는 다음 스테이지에서 화소로 전송되고, 제3 트랜지스터(TFT_C)가 턴온 된다. 제4 구동 기간 동안, 스캔 신호가 스캔 라인(G_N+1)(202) 구동을 멈추고, 이전 스테이지에서 서브 화소 전극(2062)의 전압이 제3 트랜지스터(2065)와 전기적으로 연결된 셰어 커패시턴스로 인하여 풀다운(Pulled down) 될 것이다. 따라서, 일반적인 두 개의 스캔 라인들이 단일 스캔 라인과 병합되고, 스캔 라인은 현재 스테이지(current stage)에서 화소(메인 화소와 서브 화소)의 전압을 증가하기 위해 사용될 수 있으며, 현재 스테이지에서 서브 화소의 전압 차는 LCS(Low Color Shift)의 구현을 위해 셰어 커패시턴스에 의해 풀다운될 수 있다.
도 3은 본 발명의 실시예의 액정표시장치를 설명을 위한 전압 파형도이다. 본 실시예의 액정표시장치는, 제1 스테이지 화소, 제2 스테이지 화소, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제1 스캔 라인, 제2 스캔 라인, 복수의 데이터 라인들, 메인 화소 전극, 서브 화소 전극 및 셰어 커패시턴스를 포함한다. 제2 스테이지 화소는 제1 스테이지 화소의 다음 스테이지이고, 제2 스캔 라인은 제1 스캔 라인으로부터 다음 스테이지 스캔 라인이다. 제1 스테이지 화소 및 제2 스테이지 화소는 각각 메인 화소 전극과 서브 화소 전극을 포함한다. 도 3에 도시된 바와 같이, 스캔 신호(gn)가 제1 구동 기간(t1) 동안 제1 스테이지 화소에서 제1 트랜지스터 및 제2 트랜지스터를 턴온(turn on) 하기 위해 제1 스캔 라인(G_N)을 구동할 때, 제1 스테이지 화소의 메인 화소 전극과 서브 화소 전극은 충전된다(charged).
제2 구동 기간(t2) 동안, 스캔 신호(gn)가 제1 스캔 라인(G_N) 구동을 멈추고, 제1 화소 전극과 제2 화소 전극의 전압이 피드-쓰루 효과로 인하여 약간 감소된다. 제3 구동 기간(t3) 동안, 스캔 신호(t3)는 제3 트랜지스터를 턴온 하고 제2 스테이지 화소를 구동하기 위해 제2 스캔 라인(G_N+1)을 구동한다. 제4 구동 기간(t4) 동안, 스캔 신호는 제2 스캔 라인(G_N+1)의 구동을 멈춘다. 제3 및 제4 구동 기간 동안, 제3트랜지스터와 연결된 셰어 커패시턴스를 구현함으로써, 제1 스테이지 화소에서 서브 화소 전극의 전압은 제1 스테이지 화소에서 서브 화소전극의 전압과 다른 메인 화소 전극의 전압을 만들기 위해 풀다운(pulled down) 된다. 제2 스테이지 화소에서 제1 트랜지스터와 제2 트랜지스터가 제1 스테이지 화소의 제3 트랜지스터와 동일한 스캔 라인을 공유하고, 스캔 라인은 제2 스테이지 화소(메인 화소와 서브 화소)에서 전압이 증가할 수 있으며, 제3 트랜지스터와 연결된 셰어 커패시턴스로 인하여 제1 스테이지 화소에서 서브 화소 전극은 LCS 구현을 위하여 제2 스테이지 화소의 구동 시간 동안 풀다운 된다.
도 4는 본 발명의 실시예에서의 액정표시장치의 화소 구동방법에 대한 플로챠트이다. 도 4에 도시된 바와 같이, 액정표시장치는 제1 스테이지 화소, 제2 스테이지 화소, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제1 스캔 라인, 제2 스캔 라인, 복수의 데이터 라인들, 메인 화소 전극, 서브 화소 전극 및 셰어 커패시턴스를 포함한다. 화소 구동방법은 다음 단계들을 포함한다.
S402단계에서, 제1 구동 기간 동안, 제1 스캔 라인은 제1 스테이지 화소의 메인 화소 전극과 서브 화소 전극을 충전하기 위해 제1 스캔 라인을 구동한다. S404 단계에서, 제2 구동 기간 동안, 제1 스캔 라인은 구동을 중단하고, 메인 화소 전극과 서브 화소 전극의 전압을 줄어든다. 제2 구동 기간 동안, 메인 화소 전극과 서브 화소 전극의 전압은 피드-쓰루 효과로 인하여 감소된다. S406 단계에서, 제3 구동 기간 동안, 제2 스캔 라인은 제2 스테이지 화소에서 메인 화소 전극과 서브 화소 전극의 전압을 충전하기 위해 구동되고, 제1 스테이지 화소에서 제3 트랜지스터는 턴온 된다. S408 단계에서, 제4 구동 기간 동안, 제2 스캔 라인은 구동을 멈춘다. 제3 구동 기간 및 제4 구동 기간 동안, 제1 스테이지 화소의 제3 트랜지스터에서 셰어 커패시턴스는 제1 스테이지 화소에서 서브 화소 전극의 전압이 풀다운 된다. 제2 스테이지 화소에서 제1 트랜지스터와 제2 트랜지스터는 제1 스테이지 화소의 제3 트랜지스터와 동일한 스캔 라인을 공유하고(share), 스캔 라인은 제2 스테이지 화소(메인 화소 및 서브 화소)의 전압을 증가하기 위해 사용될 수 있고, 또한 LCS를 구현하기 위해 제3 트랜지스터의 셰어 커패시턴스를 배치함으로써(implementing), 제1 스테이지 화소에서 서브 화소 전극의 전압이 풀다운을 위해 사용될 수 있다.
전술한 바와 같이, 본 발명은 바람직한 실시예로 설명되어 있고, 전술한 실시 예에 다양한 변경 및 수정들은 첨부된 청구항들에 의해서만 제한되도록 의도된 발명의 범위와 사상을 벗어남이 없이 수행 될 수 있음을 이해해야 한다.

Claims (12)

  1. 제1 스테이지 화소, 제2 스테이지 화소, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제1 스캔 라인, 제2 스캔 라인, 복수의 데이터 라인들, 메인 화소 전극, 서브 화소 전극 및 셰어 커패시턴스를 포함하는 액정표시장치에 있어서,
    상기 제1 스테이지 화소의 상기 메인 화소 전극과 상기 서브 화소 전극을 충전하기 위해 제1 구동 기간 동안 상기 제1 스캔 라인을 구동하는 단계;
    상기 제1 스테이지 화소의 메인 화소 전극과 서브 화소 전극의 전압들을 줄이기 위해 제2 구동 기간 동안 상기 제1 스캔 라인을 구동을 중단하는 단계;
    상기 제1 스테이지 화소의 제3 트랜지스터를 턴 온하기 위해 제3 구동 기간 동안 상기 제2 스캔 라인을 구동하는 단계; 및
    제4 구동 기간 동안 상기 제2 스캔 라인의 구동을 중단하는 단계와 상기 셰어 커패시턴스를 구현함으로써, 상기 제1 스테이지 화소의 메인 화소 전극 및 서브 화소 전극의 전압들을 풀 다운하는 단계를 포함하고,
    상기 제2 스캔 라인은 상기 제2 구동 기간 동안 구동되지 않고, 상기 제2 구동 기간 동안 상기 메인 화소 전극과 상기 서브 화소 전극의 전압들은 피드 쓰루 효과로 인하여 감소되고,
    상기 메인 화소 전극은 상기 제1 트랜지스터의 드레인과 전기적으로 연결되고 상기 서브 화소 전극은 상기 메인 화소 전극의 하부에 위치하고 상기 제2 트랜지스터의 드레인과, 상기 메인 화소 영역을 통과하여, 전기적으로 연결되고,
    상기 제2 스캔 라인은 상기 제3 구동 기간 동안 상기 제1 스테이지 화소의 제3 트랜지스터와 상기 제2 스테이지 화소의 제1 및 제2 트랜지스터들을 턴온 하기 위해 구동되고,
    상기 제2 스캔 라인은 상기 제3 구동 기간 이후의 제4 구동 기간 동안 구동되는 것을 중단하고, 상기 제1 스테이지 화소의 메인 화소 전극 및 서브 화소 전극의 전압들이 상기 셰어 커패시턴스를 구현함으로써 감소되며, 상기 셰어 커패시턴스는 상기 제3 및 제4 구동 기간 동안 상기 제3 트랜지스터와 연결되는 액정표시장치의 화소 구동방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 화소 구동 방법은 수직 배향 타입 액정표시장치에 사용되고, 상기 제2 스테이지 화소는 상기 제1 스테이지 화소의 다음 스테이지 화소인 액정표시장치의 화소 구동방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 스테이지 화소의 제1 및 제2 트랜지스터들은 상기 제1 스테이지 화소의 제3 트랜지스터와 동일 스캔 라인을 공유하는 액정표시장치의 화소 구동방법.
  6. 복수의 화소들{P(n, m)}, 여기서 n=1, 2,...,N, N+1, ..., m=1, 2, ..., M, M+1, ..., n 과 m은 정수들이고, 상기 화소들은 어레이 형태로 배열되며, 화소들 중 어느 하나는 두 개의 인접한 스캔 라인들(G_N, G_N+1)과 두 개의 인접한 데이터 라인들(Data_M, Data_M+1)을 포함하는 액정표시장치에 있어서,
    상기 화소는,
    상기 스캔 라인(G_N)과 전기적으로 연결된 게이트와 메인 화소 전극과 전기적으로 연결된 드레인을 구비한 제1 트랜지스터;
    상기 스캔 라인(G_N)과 전기적으로 연결된 게이트와 서브 화소 전극과 전기적으로 연결된 드레인을 구비한 제2 트랜지스터; 및
    상기 스캔 라인(G_N+1)과 전기적으로 연결된 게이트와 셰어 커패시턴스와 전기적으로 연결된 드레인과 상기 서브 화소 전극과 전기적으로 연결된 소스를 구비한 제3 트랜지스터를 포함하고,
    상기 제1 트랜지스터와 제2 트랜지스터들은 현재 스테이지에서 화소 충전을 위해 배치되고, 상기 제3 트랜지스터는 상기 셰어 커패시턴스를 구현함으로써, 다음 스테이지에서 상기 서브 화소 전극의 전압을 풀 다운하기 위해 배치되며,
    상기 스캔 라인(G_N)의 구동 기간과 상기 스캔 라인(G_N+1)의 구동 기간 사이에 상기 스캔 라인(G_N)과 상기 스캔 라인(G_N+1)이 동시에 구동되지 않는 기간이 존재하고, 상기 기간 동안 상기 메인 화소 전극과 상기 서브 화소 전극의 전압들은 피드 쓰루 효과로 인하여 감소되고,
    상기 서브 화소 전극은 상기 메인 화소 전극의 하부에 위치하고 상기 제2 트랜지스터의 드레인과, 상기 메인 화소 영역을 통과하여, 전기적으로 연결되고,
    상기 스캔 라인(G_N)은 상기 현재 스테이지 화소의 메인 화소 전극 및 서브 화소 전극을 충전하기 위해 제1 구동 구간 동안 구동되고,
    상기 스캔 라인(G_N)은 상기 제1 구동 기간 이후의 제2 구동 기간 동안 구동을 정지하고,
    상기 스캔 라인(G_N+1)은 상기 다음 스테이지의 메인 화소 전극 및 서브 화소 전극을 충전하고 상기 제3 트랜지스터를 턴온 하기 위해 상기 제2 구동 기간 이후의 제3 구동 기간 동안 구동되고,
    상기 스캔 라인(G_N+1)은 상기 제3 구동 기간 이후의 제4 구동 기간 동안 구동되는 것을 중단하고, 상기 현재 스테이지 화소의 메인 화소 전극 및 서브 화소 전극의 전압들이 상기 셰어 커패시턴스를 구현함으로써 감소되며, 상기 셰어 커패시턴스는 상기 제3 및 제4 구동 기간 동안 상기 제3 트랜지스터와 연결되는 액정표시장치.
  7. 제6항에 있어서,
    상기 액정표시장치는 수직 배향 타입인 액정표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제6항에 있어서,
    상기 다음 스테이지에서 상기 화소의 제1 및 제2 트랜지스터들은 상기 현재 스테이지의 화소의 제3 트랜지스터와 동일한 스캔 라인을 공유하는 액정표시장치.
KR1020167012785A 2013-12-12 2013-12-18 액정표시장치 및 이의 화소 구동방법 Active KR101906924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310676568.0A CN103680447B (zh) 2013-12-12 2013-12-12 液晶显示设备及其像素驱动方法
CN201310676568.0 2013-12-12
PCT/CN2013/089771 WO2015085608A1 (zh) 2013-12-12 2013-12-18 液晶显示设备及其像素驱动方法

Publications (2)

Publication Number Publication Date
KR20160071460A KR20160071460A (ko) 2016-06-21
KR101906924B1 true KR101906924B1 (ko) 2018-10-11

Family

ID=50317810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167012785A Active KR101906924B1 (ko) 2013-12-12 2013-12-18 액정표시장치 및 이의 화소 구동방법

Country Status (7)

Country Link
US (1) US9224354B2 (ko)
JP (1) JP2017504822A (ko)
KR (1) KR101906924B1 (ko)
CN (1) CN103680447B (ko)
EA (1) EA032519B1 (ko)
GB (1) GB2540453B (ko)
WO (1) WO2015085608A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941442B (zh) * 2014-04-10 2016-07-20 深圳市华星光电技术有限公司 显示面板及其驱动方法
CN103996657B (zh) * 2014-05-13 2016-06-22 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制作方法和液晶显示器
TWI526760B (zh) * 2014-07-17 2016-03-21 友達光電股份有限公司 液晶像素電路及其驅動方法
CN104460148B (zh) * 2014-11-20 2017-09-01 深圳市华星光电技术有限公司 提升不良检出率的像素结构及检测方法
CN104375294B (zh) * 2014-11-24 2017-03-15 深圳市华星光电技术有限公司 一种显示面板的检测电路及其检测方法
CN104483792B (zh) * 2014-12-26 2017-04-12 深圳市华星光电技术有限公司 阵列基板及显示装置
CN105093743B (zh) 2015-08-07 2018-03-13 深圳市华星光电技术有限公司 一种液晶面板、tft基板及其检测方法
CN107132709A (zh) * 2017-05-05 2017-09-05 惠科股份有限公司 液晶像素电路及其驱动方法与液晶显示面板
CN107255894B (zh) * 2017-08-09 2020-05-05 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN207352947U (zh) * 2017-10-25 2018-05-11 中华映管股份有限公司 显示面板及其像素电路
KR102718859B1 (ko) * 2019-01-07 2024-10-18 삼성디스플레이 주식회사 주사 구동부
KR102727655B1 (ko) * 2019-12-23 2024-11-06 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008203849A (ja) 2007-02-16 2008-09-04 Chi Mei Optoelectronics Corp 液晶ディスプレイパネルとその製造方法
WO2011086749A1 (ja) * 2010-01-15 2011-07-21 シャープ株式会社 液晶表示装置
JP2012108514A (ja) 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 表示パネルを駆動する表示装置
WO2013139046A1 (zh) 2012-03-20 2013-09-26 深圳市华星光电技术有限公司 电荷分享型像素结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
JP4571845B2 (ja) * 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP5116359B2 (ja) * 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP5366458B2 (ja) * 2007-07-11 2013-12-11 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置及びそれを用いた電子機器
KR101515081B1 (ko) * 2007-07-26 2015-05-06 삼성디스플레이 주식회사 표시장치 및 그 구동방법
CN100578329C (zh) * 2008-03-03 2010-01-06 上海广电光电子有限公司 液晶显示装置、像素结构及其驱动方法
KR101538320B1 (ko) * 2008-04-23 2015-07-23 삼성디스플레이 주식회사 표시 장치
KR101499843B1 (ko) * 2008-07-04 2015-03-06 삼성디스플레이 주식회사 표시장치
KR101501497B1 (ko) * 2008-09-18 2015-03-12 삼성디스플레이 주식회사 액정 표시 장치
CN101592836B (zh) * 2009-04-15 2011-03-23 深圳华映显示科技有限公司 液晶显示器及其显示方法
US8411003B2 (en) * 2010-02-11 2013-04-02 Au Optronics Corporation Liquid crystal display and methods of driving same
CN101866604B (zh) * 2010-03-19 2012-08-22 华映视讯（吴江）有限公司 多分区像素驱动电路及其方法
KR20120021537A (ko) * 2010-08-06 2012-03-09 삼성전자주식회사 액정 표시 장치
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
US8810491B2 (en) * 2011-10-20 2014-08-19 Au Optronics Corporation Liquid crystal display with color washout improvement and method of driving same
TWI481940B (zh) * 2012-07-05 2015-04-21 Au Optronics Corp 顯示面板及其驅動方法
US9218777B2 (en) * 2013-07-19 2015-12-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and the liquid crystal panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008203849A (ja) 2007-02-16 2008-09-04 Chi Mei Optoelectronics Corp 液晶ディスプレイパネルとその製造方法
WO2011086749A1 (ja) * 2010-01-15 2011-07-21 シャープ株式会社 液晶表示装置
JP2012108514A (ja) 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 表示パネルを駆動する表示装置
WO2013139046A1 (zh) 2012-03-20 2013-09-26 深圳市华星光电技术有限公司 电荷分享型像素结构

Also Published As

Publication number Publication date
GB2540453B (en) 2020-12-02
CN103680447B (zh) 2016-01-13
CN103680447A (zh) 2014-03-26
GB2540453A (en) 2017-01-18
WO2015085608A1 (zh) 2015-06-18
EA201690932A1 (ru) 2017-01-30
KR20160071460A (ko) 2016-06-21
US20150170595A1 (en) 2015-06-18
JP2017504822A (ja) 2017-02-09
GB201607987D0 (en) 2016-06-22
EA032519B1 (ru) 2019-06-28
US9224354B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
KR101906924B1 (ko) 액정표시장치 및 이의 화소 구동방법
CN101636690B (zh) 液晶显示装置
US9858879B2 (en) Driving circuit with a feed through voltage compensation and array substrate
CN104483792B (zh) 阵列基板及显示装置
KR101764553B1 (ko) 어레이 기판 및 액정 디스플레이 패널
CN101520583B (zh) 像素结构及其驱动方法、以及显示器的驱动方法
JP2016528554A (ja) アレイ基板及び液晶表示装置
WO2018192048A1 (zh) 八畴像素结构
JP5450792B2 (ja) 液晶表示装置
US20120229723A1 (en) Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device
CN104036750A (zh) 一种像素电路
CN106597715B (zh) 一种亚像素单元、显示装置以及该显示装置的驱动方法
CN106094382B (zh) 显示面板、显示装置及其驱动方法
KR102107408B1 (ko) 액정표시장치
US8217873B2 (en) Liquid crystal display device for improving color washout effect
CN108873531B (zh) 阵列基板及其驱动方法、液晶显示装置
US20120112193A1 (en) Transistor array substrate
EP3637182B1 (en) Liquid crystal display panel and device
WO2015074345A1 (zh) 显示面板及其中像素结构以及驱动方法
US9111503B2 (en) Display device and method for driving same
US10310306B2 (en) Liquid crystal display panel and apparatus
CN108761936B (zh) 一种垂直取向型液晶显示器
JPWO2011108578A1 (ja) 液晶表示装置
US8665408B2 (en) Liquid crystal display device
KR101987042B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20160516

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170523

Patent event code: PE09021S01D

AMND Amendment
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171130

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180628

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20171130

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20170523

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20180628

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20180125

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20170719

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20180829

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20180827

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20180628

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20180125

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20170719

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181004

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181005

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210924

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220923

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20231004

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240927

Start annual number: 7

End annual number: 7