[go: up one dir, main page]

KR101504779B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101504779B1
KR101504779B1 KR1020100001174A KR20100001174A KR101504779B1 KR 101504779 B1 KR101504779 B1 KR 101504779B1 KR 1020100001174 A KR1020100001174 A KR 1020100001174A KR 20100001174 A KR20100001174 A KR 20100001174A KR 101504779 B1 KR101504779 B1 KR 101504779B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
potential
driving transistor
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100001174A
Other languages
English (en)
Other versions
KR20100082722A (ko
Inventor
미츠루 아사노
유키히토 이이다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100082722A publication Critical patent/KR20100082722A/ko
Application granted granted Critical
Publication of KR101504779B1 publication Critical patent/KR101504779B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 표시 장치는 전기광학 소자의 제 1 전극과 구동 트랜지스터의 소스 전극이 접속되고, 상기 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 상기 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되고, 상기 전기광학 소자의 제 1 전극과 제 2 전극 사이에 보조 용량이 접속되는 회로 구성을 포함하는 화소가 기판상에 행렬형상으로 배치된 화소 어레이부를 구비하고, 인접하는 화소중 한쪽 화소로부터 다른쪽 화소의 영역에 상기 한쪽 화소의 상기 보조 용량이 들어가는 구성에서, 상기 보조 용량의 상기 전기광학 소자측에 배치되는 전극이 상기 전기광학 소자의 제 2 전극과 도통한다.

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC APPARATUS}
본 발명은 표시 장치 및 전자 기기에 관한 것이다. 상세하게는 전기광학 소자를 포함하는 화소가 행렬형상(매트릭스형상)으로 배치되어 이루어지는 평면형(플랫 패널형)의 표시 장치 및 이 표시 장치를 이용한 전자 기기에 관한 것이다.
근래, 화상 표시를 행하는 표시 장치의 분야에서는 발광 소자를 포함하는 화소(화소 회로)가 행렬형상으로 배치되어 이루어지는 평면형의 표시 장치가 급속하게 보급되고 있다. 평면형의 표시 장치로서는 예를 들면 유기 박막에 전계를 걸으면 발광하는 현상을 이용한 유기 EL(Electro Luminescence) 소자를 이용한 유기 EL 표시 장치가 개발되고, 상품화가 진행되고 있다.
유기 EL 소자는 10V 이하의 인가 전압으로 구동할 수 있기 때문에 저소비 전력이고, 또한 자발광 소자이기 때문에, 액정 표시 장치에 필수의 광원(백라이트)이 불필요하다는 특징이 있다. 또한, 유기 EL 소자의 응답 속도가 수 μsec정도로 매우 고속이기 때문에 동화 표시시의 잔상이 발생하지 않는다.
유기 EL 표시 장치에서는 액정 표시 장치와 마찬가지로 그 구동 방식으로서 단순(패시브) 매트릭스 방식과 액티브 매트릭스 방식을 채택할 수 있다. 근래에는 화소 회로 내에 능동 소자, 예를 들면 절연 게이트형 전계 효과 트랜지스터(일반적으로는 TFT(Thin Film Transistor ; 박막 트랜지스터))를 마련한 액티브 매트릭스 방식의 표시 장치의 개발이 왕성하게 행하여지고 있다.
그런데, 일반적으로, 유기 EL 소자의 I-V 특성(전류-전압 특성)은 시간이 경과하면 열화(이른바, 경시 열화)하는 것이 알려져 있다. 또한, 구동 트랜지스터의 임계치 전압(Vth)이나, 구동 트랜지스터의 채널을 구성하는 반도체 박막의 이동도(이하, 「구동 트랜지스터의 이동도」라고 기술한다)(μ)가 경시적으로 변화하거나, 제조 프로세스의 편차에 의해 화소마다 다르거나 한다.
그래서, 이들의 영향을 받는 일 없이, 유기 EL 소자의 발광 휘도를 일정하게 유지하도록 하기 위해, 유기 EL 소자의 특성 변동에 대한 보상 기능, 나아가서는 구동 트랜지스터의 임계치 전압(Vth)의 변동에 대한 보정(이하, 「임계치 보정」이라고 기술한다)이나, 구동 트랜지스터의 이동도(μ)의 변동에 대한 보정(이하, 「이동도 보정」이라고 기술한다)의 각 보정 기능을 화소 회로의 각각에 갖게 하는 구성을 채택하고 있다(예를 들면, 특허문헌 1 참조).
특개2006-133542호 공보
여기서, 종래의 화소 레이아웃에서는 각 화소 회로의 소자 사이즈(정수)에 의해 TFT 레이아웃 면적을 비대칭이 되도록 배치하고 있다. 한편, R(적), G(록), B(청)의 각 색에 대응한 화소는 등(等) 피치로 배치되어 있다. 그래서, 어느 화소의 구성 소자 사이즈가 다른 화소의 구성 소자 사이즈보다 크고, 레이아웃 밀도가 높아질 때, 레이아웃 밀도가 낮은 화소의 스페이스에 레이아웃 밀도가 높은 구성 소자의 일부를 배치하고 있다. 이 때, 다른 화소의 구동 트랜지스터의 소스 전극과 한쪽 화소의 보조 용량의 상측 전극 사이에서 기생 용량이 생긴다. 이 기생 용량에 의해 기준 전위가 영향을 받아, 휘도 저하가 야기된다는 문제가 생기고 있다.
본 발명은 인접하는 화소중 한쪽 화소의 보조 용량의 전극과 다른쪽 화소의 전극 사이의 기생 용량의 형성에 의한 휘도 변화를 방지하는 것을 목적으로 한다.
본 발명은 전기광학 소자의 제 1 전극과 구동 트랜지스터의 소스 전극이 접속되고, 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되고, 전기광학 소자의 제 1 전극과 제 2 전극 사이에 보조 용량이 접속되는 회로 구성을 포함하는 화소가 기판상에 행렬형상으로 배치된 화소 어레이부를 구비하고, 인접하는 화소중 한쪽 화소로부터 다른쪽 화소의 영역에 한쪽 화소의 보조 용량이 들어가는 구성에서, 보조 용량의 전기광학 소자측에 배치되는 전극이 전기광학 소자의 제 2 전극과 도통하고 있는 표시 장치이다. 또한, 이 표시 장치를 본체 몸체에 구비한 전자 기기이다.
이와 같은 본 발명에서는 인접하는 화소중 한쪽 화소로부터 다른쪽 화소의 영역에 한쪽 화소의 보조 용량이 들어가는 구성에서, 보조 용량의 전극중 전기광학 소자측에 배치되는 전극을 전기광학 소자의 제 2 전극과 도통시키고 있다. 즉, 보조 용량의 전극중 상측에 배치되는 전극이 캐소드 전위가 되고, 다른쪽 화소의 애노드 전극과 한쪽 화소의 보조 용량의 애노드 전위의 전극 사이에 캐소드 전위의 전극이 개재하게 된다. 이 캐소드 전위의 전극에 의해 실드 효과가 발휘된다.
또한, 본 발명은 전기광학 소자의 제 1 전극과 구동 트랜지스터의 소스 전극이 접속되고, 구동 트랜지스터의 게이트 전극과 기록 트랜지스터의 소스 전극 또는 드레인 전극이 접속되고, 구동 트랜지스터의 게이트-소스 전극 사이에 보존 용량이 접속되고, 전기광학 소자의 제 1 전극과 제 2 전극 사이에 보조 용량이 접속되는 회로 구성을 포함하는 화소가 기판상에 행렬형상으로 배치된 화소 어레이부를 구비하고, 인접하는 화소중 한쪽 화소로부터 다른쪽 화소의 영역에 한쪽 화소의 보조 용량이 들어가는 구성에서, 보조 용량과 다른쪽 화소의 전기광학 소자의 제 1 전극 사이에 전기광학 소자의 제 2 전극과 도통하는 실드 전극이 마련되어 있는 표시 장치이다.
이와 같은 본 발명에서는 인접하는 화소중 한쪽 화소의 보조 용량의 전극중 전기광학 소자측에 배치되는 전극과, 다른쪽 화소의 애노드 전극 사이를, 캐소드 전극과 도통하는 실드 전극으로 실드할 수 있다.
본 발명에 의하면, 화소를 구성한 회로에 있어서, 인접하는 화소중 한쪽 화소의 보조 용량의 전극과 다른쪽 화소의 전극 사이의 기생 용량의 형성에 의한 휘도 변화를 방지하는 것이 가능해진다.
도 1은 본 발명의 전제가 되는 액티브 매트릭스형 유기 EL 표시 장치의 구성의 개략을 도시하는 시스템 구성도.
도 2는 화소(화소 회로)의 구체적인 구성례를 도시하는 회로도.
도 3은 본 발명의 전제가 되는 액티브 매트릭스형 유기 EL 표시 장치의 동작 설명에 제공하는 타이밍 파형도.
도 4는 발명의 전제가 되는 액티브 매트릭스형 유기 EL 표시 장치의 회로 동작의 설명도(제 1예).
도 5는 본 발명의 전제가 되는 액티브 매트릭스형 유기 EL 표시 장치의 회로 동작의 설명도(제 2예).
도 6은 본 발명의 전제가 되는 액티브 매트릭스형 유기 EL 표시 장치의 회로 동작의 설명도(제 3예).
도 7은 종래의 화소 구조에서의 회로도.
도 8은 종래의 화소 구조를 설명하는 모식 평면도.
도 9는 패턴 밀도의 문제를 해소하는 화소 구조를 설명하는 모식 평면도.
도 10은 도 9에 도시하는 레이아웃에 애노드 전극을 추가한 모식 평면도.
도 11은 도 10에서의 A-A선의 모식 단면도.
도 12는 기생 용량을 설명하는 회로도.
도 13은 영상 신호의 샘플링 기간 및 이동도 보정 기간의 동작을 설명하는 타이밍 차트.
도 14는 본 실시 형태의 한 예를 도시하는 시스템 구성도.
도 15는 본 실시 형태의 화소 구조의 한 예(그 1)를 설명하는 모식 평면도.
도 16은 도 15에서의 B-B선의 모식 단면도.
도 17은 도 15에서의 C-C선의 모식 단면도.
도 18은 본 실시 형태의 화소 구조의 한 예(그 2)를 설명하는 모식 단면도.
도 19는 본 실시 형태가 적용되는 텔레비전 세트의 외관을 도시하는 사시도.
도 20은 본 실시 형태가 적용되는 디지털 카메라의 외관을 도시하는 사시도로서, (A)는 표측에서 본 사시도, (B)는 이측에서 본 사시도.
도 21은 본 실시 형태가 적용되는 노트형 퍼스널 컴퓨터의 외관을 도시하는 사시도.
도 22는 본 실시 형태가 적용되는 비디오 카메라의 외관을 도시하는 사시도.
도 23은 본 실시 형태가 적용되는 휴대 전화기를 도시하는 외관도로서, (A)는 연 상태에서의 정면도, (B)는 그 측면도, (C)는 닫은 상태에서의 정면도, (D)는 좌측면도, (E)는 우측면도, (F)는 상면도, (G)는 하면도.
이하, 본 발명을 실시하기 위한 형태(이하, 「실시 형태」라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 본 실시 형태의 전제가 되는 표시 장치(시스템 구성, 화소 회로, 회로 동작)
2. 종래의 화소 구조에서의 문제점(화소 회로, 레이아웃, 기생 용량을 구성하는 회로도, 타이밍 차트)
3. 본 실시 형태의 구성례(시스템 구성, 배선 구조의 예)
4. 적용례(전자 기기에의 각종 적용례)
<1. 본 실시 형태의 전제가 되는 표시 장치>
[시스템 구성]
도 1은 본 실시 형태의 전제가 되는 액티브 매트릭스형 표시 장치의 구성의 개략을 도시하는 시스템 구성도이다.
여기서는 한 예로서, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자, 예를 들면 유기 EL 소자(유기 전계 발광 소자)를 화소(화소 회로)의 발광 소자로서 이용한 액티브 매트릭스형 유기 EL 표시 장치의 경우를 예로 들어 설명하는 것으로 한다.
도 1에 도시하는 바와 같이, 유기 EL 표시 장치(100)는 화소(PXLC)(101)가 행렬형상(매트릭스형상)으로 2차원 배치되어 이루어지는 화소 어레이부(102)와, 해당 화소 어레이부(102)의 주변에 배치되고, 각 화소(101)를 구동하는 구동부를 갖는 구성으로 되어 있다. 화소(101)를 구동하는 구동부로서는 예를 들면, 수평 구동 회로(103), 기록 주사 회로(104) 및 전원 공급 주사 회로(105)가 마련되어 있다.
화소 어레이부(102)에는 m행n열의 화소 배열에 대해, 화소 행마다 주사선(WSL-1 내지 WSL-m)과 전원 공급선(DSL-1 내지 DSL-m)이 배선되고, 화소 열마다 신호선(DTL-1 내지 DTL-n)이 배선되어 있다.
화소 어레이부(102)는 통상, 유리 기판 등의 투명 절연 기판상에 형성되고, 평면형(플랫형)의 패널 구조로 되어 있다. 화소 어레이부(102)의 각 화소(101)는 어모퍼스 실리콘 TFT(Thin Film Transistor ; 박막 트랜지스터) 또는 저온 폴리실리콘 TFT를 사용하여 형성할 수 있다. 저온 폴리실리콘 TFT를 사용하는 경우에는 수평 구동 회로(103), 기록 주사 회로(104) 및 전원 공급 주사 회로(105)에 대해서도, 화소 어레이부(102)를 형성하는 표시 패널(기판)상에 실장할 수 있다.
기록 주사 회로(104)는 클록 펄스(ck)에 동기하여 스타트 펄스(sp)를 차례로 시프트(전송)하는 시프트 레지스터 등에 의해 구성되고, 화소 어레이부(102)의 각 화소(101)에의 영상 신호의 기록에 즈음하여, 주사선(WSL-1 내지 WSL-m)에 순차적으로 기록 펄스(주사 신호)(WS1 내지 WSm)를 공급함에 의해 화소 어레이부(102)의 각 화소(101)를 행 단위로 순번대로 주사(선순차 주사)한다.
전원 공급 주사 회로(105)는 클록 펄스(ck)에 동기하여 스타트 펄스(sp)를 차례로 시프트하는 시프트 레지스터 등에 의해 구성된다. 전원 공급 주사 회로(105)는 기록 주사 회로(104)에 의한 선순차 주사에 동기하여, 제 1 전위(Vcc_H)와 해당 제 1 전위(Vcc_H)보다도 낮은 제 2 전위(Vcc_L)로 전환되는 전원 공급선 전위(DS1 내지 DSm)를 전원 공급선(DSL-1 내지 DSL-m)에 선택적으로 공급한다. 이로써, 화소(101)의 발광/비발광의 제어를 행한다.
수평 구동 회로(103)는 신호 공급원(도시 생략)으로부터 공급되는 휘도 정보에 응한 영상 신호의 신호 전압(이하, 단지 「신호 전압」이라고 기술하는 경우도 있다)(Vsig)과 신호선 기준 전위(Vo)의 어느 한쪽을 적절히 선택하고, 신호선(DTL-1 내지 DTL-n)을 통하여 화소 어레이부(102)의 각 화소(101)에 대해 예를 들면 행 단위로 기록한다. 즉, 수평 구동 회로(103)는 영상 신호의 신호 전압(Vin)을 행(라인) 단위로 기록하는 선순차 기록의 구동 형태를 채택하고 있다.
여기서, 신호선 기준 전위(Vo)는 영상 신호의 신호 전압(Vin)의 기준이 되는 전압(예를 들면, 흑레벨에 상당하는 전압)이다. 또한, 제 2 전위(Vcc_L)는 신호선 기준 전위(Vo)보다도 낮은 전위, 예를 들면, 구동 트랜지스터의 임계치 전압을 Vth라고 할 때 Vo-Vth보다도 낮은 전위, 바람직하게는 Vo-Vth보다도 충분히 낮은 전위로 설정된다.
[화소 회로]
도 2는 화소(화소 회로)의 구체적인 구성례를 도시하는 회로도이다.
도 2에 도시하는 바와 같이, 화소(101)는 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화한 전류 구동형의 전기광학 소자, 예를 들면 유기 EL 소자(1D)를 발광 소자로서 가지며, 해당 유기 EL 소자(1D)에 더하여, 구동 트랜지스터(1B), 기록 트랜지스터(1A) 및 보존 용량(1C)을 갖는 화소 구성, 즉 2개의 트랜지스터(Tr)와 하나의 용량 소자(C)로 이루어지는 2Tr/1C의 화소 구성으로 되어 있다.
이러한 구성의 화소(101)에서는 구동 트랜지스터(1B) 및 기록 트랜지스터(1A)로서 N채널형의 TFT를 이용하고 있다. 단, 여기서의 구동 트랜지스터(1B) 및 기록 트랜지스터(1A)의 도전형의 조합은 한 예에 지나지 않고, 이들의 조합으로 한정되는 것이 아니다.
유기 EL 소자(1D)는 모든 화소(101)에 대해 공통으로 배선된 공통 전원 공급선(1H)에 캐소드 전극이 접속되어 있다. 구동 트랜지스터(1B)는 소스 전극이 유기 EL 소자(1D)의 애노드 전극에 접속되고, 드레인 전극이 전원 공급선(DSL)(DSL-1 내지 DSL-m)에 접속되어 있다.
기록 트랜지스터(1A)는 게이트 전극이 주사선(WSL)(WSL-1 내지 WSL-m)에 접속되고, 한쪽의 전극(소스 전극/드레인 전극)이 신호선(DTL)(DTL-1 내지 DTL-n)에 접속되고, 다른쪽의 전극(드레인 전극/소스 전극)이 구동 트랜지스터(1B)의 게이트 전극에 접속되어 있다.
보존 용량(1C)은 한쪽의 전극이 구동 트랜지스터(1B)의 게이트 전극에 접속되고, 다른쪽의 전극이 구동 트랜지스터(1B)의 소스 전극(유기 EL 소자(1D)의 애노드 전극)에 접속되어 있다. 또한, 보조 용량(1J)은 한쪽의 전극이 유기 EL 소자(1D)의 애노드 전극에 접속되고, 다른쪽의 전극이 유기 EL 소자(1D)의 캐소드 전극에 접속되어 있다.
2Tr/1C의 화소 구성의 화소(101)에 있어서, 기록 트랜지스터(1A)는 기록 주사 회로(104)로부터 주사선(WSL)을 통하여 게이트 전극에 인가되는 주사 신호(WS)에 응답하여 도통 상태가 됨에 의해, 신호선(DTL)을 통하여 수평 구동 회로(103)로부터 공급되는 휘도 정보에 응한 영상 신호의 신호 전압(Vin) 또는 신호선 기준 전위(Vo)를 샘플링하여 화소(101) 내에 기록한다.
이 기록된 신호 전압(Vin) 또는 신호선 기준 전위(Vo)는 구동 트랜지스터(1B)의 게이트 전극에 인가됨과 함께 보존 용량(1C)에 보존된다. 구동 트랜지스터(1B)는 전원 공급선(DSL)(DSL-1 내지 DSL-m)의 전위(DS)가 제 1 전위(Vcc_H)에 있을 때에, 전원 공급선(DSL)으로부터 전류의 공급을 받아서, 보존 용량(1C)에 보존된 신호 전압(Vin)의 전압치에 응한 전류치의 구동 전류를 유기 EL 소자(1D)에 공급하고, 해당 유기 EL 소자(1D)를 전류 구동함에 의해 발광시킨다.
[유기 EL 표시 장치의 회로 동작]
다음에, 상기 구성의 유기 EL 표시 장치(100)의 회로 동작에 관해, 도 3의 타이밍 파형도를 기초로, 도 4 내지 도 6의 동작 설명도를 이용하여 설명한다. 또한, 도 4 내지 도 6의 동작 설명도에서는 도면의 간략화를 위해, 기록 트랜지스터(1A)를 스위치의 심볼로 도시하고 있다. 또한, 유기 EL 소자(1D)는 용량 성분을 갖고 있기 때문에, 해당 EL 용량(1I)에 대해서도 도시하고 있다.
도 3의 타이밍 파형도에서는 주사선(WSL)(WSL-1 내지 WSL-m)의 전위(기록 펄스)(WS)의 변화, 전원 공급선(DSL)(DSL-1 내지 DSL-m)의 전위(DS)(Vcc_H/Vcc_L)의 변화, 구동 트랜지스터(1B)의 게이트 전위(Vg) 및 소스 전위(Vs)의 변화를 나타내고 있다.
(발광 기간)
도 3의 타이밍 파형도에서, 시각(t1) 이전은 유기 EL 소자(1D)가 발광 상태에 있다(발광 기간). 이 발광 기간에서는 전원 공급선(DSL)의 전위(DS)가 제 1 전위(Vcc_H)에 있고, 또한, 기록 트랜지스터(1A)가 비도통 상태에 있다.
이 때, 구동 트랜지스터(1B)는 포화 영역에서 동작하도록 설정되어 있기 때문에, 도 4(A)에 도시하는 바와 같이, 전원 공급선(DSL)으로부터 구동 트랜지스터(1B)를 통하여 해당 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)에 응한 구동 전류(드레인-소스 사이 전류)(Ids)가 유기 EL 소자(1D)에 공급된다. 따라서, 유기 EL 소자(1D)가 구동 전류(Ids)의 전류치에 응한 휘도로 발광한다.
(임계치 보정 준비 기간)
그리고, 시각(t1)이 되면, 선순차 주사가 새로운 필드에 들어가고, 도 4(B)에 도시하는 바와 같이, 전원 공급선(DSL)의 전위(DS)가 제 1 전위(이하, 「고전위」라고 기술한다)(Vcc_H)로부터, 신호선(DTL)의 신호선 기준 전위(Vo-Vth)보다도 충분히 낮은 제 2 전위(이하, 「저전위」라고 기술한다)(Vcc_L)로 전환된다.
여기서, 유기 EL 소자(1D)의 임계치 전압을 Vel, 공통 전원 공급선(1H)의 전위를 Vcath라고 할 때, 저전위(Vcc_L)를 Vcc_L<Vel+Vcath로 하면, 구동 트랜지스터(1B)의 소스 전위(Vs)가 저전위(Vcc_L)와 거의 동등하게 되기 때문에, 유기 EL 소자(1D)는 역바이어스 상태가 되어 소광한다.
다음에, 시각(t2)에서 주사선(WSL)의 전위(WS)가 저전위측에서 고전위측으로 천이함으로써, 도 4(C)에 도시하는 바와 같이, 기록 트랜지스터(1A)가 도통 상태가 된다. 이 때, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 신호선 기준 전위(Vo)가 공급되어 있기 때문에, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 신호선 기준 전위(Vo)가 된다. 또한, 구동 트랜지스터(1B)의 소스 전위(Vs)는 신호선 기준 전위(Vo)보다도 충분히 낮은 전위(Vcc_L)에 있다.
이 때, 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)은 Vo-Vcc_L이 된다. 여기서, Vo-Vcc_L이 구동 트랜지스터(1B)의 임계치 전압(Vth)보다도 크지 않으면, 후술하는 임계치 보정 동작을 행할 수가 없기 때문에, Vo-Vcc_L>Vth라는 전위 관계로 설정할 필요가 있다. 이와 같이, 구동 트랜지스터(1B)의 게이트 전위(Vg)를 신호선 기준 전위(Vo)에, 소스 전위(Vs)를 저전위(Vcc_L)에 각각 고정하여(확정시켜서) 초기화하는 동작이 임계치 보정 준비의 동작이다.
(1회째의 임계치 보정 기간)
다음에, 시각(t3)에서, 도 4(D)에 도시하는 바와 같이, 전원 공급선(DSL)의 전위(DS)가 저전위(Vcc_L)로부터 고전위(Vcc_H)로 전환되면, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 시작하고, 1회째의 임계치 보정 기간에 들어간다. 이 1회째의 임계치 보정 기간에서, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승함에 의해 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)이 소정의 전위(Vx1)가 되고, 이 전위(Vx1)가 보존 용량(1C)에 보존된다.
계속해서, 이 수평 기간(1H)의 후반에 들어간 시각(t4)에서, 도 5(A)에 도시하는 바와 같이, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 영상 신호의 신호 전압(Vin)이 공급됨에 의해, 신호선(DTL)의 전위가 신호선 기준 전위(Vo)로부터 신호 전압(Vin)으로 천이한다. 이 기간에서는 다른 행의 화소에 대한 신호 전압(Vin)의 기록이 행하여진다.
이 때, 자체행의 화소에 대해 신호 전압(Vin)의 기록이 행하여지지 않도록 하기 위해, 주사선(WSL)의 전위(WS)를 고전위측에서 저전위측으로 천이시키고, 기록 트랜지스터(1A)를 비도통 상태로 한다. 이로써, 구동 트랜지스터(1B)의 게이트 전극은 신호선(DTL)으로부터 분리되어 플로팅 상태가 된다.
여기서, 구동 트랜지스터(1B)의 게이트 전극이 플로팅 상태에 있을 때는 구동 트랜지스터(1B)의 게이트-소스 사이에 보존 용량(1C)이 접속되어 있음에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)가 변동하면, 해당 소스 전위(Vs)의 변동에 연동하여(추종하여) 구동 트랜지스터(1B)의 게이트 전위(Vg)도 변동한다. 이것이 보존 용량(1C)에 의한 부트스트랩 동작이다.
시각(t4) 이후에도, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 계속하고, Va1만큼 상승한다(Vs=Vo-Vx1+Va1). 이 때, 부트스트랩 동작에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)의 상승에 연동하여, 게이트 전위(Vg)도 Va1만큼 상승한다(Vg=Vo+Va1).
(2회째의 임계치 보정 기간)
시각(t5)에서 다음의 수평 기간에 들어가, 도 5(B)에 도시하는 바와 같이, 주사선(WSL)의 전위(WS)가 저전위측에서 고전위측으로 천이하고, 기록 트랜지스터(1A)가 도통 상태가 되는 동시에, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 신호 전압(Vin)에 대신하여 신호선 기준 전위(Vo)가 공급되고, 2회째의 임계치 보정 기간에 들어간다.
이2회째의 임계치 보정 기간에서는 기록 트랜지스터(1A)가 도통 상태가 됨으로써 신호선 기준 전위(Vo)가 기록되기 때문에, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 재차 신호선 기준 전위(Vo)에 초기화된다. 이 때의 게이트 전위(Vg)의 저하에 연동하여 소스 전위(Vs)도 저하된다. 그리고 재차, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 시작한다.
그리고, 이ㅍ 2회째의 임계치 보정 기간에서, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승함에 의해 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)이 소정의 전위(Vx2)가 되고, 이 전위(Vx2)가 보존 용량(1C)에 보존된다.
계속해서, 이 수평 기간의 후반에 들어간 시각(t6)에서, 도 5(C)에 도시하는 바와 같이, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 영상 신호의 신호 전압(Vin)이 공급됨에 의해, 신호선(DTL)의 전위가 오프셋 전압(Vo)으로부터 신호 전압(Vin)으로 천이한다. 이 기간에서는 다른 행(전회의 기록 행의 다음의 행)의 화소에 대한 신호 전압(Vin)의 기록이 행하여진다.
이 때, 자체행의 화소에 대해 신호 전압(Vin)의 기록이 행하여지지 않도록 하기 위해, 주사선(WSL)의 전위(WS)를 고전위측에서 저전위측으로 천이시키고, 기록 트랜지스터(1A)를 비도통 상태로 한다. 이로써, 구동 트랜지스터(1B)의 게이트 전극은 신호선(DTL)으로부터 분리되어 플로팅 상태가 된다.
시각(t6) 이후에도, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 계속하고, Va2만큼 상승한다(Vs=Vo-Vx1+Va2). 이 때, 부트스트랩 동작에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)의 상승에 연동하여, 게이트 전위(Vg)도 Va2만큼 상승한다(Vg=Vo+Va2).
(3회째의 임계치 보정 기간)
시각(t7)에서 다음의 수평 기간에 들어가, 도 5(D)에 도시하는 바와 같이, 주사선(WSL)의 전위(WS)가 저전위측에서 고전위측으로 천이하고, 기록 트랜지스터(1A)가 도통 상태가 되는 동시에, 수평 구동 회로(103)로부터 신호선(DTL)에 대해 신호 전압(Vin)에 대신하여 신호선 기준 전위(Vo)가 공급되고, 3회째의 임계치 보정 기간에 들어간다.
이 3회째의 임계치 보정 기간에서는 기록 트랜지스터(1A)가 도통 상태가 됨으로써 신호선 기준 전위(Vo)가 기록되기 때문에, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 재차 신호선 기준 전위(Vo)에 초기화된다. 이 때의 게이트 전위(Vg)의 저하에 연동하여 소스 전위(Vs)도 저하된다. 그리고 재차, 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승을 시작한다.
구동 트랜지스터(1B)의 소스 전위(Vs)가 상승하고, 이윽고, 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)이 해당 구동 트랜지스터(1B)의 임계치 전압(Vth)에 수속함에 의해, 해당 임계치 전압(Vth)에 상당하는 전압이 보존 용량(1C)에 보존된다.
상술한 3회의 임계치 보정 동작에 의해, 화소 개개의 구동 트랜지스터(1B)의 임계치 전압(Vth)이 검출되어 해당 임계치 전압(Vth)에 상당하는 전압이 보존 용량(1C)에 보존되게 된다. 또한, 3회의 임계치 보정 기간에서, 전류가 오로지 보존 용량(1C)측에 흐르고, 유기 EL 소자(1D)측에는 흐르지 않도록 하기 위해, 유기 EL 소자(1D)가 컷오프 상태가 되도록 공통 전원 공급선(1H)의 전위(Vcath)를 설정하여 두는 것으로 한다.
(신호 기록 기간&이동도 보정 기간)
다음에, 시각(t8)에서 주사선(WSL)의 전위(WS)가 저전위측으로 천이함으로써, 도 6(A)에 도시하는 바와 같이, 기록 트랜지스터(1A)가 비도통 상태가 되고, 동시에, 신호선(DTL)의 전위가 오프셋 전압(Vo)으로부터 영상 신호의 신호 전압(Vin)으로 전환된다.
기록 트랜지스터(1A)가 비도통 상태가 됨으로써, 구동 트랜지스터(1B)의 게이트 전극이 플로팅 상태가 되지만, 게이트-소스 사이 전압(Vgs)이 구동 트랜지스터(1B)의 임계치 전압(Vth)과 동등하기 때문에, 해당 구동 트랜지스터(1B)는 컷오프 상태에 있다. 따라서 구동 트랜지스터(1B)에 드레인-소스 사이 전류(Ids)는 흐르지 않는다.
계속해서, 시각(t9)에서, 주사선(WSL)의 전위(WS)가 고전위측으로 천이함으로써, 도 6(B)에 도시하는 바와 같이, 기록 트랜지스터(1A)가 도통 상태가 되어 영상 신호의 신호 전압(Vin)을 샘플링하여 화소(101) 내에 기록한다. 이 기록 트랜지스터(1A)에 의한 신호 전압(Vin)의 기록에 의해, 구동 트랜지스터(1B)의 게이트 전위(Vg)가 신호 전압(Vin)이 된다.
그리고, 영상 신호의 신호 전압(Vin)에 의한 구동 트랜지스터(1B)의 구동에 즈음하여, 해당 구동 트랜지스터(1B)의 임계치 전압(Vth)이 보존 용량(1C)에 보존된 임계치 전압(Vth)에 상당하는 전압과 상쇄됨에 의해 임계치 보정이 행하여진다.
이 때, 유기 EL 소자(1D)는 처음에 컷오프 상태(하이 임피던스 상태)에 있기 때문에에, 영상 신호의 신호 전압(Vin)에 응하여 전원 공급선(DSL)으로부터 구동 트랜지스터(1B)에 흐르는 전류(드레인-소스 사이 전류(Ids))는 유기 EL 소자(1D)의 EL 용량(1I)에 흘러 들어가고, 따라서 해당 EL 용량(1I)의 충전이 시작된다.
이 EL 용량(1I)의 충전에 의해, 구동 트랜지스터(1B)의 소스 전위(Vs)가 시간의 경과와 함께 상승하여 간다. 이 때 이미, 구동 트랜지스터(1B)의 임계치 전압(Vth)의 편차는 보정(임계치 보정)되어 있고, 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)는 해당 구동 트랜지스터(1B)의 이동도(μ)에 의존한 것이 된다.
이윽고, 구동 트랜지스터(1B)의 소스 전위(Vs)가 Vo-Vth+△V의 전위까지 상승하면, 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)은 Vin+Vth-△V가 된다. 즉, 소스 전위(Vs)의 상승분(△V)은 보존 용량(1C)에 보존된 전압(Vin+Vth-△V)으로부터 공제되도록, 환언하면, 보존 용량(1C)의 충전 전하를 방전하도록 작용하고, 부귀환이 걸린 것이 된다. 따라서 소스 전위(Vs)의 상승분(△V)은 부귀환의 귀환량이 된다.
이와 같이, 구동 트랜지스터(1B)에 흐르는 드레인-소스 사이 전류(Ids)를 해당 구동 트랜지스터(1B)의 게이트 입력에, 즉 게이트-소스 사이 전압(Vgs)에 부귀환함에 의해, 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)의 이동도(μ)에 대한 의존성을 지우는 즉 이동도(μ)의 화소마다의 편차를 보정하는 이동도 보정이 행하여진다.
보다 구체적으로는 영상 신호의 신호 전압(Vin)이 높을수록 드레인-소스 사이 전류(Ids)가 커지기 때문에, 부귀환의 귀환량(보정량)(△V)의 절대치도 커진다. 따라서 발광 휘도 레벨에 응한 이동도 보정이 행하여진다. 또한, 영상 신호의 신호 전압(Vin)을 일정하게 한 경우, 구동 트랜지스터(1B)의 이동도(μ)가 클수록 부귀환의 귀환량(△V)의 절대치도 커지기 때문에, 화소마다의 이동도(μ)의 편차를 제거할 수 있다.
(발광 기간)
다음에, 시각(t10)에서 주사선(WSL)의 전위(WS)가 저전위측으로 천이함으로써, 도 6(C)에 도시하는 바와 같이, 기록 트랜지스터(1A)가 비도통 상태가 된다. 이로써, 구동 트랜지스터(1B)의 게이트 전극은 신호선(DTL)으로부터 분리되고 플로팅 상태가 된다.
구동 트랜지스터(1B)의 게이트 전극이 플로팅 상태가 되고, 그와 동시에, 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)가 유기 EL 소자(1D)에 흐르기 시작함에 의해, 유기 EL 소자(1D)의 애노드 전위는 구동 트랜지스터(1B)의 드레인-소스 사이 전류(Ids)에 응하여 상승한다.
유기 EL 소자(1D)의 애노드 전위의 상승은 즉 구동 트랜지스터(1B)의 소스 전위(Vs)의 상승과 다름없다. 구동 트랜지스터(1B)의 소스 전위(Vs)가 상승하면, 보존 용량(1C)의 부트스트랩 동작에 의해, 구동 트랜지스터(1B)의 게이트 전위(Vg)도 연동하여 상승한다.
이 때, 부트스트랩 게인이 1(이상치)이라고 가정한 경우, 게이트 전위(Vg)의 상승량은 소스 전위(Vs)의 상승량과 동등하게 된다. 그래서, 발광 기간중 구동 트랜지스터(1B)의 게이트-소스 사이 전압(Vgs)은 Vin+Vth-△V로 일정하게 유지된다. 그리고, 시각(t11)에서 신호선(DTL)의 전위가 영상 신호의 신호 전압(Vin)으로부터 신호선 기준 전위(Vo)로 전환된다.
이상의 동작 설명으로부터 분명한 바와 같이, 본 예에서는 신호 기록 및 이동도 보정이 행하여지는 1H기간과, 해당 1H기간에 선행하는 2H기간의, 합계 3H기간에 걸쳐서 임계치 보정 기간을 마련하고 있다. 이로써, 임계치 보정 기간으로서 충분한 시간을 확보할 수 있기 때문에, 구동 트랜지스터(1B)의 임계치 전압(Vth)을 확실하게 검출하여 보존 용량(1C)에 보존하고, 임계치 보정 동작을 확실하게 행할 수 있다.
또한, 임계치 보정 기간을 3H기간에 걸쳐서 마련한다고 하였지만, 이것은 한 예에 지나지 않고, 신호 기록 및 이동도 보정이 행하여지는 1H기간에서 임계치 보정 기간으로서 충분한 시간을 확보할 수 있는 것이면, 선행하는 수평 기간에 걸쳐서 임계치 보정 기간을 설정할 필요는 없고, 또한, 고정밀화에 수반하여 1H기간이 짧아지고, 임계치 보정 기간을 3H기간에 걸쳐서 마련하여도 충분한 시간을 확보할가 없는 것이면, 4H기간 이상에 걸쳐서 임계치 보정 기간를 설정한 것도 가능하다.
<2. 종래의 화소 구조에서의 문제점>
[화소 회로]
도 7은 종래의 화소 구조에서의 회로도이다. 화소(101)는 유기 EL 소자(1D), 구동 트랜지스터(1B), 기록 트랜지스터(1A), 보존 용량(1C) 및 보조 용량(1J)을 갖는다.
구체적으로는 유기 EL 소자(1D)의 애노드 전극과 구동 트랜지스터(1B)의 소스 전극이 접속되고, 구동 트랜지스터(1B)의 게이트 전극과 기록 트랜지스터(1A)의 소스 전극 또는 드레인 전극이 접속되어 있다. 또한, 구동 트랜지스터(1B)의 게이트-소스 전극 사이에 보존 용량(1C)이 접속된다. 또한, 유기 EL 소자(1D)의 애노드 전극-캐소드 전극 사이에 보조 용량(1J)이 접속되어 있다. 또한, 유기 EL 소자(1D)에는 기생 용량(1I)이 구성되어 있다.
신호선(DTL)은 기록 트랜지스터(1A)의 드레인 전극 또는 소스 전극에 접속되어 있다. 또한, 기록 트랜지스터(1A)의 게이트 전극에는 주사선(WSL)이 접속되고, 소정의 타이밍이 주어진다. 전원 공급선(DSL)은 구동 트랜지스터(1B)의 드레인 전극에 접속되어 있다.
[화소 회로의 레이아웃]
도 8은 종래의 화소 구조를 설명하는 모식 평면도이다. 도 8에서는 R(적)의 화소, G(록)의 화소, B(청)의 화소의 배치 구성을 도시하고 있다. 각 화소는 수평 방향(도면중 횡방향)으로 늘어나는 전원 공급선(DSL)과 주사선(WSL) 사이에 구성되고, 수직 방향(도면중 종방향)으로 늘어나는 신호선(DTL)에 의해 RGB 각 화소의 영역이 구획되어 있다.
각 화소의 영역 내에는 기록 트랜지스터(1A), 구동 트랜지스터(1B) 및 보존 용량(1C)이 마련되어 있다. 또한, 기록 게인이나 이동도 보정 시간 조정을 위한 보조 용량(1J)도 마련되어 있다.
도 8에 도시하는 예에서는 G(록)의 화소의 패턴 밀도가 R(적)의 화소의 패턴 밀도에 비하여 낮고, B(청)의 화소의 패턴 밀도가 R(적)의 화소의 패턴 밀도에 비하여 높은 경우를 예로 하고 있다. 패턴 밀도가 높은 화소에서는 배선 간격이 좁아지기 때문에, 패턴 결함 등이 생기기 쉽다.
도 9는 패턴 밀도의 문제를 해소하는 화소 구조를 설명하는 모식 평면도이다. 이 레이아웃에서는 화소 밀도가 높은 B(청)의 화소를 도 8에 도시하는 레이아웃에 대해 도면중 좌우 반전하여 마련하고 있다. 이로써, B(청)의 화소와 G(록)의 화소 사이에 신호선(ETL-B)이 배치되지 않고, 이 영역부터 G(록)의 화소의 영역에 걸쳐서B(청)의 화소의 보조 용량(1J)을 들어가게 하고 있다.
도 10은 도 9에 도시하는 레이아웃에 애노드 전극을 추가한 모식 평면도이다. 애노드 전극(AD)은 도면중 태실선으로 도시하고 있고, 각 화소를 덮는 상태로 형성되어 있다. 여기서, 화소의 기록 트랜지스터(1A)나 구동 트랜지스터(1B)의 패턴은 RGB에서 비대칭이지만, 애노드 전극(AD)은 유기 EL 소자(1D)의 개구율을 일률적으로 하기 위해 대칭으로 되어 있다. 이 때문에, G(록)의 화소의 애노드 전극(AD-G)의 아래에 B(청)의 화소의 보조 용량(1J)의 일부가 배치되고, 도면 사선으로 도시하는 영역은 G(록)의 화소의 애노드 전극(AD-G)과 B(청)의 화소의 보조 용량(1J)의 상측 전극에 의한 평행 평판 용량을 형성한다.
도 11은 도 10에서의 A-A선의 모식 단면도이다. B(청)의 화소의 보조 용량(1J)은 하측 전극(D1)이 되는 제 1 금속 배선에 캐소드(1H)가 설정되고, 상측 전극(D2)이 되는 폴리실리콘에 구동 트랜지스터(1B)의 소스(s), 즉 애노드가 설정되어 있다. 이 때문에, G(록)의 화소의 애노드와 B(청)의 화소의 애노드는 평행 평판을 구성하고, 기생 용량(Cp)이 형성되게 된다.
[기생 용량을 설명하는 회로도]
도 12는 기생 용량을 설명하는 회로도이다. 신호선(DTL)은 기록 트랜지스터(1A)와 접속되고, 기록 트랜지스터(1A)의 소스 전극 또는 드레인 전극이 구동 트랜지스터(1B)의 게이트 전극(노드(g))에 접속되어 있다.
구동 트랜지스터(1B)의 드레인 전극에는 전원 공급선(DSL)이 접속되고, 게이트 전극-소스 전극 사이에는 보존 용량(1C)이 접속되어 있다. 구동 트랜지스터(1B)의 소스 전극(소스(s))은 유기 EL 소자(1D)의 애노드 전극에 접속되어 있다. 유기 EL 소자(1D)의 애노드 전극-캐소드 전극(캐소드(1H)) 사이에는 보조 용량(1J)이 접속되어 있다. 또한, 유기 EL 소자(1D)의 애노드 전극-캐소드 전극 사이에는 유기 EL 소자(1D)의 기생 용량(1I)이 구성되어 있다.
앞서 설명한 바와 같이, B(청)의 화소의 보조 용량(1J)이 G(록)의 화소의 영역에 들어가 있기 때문에, G(록)의 화소의 애노드와 B(청)의 화소의 보조 용량(1J)의 상측 전극 사이(애노드)에 기생 용량(Cp)이 형성된다.
[타이밍 차트]
도 13은 영상 신호의 샘플링 기간 및 이동도 보정 기간의 동작을 설명하는 타이밍 차트이다. 여기서는 B(청)화소의 샘플링 전위(발광 휘도)의 차이에 의한 G(록)화소의 발광 휘도의 변동을 설명한다.
도 13(A)는 G화소, B화소에 동일한 영상 신호 전위(Vsig)가 기록되고, 같은 구동 상태에 있는 경우의 전위 변동의 양상을 도시한 것이다. 동일한 영상 신호 전위(Vsig)가 기록될 때, 영상 신호 기록시의 용량 커플링에 의한 G화소의 구동 트랜지스터(1B)의 소스(s), 즉 애노드의 전위 상승은
(Vsig-Vo)×Cs/(Cs+Coled_G+Csub_G) … 식1
이 되고, 기생 용량(Cp)의 영향을 받지 않는다.
도 13(B)는 G화소에 도 13(A)와 같은 영상 신호 전위(Vsig)가 기록되고, B화소에는 영상 신호 전위(Vsig0)가 기록되어 있는 상태를 도시하고 있다. 또한, Vsig>>Vsig0으로 하고, Vsig0은 흑(黑) 부근의 계조로 한다. 이들의 영상 신호 전위가 각각의 화소에 기록될 때, 영상 신호 기록시의 용량 커플링에 의한 G화소의 구동용 N형 트랜지스터(1B)의 소스(s), 즉 애노드의 전위 상승은
(Vsig-Vo)×Cs/(Cs+Coled_G+Csub_G+Cp) … 식2
이 되고, 기생 용량(Cp)의 영향을 받게 된다.
따라서 식1>식2가 되고, 인접 화소인 B화소가 고계조인 경우인 쪽이 기록시에 구동 트랜지스터(1B)의 게이트-소스 사이 전압이 작아지고, 휘도 저하를 야기한다. 이와 같이, 인접 화소 사이의 애노드끼리가 기생 용량을 형성하는 경우에는 인접 화소의 영향을 받는 것을 알 수 있다.
본 실시 형태에서는 상기한 바와 같이 인접 화소 사이의 애노드끼리가 기생 용량을 형성함으로써, 한쪽 화소의 영상 신호 전위의 변화가 다른쪽 화소의 휘도에 영향을 주는 것을 회피하는 점에 특징이 있다.
<3. 본 실시 형태의 구성례>
[시스템 구성]
도 14는 본 실시 형태의 한 예를 도시하는 시스템 구성도이다. 도 14에 도시하는 바와 같이, 유기 EL 표시 장치(100)는 화소(PXLC)(101)가 행렬형상(매트릭스형상)으로 2차원 배치되어 이루어지는 화소 어레이부(102)와, 해당 화소 어레이부(102)의 주변에 배치되고, 각 화소(101)를 구동하는 구동부를 갖는 구성으로 되어 있다. 화소(101)를 구동하는 구동부로서는 예를 들면, 수평 구동 회로(103), 기록 주사 회로(104) 및 전원 공급 주사 회로(105)가 마련되어 있다.
화소 어레이부(102)에는 m행n열의 화소 배열에 대해, 화소 행마다 주사선(WSL-1 내지 WSL-m)과 전원 공급선(DSL-1 내지 DSL-m)이 배선되고, 화소 열마다 신호선(DTL-1 내지 DTL-n)이 배선되어 있다. 이들의 구성은 도 1에 도시하는 시스템 구성과 같다.
[화소 구조 : 제1의 예]
도 15는 본 실시 형태의 화소 구조의 한 예(제1의 예)를 설명하는 모식 평면도이다. 도 15에서는 R(적)의 화소, G(록)의 화소, B(청)의 화소의 배치 구성을 도시하고 있다. 각 화소는 수평 방향(도면중 횡방향)으로 늘어나는 전원 공급선(DSL)과 주사선(WSL) 사이에 구성되고, 수직 방향(도면중 종방향)으로 늘어나는 신호선(DTL)에 의해 RGB 각 화소의 영역이 구획되어 있다.
각 화소의 영역 내에는 기록 트랜지스터(1A), 구동 트랜지스터(1B) 및 보존 용량(1C)이 마련되어 있다. 또한, 기록 게인이나 이동도 보정시간 조정을 위한 보조 용량(1J)도 마련되어 있다.
도 15에 도시하는 예에서는 G(록)의 화소의 패턴 밀도가 R(적)의 화소의 패턴 밀도에 비하여 낮고, B(청)의 화소의 패턴 밀도가 R(적)의 화소의 패턴 밀도에 비하여 높은 경우를 예로 하고 있다.
이 레이아웃에서는 화소 밀도가 높은 B(청)의 화소가, R(적)의 화소, G(록)의 화소의 레이아웃에 대해 도면중 좌우 반전한 상태로 마련되어 있다. 이로써, B(청)의 화소와 G(록)의 화소 사이에 신호선(ETL-B)이 배치되지 않고, 이 영역부터 G(록)의 화소의 영역에 걸쳐서 B(청)의 화소의 보조 용량(1J)을 들어가게 하고 있다. 또한, 애노드 전극(AD)은 도면중 태실선으로 도시하고 있고, 각 화소를 덮는 상태로 형성되어 있다.
여기서, 화소의 기록 트랜지스터(1A)나 구동 트랜지스터(1B)의 패턴은 RGB에서 비대칭이지만, 애노드 전극(AD)은 유기 EL 소자(1D)의 개구율을 일률적으로 하기 위해 대칭으로 되어 있다. 이 때문에, G(록)의 화소의 애노드 전극(AD-G)의 아래에 B(청)의 화소의 보조 용량(1J)의 일부가 들어가는 상태로 배치된다.
본 실시 형태에서는 B(청)의 화소의 보조 용량(1J)을 구성하는 한 쌍의 전극중, 유기 EL 소자측에 배치되는 상측 전극이, 유기 EL 소자의 캐소드 전극과 도통하도록 배선되어 있다. 이로써, B(청)의 화소의 보조 용량(1J)의 전극중 상측 전극이 캐소드 전위, 하측 전극이 애노드 전위가 된다. 즉, G(록)의 화소의 애노드 전위와, B(청)의 화소의 보조 용량(1J)의 애노드(하측 전극) 사이에 캐소드 전위가 되는 상측 전극이 배치되고, 이에 의한 실드 효과에 의해 G(록)의 화소의 애노드 전극과 B(청)의 화소의 보조 용량(1J)의 애노드(하측 전극) 사이의 기생 용량의 형성이 회피된다.
도 16은 도 15에서의 B-B선의 모식 단면도이다. 화소 구조는 유리 기판의 위에, 제 1 금속 배선으로 이루어지는 구동 트랜지스터(1B)의 소스 전극(소스(s))과고 도통하는 보조 용량(1J)의 애노드측의 전극(하측 전극(D1))이 마련되어 있다.
또한, 하측 전극(D1)의 위에 게이트 산화막을 통하여 보조 용량(1J)의 캐소드측의 전극(상측 전극(D2))이 마련되어 있다. 상측 전극(D1)은 제 1 금속 배선과 제 2 금속 배선(도시 생략)사이의 중간층인 폴리실리콘에 의해 마련되어 있다.
상측 전극(D1)의 위에는 층간 절연막 및 평탄화막을 통하여 G(록)의 화소의 애노드 전극(AD-G)과 B(청)의 화소의 애노드 전극(AD-B)이 마련되어 있다. 애노드 전극(AD-G, AD-B)의 위에는 도시하지 않는 유기 EL 소자의 다층막이 형성되어 있다.
이와 같이, 본 실시 형태에서는 B(청)의 화소의 보조 용량(1J)의 하측 전극(D1)이 되는 제 1 금속 배선에 구동 트랜지스터(1B)의 소스(s), 즉 애노드가 설정되고, 상측 전극(D2)이 되는 폴리실리콘에 캐소드(1H)가 설정되어 있다. 이 때문에, G(록)의 화소의 애노드 전극(AD-G)과 B(청)의 화소의 애노드(하측 전극(D1)) 사이에서는 기생 용량이 구성되지 않는다.
또한, G(록)의 화소의 애노드와 B(청)의 화소의 상측 전극(D2)(캐소드(1H))으로 평행 평판을 구성하고, 기생 용량(Cp)이 형성된다. 그러나, 상측 전극(D2)이 캐소드(1H)로 고정 전위가 되기 때문에, 서로의 화소의 애노드 전위가 변동하여도, 그 영향을 인접 화소에 주지 않는다. 즉, 각 화소에서는 인접 화소의 영상 신호 전위의 변화의 영향을 받지 않고, 자체화소의 영상 신호 전위에 응한 발광 휘도를 얻는 것이 가능해진다.
도 17은 도 15에서의 C-C선의 모식 단면도이다. 본 실시 형태에서는 보조 용량(1J)의 상측 전극(D2)이 캐소드(1H)에 설정되고, 하측 전극(D1)이 구동 트랜지스터(1B)의 소스(s)에 접속되어 있다. 여기서, 하측 전극(D1)은 제 1 금속 배선, 구동 트랜지스터(1B)의 소스(s)는 중간층인 폴리실리콘으로 구성되어 있다. 따라서 이들을 도통시키기 위해, 콘택트 홀을 마련하고 있다. 즉, 보조 용량(1J)의 하측 전극(D2)에 콘택트 홀(CH1)을 형성하고, 구동 트랜지스터(1B)의 소스(s)인 폴리실리콘에 콘택트 홀(CH2)을 형성하고, 이들을 제 2 금속 배선으로 도통시킨다.
이와 같은 배선 구조에 의해, G(록)의 화소의 영역에 B(청)의 화소의 보조 용량(1J)이 들어가는 구성이라도, G(록)의 화소의 애노드 전극과 B(청)의 화소의 보조 용량(1J)의 애노드 전위의 전극(하측 전극(D1)) 사이의 기생 용량 형성이 억제되게 된다.
[화소 구조 : 제2의 예]
도 18은 본 실시 형태의 화소 구조의 한 예(제2의 예)를 설명하는 모식 단면도이다. 이 모식 단면도는 도 15에서의 A-A선 단면도로 되어 있다. 이 화소 구조에서는 B(청)의 화소로부터 G(록)의 화소의 영역에 B(청)의 화소의 보조 용량(1J)이 들어가는 구성에서, 이 보조 용량(1J)과 G(록)의 화소의 애노드 전극(AD-G) 사이에 실드 전극(SD)이 마련된 것이다.
B(청)의 화소의 보조 용량(1J)의 하측 전극(D1)은 제 1 금속 배선으로 구성되고, 유기 EL 소자의 캐소드(1H)에 설정되어 있다. 한편, B(청)의 화소의 보조 용량(1J)의 상측 전극(D2)은 중간층인 폴리실리콘으로 구성되고, 구동 트랜지스터의 소스(s), 즉 유기 EL 소자의 애노드에 설정되어 있다.
이 구성에서 본 실시 형태에서는 상측 전극(D2)의 상방에서 G(록)의 화소의 애노드 전극(AD-G)과의 사이에 실드 전극(SD)이 마련되어 있다. 구체적으로는 B(청)의 화소의 보조 용량(1J)의 상측 전극(D2)상에 층간 절연막이 마련되고, 이 층간 절연막상에 실드 전극(SD)이 마련되어 있다. 실드 전극(SD)은 제 2 금속 배선으로서 구성되고, 유기 EL 소자의 캐소드(1H)와 도통하고 있다.
실드 전극(SD)의 위에는 평탄화막을 통하여 G(록)의 화소의 애노드 전극(AD-G)과 B(청)의 화소의 애노드 전극(AD-B)이 마련되어 있다. 애노드 전극(AD-G, AD-B)의 위에는 도시하지 않은 유기 EL 소자의 다층막이 형성되어 있다.
이와 같은 구성으로 이루어지는 본 실시 형태에서는 G(록)의 화소의 애노드 전극(AD-G)과 B(청)의 화소의 보조 용량(1J)의 상측 전극(D2) 사이에 캐소드(1H)와 동일 노드의 실드 전극(SD)이 개재하게 된다. 이로써, G(록)의 화소의 애노드 전극(AD-G)과 B(청)의 화소의 보조 용량(1J)의 상측 전극(D2) 사이에서 기생 용량은 구성되지 않는다. 또한, 애노드 전극(AD-G)과 실드 전극(SD) 사이에서 기생 용량(Cp)이 구성되어도 캐소드(1H)는 고정 전위이기 때문에, 서로의 화소의 애노드 전위가 변동하여도, 그 영향을 인접 화소에 주지 않는다. 따라서 각 화소에서는 인접 화소의 영상 신호 전위의 변화의 영향을 받지 않고서, 자체화소의 영상 신호 전위에 응한 발광 휘도를 얻는 것이 가능해진다.
또한, 상기 실시 형태에서는 화소(101)의 전기광학 소자로서, 유기 EL 소자를 이용한 유기 EL 표시 장치에 적용한 경우를 예로 들어 설명하였지만, 본 발명은 이 적용례로 한정되는 것이 아니고, 디바이스에 흐르는 전류치에 응하여 발광 휘도가 변화하는 전류 구동형의 전기광학 소자(발광 소자)를 이용한 표시 장치 전반에 대해 적용 가능하다.
<4. 적용례>
이상 설명한 본 실시 형태에 관한 표시 장치는 본체 몸체에 마련됨으로써 여러가지의 전자 기기로서 적용 가능하다. 한 예로서, 도 19 내지 도 23에 도시하는 다양한 전자 기기에 적용된다. 예를 들면, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치, 비디오 카메라 등, 전자 기기에 입력된 영상 신호, 또는 전자 기기 내에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 표시 장치에 적용하는 것이 가능하다.
이와 같이, 모든 분야의 전자 기기의 표시 장치로서 본 실시 형태에 관한 표시 장치를 이용함에 의해, 표시 화상의 화질 향상을 도모할 수 있기 때문에, 각종의 전자 기기에 있어서, 양질의 화상 표시를 행할 수가 있는 이점이 있다.
또한, 본 실시 형태에 관한 표시 장치는 밀봉된 구성의 모듈 형상의 것도 포함한다. 예를 들면, 화소 어레이부(102)에 투명한 유리 등의 대향부에 부착되고 형성된 표시 모듈이 해당한다. 이 투명한 대향부에는 컬러 필터, 보호막 등, 나아가서는 상기한 차광막이 마련되어도 좋다. 또한, 표시 모듈에는 외부로부터 화소 어레이부에의 신호 등을 입출력하기 위한 회로부나 FPC(플렉시블 프린트 서킷) 등이 마련되어 있어도 좋다.
이하에, 본 실시 형태의 표시 장치가 적용되는 전자 기기의 구체예에 관해 설명한다.
도 19는 본 실시 형태가 적용되는 텔레비전 세트의 외관을 도시하는 사시도이다. 본 적용례에 관한 텔레비전 텔레비전 세트는 프런트 패널(108)이나 필터 유리(109) 등으로 구성되는 영상 표시 화면부(107)를 포함하고, 그 영상 표시 화면부(107)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 작성된다.
도 20은 본 실시 형태가 적용되는 디지털 카메라의 외관을 도시하는 사시도이고, (A)는 표측에서 본 사시도, (B)는 이측에서 본 사시도이다. 본 적용례에 관한 디지털 카메라는 플래시용의 발광부(111), 표시부(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함하고, 그 표시부(112)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
도 21은 본 실시 형태가 적용되는 노트형 퍼스널 컴퓨터의 외관을 도시하는 사시도이다. 본 적용례에 관한 노트형 퍼스널 컴퓨터는 본체(121)에, 문자 등을 입력할 때 조작되는 키보드(122), 화상을 표시하는 표시부(123) 등을 포함하고, 그 표시부(123)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
도 22는 본 실시 형태가 적용되는 비디오 카메라의 외관을 도시하는 사시도이다. 본 적용례에 관한 비디오 카메라는 본체부(131), 전방을 향한 측면에 피사체 촬영용의 렌즈(132), 촬영시의 스타트/스톱 스위치(133), 표시부(134) 등을 포함하고, 그 표시부(134)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
도 23은 본 실시 형태가 적용되는 휴대 단말 장치, 예를 들면 휴대 전화기를 도시하는 외관도이고, (A)는 연 상태에서의 정면도, (B)는 그 측면도, (C)는 닫은 상태에서의 정면도, (D)는 좌측면도, (E)는 우측면도, (F)는 상면도, (G)는 하면도이다. 본 적용례에 관한 휴대 전화기는 상부 몸체(141), 하부 몸체(142), 연결부(여기서는 힌지부)(143), 디스플레이(144), 서브 디스플레이(145), 픽처 라이트(146), 카메라(147) 등을 포함하고, 그 디스플레이(144)나 서브 디스플레이(145)로서 본 실시 형태에 의한 표시 장치를 이용함에 의해 제작된다.
본 발명은 JP2009-003201호(2009년 1월 9일 출원)의 우선권 주장출원인다.
이상, 본 발명의 실시예를 도면을 참조하여 상술하여 왔지만, 구체적인 구성은 이 실시예에 한 정되는 것이 아니라, 본 발명의 요지를 일탈하지않는 범위의 설계의 변경등이 있더라도 본 발명에 포함된다.
100 : 유기 EL 표시 장치
101 : 화소(화소 회로)
102 : 화소 어레이부
103 : 수평 구동 회로
104 : 기록 주사 회로
105 : 전원 공급 주사 회로
1A : 기록 트랜지스터
1B : 구동 트랜지스터
1C : 보존 용량
1D : 유기 EL 소자
1J : 보조 용량
DSL-1 내지 DSL-m : 전원 공급선
DTL-1 내지 DTL-n : 신호선
D1 : 하측 전극
D2 : 상측 배선,
SD : 실드 전극
WSL-1 내지 WSL-m : 주사선

Claims (12)

  1. 복수의 화소가 기판상에 행렬형상으로 배치된 화소 어레이부를 구비하며,
    상기 복수의 화소 각각이, 용량 소자, 애노드 전극과 캐소드 전극을 갖는 전기광학 소자, 신호선으로부터 비디오 신호를 샘플링하도록 구성된 기록 트랜지스터, 및 상기 비디오 신호에 따라서 상기 전기광학 소자의 애노드 전극에 전류를 공급하도록 구성된 구동 트랜지스터를 포함하고,
    상기 용량 소자는 상기 기판 및 상기 전기광학 소자 사이에 배치되고, 상기 용량 소자는 기판측 상의 제1 전극과 전기광학 소자측 상의 제2 전극을 포함하며,
    상기 복수의 화소중 제1 화소의 용량 소자는 상기 제1 화소에 인접한 상기 복수의 화소중 제2 화소의 애노드 전극과 부분적으로 중첩하고,
    상기 용량 소자의 제2 전극이 고정 전위를 공급하는 전극에 연결된 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 용량 소자의 제2 전극이 상기 전기광학 소자의 캐소드 전극에 연결된 표시 장치.
  4. 제1항에 있어서,
    상기 복수의 화소중 상기 제1 화소가 청색광을 발광하도록 구성된 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 화소중 상기 제2 화소가 녹색광을 발광하도록 구성된 표시 장치.
  6. 제1항에 있어서,
    상기 복수의 화소중 상기 제1 화소의 용량 소자가 상기 복수의 화소중 상기 제1 화소의 애노드 전극과 부분적으로 중첩되는 표시 장치.
  7. 제1항에 있어서,
    상기 용량 소자의 제1 전극이 상기 전기광학 소자의 애노드 전극에 연결된 표시 장치.
  8. 제1 화소와, 상기 제1 화소에 인접한 제2 화소를 포함하는, 기판상에 형성된 복수의 화소를 구비하며,
    상기 제1 화소 및 상기 제2 화소 각각은, 용량 소자, 애노드 전극과 캐소드 전극을 갖는 전기광학 소자, 신호선으로부터 비디오 신호를 샘플링하도록 구성된 기록 트랜지스터, 및 상기 비디오 신호에 따라서 상기 전기광학 소자의 애노드 전극에 전류를 공급하도록 구성된 구동 트랜지스터를 포함하고,
    상기 용량 소자는 상기 기판 및 상기 전기광학 소자 사이에 배치되고, 상기 용량 소자는 기판측 상의 제1 전극과 전기광학 소자측 상의 제2 전극을 포함하며,
    상기 제1 화소는 청색광을 발광하도록 구성되고, 상기 제2 화소는 녹색광을 발광하도록 구성되며,
    상기 제1 화소의 용량 소자는 상기 제2 화소의 애노드 전극과 부분적으로 중첩하고,
    상기 용량 소자의 제2 전극이 고정 전위를 공급하는 전극에 연결되어 있는 표시 장치.
  9. 삭제
  10. 제8항에 있어서,
    상기 용량 소자의 제2 전극이 상기 전기광학 소자의 캐소드 전극에 연결되어 있는 표시 장치.
  11. 제8항에 있어서,
    상기 제1 화소의 용량 소자가 상기 제1 화소의 애노드 전극과 부분적으로 중첩되는 표시 장치.
  12. 제8항에 있어서,
    상기 용량 소자의 제1 전극이 상기 전기광학 소자의 애노드 전극에 연결된 표시 장치.
KR1020100001174A 2009-01-09 2010-01-07 표시 장치 및 전자 기기 Active KR101504779B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009003201A JP5386994B2 (ja) 2009-01-09 2009-01-09 表示装置および電子機器
JPJP-P-2009-003201 2009-01-09

Publications (2)

Publication Number Publication Date
KR20100082722A KR20100082722A (ko) 2010-07-19
KR101504779B1 true KR101504779B1 (ko) 2015-03-20

Family

ID=42060655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001174A Active KR101504779B1 (ko) 2009-01-09 2010-01-07 표시 장치 및 전자 기기

Country Status (6)

Country Link
US (7) US8344388B2 (ko)
EP (2) EP2610911A3 (ko)
JP (1) JP5386994B2 (ko)
KR (1) KR101504779B1 (ko)
CN (1) CN101794550B (ko)
TW (1) TWI437540B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386994B2 (ja) 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
JP5644511B2 (ja) * 2011-01-06 2014-12-24 ソニー株式会社 有機ｅｌ表示装置及び電子機器
JP5682385B2 (ja) 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP6012450B2 (ja) 2011-12-23 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP2014102319A (ja) 2012-11-19 2014-06-05 Sony Corp 発光素子及び表示装置
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
JP6330220B2 (ja) * 2014-03-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、電子機器および基板
JP5975120B2 (ja) * 2015-01-19 2016-08-23 セイコーエプソン株式会社 電気光学装置および電子機器
JP6191742B2 (ja) * 2016-07-15 2017-09-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP2018060743A (ja) * 2016-10-07 2018-04-12 株式会社ジャパンディスプレイ 表示装置
KR102460917B1 (ko) * 2017-12-13 2022-10-28 엘지디스플레이 주식회사 표시장치
KR102718680B1 (ko) * 2018-10-30 2024-10-16 엘지디스플레이 주식회사 전계 발광 표시 장치
CN110782838A (zh) * 2019-11-13 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN111668273B (zh) * 2020-06-18 2023-04-11 京东方科技集团股份有限公司 显示基板、显示面板
KR102741338B1 (ko) * 2020-07-07 2024-12-13 삼성디스플레이 주식회사 표시 장치
KR20220058687A (ko) 2020-10-29 2022-05-10 삼성디스플레이 주식회사 표시 장치
JP7664740B2 (ja) * 2021-04-12 2025-04-18 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示装置の制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038915A (ko) * 2005-10-07 2007-04-11 소니 가부시끼 가이샤 화소회로 및 표시장치
KR20080087708A (ko) * 2007-03-26 2008-10-01 소니 가부시끼 가이샤 표시 장치 및 그 구동 방법과, 전자 기기
JP2008249919A (ja) * 2007-03-30 2008-10-16 Sony Corp 表示装置及び電子機器
JP2008287139A (ja) 2007-05-21 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998805A (en) * 1997-12-11 1999-12-07 Motorola, Inc. Active matrix OED array with improved OED cathode
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
TWI301915B (ko) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP3757797B2 (ja) * 2001-01-09 2006-03-22 株式会社日立製作所 有機ｌｅｄディスプレイおよびその駆動方法
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP4873882B2 (ja) * 2004-05-21 2012-02-08 三洋電機株式会社 液晶表示装置
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置
CA2490858A1 (en) * 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP2007072257A (ja) * 2005-09-08 2007-03-22 Sanyo Epson Imaging Devices Corp 液晶表示装置
JP4203773B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置
JP4240097B2 (ja) * 2006-09-25 2009-03-18 ソニー株式会社 画素回路及び表示装置
JP2008226491A (ja) * 2007-03-08 2008-09-25 Sony Corp 有機エレクトロルミネッセンス表示装置
JP2008233122A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5195409B2 (ja) * 2008-12-26 2013-05-08 ソニー株式会社 表示装置、表示装置の画素レイアウト方法および電子機器
JP5386994B2 (ja) * 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038915A (ko) * 2005-10-07 2007-04-11 소니 가부시끼 가이샤 화소회로 및 표시장치
KR20080087708A (ko) * 2007-03-26 2008-10-01 소니 가부시끼 가이샤 표시 장치 및 그 구동 방법과, 전자 기기
JP2008249919A (ja) * 2007-03-30 2008-10-16 Sony Corp 表示装置及び電子機器
JP2008287139A (ja) 2007-05-21 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器

Also Published As

Publication number Publication date
EP2207205A2 (en) 2010-07-14
US20130093801A1 (en) 2013-04-18
EP2610911A3 (en) 2013-07-24
US20180301086A1 (en) 2018-10-18
CN101794550A (zh) 2010-08-04
US10607541B2 (en) 2020-03-31
US20100176400A1 (en) 2010-07-15
JP2010160378A (ja) 2010-07-22
US9653025B2 (en) 2017-05-16
JP5386994B2 (ja) 2014-01-15
TW201033974A (en) 2010-09-16
EP2610911A2 (en) 2013-07-03
US10019944B2 (en) 2018-07-10
US20160240137A1 (en) 2016-08-18
US8344388B2 (en) 2013-01-01
US20200202780A1 (en) 2020-06-25
US20150070342A1 (en) 2015-03-12
US20170221416A1 (en) 2017-08-03
US8921865B2 (en) 2014-12-30
CN101794550B (zh) 2012-06-20
US9368065B2 (en) 2016-06-14
TWI437540B (zh) 2014-05-11
KR20100082722A (ko) 2010-07-19
EP2207205A3 (en) 2012-08-08
US11004390B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
KR101504779B1 (ko) 표시 장치 및 전자 기기
US10431645B2 (en) Display device, method for driving the same, and electronic apparatus
KR101567734B1 (ko) 표시 장치 및 전자 기기
KR101504780B1 (ko) 표시 장치 및 전자 기기
KR101611618B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP5168116B2 (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100107

PG1501 Laying open of application
A201 Request for examination
A302 Request for accelerated examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140930

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100107

Comment text: Patent Application

PA0302 Request for accelerated examination

Patent event date: 20140930

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20100107

Patent event code: PA03021R01I

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141027

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150209

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150316

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150316

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180309

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20190308

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200306

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210226

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220223

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240226

Start annual number: 10

End annual number: 10