KR101499717B1 - 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 - Google Patents
적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 Download PDFInfo
- Publication number
- KR101499717B1 KR101499717B1 KR1020130057202A KR20130057202A KR101499717B1 KR 101499717 B1 KR101499717 B1 KR 101499717B1 KR 1020130057202 A KR1020130057202 A KR 1020130057202A KR 20130057202 A KR20130057202 A KR 20130057202A KR 101499717 B1 KR101499717 B1 KR 101499717B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead portion
- exposed
- ceramic body
- external
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 70
- 239000000919 ceramic Substances 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 239000011256 inorganic filler Substances 0.000 claims description 3
- 229910003475 inorganic filler Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 230000005534 acoustic noise Effects 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000010304 firing Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
본 발명의 일 실시형태는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체; 상기 세라믹 본체 내부에 배치되며 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제1 리드부를 가지는 제1 내부전극; 상기 유전체 층을 사이에 두고 상기 제1 내부전극과 대향하여 배치되며, 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제2 리드부를 가지는 제2 내부전극; 상기 세라믹 본체의 측면으로 노출된 제1 리드부와 전기적으로 접속하며 상기 제1 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극; 상기 세라믹 본체의 측면으로 노출된 제2 리드부와 전기적으로 접속하며 상기 제2 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제2 외부전극; 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층; 을 포함하는 적층 세라믹 커패시터를 제공할 수 있다.
Description
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
또한, 적층 세라믹 커패시터는 LSI의 전원 회로 내에 배치되는 바이패스(bypass) 커패시터로 유용하게 사용되고 있으며, 이러한 바이패스 커패시터로 기능하기 위해서는 적층 세라믹 커패시터가 고주파 노이즈를 효과적으로 제거할 수 있어야 한다. 이러한 요구는 전자장치의 고주파화 경향에 따라 더욱 증가되고 있다. 바이패스 커패시터로 사용되는 적층 세라믹 커패시터는 회로기판 상의 실장 패드 상에 솔더링을 통하여 전기적으로 연결되며 상기 실장 패드는 기판 상의 배선 패턴이나 도전성 비아를 통해 다른 외부 회로와 연결될 수 있다.
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판을 제공하고자 한다.
본 발명의 일 실시형태는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체; 상기 세라믹 본체 내부에 배치되며 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제1 리드부를 가지는 제1 내부전극; 상기 유전체 층을 사이에 두고 상기 제1 내부전극과 대향하여 배치되며, 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제2 리드부를 가지는 제2 내부전극; 상기 세라믹 본체의 측면으로 노출된 제1 리드부와 전기적으로 접속하며 상기 제1 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극; 상기 세라믹 본체의 측면으로 노출된 제2 리드부와 전기적으로 접속하며 상기 제2 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제2 외부전극; 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층; 을 포함하는 적층 세라믹 커패시터를 제공할 수 있다.
상기 제1 리드부 및 상기 제2 리드부 중 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출된 영역은 서로 중첩될 수 있다.
상기 제1 리드부 및 상기 제2 리드부 중 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출된 영역은 서로 중첩되지 않을 수 있다.
상기 제1 리드부 및 상기 제2 리드부 중 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출된 영역의 폭은 제1 및 제2 측면에 형성된 제1 및 제2 외부전극의 폭보다 좁을 수 있다.
상기 제1 내부전극은 상기 세라믹 본체의 상기 제1 측면으로 노출되며, 상기 제2 내부전극은 상기 세라믹 본체의 상기 제2 측면으로 노출될 수 있다.
상기 제1 리드부는 상기 제1 측면으로 노출되며, 상기 제2 리드부는 상기 제2 측면으로 노출될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면과 제2 측면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면과 제2 측면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면과 접하도록 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면으로부터 소정 간격 이격되어 형성될 수 있다.
상기 제1 외부전극은 상기 제1 측면으로부터 상기 제1 주면으로 연장되어 형성되며, 상기 제2 외부전극은 상기 제2 측면으로부터 상기 제1 주면으로 연장되어 형성될 수 있다.
상기 절연층은 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극과 상기 세라믹 본체의 제1 및 제2 측면을 덮도록 형성될 수 있다.
상기 절연층은 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극과 상기 세라믹 본체의 제1 및 제2 측면 및 제1 및 제2 단면을 덮도록 형성될 수 있다.
상기 절연층은 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극 중 실장면으로 부터 소정 높이의 영역 및 상기 제1 및 제2 측면 중 실장면으로부터 소정 높이의 영역을 덮도록 형성될 수 있다.
상기 절연층은 상기 세라믹 본체의 실장면으로부터 소정 간격 이격되어 형성될 수 있다.
상기 절연층은 유기수지, 세라믹, 무기필러, 글라스 또는 이들의 혼합물을 포함할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수평으로 배치될 수 있다.
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 2.0μm를 만족할 수 있다.
상기 제1 및 제2 내부전극의 두께는 1.5μm 이하일 수 있다.
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며, 상기 적층 세라믹 커패시터는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체, 상기 세라믹 본체 내부에 배치되며 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제1 리드부를 가지는 제1 내부전극, 상기 유전체 층을 사이에 두고 상기 제1 내부전극과 대향하여 배치되며, 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제2 리드부를 가지는 제2 내부전극, 상기 세라믹 본체의 측면으로 노출된 제1 리드부와 전기적으로 접속하며 상기 제1 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극, 상기 세라믹 본체의 측면으로 노출된 제2 리드부와 전기적으로 접속하며 상기 제2 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제2 외부전극 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층을 포함하는 적층 세라믹 커패시터의 실장 기판을 제공할 수 있다.
본 발명에 의하면, 내부전극의 수평실장이 가능하고, 실장 밀도가 향상된 고용량의 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판을 제공할 수 있다.
본 발명에 의하면 어쿠스틱 노이즈가 현저히 감소된 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판을 제공할 수 있다.
도 1는 본 발명 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체를 개략적으로 나타내는 사시도이다.
도 3은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체에 대한 분해 사시도이다.
도 4a 내지 도 4g는 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 내부전극 구조를 나타내는 평면도이다.
도 5a 내지 도 5f는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체 및 외부전극을 나타내는 사시도이다.
도 6a 내지 6f는 도 5a 내지 도 5f는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체, 외부전극 및 절연층을 나타내는 사시도이다.
도 7은 본 발명 다른 일 실시형태에 따른 적층 세라믹 커패시터의 실장 기판을 개략적으로 나타내는 사시도이다.
도 8은 도 7의 적층 세라믹 커패시터의 실장기판을 A-A' 방향으로 절단한 단면도이다.
도 9는 본 발명의 실시예와 비교예의 적층 세라믹 커패시터의 어쿠스틱 노이즈를 측정한 결과를 나타내는 그래프이다.
도 2는 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체를 개략적으로 나타내는 사시도이다.
도 3은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체에 대한 분해 사시도이다.
도 4a 내지 도 4g는 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 내부전극 구조를 나타내는 평면도이다.
도 5a 내지 도 5f는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체 및 외부전극을 나타내는 사시도이다.
도 6a 내지 6f는 도 5a 내지 도 5f는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체, 외부전극 및 절연층을 나타내는 사시도이다.
도 7은 본 발명 다른 일 실시형태에 따른 적층 세라믹 커패시터의 실장 기판을 개략적으로 나타내는 사시도이다.
도 8은 도 7의 적층 세라믹 커패시터의 실장기판을 A-A' 방향으로 절단한 단면도이다.
도 9는 본 발명의 실시예와 비교예의 적층 세라믹 커패시터의 어쿠스틱 노이즈를 측정한 결과를 나타내는 그래프이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
적층 세라믹 커패시터(100)
본 발명의 일 실시형태는 유전체층(111)을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면(5, 6), 길이 방향으로 마주보는 제1 및 제2 단면(3, 4) 및 폭 방향으로 마주보는 제1 및 제2 측면(1, 2)을 갖는 세라믹 본체(110); 상기 세라믹 본체 내부에 배치되며 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제1 리드부(121a)를 가지는 제1 내부전극(121); 상기 유전체 층을 사이에 두고 상기 제1 내부전극과 대향하여 배치되며, 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제2 리드부(122a)를 가지는 제2 내부전극(122); 상기 세라믹 본체의 측면으로 노출된 제1 리드부와 전기적으로 접속하며 상기 제1 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극(131); 상기 세라믹 본체의 측면으로 노출된 제2 리드부와 전기적으로 접속하며 상기 제2 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제2 외부전극(132); 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층(140); 을 포함하는 적층 세라믹 커패시터(100)를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 실시형태를 상세히 설명한다.
도 1은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이고, 도 2는 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체를 개략적으로 나타내는 사시도이며, 도 3은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체에 대한 분해 사시도이다.
도 1을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 본체(110); 제1 및 제2 외부전극(131, 132); 및 절연층(140)을 포함할 수 있다.
도 2를 참조하면, 상기 세라믹 본체(110)는 두께 방향으로 서로 대향하는 제1 주면(5) 및 제2 주면(6)과 폭 방향으로 서로 대향하면서 상기 제1 주면 및 제2 주면을 연결하는 제1 측면(1) 및 제2 측면(2) 그리고 길이방향으로 서로 대향하면서 상기 제1 주면 및 제2 주면을 연결하는 제1 단면(3) 및 제2 단면(4)을 가질 수 있다.
상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 상기 세라믹 본체(110)는 육면체 형상으로 이루어질 수 있다. 칩 소성 시 세라믹 분말의 소성 수축으로 인하여, 세라믹 본체(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
상기 세라믹 본체(110)는 도 2의 분해 사시도인 도 3에 나타난 바와 같이 복수의 유전체층(111)과 유전체층(111)상에 형성된 제1 및 제2 내부전극(121,122)을 포함하며, 내부전극이 형성된 복수의 유전체층이 적층되어 형성될수 있다. 또한 제1 및 제2 내부전극은 일 유전체층(111)을 사이에 두고 서로 대향하도록 y-방향으로 배치될 수 있다.
본 발명의 일 실시형태에 따르면, y-방향은 세라믹 본체의 두께 방향으로서, 내부전극이 유전체층을 사이에 두고 적층되는 방향이며, x-방향은 세라믹 본체의 길이 방향이며, z-방향은 세라믹 본체의 폭 방향일 수 있다.
여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 세라믹 본체(10)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(10)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 상기 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 평균 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으나, 소성 후 0.1 내지 2.0 μm일 수 있다.
상기 유전체층(111)의 평균 두께는 세라믹 본체(110)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(110)의 길이(x) 방향의 중앙부에서 절단한 폭 및 두께 방향(y-z) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(121, 122)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
한편, 상기 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 소성 후 평균 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 1.5 μm 이하일 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 평균 두께는 세라믹 본체(110)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(110)의 길이(x) 방향의 중앙부에서 절단한 폭 및 두께 방향(y-z) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 내부전극에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(121, 122)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 내부전극으로 확장하여 평균값을 측정하면, 내부전극의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극(121, 122)은 적층 세라믹 커패시터의 실장면 즉, 제1 주면(5) 또는 제2 주면(6)에 수평으로 배치될 수 있다.
본 발명에서 제1 및 제2 는 서로 다른 극성을 의미할 수 있다.
도 4a 내지 도 4g는 본 발명 실시형태에 따른 적층 세라믹 커패시터의 내부전극 구조를 나타내는 평면도이다.
본 발명의 제1 및 제2 내부전극(121, 122)은 세라믹 본체의 외부면으로 노출되어 제1 및 제2 외부전극과 전기적으로 접속하는 제1 및 제2 리드부(121a, 122b)를 각각 포함할 수 있다.
상기 제1 및 제2 리드(121a, 122b)부는 세라믹 본체의 적어도 하나 이상의 측면으로 노출될 수 있으며 본 발명의 적층 세라믹 커패시터의 내부전극은 다양한 형태로 변형될 수 있다.
상기 제1 및 제2 리드(121a, 122b)부는 세라믹 본체의 적어도 하나 이상의 측면으로 노출될 수 있다. 즉, 상기 세라믹 본체의 제1 측면(1) 또는 제2 측면(2)으로 노출되거나 제1 및 제2 측면(1, 2)으로 노출될 수 있다.
나아가 도 4a를 참조하면 상기 제1 및 제2 리드부(121a, 122b)는 세라믹 본체의 적어도 일 측면으로 노출된 영역은 중첩되는 영역을 가지도록 형성될 수 있다. 도 4a와 같이 리드부가 중첩되는 영역을 가지는 경우, 리드부의 중첩되는 영역에 의해 추가적인 용량이 형성되므로 고용량의 적층 세라믹 커패시터의 제공이 가능하다.
또한 도 4b와 같이 상기 제1 및 제2 리드부(121a, 122b)의 세라믹 본체의 적어도 일 측면으로 노출되는 영역은 서로 중첩된 영역을 가지지 않도록 형성될 수 있다. 제1 및 제2 리드부가 서로 중첩되는 영역을 가지지 않으면서 최대한으로 노출되는 경우 세라믹 본체의 절단시 내부전극 번짐에 의해 제1 및 제2 내부전극이 연결되는 현상을 막을 수 있으며 소성 시의 잔탄 제거에 유리하다.
나아가 도 4c와 같이 바와 같이 상기 제1 및 제2 리드부(121a, 122b)의 세라믹 본체의 측면으로 노출되는 폭은 보다 좁게 형성될 수 있으며, 추후 형성될 외부전극의 폭을 고려하여, 외부전극의 폭보다 좁게 형성될 수 있다. 제1 및 제2 리드부의 노출되는 폭이 외부전극의 폭보다 좁게 형성되는 경우 외부전극이 노출된 제1 및 제2 리드부를 덮을 수 있어 제1 및 제2 리드부를 덮는 용도의 절연층이 필요하지 않을 수 있다. 후술하겠으나, 이 경우 절연층은 외부전극만 덮는 형태로 형성될 수 있다.
또한 도 4d 내지 도 4f에 도시된 바와 같이 상기 제1 및 제2 내부전극(121, 122)은 세라믹 본체의 적어도 하나 이상의 측면으로 노출되는 제1 및 제2 리드부를 가지면서 제1 및 제2 단면으로 노출되도록 형성될 수 있다. 도 4d 내지 도 4f 역시, 도 4a내지 도 4c에서 상술한 바와 같이 제1 및 제2 리드부(121a, 122b)의 노출되는 영역이 중첩될 수 있다. 또한 제1 및 제2 리드부의 노출되는 영역은 중첩되지 않을 수 있으며 나아가 외부전극의 폭보다 좁게 형성될 수 있다.
상술한 바와 같이 제1 및 제2 내부전극(121, 122)이 세라믹 본체의 제1 및 제2 단면으로 노출되며, 상기 세라믹 본체의 측면으로 노출된 제1 및 제2 리드부(121a, 122b)가 서로 중첩되는 영역을 가지는 경우 동일한 면적에서 대용량을 가지는 적층 세라믹 커패시터의 구현이 가능하다.
후술하겠지만, 상기 제1 및 제2 내부전극(121, 122)이 세라믹 본체의 제1 및 제2 단면으로 노출되는 경우, 내부전극의 보호 및 쇼트 방지를 위해 제1 및 제2 단면까지 절연층이 형성될 수 있다.
도 4g에 도시된 바와 같이 본 발명 내부전극의 제1 및 제2 리드부(121a, 122b)는 서로 다른 측면으로 노출될 수 있다. 즉 제1 리드부는 제1 측면으로 노출되고 제2 리드부는 제2 측면으로 노출되는 형상을 가질 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 측면을 통해 노출된 제1 및 제2 리드부를 통해 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
도 5a 내지 도 5f는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체 및 외부전극을 나타내는 사시도이다.
도 5a 내지 도 5f를 참조하면, 상기 제1 및 제2 내부전극(121, 122)과 각각 연결 되도록 제1 및 제2 외부전극(131, 132)이 형성될 수 있다.
제1 외부전극(131)은 상기 제1 내부전극과 전기적으로 접속하고, 상기 제1 측면 또는 제2 측면 중 적어도 일면에서 상기 제1, 제2 주면 및 제2 측면 중 적어도 일면으로 연장되어 형성되며, 제2 외부전극(132)은 상기 제2 내부전극과 전기적으로 접속하고, 상기 제1 측면 또는 제2 측면 중 적어도 일면에서 상기 제1, 제2 주면 및 제2 측면 중 적어도 일면으로 연장되어 형성될 수 있다.
구체적으로 상기 제1 및 제2 외부전극(131,132)은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면으로 연장되어 형성되거나(도 5a), 상기 제1 및 제2 주면으로 연장되어 형성되거나(도 5b), 상기 제1 및 제2 주면 중 어느 한 면과 제2 측면으로 연장(도 5c)될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 제1 측면에서 상기 제1, 제2 주면 및 제 2 측면으로 연장되어 형성될 수 있으며, 이 경우 상기 제1 및 제2 외부전극은 한글 자음 'ㅁ'자 형상(도 5d)일 수 있다.
또한 상기 제1 및 제2 외부전극(131, 132)은 서로 다른 측면에 형성되어 동일한 주면으로 연장될 수 있다. 다시 말해, 제1 외부전극(131)은 제1 측면에 형성되고 제2 외부전극(132)은 제2 측면에 형성될 수 있으며, 이 경우 제1 및 제2 외부전극은 각각 제1 또는 제2 측면에서 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성 될 수 있다.(도 5e)
나아가 상기 제1 및 제2 외부전극은 제1 및 제2 단면과 접하면서 제1 및 제2 측면 중 적어도 하나 이상의 측면에서 제1 또는 제2 주면 중 적어도 하나 이상의 주면으로 연장될 수 있을 뿐 아니라 제1 및 제2 단면과 일정 간격 이격된 형상으로 형성될 수 있다.(도 5f)
상술한 외부전극의 형태는 적절히 변경할 수 있으며, 이에 한정되는 것은 아니다. 그러나 내부전극이 실장면에 수평으로 배치되기 위해서 상기 외부전극은 세라믹 본체의 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
도 6a 내지 6f는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체, 외부전극 및 절연층을 나타내는 사시도이다.
한편, 본 발명의 일 실시형태에 따르면, 세라믹 본체(110)의 상기 제1, 제2 측면 상에 형성된 제1 및 제2 외부전극(131, 132)을 덮도록 절연층(140)이 형성될 수 있다.
도 6a에 도시된 바와 같이 본 발명의 절연층(140)은 제1 및 제2 측면에 형성된 제1 및 제2 외부전극과 제1 및 제2 측면을 덮도록 형성될 수 있다.
즉, 절연층이 제1 및 제2 측면에 형성된 외부전극을 덮어 외부전극이 제1 및 제2 측면에 노출되지 않고 외부전극이 연장되어 노출된 제1 또는 제2 주면이 실장면이 될 수 있다. 본 발명과 같이 제1 또는 제2 주면이 실장면이 되는 경우, 내부전극이 실장면과 수평으로 배치될 수 있다.
유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에서 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터와 연결된 솔더를 통해 상기 적층 세라믹 커패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 방사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
이러한 진동은 적층 세라믹 커패시터의 내부전극 및 유전체층이 실장면(기판)과 수직으로 배치되는 경우 수평으로 배치되는 경우보다 인쇄회로기판으로 전달이 더욱 잘 일어나게 된다. 따라서 어쿠스틱 노이즈의 감소를 위해서는 내부전극 및 유전체층이 실장면과 수직으로 배치되는 것이 유리하다. 하지만 용량을 증가시키고 실장 밀도향상을 위해 내부전극 리드부가 세라믹 본체의 동일면으로 인출되도록 하는 경우, 유전체층과 내부전극은 실장면에 수직으로 배치되게 된다. 하지만 본 발명의 경우 외부전극을 제1 및 제2 주면 중 적어도 일면으로 연장하여, 제1 및 제2 주면이 실장면이 되도록 하여 내부전극 및 유전체층이 실장면과 수평으로 배치되도록 하였다.
또한 어쿠스틱 노이즈는 적층 세라믹 커패시터의 기판실장 시 솔더의 배치와도 밀접한 관련이 있으며, 솔더가 실장면과 수직한 면에 많이 배치될수록 압전현상에 의한 진동이 인쇄회로기판으로 용이하게 전달되어 어쿠스틱 노이즈가 증가하게 된다. 따라서 솔더가 실장면과 수직한 적층 세라믹 커패시터의 면에 최소로 형성되는 것이 어쿠스틱 노이즈의 저감에 유리하다.
실장면에 배치되는 솔더는 표면장력에 의해 외부전극을 타고 실장면에 수직인 면으로 상승하게 되는데, 본 발명의 경우 실장면에 수직인면으로 노출되는 외부전극은 절연층에 의해 덮이게 되어 솔더가 상승하지 않거나 매우 적은 정도로 상승하여 어쿠스틱 노이즈가 현저히 감소하는 효과가 있다.
또한 제1 및 제2 내부전극이 세라믹 본체의 제1 및 제2 단면으로 노출되는 형상을 가지는 경우, 상기 절연층(140)은 도 6b에 도시된 바와 같이 제1 및 제2 외부전극과 제1 및 제2 측면 및 제1 및 제2 단면을 덮도록 형성될 수 있다.
도 6c 및 도 6d에 도시된 바와 같이, 상기 절연층은 세라믹 본체의 두께 방향으로 전체적으로 형성되지 않고 세라믹 본체가 기판에 실장되는 실장면으로부터 소정 높이까지 형성될 수 있다. 본 발명의 절연층(140)은 세라믹 본체의 실장면(제1 또는 제2 주면)에 수직한면으로 솔더가 상승하는 것을 방지하기 위한 것이므로 실장면으로 부터 소정의 높이까지만 형성하더라도 동일한 목적을 이룰 수 있으며, 절연층을 형성하는 재료의 사용을 감소시켜 원가를 절감할 수 있다.
나아가 도 6e 및 도 6f에 도시된 바와 같이 상기 절연층은 상기 세라믹 본체의 실장면으로 부터 소정 간격 이격되어 형성될 수 있다. 도 6e 및도 6f의 실시형태와 같이 절연층이 실장면으로 부터 소정 간격 이격되도록 형성되는 경우 솔더가 절연층에 의해 덮이지 않은 외부전극을 타고 약간 상승할 수 있으나, 오히려 고착강도를 향상시킬 수 있는 장점이 있다. 따라서 어쿠스틱 노이즈에 큰 영향을 미치지 않는 선에서 절연층이 실장면으로부터 소정 간격 이격되도록 형성할 수 있다.
도 6c 내지 6f와 같이 절연층이 세라믹 본체의 측면 또는 단면 전체를 덮지 않고, 일정 높이를 덮는 경우 도 4c에 나타난 바와 같이 내부전극의 제1 및 제2 리드부의 노출된 영역의 폭이 제1 및 제2 외부전극의 폭보다 좁게 형성되어 내부전극이 세라믹 본체의 외부면으로 노출되지 않도록 할 수 있다.
이에 제한되는 것은 아니나 상기 절연층(140)은 유기수지, 세라믹, 무기필러, 글라스 또는 이들의 혼합물을 포함할 수 있다.
본 발명에 의하면 상술한 내부전극의 형상, 외부전극의 형상 및 절연층의 형상에 대해 자유로운 조합이 가능하다.
도 9는 본 발명 실시형태에 따른 적층 세라믹 커패시터(실시예1)와 비교예의 적층 세라믹 커패시터(비교예 1 및 비교예 2)의 어쿠스틱 노이즈를 가청 주파수 범위에서 측정하여 나타낸 그래프이다.
실시예와 비교예 1 및 비교예 2의 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.
우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 내지 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 500층 이상 적층하여 적층체를 만들었다.
이후 상기 적층체를 압착, 절단하여 0603(길이×폭) 규격으로서, 두께/폭가 1.0을 초과하는 칩을 만들며, 상기 칩들을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
상기 칩은 소성 전에 연마 장치에 의해 각 모서리 및 꼭지점 지점에 대하여 연마 공정이 수행되었다.
다만 비교예 1의 경우 제1 및 제2 내부전극이 각각 세라믹 본체의 제1 및 제2 단면으로 각각 인출되도록 형성하였으며, 실시예 및 비교예 2의 경우 제1 및 제2 내부전극이 제1 측면으로 인출되도록 제1 및 제2 리드부를 형성하였다.
나아가 비교예 1의 경우 제1 및 제2 단면에 외부전극을 형성하였으며, 비교예 2의 경우 제1 및 제2 내부전극이 인출된 제1 측면에 외부전극을 형성한 뒤 제1 또는 제2 주면으로 외부전극을 연장하지 않았고, 실시예의 경우 제1 측면에 형성된 외부전극을 제1 주면으로 연장한 뒤 제1 측면에 형성된 외부전극을 절연층으로 덮는 과정을 추가로 수행하여 제조되었다.
다음으로 비교예 1, 2 및 실시예의 적층 세라믹 커패시터를 기판에 실장 후 전압을 인가하여 어쿠스틱 노이즈를 측정하였다.
도 9에 나타난 바와 같이 어쿠스틱 노이즈는 비교예 1 - 비교예 2 - 실시예의 순서로 감소하는 것을 알 수 있다.
즉 본 발명의 실시예의 경우, 제1 및 제2 내부전극이 서로 마주보는 단면으로 각각 인출되는 일반품 적층 세라믹 커패시터나, 제1 및 제2 내부전극이 동일면으로 인출되며 내부전극이 실장면에 수직하도록 실장되는 일반 하면전극형 적층 세라믹 커패시터보다 어쿠스틱 노이즈가 현저히 감소하는 점을 알 수 있다.
상술한 본 발명의 실시형태에 의하면, 제1 및 제2 내부전극이 중첩되는 면적을 최대화할 수 있어 고용량의 구현이 가능하고, 마진이 없는 세라믹 본체의 면에는 절연층을 형성하여 마진과 동일한 역할을 수행함으로써 마진영역의 두께를 용이하게 제어할 수 있다. 따라서 적층 세라믹 커패시터의 크기를 감소시킬 수 있다.
나아가 외부전극이 세라믹 본체의 동일면에 형성되어 실장밀도를 향상시킬 수 있으며, 외부전극의 연장으로 인하여 내부전극의 수평 실장이 가능하여 어쿠스틱 노이즈가 감소할 수 있다.
특히, 본 발명의 적층 세라믹 커패시터는 상기 외부전극이 세라믹 본체의 주면으로 노출되고, 측면에 형성된 외부전극은 절연층에 의해 덮이게 되므로 세라믹 본체의 주면을 실장면으로 하여 기판에 실장 시 솔더가 적층 세라믹 커패시터의 측면 및 단면을 타고 올라가지 않게 된다. 솔더가 적층 세라믹 커패시터의 측면 및 단면으로 많이 올라갈수록, 어쿠스틱 노이즈가 증가하게 되므로 본 발명과 같이 솔더가 커패시터의 측면 및 단면을 타고 올라가지 않는 경우 어쿠스틱 노이즈를 더욱 효율적으로 감소시킬 수 있다.
적층 세라믹 커패시터의 실장 기판(200)
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드(221, 222)를 갖는 인쇄회로기판(210); 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터(100);를 포함하며, 상기 적층 세라믹 커패시터는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체, 상기 세라믹 본체 내부에 배치되며 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제1 리드부를 가지는 제1 내부전극, 상기 유전체 층을 사이에 두고 상기 제1 내부전극과 대향하여 배치되며, 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제2 리드부를 가지는 제2 내부전극, 상기 세라믹 본체의 측면으로 노출된 제1 리드부와 전기적으로 접속하며 상기 제1 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극, 상기 세라믹 본체의 측면으로 노출된 제2 리드부와 전기적으로 접속하며 상기 제2 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제2 외부전극 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층을 포함하는 적층 세라믹 커패시터의 실장 기판을 제공할 수 있다.
도 7은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이고 도 8은 도 7의 적층 세라믹 커패시터의 실장기판을 A-A' 방향으로 절단한 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(100)의 제1 또는 제2 주면으로 연장된 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
본 실시형태에서 인쇄회로기판(210)에 실장되는 적층 세라믹 커패시터(100)는 상술한 적층 세라믹 커패시터에 관한 설명과 중복되므로 그 설명을 생략하도록 한다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 커패시터
110 : 세라믹 본체
111 : 유전체 층
121, 122 : 제1 및 제2 내부전극
131, 132 : 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판
221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
110 : 세라믹 본체
111 : 유전체 층
121, 122 : 제1 및 제2 내부전극
131, 132 : 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판
221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
Claims (22)
- 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체;
상기 세라믹 본체 내부에 배치되며 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제1 리드부를 가지는 제1 내부전극;
상기 유전체 층을 사이에 두고 상기 제1 내부전극과 대향하여 배치되며, 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제2 리드부를 가지는 제2 내부전극;
상기 세라믹 본체의 측면으로 노출된 제1 리드부와 전기적으로 접속하며 상기 제1 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장된 제1 외부전극;
상기 세라믹 본체의 측면으로 노출된 제2 리드부와 전기적으로 접속하며 상기 제2 리드부가 노출된 측면으로부터 상기 제1 외부전극이 연장된 일면으로 연장된 제2 외부전극; 및
상기 제1 및 제2 외부전극 중 상기 제1 및 제2 측면 상에 배치된 영역을 덮는 절연층;
을 포함하는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 리드부 및 상기 제2 리드부 중 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출된 영역은 서로 중첩되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 리드부 및 상기 제2 리드부 중 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출된 영역은 서로 중첩되지 않는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 리드부 및 상기 제2 리드부 중 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출된 영역의 폭은 제1 및 제2 측면에 형성된 제1 및 제2 외부전극의 폭보다 좁은 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 내부전극은 상기 세라믹 본체의 상기 제1 측면으로 노출되며, 상기 제2 내부전극은 상기 세라믹 본체의 상기 제2 측면으로 노출되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 리드부는 상기 제1 측면으로 노출되며, 상기 제2 리드부는 상기 제2 측면으로 노출되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면으로 연장되어 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면으로 연장되어 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면과 제2 측면으로 연장되어 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면과 제2 측면으로 연장되어 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면과 접하도록 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면으로부터 소정 간격 이격되어 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 외부전극은 상기 제1 측면으로부터 상기 제1 주면으로 연장되어 형성되며, 상기 제2 외부전극은 상기 제2 측면으로부터 상기 제1 주면으로 연장되어 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 절연층은 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극과 상기 세라믹 본체의 제1 및 제2 측면을 덮도록 형성된 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 절연층은 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극과 상기 세라믹 본체의 제1 및 제2 측면 및 제1 및 제2 단면을 덮도록 형성된 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 절연층은 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극 중 실장면으로 부터 소정 높이의 영역 및 상기 제1 및 제2 측면 중 실장면으로부터 소정 높이의 영역을 덮도록 형성된 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 절연층은 상기 세라믹 본체의 실장면으로부터 소정 간격 이격되어 형성되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 절연층은 유기수지, 세라믹, 무기필러, 글라스 또는 이들의 혼합물을 포함하는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수평으로 배치되는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 2.0μm를 만족하는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 내부전극의 두께는 1.5μm 이하인 적층 세라믹 커패시터.
- 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며,
상기 적층 세라믹 커패시터는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체, 상기 세라믹 본체 내부에 배치되며 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제1 리드부를 가지는 제1 내부전극, 상기 유전체 층을 사이에 두고 상기 제1 내부전극과 대향하여 배치되며, 상기 제1 및 제2 측면 중 적어도 하나 이상의 측면으로 노출되는 제2 리드부를 가지는 제2 내부전극, 상기 세라믹 본체의 측면으로 노출된 제1 리드부와 전기적으로 접속하며 상기 제1 리드부가 노출된 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장된 제1 외부전극, 상기 세라믹 본체의 측면으로 노출된 제2 리드부와 전기적으로 접속하며 상기 제2 리드부가 노출된 측면으로부터 상기 제1 외부전극이 연장된 일면으로 연장된 제2 외부전극 및 상기 제1 및 제2 외부전극 중 상기 제1 및 제2 측면 상에 배치된 영역을 덮는 절연층을 포함하는 적층 세라믹 커패시터의 실장 기판.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130057202A KR101499717B1 (ko) | 2013-05-21 | 2013-05-21 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| EP13275176.9A EP2806439B1 (en) | 2013-05-21 | 2013-07-31 | Multilayered ceramic capacitor and board for mounting the same |
| JP2013162056A JP5819362B2 (ja) | 2013-05-21 | 2013-08-05 | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 |
| US14/230,688 US9424990B2 (en) | 2013-05-21 | 2014-03-31 | Multilayered ceramic capacitor and board for mounting the same |
| CN201410143304.3A CN104183387B (zh) | 2013-05-21 | 2014-04-10 | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130057202A KR101499717B1 (ko) | 2013-05-21 | 2013-05-21 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140136740A KR20140136740A (ko) | 2014-12-01 |
| KR101499717B1 true KR101499717B1 (ko) | 2015-03-06 |
Family
ID=48914180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130057202A Active KR101499717B1 (ko) | 2013-05-21 | 2013-05-21 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9424990B2 (ko) |
| EP (1) | EP2806439B1 (ko) |
| JP (1) | JP5819362B2 (ko) |
| KR (1) | KR101499717B1 (ko) |
| CN (1) | CN104183387B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180057998A (ko) | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9805872B2 (en) | 2015-12-09 | 2017-10-31 | Kemet Electronics Corporation | Multiple MLCC modules |
| WO2014157495A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社村田製作所 | 解析装置および解析方法 |
| JP2015099815A (ja) * | 2013-11-18 | 2015-05-28 | 株式会社東芝 | 電子機器 |
| KR20160013703A (ko) | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기 |
| US10224149B2 (en) * | 2015-12-09 | 2019-03-05 | Kemet Electronics Corporation | Bulk MLCC capacitor module |
| JP6672786B2 (ja) * | 2015-12-25 | 2020-03-25 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP6512139B2 (ja) * | 2016-03-04 | 2019-05-15 | 株式会社村田製作所 | 電子部品の実装構造及びその電子部品の製造方法 |
| MY192095A (en) | 2016-03-07 | 2022-07-27 | Kyocera Avx Components Corp | Multi-layer electronic device |
| JP6309991B2 (ja) * | 2016-03-25 | 2018-04-11 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101867982B1 (ko) * | 2016-07-20 | 2018-06-18 | 삼성전기주식회사 | 커패시터 및 그 실장 기판 |
| JP6841611B2 (ja) * | 2016-07-25 | 2021-03-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101891085B1 (ko) | 2016-11-23 | 2018-08-23 | 삼성전기주식회사 | 커패시터 및 그의 제조방법 |
| KR102514236B1 (ko) | 2016-11-23 | 2023-03-27 | 삼성전기주식회사 | 커패시터 및 그의 제조방법 |
| US9978523B1 (en) * | 2016-12-22 | 2018-05-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the multilayer capacitor mounted thereon |
| JP6909011B2 (ja) * | 2017-02-21 | 2021-07-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR102473422B1 (ko) * | 2017-10-02 | 2022-12-02 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
| US11069479B2 (en) * | 2018-07-19 | 2021-07-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| KR102121580B1 (ko) * | 2018-10-02 | 2020-06-10 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102118494B1 (ko) * | 2018-10-08 | 2020-06-03 | 삼성전기주식회사 | 전자 부품 |
| JP7328749B2 (ja) * | 2018-10-24 | 2023-08-17 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
| JP7247740B2 (ja) * | 2019-05-15 | 2023-03-29 | 株式会社村田製作所 | 電子部品の実装構造体及びその製造方法 |
| KR20220039273A (ko) * | 2020-09-22 | 2022-03-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| US12198856B2 (en) * | 2021-08-09 | 2025-01-14 | Samsung Electro-Mechanics Co., Ltd. | Electronic component, bonding portion regions thereon, mounted on a board |
| JP2023124112A (ja) * | 2022-02-25 | 2023-09-06 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| WO2025028600A1 (ja) * | 2023-08-03 | 2025-02-06 | 京セラ株式会社 | 積層セラミックコンデンサ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021512A (ja) * | 2007-07-13 | 2009-01-29 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| KR20120085192A (ko) * | 2011-01-21 | 2012-07-31 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
| KR20130024531A (ko) * | 2011-08-31 | 2013-03-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1924435A (en) * | 1932-02-12 | 1933-08-29 | Associated Electric Lab Inc | Condenser |
| US4513350A (en) * | 1984-02-02 | 1985-04-23 | Sprague Electric Company | Monolithic ceramic capacitor and method for manufacturing to predetermined capacity value |
| DE3625238A1 (de) * | 1985-07-31 | 1987-02-12 | Murata Manufacturing Co | Elektronisches bauteil mit anschlussdraehten und verfahren zur herstellung dieses bauteils |
| JP3045531B2 (ja) * | 1990-10-01 | 2000-05-29 | 日立金属株式会社 | 積層型変位素子 |
| JP3077056B2 (ja) * | 1996-09-12 | 2000-08-14 | 株式会社村田製作所 | 積層型電子部品 |
| US6373673B1 (en) * | 1997-04-08 | 2002-04-16 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
| JPH10289837A (ja) | 1997-04-15 | 1998-10-27 | Murata Mfg Co Ltd | 積層電子部品 |
| JP2000216046A (ja) * | 1999-01-26 | 2000-08-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US6208501B1 (en) * | 1999-06-14 | 2001-03-27 | Dielectric Laboratories, Inc. | Standing axial-leaded surface mount capacitor |
| US6515842B1 (en) * | 2000-03-30 | 2003-02-04 | Avx Corporation | Multiple array and method of making a multiple array |
| JP2002025856A (ja) * | 2000-07-06 | 2002-01-25 | Nec Corp | 積層コンデンサ及び半導体装置並びに電子回路基板 |
| DE10147898A1 (de) * | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
| DE102005016590A1 (de) * | 2005-04-11 | 2006-10-26 | Epcos Ag | Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements |
| JP2006324555A (ja) * | 2005-05-20 | 2006-11-30 | Nec Tokin Corp | 積層型コンデンサ及びその製造方法 |
| EP1884967A4 (en) * | 2005-05-26 | 2011-11-16 | Murata Manufacturing Co | MULTILAYER CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME |
| US7414857B2 (en) * | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| US20070096524A1 (en) * | 2005-11-01 | 2007-05-03 | Shang-Wei Chou | Corrective chair |
| US7292429B2 (en) * | 2006-01-18 | 2007-11-06 | Kemet Electronics Corporation | Low inductance capacitor |
| JP4404089B2 (ja) * | 2006-12-13 | 2010-01-27 | Ｔｄｋ株式会社 | 貫通コンデンサアレイ |
| US8045319B2 (en) * | 2007-06-13 | 2011-10-25 | Avx Corporation | Controlled ESR decoupling capacitor |
| JP4357577B2 (ja) * | 2007-06-14 | 2009-11-04 | 太陽誘電株式会社 | コンデンサ及びその製造方法 |
| JP4374041B2 (ja) * | 2007-07-09 | 2009-12-02 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP2009026872A (ja) * | 2007-07-18 | 2009-02-05 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JP4867999B2 (ja) * | 2009-01-20 | 2012-02-01 | Ｔｄｋ株式会社 | 積層コンデンサ |
| US8885319B2 (en) * | 2009-07-01 | 2014-11-11 | Kemet Electronics Corporation | High capacitance multilayer with high voltage capability |
| WO2011011736A2 (en) * | 2009-07-23 | 2011-01-27 | Proteus Biomedical, Inc. | Solid-state thin film capacitor |
| JP2011233840A (ja) * | 2010-04-30 | 2011-11-17 | Murata Mfg Co Ltd | 電子部品 |
| JP5751080B2 (ja) * | 2010-09-28 | 2015-07-22 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101141402B1 (ko) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| US20120229948A1 (en) * | 2011-03-11 | 2012-09-13 | S B E, Inc. | Capacitor Used as Insulating Spacer for a High Current Bus Structure |
| JP5343997B2 (ja) * | 2011-04-22 | 2013-11-13 | Ｔｄｋ株式会社 | 積層コンデンサの実装構造 |
| KR101548774B1 (ko) * | 2011-08-26 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP2013058558A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
| KR101376921B1 (ko) * | 2012-12-11 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101504002B1 (ko) * | 2013-05-21 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| KR102122932B1 (ko) * | 2013-08-08 | 2020-06-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| US10008340B2 (en) * | 2014-07-17 | 2018-06-26 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component, board having the same, and power smoother including the same |
| US9847177B2 (en) * | 2014-07-18 | 2017-12-19 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
-
2013
- 2013-05-21 KR KR1020130057202A patent/KR101499717B1/ko active Active
- 2013-07-31 EP EP13275176.9A patent/EP2806439B1/en active Active
- 2013-08-05 JP JP2013162056A patent/JP5819362B2/ja active Active
-
2014
- 2014-03-31 US US14/230,688 patent/US9424990B2/en active Active
- 2014-04-10 CN CN201410143304.3A patent/CN104183387B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021512A (ja) * | 2007-07-13 | 2009-01-29 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| KR20120085192A (ko) * | 2011-01-21 | 2012-07-31 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
| KR20130024531A (ko) * | 2011-08-31 | 2013-03-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180057998A (ko) | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| US10192685B2 (en) | 2016-11-23 | 2019-01-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the same mounted thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183387B (zh) | 2018-03-16 |
| JP5819362B2 (ja) | 2015-11-24 |
| US20140345926A1 (en) | 2014-11-27 |
| EP2806439B1 (en) | 2018-10-17 |
| EP2806439A1 (en) | 2014-11-26 |
| JP2014229892A (ja) | 2014-12-08 |
| US9424990B2 (en) | 2016-08-23 |
| CN104183387A (zh) | 2014-12-03 |
| KR20140136740A (ko) | 2014-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101499717B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| JP6180898B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| KR101412950B1 (ko) | 적층 세라믹 커패시터 | |
| KR101792282B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로기판 | |
| KR101525696B1 (ko) | 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 | |
| US9218910B2 (en) | Multilayer ceramic capacitor, manufacturing method of the same, and circuit board with multilayer ceramic capacitor mounted thereon | |
| KR101532141B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 | |
| KR101504002B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| KR20140038911A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102076152B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| KR102436224B1 (ko) | 커패시터 부품 | |
| JP5694456B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR101444534B1 (ko) | 적층 세라믹 전자 부품 | |
| KR101565643B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| KR20140144058A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR102004809B1 (ko) | 적층 세라믹 커패시터, 및 그 제조방법 | |
| JP2023143583A (ja) | 積層型キャパシタ及びその内蔵基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20130521 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20140624 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20141210 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150302 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20150303 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180102 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190103 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200102 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210104 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20211221 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221226 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240227 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20250225 Start annual number: 11 End annual number: 11 |