[go: up one dir, main page]

KR101438808B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101438808B1
KR101438808B1 KR1020070100980A KR20070100980A KR101438808B1 KR 101438808 B1 KR101438808 B1 KR 101438808B1 KR 1020070100980 A KR1020070100980 A KR 1020070100980A KR 20070100980 A KR20070100980 A KR 20070100980A KR 101438808 B1 KR101438808 B1 KR 101438808B1
Authority
KR
South Korea
Prior art keywords
layer
superlattice
conductive
conductive semiconductor
semiconductor layer
Prior art date
Application number
KR1020070100980A
Other languages
English (en)
Other versions
KR20090035934A (ko
Inventor
김경준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070100980A priority Critical patent/KR101438808B1/ko
Priority to US12/247,870 priority patent/US7884350B2/en
Publication of KR20090035934A publication Critical patent/KR20090035934A/ko
Priority to US12/982,325 priority patent/US8044385B2/en
Priority to US13/154,133 priority patent/US8183555B2/en
Priority to US13/454,650 priority patent/US8324610B2/en
Priority to US13/692,689 priority patent/US8581232B2/en
Priority to US14/059,219 priority patent/US8704208B2/en
Priority to US14/218,829 priority patent/US8829490B2/en
Priority to US14/454,581 priority patent/US8927961B2/en
Application granted granted Critical
Publication of KR101438808B1 publication Critical patent/KR101438808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명의 실시 예는 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 상기 제 1도전성 반도체층 아래에 형성된 하부 제 1초격자층; 상기 활성층과 제 2도전성 반도체층 사이에 형성된 제 2도전성 초격자층을 포함한다.
반도체, 발광소자, ESD, 초격자층, 버퍼층

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
본 발명의 실시 예는 반도체 발광소자 및 그 제조방법이 개시된다.
일반적으로 반도체 발광소자는 자외선, 청색 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 질화물 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET(Metal Semiconductor Field Effect Transistor), HEMT (Hetero junction Field - Effect Transistors) 등의 고속 스위칭 소자, 고출력 소자, 표시장치 및 지시기 등에 응용되고 있다.
도 1은 종래 반도체 발광소자를 나타낸 도면이다.
도 1을 참조하면, 반도체 발광소자(10)는 사파이어 기판(11) 위에 n형 반도체층(13), 활성층(15) 및 p형 반도체층(17)을 형성하게 된다. 부분 식각 공정을 통해 상기 n형 반도체층(13) 위에 n형 전극(19) 및 p형 반도체층(17) 위에 p형 전극(21)이 형성된다.
이러한 반도체 발광소자(10)는 p형 전극(21) 및 n형 전극(19)에 전압을 인가하면, p형 반도체층(17)과 n형 반도체층(13) 사이에 순방향 바이어스(forward bias)가 걸리게 된다. 이때 상기 활성층(15)에서 전자 및 정공들이 재 결합(recombination)되어 광을 방출하게 된다.
본 발명의 실시 예는 소자의 ESD 특성을 강화시켜 주는 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예는 활성층 상/하부에 적어도 하나의 초격자층을 구비하여 활성층으로 전달되는 스트레스를 완화시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예는 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 상기 제 1도전성 반도체층 아래에 형성된 하부 제 1초격자층; 상기 활성층과 제 2도전성 반도체층 사이에 형성된 제 2도전성 초격자층을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 제 1버퍼층 위에 하부 제 1초격자층을 형성하는 단계; 상기 하부 제 1초격자층 위에 제 1도전성 반도체층을 형성하는 단계; 상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 초격자층을 형성하는 단계; 상기 제 2도전성 초격자층 위에 제 2도전성 반도체층을 형성하는 단계를 포함한다.
본 발명의 실시 예는 활성층의 스트레스를 완화시켜 활성층 특성을 개선함으 로써, ESD에 강한 발광소자를 제공하는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하면 다음과 같다.
도 2는 본 발명의 제 1실시 예에 따른 반도체 발광소자의 측 단면도이다.
도 2를 참조하면, 반도체 발광소자(100)는 기판(110), 제 1버퍼층(120), 하부 제 1초격자층(130), 제 1도전성 반도체층(140), 활성층(150), 제 2도전성 초격자층(160), 제 2도전성 반도체층(170)을 포함한다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 전극층의 형성 전 또는 후에 물리적 또는/및 화학적 방식으로 제거될 수도 있다.
상기 기판(110) 위에는 제 1버퍼층(120)이 형성된다. 상기 제 1버퍼층(120)은 상기 기판(110)과 에피층(Epitaxial layer)과의 격자 및 열 팽창 계수의 차이로 인하여 발생하는 스트레인을 차단하기 위한 층이다. 이러한 제 1버퍼층(120)은 제 1도전성 도펀트가 도핑될 수도 있고, 도핑되지 않을 수도 있다. 상기 제 1도전성 도펀트가 도핑되지 않은 제 1버퍼층(120)은 추후 기판(110)과 함께 제거될 수도 있다.
이러한 제 1버퍼층(120)은 예컨대, AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식을 가지며, 10Å∼1000Å사이의 두께이고, partially poly이거나 single crystalline을 가지며, 성장온도는 300~1100℃이고, 1×106∼1×10-4Ωcm 사이의 저항을 가지 며, 결정학적 구조가 헥사고날(Hexagonal), 우루차이트(wurtzite) 및 징크블랜드(Zincbland) 중 어느 한 구조로 형성될 수 있다.
상기 제 1버퍼층(120) 위에는 하부 제 1초격자층(130)이 형성된다. 상기 하부 제 1초격자층(130)은 AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식으로 이루어진다. 이러한 하부 제 1초격자층(130)은 Al, Ga, In 중 적어도 하나의 3족 원소와 5족 원소인 N의 조합을 갖고 반복적인 적층 구조로 형성되며, 도전성 도펀트가 도핑될 수도 있고 도핑되지 않을 수도 있다. 상기 하부 제 1초격자층(130)의 성장 조건은 예컨대, 각 층이 5Å~100nm의 두께로 소정 페어(1~50)로 형성될 수 있으며, 성장 온도는 500~1100℃일 수 있으며, 캐리어 농도(carrier concentration)는 1016~ 5×1018/㎤ 사이로 형성될 수도 있으며, 또한 이때 각 층의 결정학적 구조가 헥사고날(Hexagonal), 우루차이트(wurtzite) 및 징크블랜드(Zincbland) 중 어느 한 구조로 형성될 수 있다. 그리고, 상기 버퍼층(120)과 하부 제 1초격자층(130) 사이에는 AlY(GaxIn1-x)1-YN(0≤X,Y≤1)의 조성식을 갖는 층이 형성될 수도 있다. 이러한 하부 제 1초격자층(130)은 스트레인 해소를 위한 층으로서, 상기 제 1버퍼층(120)에서 제 1도전성 반도체층(140)으로 전달되는 스트레인을 완화시켜 준다.
상기 하부 제 1초격자층(130) 위에는 제 1도전성 반도체층(140)이 형성된다. 상기 제 1도전성 반도체층(140)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 선택될 수 있으며, 제 1도전성 도펀트(예: Si, Ge, Sn 등)가 도핑된다.
상기 제 1도전성 반도체층(140) 위에는 활성층(150)이 형성되며, 상기 활성층(150)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(150)은 원하는 파장에 따라 Al, Ga, In 중 적어도 하나와 함께 N을 이용하여 선택적으로 형성된다. 또한 다중 양자 우물 구조는 각 층이 동일 조성 또는 서로 다른 조성의 반복 구조로 형성될 수 있으며, 양자 우물층과 양자 장벽층의 주기를 갖고 5nm~40nm 두께로 형성될 수 있다.
상기 활성층(150) 위에는 제 2도전성 초격자층(160)이 형성된다. 상기 제 2도전성 초격자층(160)은 제 2도전성 도펀트(예: Mg)가 도핑되며, AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식으로 이루어진다. 이러한 제 2도전성 초격자층(160)의 성장 조건은 예컨대, 각 층이 5Å~100nm의 두께로 1~30 페어로 형성될 수 있으며, 캐리어 농도(carrier concentration)는 1016~ 5×1022/㎤ 사이로 형성될 수도 있으며, 저항은 1×10-4∼1×1012Ωcm 사이로 형성될 수 있다. 이때 각 층의 결정학적 구조가 헥사고날(Hexagonal), 우루차이트(wurtzite) 및 징크블랜드(Zincbland) 중 어느 한 구조로 형성될 수 있다. 여기서, 상기 하부 제 1초격자층(130)과 상부의 제 2도전성 초격자층(160)의 각 페어는 도핑, 두께 및 조성식이 용도에 따라 변화되어 성장될 수 있다.
상기 제 2도전성 초격자층(160) 위에는 제 2도전성 반도체층(170)이 형성된다. 상기 제 2도전성 반도체층(170)은 제 2도전성 도펀트(예: Mg)가 도핑되며, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨 대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 선택될 수 있다. 이러한 제 2도전성 반도체층(170) 위에는 미 도시된 제 3도전성 반도체층 및/또는 투명전극층이 형성될 수 있다.
또한 메사 에칭을 통해 제 1도전성 반도체층(140) 위에는 제 1전극층(미도시)을 형성하고, 제 2도전성 반도체층(170) 위에는 제 2전극층(미도시)을 형성할 수 있다. 그리고, 제 1도전성 반도체층(140)의 아래의 기판(110)을 제거하는 방식인 경우 도펀트가 도핑된 제 1버퍼층(120) 또는 하부 제 1초격자층(130)에 제 1전극층을 형성할 수도 있다.
도 3은 본 발명의 제 2실시 예에 따른 반도체 발광소자의 측 단면도이다. 이러한 제 2실시 예를 설명함에 있어, 상기의 제 1실시 예와 동일한 부분은 동일 부호로 처리하며, 간략하게 설명하기로 한다.
도 3을 참조하면, 반도체 발광소자(100A)는 기판(110), 제 1버퍼층(120), 하부 제 1초격자층(130), 제 1질화물층(131), 하부 제 2초격자층(135), 제 1도전성 반도체층(140), 활성층(150), 제 2도전성 초격자층(160), 제 2도전성 반도체층(170)을 포함한다.
상기 활성층(150)의 하부에 복수개의 초격자층(130,135)을 배치할 경우, 복수개의 초격자층(130,135)의 성장 조건, 조성 등은 서로 같거나 다를 수 있으며, 또한 제 1실시 예와 제 2실시 예의 하부 제 1초격자층(130)의 성장 조건이나 조성은 동일하거나 다를 수도 있다.
상기 하부 제 1초격자층(130)은 AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식으로 이루어진다. 이러한 하부 제 1초격자층(130)의 성장 조건은 예컨대, 각 층이 약 5Å~100nm의 두께로 소정 폐어(1~50)로 형성될 수 있으며, 제 1도전성 도펀트를 도핑할 수도 있다. 또한 성장 온도는 500~1100℃일 수 있으며, 상기 하부 제 1초격자층의 캐리어 농도(carrier concentration)는 1016~ 5×1018/㎤ 사이로 형성될 수도 있다. 또한 각 층의 결정학적 구조가 헥사고날(Hexagonal), 우루차이트(wurtzite) 및 징크블랜드(Zincbland) 중 어느 한 구조로 형성될 수 있다. 이러한 제 1버퍼층(120)과 하부 제 1초격자층(130) 사이에는 AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식을 갖는 층이 형성될 수도 있다. 이러한 하부 제 1초격자층(130)은 일차적으로 스트레인 해소를 위한 층으로서, 상기 제 1버퍼층(120)에서 제 1질화물층(131)으로 전달되는 스트레인을 완화시켜 준다.
상기 하부 제 1초격자층(130) 위에는 제 1질화물층(131)이 형성된다. 상기 제 1질화물층(131)은 AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식으로 갖으며, 제 1도전성 도펀트가 도핑될 수도 있다. 상기 제 1질화물층(131)의 성장 조건은 예컨대, 0.001um~3um의 두께로 형성될 수 있으며, 성장 온도는 500~1200℃사이로 형성될 수 있다. 또한 제 1질화물층(131)의 캐리어 농도(carrier concentration)는 1015~1020/㎤ 사이로 형성될 수 있으며, 저항은 1×104∼1×10-4Ωcm 사이로 형성될 수 있다. 또한 이때의 결정학적 구조가 헥사고날(Hexagonal), 우루차이트(wurtzite) 및 징 크블랜드(Zincbland) 중 어느 한 구조로 형성될 수 있다. 이러한 제 1질화물층(131)은 박막의 질을 향상시켜 주기 위해 형성된다.
상기 제 1질화물층(131) 위에는 하부 제 2초격자층(135)이 형성된다. 상기 하부 제 2초격자층(135)은 AlY(GaxIn1 -x)1-YN(0≤X≤1,0<Y≤0.4)의 조성식으로 이루어진다. 이러한 하부 제 2초격자층(135)의 성장 조건은 예컨대, 각 층이 약 10Å~500nm의 두께로 소정 폐어(1~50)로 형성될 수 있으며, 제 1도전성 도펀트를 도핑할 수도 있다. 또한 성장 온도는 500~1100℃일 수 있으며, 상기 하부 제 2초격자층(135)의 캐리어 농도(carrier concentration)는 1017~ 8×1020/㎤ 사이로 형성될 수도 있다. 또한 하부 제 2초격자층(135)에서 각 층의 결정학적 구조는 헥사고날(Hexagonal), 우루차이트(wurtzite) 및 징크블랜드(Zincbland) 중 어느 한 구조로 형성될 수 있다.
상기 하부 제 2초격자층(135)은 서로 다른 조성의 층으로 형성하거나 일정 층 단위(예: 1 ~ 3층 단위)를 반복적으로 형성하거나, 동일층을 반복적으로 형성할 수 있다. 상기 하부의 제 1 및 제 2초격자층(130,135)의 조성이나 도핑 여부는 서로 다르게 구성할 수도 있다.
상기 하부 제 2초격자층(135) 위에는 제 1도전성 반도체층(140)이 형성되며, 상기 제 1도전성 반도체층(140) 위에는 활성층(150)이 형성된다. 상기 활성층(150) 위에는 제 2도전성 초격자층(160)이 형성되고, 상기 제 2도전성 초격자층(160) 위에는 제 2도전성 반도체층(170)이 형성된다. 이러한 제 2도전성 반도체층(170) 위 에는 미도시된 제 3도전성 반도체층 또는/및 투명전극층이 형성될 수 있다.
이러한 제 2실시 예는 기판(110)과 활성층(150) 사이에 적어도 2개의 초격자층(130,135)을 배치하여 하부에서 올라오는 스트레인을 해소하게 된다. 즉, 하부 제 1초격자층(130)은 제 1버퍼층(120)으로 해결하지 못한 스트레인을 줄여주는 역할을 하며, 상기 하부 제 2초격자층(135)은 활성층(150)의 ESD 개선을 위해 형성된다.
도 4는 본 발명의 제 3실시 예에 따른 반도체 발광소자의 측 단면도이다. 이러한 제 3실시 예를 설명함에 있어, 상기의 제 2실시 예와 동일한 부분은 동일 부호로 처리하며, 간략하게 설명하기로 한다.
도 4를 참조하면, 반도체 발광소자(100B)는 기판(110), 제 1버퍼층(120), 하부 제 1초격자층(130), 제 1질화물층(131), 제 2버퍼층(132), 하부 제 2초격자층(135), 제 1도전성 반도체층(140), 제 1도전성 질화물층(145), 활성층(150), 제 2도전성 초격자층(160), 제 2도전성 질화물층(162), 제 2도전성 반도체층(170)을 포함한다.
상기 활성층(150) 하부에는 2개의 초격자층(131,135) 및 2개의 버퍼층(110,132)이 형성된다. 상기 하부 제 1초격자층(131)은 제 1버퍼층(110) 위에 형성되고, 상기 하부 제 2초격자층(135)은 제 2버퍼층(132) 위에 형성된다. 여기서, 제 1버퍼층(110) 및 제 2버퍼층(132)의 물리적 및 화학적 특성은 같을 수도 있다. 여기서, 전극 형성 전 또는 후에 상기 기판(110)에서 제 2버퍼층(132)까지의 층 중에서 특정 층까지 선택적으로 제거할 수도 있다.
상기 제 2버퍼층(132)은 하부에서 발생한 결함(defect)을 다시 차단하기 위하여 형성된다. 이러한 제 2버퍼층(132)의 성장 조건은 예컨대, 0.0001~0.1um 두께로 형성될 수 있으며, 400~1200℃의 성장 온도로 성장될 수 있다. 이때 제 2버퍼층(132)은 하부에서 계속해서 박막을 타고 올라오는 TD(Threading dislocation)을 차단하는 역할을 한다. 여기서, 상기 제 2버퍼층(132)은 제 1버퍼층(110)의 조성이나 성장 온도를 다르게 할 수도 있다.
상기 제 1도전성 질화물층(145)은 제 1도전성 반도체층(140) 위에 형성된다. 상기 제 1도전성 질화물층(145)은 AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식으로 성장되며, 700~950℃의 성장 온도에서 0.0001~0.5um의 두께로 성장될 수 있다.
이러한 제 3실시 예는 활성층 하부에 복수개의 초 격자층(130,135)과 복수개의 버퍼층(120,132)을 배치하여, 활성층(150)으로 전달되는 스트레인을 최소화시켜 줄 수 있다.
도 5는 본 발명의 제 4실시 예에 따른 반도체 발광소자의 측 단면도이다. 이러한 제 4실시 예를 설명함에 있어서, 제 3실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 간략하게 설명하기로 한다.
도 5를 참조하면, 반도체 발광소자(100C)는 기판(110), 제 1버퍼층(120), 하부 제 1초격자층(130), 제 1질화물층(131), 제 2버퍼층(132), 제 2질화물층(133), 하부 제 2초격자층(135), 제 1도전성 반도체층(140), 하부 제 3초격자층(141), 상부 제 1도전성 반도체층(142), 제 1도전성 질화물층(145), 활성층(150), 제 2도전 성 초격자층(160), 제 2도전성 질화물층(162), 제 2도전성 반도체층(170)을 포함한다.
상기 하부 제 1초격자층(130)과 하부 제 2초격자층(135) 사이에는 제 1질화물층(131), 제 2버퍼층(132), 제 2질화물층(133)이 차례대로 성장된다. 상기 제 2질화물층(133)은 상기 제 2버퍼층(132) 위에 AlY(GaxIn1 -x)1- YN(0≤X,Y≤1)의 조성식으로 형성된다. 이러한 제 2질화물층(133)의 성장 조건은 예컨대, 0.001um~3um의 두께로 형성될 수 있으며, 성장 온도는 500~1200℃사이로 형성될 수 있으며, 제 1도전성 도펀트가 도핑될 수도 있다. 이때의 결정학적 구조가 Hexagonal, wurtzite 및 Zincbland 중 어느 한 구조로 형성될 수 있다. 이러한 제 2질화물층(133)은 박막의 질을 향상시켜 주기 위해 형성된다.
상기 제 1도전성 반도체층(140) 위에는 하부 제 3초격자층(141)이 형성된다. 상기 하부 제 3초격자층(141)은 AlY(GaxIn1 -x)1-YN(0<Y<0.25, 0≤X≤1)의 조성식을 가지는 층이 반복적인 초격자 구조로 형성될 수 있으며, 각 층의 두께는 10Å~500nm이고, 각 층의 결정학적 구조는 Hexagonal, wurtzite 및 Zincbland 중 어느 한 구조로 형성될 수 있다.
상기 하부 제 3초격자층(141) 위에는 상부 제 1도전성 반도체층(142)이 형성되며, 상기 상부 제 1도전성 반도체층(142)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 선택될 수 있으며, 제 1도전성 도펀트(예: Si, Ge, Sn 등) 가 도핑된다. 이때 캐리어 농도는 1016~1020/cm3로 형성될 수 있다.
여기서, 메사 에칭은 제 1도전성 반도체층(140)이 노출될 때까지 수행될 수 있으며, 제 1도전성 반도체층(140) 위에 제 1전극층을 형성하고, 제 2도전성 반도체층(170) 위에 제 2전극층을 형성할 수 있다.
이러한 제 4실시 예는 활성층(150) 하부에 3개 또는 그 이상의 초 격자층(130,135,141)을 이용하여 층간 스트레스를 완화시켜 주고, 각 초격자층의 아래에 버퍼층(120,132)을 각각 배치하여 기판으로부터 올라오는 스트레인을 완화시켜 줌으로써, 활성층(150)에 전달되는 스트레인을 단계적으로 줄여주어 최소화시켜 주어, 활성층의 ESD 특성을 개선시켜 줄 수 있다.
또한 제 1 내지 제 4실시 예에는 수평형 반도체 발광소자를 위한 메사 에칭을 수행하여 제 1 및 제 2도전성 반도체층 위에 제 1 및 제 2전극층을 각각 형성하게 된다. 또한 수직형 반도체 발광소자를 위해 기판과 기판 위의 비 도전성 층에 대해 물리적 또는 화학적 방법으로 제거하여 사용할 수도 있다. 이를 위해, 제 2도전성 반도체층 위에 제 2전극층 및 전도성 지지기판을 형성해 주는 과정이 추가된다.
한편, 도 6 내지 도 11에서는 발광소자의 활성층(150) 자체에서의 스트레스를 줄여 주기 위한 것으로서, 이에 대해 상세하게 설명하기로 한다. 후술하는 활성층(150)의 구조는 상기의 제 1 내지 제 4실시 예 중 적어도 한 실시 예의 반도체 발광소자의 활성층에 적용될 수 있다.
도 6은 활성층의 제 1실시 예에 따른 다중 양자 우물 구조의 밴드 다이어그 램으로서, 도 6a는 양자 우물층(43a)의 스트레스를 예상하여 설계된 활성층의 밴드 다이어그램이며, 도 6b는 도 6a와 같이 설계된 밴드 다이어그램에 따라 양자 우물층(43)을 성장시킨 활성층의 밴드 다이어그램을 나타낸 도면이다.
도 6a와 같이, 양자 우물층(43a)의 밴드 다이어그램은 도 6b와 같은 스트레스로 인해 변형될 양자 우물층(42)을 예상하여 설계한다. 즉, 양자 우물층(43a)은 에너지 밴드의 전위가 n형 반도체층 쪽이 낮고 p형 반도체층 쪽이 높아지도록 설계한다.
도 6a에 설계된 밴드 다이어그램을 참조하여, 도 6b의 양자 우물층(43)을 각각 성장하게 될 때, 성장 초기에 인듐(In)의 함유량을 상대적으로 많이 공급한 후 단계적으로 감소하여 기준량의 정도까지 줄여줌으로써 플랫한 에너지 밴드로 형성된다.
여기서, 각각의 양자 우물층(43)은 성장 시간에 따라 InaGabN/Ina1Gab1N로 변화시켜 주도록 성장해 준다. 여기서, 0 < a ≤1, 0 < a1 ≤1, b=1-a, b1=1-a1이 되며, a > a1이 된다. 여기서, 모든 양자 우물층이 아닌 일부 양자 우물층에 대해 인듐의 조성비를 단계적으로 감소시켜 줄 수 있다. 그리고, 양자 장벽층(53)은 GaN층으로 형성되며, 스트레스에 의해 에너지 밴드가 변형될 수 있다.
도 7은 활성층의 제 2실시 예에 따른 밴드 다이어그램을 나타낸 도면으로서, 도 7a는 양자 장벽층(54a)의 스트레스에 의한 에너지 밴드의 변형을 보상하기 위하여 설계한 활성층의 밴드 다이어그램이며, 도 7b는 도 7a와 같이 설계된 밴드 다이어그램에 따라 양자 장벽층(54)을 성장시켜 활성층에 생긴 압전 전기장을 고려했을 때의 활성층의 밴드 다이어그램이다.
도 7a와 같이 활성층의 양자 장벽층(54a)은 스트레스로 인해 도 7b와 같이 변형될 양자 장벽층(52)을 예상하여 설계한다. 즉, 양자 장벽층(54a)은 에너지 밴드의 전위가 n형 반도체층 쪽이 높고 p형 반도체층 쪽이 낮아지도록 설계한다.
도 7a와 같이 설계된 밴드 다이어그램을 참조하여, 도 7b와 같이 양자 장벽층(54)을 성장하게 되면, 각각의 양자 장벽층(54)의 성장 초기에 알루미늄(Al)의 함유량을 상대적으로 많이 공급한 후 단계적으로 감소하여 기준량 정도까지 줄여 줌으로써 플랫한 에너지 밴드로 형성될 수 있다.
여기서, 양자 우물층(44)은 InGaN로 형성되며, 상기 양자 장벽층(54)은 성장 시간에 따라 AlcGadN/Alc1Gad1N으로 변화시켜 줄 수 있다. 여기서, 0 < c ≤1, 0 < c1 ≤1, d=1-c, d1=1-c1이 되며, c > c1이 된다. 즉, 각각의 AlGaN의 양자 장벽층(54)은 알루미늄(Al)의 조성비를 단계적으로 감소시켜 줄 수 있다. 또한 AlcGadN/Alc1Gad1N 주기를 갖는 양자 장벽층(54)은 스트레스로 인한 밴드 휨을 보상될 수 있다. 여기서, 모든 양자 장벽층이 아닌, 일부 양자 장벽층에 대해 알루미늄의 조성비를 단계적으로 감소시켜 줄 수 있다.
도 8은 활성층의 제 3실시 예에 따른 밴드 다이어그램이다. 도 8a는 양자 우물층(45a) 및 양자 장벽층(55a)에 대한 스트레스에 의한 에너지 밴드의 변형을 보상하기 위하여 설계한 활성층의 밴드 다이어그램이며, 도 8b는 도 8a와 같이 설계된 밴드 다이어그램에 따라 양자 우물층(45) 및 양자 장벽층(55)을 성장시킨 활성 층의 밴드 다이어그램이다.
도 8a와 같이 활성층의 양자 우물층(45a) 및 양자 장벽층(55a)에 대해 스트레스로 인한 변형을 예상하여 설계한다. 즉, 양자 우물층(45a)은 에너지 밴드의 전위가 n형 반도체층 쪽이 낮고 p형 반도체층 쪽이 높아지도록 설계한다. 양자 장벽층(55a)은 에너지 밴드의 전위가 n형 반도체층 쪽이 높고 p형 반도체층 쪽이 낮아지도록 설계한다.
도 8a에 설계된 밴드 다이어그램을 참조하여, 도 8b의 양자 우물층(45)을 각각 성장하게 될 때, 성장 초기에 인듐(In)의 함유량을 상대적으로 많이 공급한 후 단계적으로 감소하여 기준량의 정도까지 줄여줌으로써, 각 양자 우물층(45)은 플랫한 에너지 밴드로 형성될 수 있다. 또한 양자 장벽층(55)을 각각 성장할 때, 성장 초기에 알루미늄(Al)의 함유량을 상대적으로 많이 공급한 후 단계적으로 감소하여 기준량의 정도까지 줄여줌으로써, 각 양자 장벽층(55)은 플랫한 에너지 밴드로 형성될 수 있다.
여기서, 각각의 양자 우물층(45)은 성장 시간에 따라 InaGabN/Ina1Gab1N로 형성되며, 각 양자 우물층(45)은 성장 시간에 따라 인듐(In)의 조성비를 단계적으로 감소시켜 줌으로써, 스트레스가 발생되더라도 각각의 양자 우물층(45)의 에너지 밴드는 플랫하게 형성될 수 있다.
또한 각각의 양자 장벽층(55)은 성장 시간에 따라 AlcGadN/Alc1Gad1N(c>c1)와 같이 알루미늄(Al)의 조성비를 단계적으로 감소시켜 줌으로써, 스트레스가 발생되 더라도 각각의 양자 장벽층(55)의 에너지 밴드는 플랫하게 형성될 수 있다.
그리고, 본 발명의 실시 예는 활성층의 양자 장벽층 또는/및 양자 우물층의 일부 또는 모든 층에 대해 각 층을 구성하는 물질의 밴드 갭을 변화시켜 주어, 에너지 밴드의 변형을 보상하고자 한다. 이는 활성층의 제 4 내지 제 6실시 예에서 구체적으로 설명하기로 한다.
도 9는 활성층의 제 4실시 예에 따른 밴드 다이어그램이다. 이러한 활성층의 제 4실시 예는 양자 우물층에 초격자 구조를 이용하여 밴드 변형을 보상하고자 한다. 도 9a는 초격자 구조의 양자 우물층(46a)으로 설계한 활성층의 밴드 다이어그램이며, 도 9b는 도 9a와 같이 설계된 밴드 다이어그램에 따라 양자 우물층(46)을 성장시킨 활성층의 밴드 다이어그램이다.
도 9a를 참조하면, 양자 우물층(46a)은 일부 또는 모든 층에 대해 InaGabN/Ina1Gab1N 초격자 구조의 주기로 설계되며, 양자 장벽층(56a)은 AlGaN 또는 GaN으로 설계된다. 이러한 양자 우물층(46a)은 밴드 갭이 큰 물질부터 밴드 갭이 작은 물질의 주기를 갖고 성장되도록 설계된다.
도 9a와 같은 초격자 구조의 양자 우물층(46a)의 설계를 참조하여, 도 9b와 같은 양자 우물층(46)이 InaGabN/Ina1Gab1N 초격자 구조의 주기로 성장되는 데, 이때 양자 우물층(46)은 스트레스로 인한 에너지 밴드의 변형이 보상되어, 플랫 밴드 또는 일정한 밴드 갭으로 형성될 수 있다. 상기 양자 우물층(46)의 InaGabN/Ina1Gab1N 초격자 구조는 1주기 이상 형성될 수 있다.
여기서, 양자 우물층(46)의 성장시 밴드 갭이 작은 물질부터 밴드 갭이 큰 물질의 순서로 성장시켜 준다. 즉, 인듐(In)의 함유량이 많으면 밴드 갭이 커지고, 인듐(In)의 함유량이 적으면 밴드 갭이 작아진다. 즉, InaGabN을 성장한 후 Ina1Gab1N을 성장하게 되며, 이때 0< a1 < a ≤1을 만족하게 된다.
도 10은 활성층의 제 5실시 예에 따른 활성층의 밴드 다이어그램이다. 이러한 활성층의 제 5실시 예는 초격자 구조의 양자 장벽층을 이용하여 밴드 변형을 보상하고자 한다. 도 10a는 초격자 구조의 양자 장벽층(57a)으로 설계한 활성층의 밴드 다이어그램이며, 도 10b는 도 10a와 같이 설계된 밴드 다이어그램에 따라 양자 장벽층(57)을 성장시킨 활성층의 밴드 다이어그램이다.
도 10a을 참조하면, 양자 장벽층(57a)의 일부 또는 모든 층에 대해 AlcGadN/Alc1Gad1N 초격자 구조의 주기를 갖고 성장되도록 설계한다. 도 10a와 같은 초격자 구조의 양자 장벽층(57a)의 설계를 참조하여, 도 10b와 같은 양자 장벽층(57)이 AlcGadN/Alc1Gad1N 초격자 구조의 주기로 성장되는 데, 이때 양자 장벽층(57)은 스트레스로 인한 에너지 밴드의 변형이 보상되어, 플랫 밴드 또는 일정한 밴드 갭으로 형성될 수 있다. 상기 양자 장벽층(57)의 AlcGadN/Alc1Gad1N 초격자 구조는 1주기 이상 형성될 수 있다.
상기 양자 장벽층(57)의 AlcGadN/Alc1Gad1N 초격자 구조는 밴드 갭이 큰 물질부터 밴드 갭이 작은 물질의 성장 주기를 갖고 형성된다. 여기서, 밴드 갭이 큰 물질은 알루미늄(Al)의 함유량이 많은 물질이고, 밴드 갭이 작은 물질은 알루미 늄(Al)의 함유량이 작은 물질이다. 도 10b와 같이 양자 장벽층(57)에서 스트레스로 인한 밴드 변형이 방지되거나 최소화됨으로써, 플랫 밴드 또는 일정한 밴드 갭으로 형성된다. 즉, AlcGadN을 성장한 후 Alc1Gad1N의 주기로 성장하게 되며, 이때 c > c1을 만족하게 된다.
도 11은 활성층의 제 6실시 예에 따른 밴드 다이어그램이다. 이러한 활성층의 제 6실시 예는 초격자 구조의 양자 우물층 및 양자 장벽층을 이용하여 밴드 변형을 보상하고자 하는 것으로, 도 11a는 밴드 변형을 보상하기 위한 초격자 구조의 양자 우물층 및 양자 장벽층의 밴드 다이어 그램을 설계한 도면이며, 도 11b는 도 11a를 참조하여 성장시킨 활성층의 밴드 다이어 그램이다.
도 11a를 참조하면, 양자 우물층(48a) 및 양자 장벽층(58a)의 일부 또는 모든 층에 대해 초격자 구조의 주기를 갖고 성장되도록 설계할 수 있다. 도 11a와 같이 초격자 구조의 InaGabN/Ina1Gab1N 양자 우물층(48a)을 설계하고, 양자 우물층(48)을 성장하게 되면, 도 11b와 같이 양자 우물층(48)은 플랫한 밴드 또는 일정한 밴드 갭으로 형성된다. 상기 양자 우물층(48)은 InaGabN/Ina1Gab1N의 초격자 구조의 주기를 갖고, 밴드 갭이 작은 물질(즉, InaGabN)부터 밴드 갭이 큰 물질(즉, Ina1Gab1N)의 주기로 성장된다. 여기서, 1≥ a > a1 > 0 을 만족한다.
또한 도 11a와 같이 초격자 구조의 AlcGadN/Alc1Gad1N 양자 장벽층(58)을 설계하고, 양자 장벽층(58a)을 성장하게 되면, 도 11b와 같이 양자 장벽층(58)은 플랫한 밴드 또는 일정한 밴드 갭으로 형성된다. 상기 양자 장벽층(58)은 AlcGadN/Alc1Gad1N의 초격자 구조의 주기를 갖고, 밴드 갭이 큰 물질(즉, AlcGadN)부터 밴드 갭이 작은 물질(즉, Alc1Gad1N)의 성장 주기로 성장시켜 준다. 1≥ c > c1 ≥ 0을 만족한다.
도 11b와 같이 양자 우물층(48) 및 양자 장벽층(48)의 일부 또는 모든 층에 대해 스트레스로 인한 밴드 변형이 방지되거나 최소화됨으로써, 플랫 밴드 또는 일정한 밴드 갭으로 형성된다.
상술한 바와 같은 활성층의 실시 예를 통해, 모든 또는 일부의 양자 우물층 및/또는 양자 장벽층에 대해 인듐, 알루미늄 및 갈륨 중 적어도 하나의 조성비를 조절하여 에너지 밴드를 미리 변형시켜 줌으로써, 스트레스에 의한 밴드 변형이 발생하더라도, 양자 우물층 및/또는 양자 장벽층의 에너지 밴드를 플랫하게 제공할 수 있다. 이에 따라, 활성층에서 스트레스에 의한 압전 전기장이 발생되지 않도록 하고, 전자와 정공이 양자 우물 중심에 모이게 되어 전자 및 정공의 쌍을 생성할 확률을 보다 높이게 되어 발광 효율을 향상시킬 수 있다. 또한 내부 발광 효율이 저하되는 것을 방지하고, 고유의 밴드 갭에 해당되는 파장의 광이 방출될 수 있다.
또한 본 발명의 실시 예는 제 2도전성 반도체층 위에 제 3도전성 반도체층을 형성하여, npn 또는 pnp 등의 구조로 형성할 수도 있다. 또한 수평형 또는 수직형 반도체 발광소자로 형성할 수 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아 래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 반도체 발광소자의 측 단면도.
도 2는 본 발명의 제 1실시 예에 따른 반도체 발광소자의 측 단면도.
도 3은 본 발명의 제 2실시 예에 따른 반도체 발광소자의 측 단면도.
도 4는 본 발명의 제 3실시 예에 따른 반도체 발광소자의 측 단면도.
도 5는 본 발명의 제 4실시 예에 따른 반도체 발광소자의 측 단면도.
도 6 내지 도 11은 본 발명의 실시 예에 따른 활성층의 일 예를 나타낸 밴드 다이어 그램.
<도면의 주요 부분에 대한 부호의 설명>
100,100A,100B,100C : 반도체 발광소자
110 : 기판 120 : 제 1버퍼층
130 : 하부 제 1초격자층 131 : 제 1질화물층
132 : 제 2버퍼층 133 : 제 2질화물층
135 : 하부 제 2초격자층 140 : 제 1도전성 반도체층
141 : 하부 제 3초격자층 142 : 상부 제 1도전성 반도체층
145 : 제 1도전성 질화물층 150 : 활성층
160 : 제 2도전성 초격자층 162 : 제 2도전성 질화물층
170 : 제 2도전성 반도체층

Claims (22)

  1. 제 1도전성 반도체층;
    상기 제 1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층;
    상기 제 1도전성 반도체층 아래에 형성된 제 1초격자층;
    상기 활성층과 제 2도전성 반도체층 사이에 형성된 제 2도전성 초격자층;
    상기 제 1초격자층과 상기 제 1도전성 반도체층 사이에 Al, Ga 및 In 중 적어도 하나를 포함한 제 1질화물층; 및
    상기 제 1질화물층과 상기 제1도전성 반도체층 사이에 배치된 제 2초격자층을 포함하는 반도체 발광소자.
  2. 제 1항에 있어서,
    상기 제 1초격자층 아래에 형성된 제 1버퍼층 및 상기 제 1버퍼층 아래에 형성된 기판을 포함하는 반도체 발광소자.
  3. 제 2항에 있어서,
    상기 제 1질화물층과 상기 제 2초격자층 사이에 형성된 제 2버퍼층, 및 상기 제 1도전성 반도체층과 활성층 사이에 Al, Ga 및 In 중 적어도 하나를 갖는 제 1도전성 질화물층을 포함하는 반도체 발광소자.
  4. 제 1항에 있어서,
    상기 제 2도전성 반도체층과 상기 제 2도전성 초격자층 사이에 Al, Ga 및 In 중 적어도 하나를 포함한 제 2도전성 질화물층을 포함하는 반도체 발광소자.
  5. 제 1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제 1도전성 반도체층과 상기 활성층 사이에 형성된 제 3초격자층; 상기 제 3초격자층과 상기 활성층 사이에 Al, Ga 및 In 중 적어도 하나를 포함한 제 3도전성 반도체층을 포함하는 반도체 발광소자.
  6. 제 3항에 있어서,
    상기 제 2버퍼층과 상기 제 2초격자층 사이에 Al, Ga 및 In 중 적어도 하나를 포함한 제 2질화물층을 포함하는 반도체 발광소자.
  7. 제 1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제 1초격자층 및 제2초격자층은 1~50 페어로 형성되며,
    상기 제 2도전성 초격자층은 1~30 페어로 형성되며,
    상기 제1초격자층 및 상기 제2도전성 초격자층 중 적어도 하나는 각 층 두께가 5Å~100nm로 형성되며,
    상기 제 2초격자층의 각 층 두께는 10Å~500nm로 형성되는 반도체 발광소자.
  8. 제 5항에 있어서,
    상기 제 1초격자층은 AlY(GaXIn1-X)1-YN (0≤X, Y≤1)의 조성식을 포함하며,
    상기 제 2초격자층은 AlY(GaXIn1-X)1-YN (0≤X≤1, 0<Y<0.4)의 조성식을 포함하며,
    상기 제 3초격자층은 AlY(GaXIn1-X)1-YN (0≤X≤1, 0<Y<0.25)의 조성식을 포함하며,
    상기 제 2도전성 초격자층은 AlY(GaXIn1-X)1-YN (0≤X, Y≤1)의 조성식을 포함하는 반도체 발광소자.
  9. 제5항에 있어서,
    상기 제 1 내지 제 3 초격자층 및 제 2도전성 초격자층 중 적어도 한 층의 초격자 구조는 동일층 또는 서로 다른 층들이 반복 적층되어 형성되는 반도체 발광소자.
  10. 제 3항에 있어서,
    상기 제 1버퍼층의 두께는 10Å~1000Å이며,
    상기 제 2버퍼층의 두께는 0.0001~0.1um로 형성되는 반도체 발광소자.
  11. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제 2도전성 반도체층 위에는 투명전극층 또는 제 3도전성 반도체층이 형성되는 반도체 발광소자.
  12. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 활성층은 양자 장벽층 및 양자 우물층을 갖는 단일 양자 우물구조 또는 다중 양자 우물구조를 포함하며, 적어도 하나의 양자 우물층의 인듐(Ina) 조성비가 0 < a ≤1 내에서 단계적으로 감소되는 반도체 발광소자.
  13. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 활성층은 양자 장벽층 및 양자 우물층을 갖는 단일 양자 우물구조 또는 다중 양자 우물구조를 포함하며, 적어도 하나의 양자 장벽층의 알루미늄(Alc) 조성비가 0 < c ≤1 내에서 단계적으로 감소되는 반도체 발광소자.
  14. 제 1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제 1초격자층의 캐리어 농도는 1016~5×1018/cm3이며,
    상기 제 2초격자층의 캐리어 농도는 1017~8×1020/cm3이고,
    상기 제 2도전성 초격자층의 캐리어 농도는 1017~ 5×1020/cm3인 것을 특징으로 하는 반도체 발광소자.
  15. 제 1버퍼층 위에 제 1초격자층을 형성하는 단계;
    상기 제 1초격자층 위에 제 1도전성 반도체층을 형성하는 단계;
    상기 제 1초격자층과 제 1도전성 반도체층 사이에 Al, Ga 및 In 중 적어도 하나를 갖는 제 1질화물층을 형성하는 단계;
    상기 제 1질화물층과 상기 제1도전성 반도체층 사이에 제 2초격자층을 형성하는 단계;
    상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 초격자층을 형성하는 단계;
    상기 제 2도전성 초격자층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  16. 제 15항에 있어서,
    상기 제 1버퍼층, 제 1 및 제 2초격자층, 제 2도전성 반도체층은 Hexagonal, wurtzite 및 Zincbland 중 어느 하나의 구조를 가지는 반도체 발광소자 제조방법.
  17. 제 15항에 있어서,
    상기 제 1질화물층과 제 2초격자층 사이에 제 2버퍼층을 형성하는 단계; 및 상기 제 1도전성 반도체층과 활성층 사이에 Al, Ga 및 In 중 적어도 하나를 포함하는 제 1도전성 질화물층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  18. 제 15항 내지 제17항 중 어느 한 항에 있어서,
    상기 제 1초격자층의 캐리어 농도는 1016~5×1018/cm3이며,
    상기 제 2초격자층의 캐리어 농도는 1017~8×1020/cm3이고,
    상기 제 2도전성 초격자층의 캐리어 농도는 1017~ 5×1020/cm3인 것을 특징으로 하는 반도체 발광소자 제조방법.
  19. 제 15항 내지 제17항 중 어느 한 항에 있어서,
    상기 제 2도전성 반도체층과 제 2도전성 초격자층 사이에 Al, Ga 및 In 중 적어도 하나를 포함한 제 2도전성 질화물층이 형성되는 반도체 발광소자 제조방법.
  20. 제 17항에 있어서,
    상기 제 1도전성 반도체층과 상기 제1도전성 질화물층 사이에 제 3초격자층을 형성하는 단계;
    상기 제 3초격자층과 상기 제 1도전성 질화물층 사이에 제 3도전성 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  21. 제 20항에 있어서,
    상기 제 2버퍼층과 상기 제 2초격자층 사이에 Al, Ga 및 In 중 적어도 하나를 포함한 제 2질화물층을 형성하는 반도체 발광소자 제조방법.
  22. 제 20항에 있어서,
    상기 제 1초격자층은 AlY(GaXIn1-X)1-YN (0≤X, Y≤1)의 조성식을 포함하며,
    상기 제 2초격자층은 AlY(GaXIn1-X)1-YN (0≤X≤1, 0<Y<0.4)의 조성식을 포함하며,
    상기 제 3초격자층은 AlY(GaXIn1-X)1-YN (0≤X≤1, 0<Y<0.25)의 조성식을 포함하며,
    상기 제 2도전성 초격자층은 AlY(GaXIn1-X)1-YN (0≤X, Y≤1)의 조성식을 포함하는 반도체 발광소자 제조방법.
KR1020070100980A 2007-10-08 2007-10-08 반도체 발광소자 및 그 제조방법 KR101438808B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020070100980A KR101438808B1 (ko) 2007-10-08 2007-10-08 반도체 발광소자 및 그 제조방법
US12/247,870 US7884350B2 (en) 2007-10-08 2008-10-08 Semiconductor light emitting device and method for manufacturing the same
US12/982,325 US8044385B2 (en) 2007-10-08 2010-12-30 Semiconductor light emitting device and method for manufacturing the same
US13/154,133 US8183555B2 (en) 2007-10-08 2011-06-06 Semiconductor light emitting device and method for manufacturing the same
US13/454,650 US8324610B2 (en) 2007-10-08 2012-04-24 Semiconductor light emitting device and method for manufacturing the same
US13/692,689 US8581232B2 (en) 2007-10-08 2012-12-03 Semiconductor light emitting device and method for manufacturing the same
US14/059,219 US8704208B2 (en) 2007-10-08 2013-10-21 Semiconductor light emitting device and method for manufacturing the same
US14/218,829 US8829490B2 (en) 2007-10-08 2014-03-18 Semiconductor light emitting device and method for manufacturing the same
US14/454,581 US8927961B2 (en) 2007-10-08 2014-08-07 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100980A KR101438808B1 (ko) 2007-10-08 2007-10-08 반도체 발광소자 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130157500A Division KR20140012916A (ko) 2013-12-17 2013-12-17 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090035934A KR20090035934A (ko) 2009-04-13
KR101438808B1 true KR101438808B1 (ko) 2014-09-05

Family

ID=40522480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100980A KR101438808B1 (ko) 2007-10-08 2007-10-08 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
US (8) US7884350B2 (ko)
KR (1) KR101438808B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8270131B2 (en) * 2009-07-31 2012-09-18 Infineon Technologies Ag Electrostatic discharge protection element and electrostatic discharge protection chip and method of producing the same
KR101880131B1 (ko) * 2011-07-15 2018-07-20 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20130019279A (ko) * 2011-08-16 2013-02-26 엘지이노텍 주식회사 발광소자
KR20130078345A (ko) 2011-12-30 2013-07-10 일진엘이디(주) 스트레인 완충층을 이용하여 발광효율이 우수한 질화물계 발광소자
KR101946917B1 (ko) * 2012-06-08 2019-02-12 엘지이노텍 주식회사 발광소자 제조방법
KR101953716B1 (ko) * 2012-08-23 2019-03-05 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명 시스템
KR20140039740A (ko) * 2012-09-25 2014-04-02 엘지이노텍 주식회사 발광소자 패키지
JP6001446B2 (ja) * 2012-12-28 2016-10-05 株式会社東芝 半導体発光素子及びその製造方法
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
KR102019858B1 (ko) * 2013-07-18 2019-09-09 엘지이노텍 주식회사 발광소자 및 조명시스템
CN103413877B (zh) * 2013-08-16 2016-01-20 湘能华磊光电股份有限公司 外延结构量子阱应力释放层的生长方法及其外延结构
JP6183060B2 (ja) * 2013-08-24 2017-08-23 日亜化学工業株式会社 半導体発光素子
CN104425668B (zh) * 2013-09-11 2017-11-17 比亚迪股份有限公司 一种led芯片及其制备方法
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
KR102439708B1 (ko) 2014-05-27 2022-09-02 실라나 유브이 테크놀로지스 피티이 리미티드 광전자 디바이스
KR102212781B1 (ko) * 2014-07-29 2021-02-05 엘지이노텍 주식회사 발광소자 및 조명시스템
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
KR102237154B1 (ko) 2015-02-25 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
KR102531349B1 (ko) * 2016-01-08 2023-05-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
US10141528B1 (en) * 2017-05-23 2018-11-27 International Business Machines Corporation Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors
WO2019113815A1 (zh) * 2017-12-13 2019-06-20 深圳前海小有技术有限公司 一种半导体结构及其制作工艺
CN109671814A (zh) * 2018-11-21 2019-04-23 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN110752279B (zh) * 2019-12-02 2024-04-26 广东省半导体产业技术研究院 一种具有超薄铝铟氮插入层的紫外发光二极管及其制备方法
CN112133720B (zh) * 2020-09-24 2022-04-12 林和 一种多维多功能超导超晶格大规模集成电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315838A (ja) * 1999-03-04 2000-11-14 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US20040256611A1 (en) * 2003-06-18 2004-12-23 Kim James C. Heterostructures for III-nitride light emitting devices
KR20050026473A (ko) * 2002-07-16 2005-03-15 나이트라이드 세마이컨덕터스 코포레이션, 리미티드 질화갈륨계 화합물 반도체장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
WO1998031055A1 (en) * 1997-01-09 1998-07-16 Nichia Chemical Industries, Ltd. Nitride semiconductor device
KR100611352B1 (ko) * 1998-03-12 2006-09-27 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
KR100519641B1 (ko) 2001-08-08 2005-10-07 삼성전기주식회사 InAlGaN계 p-n 다이오드의 제조 방법
US6618413B2 (en) * 2001-12-21 2003-09-09 Xerox Corporation Graded semiconductor layers for reducing threshold voltage for a nitride-based laser diode structure
CN101383393B (zh) 2002-01-28 2013-03-20 日亚化学工业株式会社 具有支持衬底的氮化物半导体器件及其制造方法
JP2004006468A (ja) 2002-05-31 2004-01-08 Matsushita Electric Ind Co Ltd 半導体発光装置
US7326963B2 (en) * 2004-12-06 2008-02-05 Sensor Electronic Technology, Inc. Nitride-based light emitting heterostructure
JP2006245162A (ja) 2005-03-02 2006-09-14 Osaka Gas Co Ltd 窒化物半導体発光素子
US20070045607A1 (en) * 2005-08-26 2007-03-01 Nai-Chuan Chen Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof
JP5255759B2 (ja) 2005-11-14 2013-08-07 パロ・アルト・リサーチ・センター・インコーポレーテッド 半導体デバイス用超格子歪緩衝層
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
KR100887758B1 (ko) 2007-05-21 2009-03-12 나이넥스 주식회사 플립칩 방식의 수직형 발광 소자 및 그 제조 방법
KR100891801B1 (ko) 2007-11-30 2009-04-07 삼성전기주식회사 질화물 반도체 발광소자
US8000366B2 (en) * 2008-11-21 2011-08-16 Palo Alto Research Center Incorporated Laser diode with high indium active layer and lattice matched cladding layer
KR101471583B1 (ko) 2013-02-13 2014-12-10 한국건설기술연구원 Ｌｎｇ 플랜트의 구매조달시 의사결정지원 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315838A (ja) * 1999-03-04 2000-11-14 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
KR20050026473A (ko) * 2002-07-16 2005-03-15 나이트라이드 세마이컨덕터스 코포레이션, 리미티드 질화갈륨계 화합물 반도체장치
US20040256611A1 (en) * 2003-06-18 2004-12-23 Kim James C. Heterostructures for III-nitride light emitting devices

Also Published As

Publication number Publication date
US8044385B2 (en) 2011-10-25
US8829490B2 (en) 2014-09-09
US20140048820A1 (en) 2014-02-20
US20110095264A1 (en) 2011-04-28
US8704208B2 (en) 2014-04-22
US7884350B2 (en) 2011-02-08
US20140346438A1 (en) 2014-11-27
KR20090035934A (ko) 2009-04-13
US20130087765A1 (en) 2013-04-11
US20140203241A1 (en) 2014-07-24
US8324610B2 (en) 2012-12-04
US20110233518A1 (en) 2011-09-29
US8183555B2 (en) 2012-05-22
US20090090901A1 (en) 2009-04-09
US8927961B2 (en) 2015-01-06
US8581232B2 (en) 2013-11-12
US20120205622A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101438808B1 (ko) 반도체 발광소자 및 그 제조방법
EP1636858B1 (en) Light emitting device using nitride semiconductor and fabrication method of the same
US8030679B2 (en) Nitride semiconductor light emitting device and fabrication method therefor
CN100466307C (zh) 氮化物半导体发光器件
CN104576861B (zh) 半导体缓冲结构、半导体器件以及制造半导体器件的方法
CN105428482B (zh) 一种led外延结构及制作方法
JP4908886B2 (ja) 半導体装置
TWI415295B (zh) 半導體元件的製造方法及其結構
TWI499080B (zh) 氮化物半導體結構及半導體發光元件
KR100931509B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US8946773B2 (en) Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US20080128678A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
KR20130078345A (ko) 스트레인 완충층을 이용하여 발광효율이 우수한 질화물계 발광소자
KR20150051822A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN105023981A (zh) 发光设备
KR100738399B1 (ko) 질화물 반도체 발광소자
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
EP2704184B1 (en) Semiconductor buffer structure, semiconductor device including the same, and manufacturing method thereof
CN107316924A (zh) 氮化物半导体结构及半导体发光元件
KR20140012916A (ko) 반도체 발광소자 및 그 제조방법
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
KR20140092605A (ko) 질화물 반도체 발광 소자
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
KR20150085950A (ko) 다중양자우물 구조 활성층을 포함하는 발광다이오드 및 이의 제조방법
KR20060019046A (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071008

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120926

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071008

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131018

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20131217

Patent event code: PA01071R01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20140223

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140623

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140901

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140901

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170804

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180809

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200811

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220808

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240612