KR102019858B1

KR102019858B1 - 발광소자 및 조명시스템

Info

Publication number: KR102019858B1
Application number: KR1020130084735A
Authority: KR
Inventors: 문용태; 임현철
Original assignee: 엘지이노텍 주식회사
Priority date: 2013-07-18
Filing date: 2013-07-18
Publication date: 2019-09-09
Anticipated expiration: 2033-07-18
Also published as: CN104300050A; KR20150010146A; EP2827389B1; EP2827389A1; US20150021545A1; US9559257B2; CN104300050B

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 양자우물(114w)과 양자벽(114b)을 포함하는 활성층(114); 상기 활성층(114) 상에 언도프트 라스트 배리어층(undoped last barrier)(127); 상기 언도프트 라스트 배리어층(127) 상에 Al_xIn_yGa_(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128); 상기 Al_xIn_yGa_(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116);을 포함할 수 있다.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.

발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 된다.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.

최근 고효율 LED 수요가 증가함에 광도 개선이 이슈가 되고 있다.

광도를 개선하는 방안으로 활성층(MQW) 구조 개선, 전자차단층(EBL)의 개선, 활성층 하부 층의 개선 등의 시도가 있으나 큰 효과를 보지 못하는 상황이다.

실시예는 광도를 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.

실시예는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 양자우물과 양자벽물을 포함하는 활성층; 상기 활성층 상에 언도프트 라스트 배리어층undoped last barrier); 상기 언도프트 라스트 배리어층 상에 Al_xIn_yGa_(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1); 상기 Al_xIn_yGa_(1-x-y)N 계열층 상에 제2 도전형 반도체층;을 포함하며, 상기 라스트 배리어층은 상기 양자우물 중 상기 제2 도전형 반도체층에 가장 인접한 라스트 양자우물(114wl) 상에 제1 In_p1Ga_1-p1N층(단, 0〈p1〈1); 상기 제1 In_p1Ga_1-p1N층 상에 Al_q1In_q2Ga_1-q1-q2N층(단, 0〈q1, q2〈1); 상기 Al_q1In_q2Ga_1-q1-q2N층 상에 제2 In_p2Ga_1-p2N층(단, 0〈p2〈1)(127c);을 포함하며, 상기 제1 In_p1Ga_1-p1N층 및 상기 제2 In_p2Ga_1-p2N층의 면방향 격자상수는 상기 Al_q1In_q2Ga_1-q1-q2N층의 면방향 격자상수보다 큰 발광소자를 포함할 수 있다.

상기 라스트 배리어층(127)은 상기 양자우물(114w) 중 상기 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114wl) 상에 제1 In_p1Ga₁ _- _p1N층(단, 0〈p1〈1)(127a); 상기 제1 In_p1Ga₁ _- _p1N층(127a) 상에 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(단, 0〈q1, q2〈1)(127d); 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d) 상에 제2 In_p2Ga₁ _- _p2N층(단, 0〈p2〈1)(127c);을 포함할 수 있다.

상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 에너지 밴드갭은 상기 Al_xIn_yGa_(1-x-y)N 계열층(128)의 에너지 밴드갭과 다를 수 있다.

또한, 실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.

실시예에 의하면 광도를 증대시킬 수 있는 최적의 구조를 구비한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

또한, 실시예에 의하면 양자우물에 가해지는 응력을 최소화하면서 동시에 양자 구속효과를 효과적으로 증대할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

이를 통해, 실시예에 의하면 양자구속효과의 개선, 발광효율의 개선 및 소자신뢰성 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

도 1은 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자의 에너지 밴드 다이어 그램의 예시도.
도 3은 실시예에 따른 발광소자의 밴드갭 에너지, 면방향 격자상수 및 조성 관계 예시도.
도 4는 실시예에 따른 발광소자의 내부 양자효율 그래프.
도 5 내지 도 8은 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 9는 실시예에 따른 발광소자 패키지의 단면도.
도 10은 실시예에 따른 조명장치의 분해 사시도.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

(실시예)

이건 발명의 관련기술('관련기술'은 이건발명의 출원시 명백히 공지된 기술은 아님을 의미함)에 의하면, 발광소자는 n형 반도체층, 활성층, p형 반도체층을 기본 발광구조로 하면서, 활성층과 p형 반도체층 사이에 전자차단층을 구비하여 이동도가 높은 전자를 차단하여 발광효율을 높인다.

또한, 관련기술에 의하면 활성층의 라스트 양자우물과 전자차단층 사이에 라스트 배리어(last barrier)를 구비하여 라스트 양자우물에 양자구속효과를 제공하고, Mg 도펀트가 활성층의 양자우물로 침투하는 것을 방지하는 활성층 보호기능을 수행할 수 있다.

한편, 관련기술에 의하면 라스트 배리어(last barrier)는 라스트 GaN 배리어와 라스트 InGaN 배리어가 있는데 하기와 같은 문제가 있다.

예를 들어, 라스트 GaN 배리어는 p형 반도체층에 인접한 InGaN 양자우물과 라스트 GaN 배리어 사이의 격자 불일치에 기인한 응력에 의해 양자우물에 내부장이 증가하여 양자우물의 발광효율이 저하되는 문제가 있다.

반면, 라스트 InGaN 배리어는 p형 반도체층에 인접한 InGaN 양자우물과 라스트 InGaN 배리어 사이의 격자불일치는 라스트 GaN 배리어 대비 줄어드나, 라스트 InGaN 배리어의 에너지 밴드갭이 라스트 GaN 배리어보다 작아서 양자우물 속에 전자의 양자역학적 구속효과가 줄어드는 문제가 있다.

따라서, 관련기술의 라스트 배리어(last barrier) 구조는 양자구속효과가 좋은 구조(라스트 GaN 배리어)는 격자불일치에 기인한 응력증가로 발광효율이 저하되고, 격자불일치가 줄어든 구조(라스트 InGaN 배리어)는 양자구속효과가 줄어들어 소자의 전류주입효율 저하되는 기술적 모순이 발생하고 있다.

이러한 기술적 모순을 해결할 수 있는, 즉 양자우물에 가해지는 응력을 최소화하면서 동시에 양자구속효과를 효과적으로 증대할 수 있는 발광소자의 개발이 요구되고 있다.

도 1은 실시예에 따른 발광소자(100)의 단면도이다.

또한, 도 2는 실시예에 따른 발광소자의 에너지 밴드 다이어 그램의 예시도이고, 도 3은 실시예에 따른 발광소자의 밴드갭 에너지, 면방향 격자상수 및 조성 관계 예시도이다.

도 2를 참조하면, 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 양자우물(114w)과 양자벽(114b)을 포함하는 활성층(114)과, 상기 활성층(114) 상에 언도프트 라스트 배리어층(undoped last barrier)(127)과, 상기 언도프트 라스트 배리어층(127) 상에 Al_xIn_yGa_(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128) 및 상기 Al_xIn_yGa_(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116)을 포함할 수 있다. 상기 Al_xIn_yGa_(1-x-y)N 계열층(128)은 전자차단층 기능을 할 수 있다.

실시예의 라스트 배리어층(127)은 상기 양자우물(114w) 중 상기 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114wl) 상에 제1 In_p1Ga₁ _- _p1N층(단, 0〈p1〈1)(127a)과, 상기 제1 In_p1Ga₁ _- _p1N층(127a) 상에 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(단, 0〈q1, q2〈1)(127d) 및 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d) 상에 제2 In_p2Ga₁ _- _p2N층(단, 0〈p2〈1)(127c)을 포함할 수 있다.

실시예에 의하면 상기 구조의 라스트 배리어층(127)을 구비함으로써 후술하는 바와 같이 양자구속효과의 개선, 발광효율의 개선 및 소자신뢰성 개선의 효과가 있다.

도 3을 참조하면, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 면방향 격자상수는 상기 양자벽(114b)의 면방향 격자상수와 다를 수 있다. 예를 들어, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 면방향 격자상수는 상기 양자벽(114b)의 면방향 격자상수 이상일 수 있다. 구체적으로, 양자벽(114b)이 GaN 양자벽인 경우 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 면방향 격자상수는 GaN 양자벽(114b)의 면방향 격자상수 이상일 수 있다.

또한, 실시예에서 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)에서 인듐(In)의 농도(q2)는 0.16≤q2≤0.2 범위로 제어되고, 그 면방향 격자상수가 양자벽(114b)의 면방향 격자상수 이상으로 제어됨으로써, 도 3의 빗금영역에 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)이 배치될 수 있다.

또한, 상기 제1 In_p1Ga₁ _- _p1N층(127a) 및 상기 제2 In_p2Ga₁ _- _p2N층(127c)의 면방향 격자상수는 상기 양자벽(114b)의 면방향 격자상수 이상일 수 있다.

실시예에 의하면 라스트 배리어층(127)의 제1 In_p1Ga₁ _- _p1N층(127a), Al_q1In_q2Ga_1-q1-q2N층(127d), 상기 제2 In_p2Ga₁ _- _p2N층(127c) 중 적어도 한층의 면방향 격자상수가 활성층내 양자벽(114b)의 면방향 격자상수와 유사하거나 더 큼으로써, 라스트 배리어층(127)으로부터 양자우물(114w)에 가해지는 응력을 완화시킬수 있고 이로 말미암아, 활성층내 양자우물에 작용하는 내부장을 감소시켜서 양자우물에서 전자와 정공의 발광결합 확률을 증대시킴으로써 발광효율을 개선키실 수 있다.

이에 따라 실시예의 라스트 배리어층(127)은 활성층에 가하는 응력을 최소화하면서 동시에 효과적으로 활성층 내에 전자를 양자역학적으로 구속할 수 있다.

또한, 상기 제1 In_p1Ga₁ _- _p1N층(127a) 및 상기 제2 In_p2Ga₁ _- _p2N층(127c)의 면방향 격자상수는 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 면방향 격자상수보다 큼으로써 Al_q1In_q2Ga_1-q1-q2N층(127d)로부터 양자우물(114w)에 가해지는 응력을 완화시킬수 있다.

또한, 이로 인해, 활성층(114) 내 양자우물(114w)에 작용하는 내부장을 감소시켜서 양자우물에서 전자와 정공의 발광결합 확률을 증대시킴으로써 발광효율을 개선시킬 수 있다.

결국, 실시예에 따른 언도프트 라스트 배리어층(127)은 활성층에 가하는 응력을 최소화 하면서 동시에 효과적으로 활성층 내에 전자를 양자역학적으로 구속할 수 있다.

또한, 상기 제1 In_p1Ga₁ _- _p1N층(127a) 및 상기 제2 In_p2Ga₁ _- _p2N층(127c)의 면방향 격자상수가 상기 활성층의 양자우물(114w)의 면방향 격자상수보다 작음으로써 전자는 상대적으로 격자상수가 큰 양자우물 내에 효과적으로 구속될 수 있다.

또한, 실시예에 따르면 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)은 p형으로 도핑되지 않고, Al_q1In_q2Ga_1-q1-q2N층(127d)의 면방향 격자상수가 제1 In_p1Ga₁ _- _p1N층(127a) 및 상기 제2 In_p2Ga_1-p2N층(127c)보다 작으므로 제2 도전형 반도체층(116)으로부터 활성층(114) 방향으로의 p형 도펀트인 Mg의 침투를 효과적으로 차단함으로써 소자의 장기 신뢰성을 개선할 수 있다.

또한, 실시예에서 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)은 p형으로 도핑되지 않고, Al_q1In_q2Ga_1-q1-q2N층(127d)의 에너지 밴드갭이 제1 In_p1Ga₁ _- _p1N층(127a) 및 상기 제2 In_p2Ga_1-p2N층(127c)보다 크므로, 즉, Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 원자간 결합력이 더 강하므로 제2 도전형 반도체층(116)으로부터 활성층(114) 방향으로의 p형 도펀트인 Mg의 침투를 효과적으로 차단함으로써 소자의 신뢰성을 개선할 수 있다.

다음으로, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 에너지 밴드갭은 상기 Al_xIn_yGa_(1-x-y)N 계열층(128)의 에너지 밴드갭과 다름으로써 양자우물내에 전자를 더욱 효과적으로 구속할 수 있다.

예를 들어, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 에너지 밴드갭은 상기 Al_xIn_yGa_(1-x-y)N 계열층(128)의 에너지 밴드갭 이상이 됨으로써 양자우물내에 전자를 더욱 효과적으로 구속할 수 있다.

또한, 실시예에 의하면 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)에서의 Al을 구비함에 따라 밴드갭 에너지 준위가 상대적으로 높아짐으로써, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 에너지 밴드갭은 상기 제1 In_p1Ga₁ _- _p1N층(127a) 및 상기 제2 In_p2Ga₁ _- _p2N층(127c)의 에너지 밴드갭보다 클 수 있다.

또한, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 에너지 밴드갭은 상기 활성층(114)의 양자벽(114b)의 에너지 밴드갭보다 클 수 있다.

또한, 상기 제1 In_p1Ga₁ _- _p1N층(127a) 및 상기 제2 In_p2Ga₁ _- _p2N층(127c)의 에너지 밴드갭은 상기 활성층(114)의 양자우물(114w)의 에너지 밴드갭보다 큼으로써 양자우물 내에 전자를 효과적으로 구속할 수 있다.

또한, 실시예에 의하면 언도프트 라스트 배리어층(127) 내의 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 에너지 밴드갭이 활성층 내의 양자벽의 에너지 밴드갭보다 크므로 양자우물 내에 전자를 효과적으로 구속할 수 있다.

실시예에서 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 두께는 상기 제1 In_p1Ga₁ _- _p1N층(127a) 또는 상기 제2 In_p2Ga₁ _- _p2N층(127c)의 두께보다 작을 수 있다. 이를 통해, Al_q1In_q2Ga_1-q1-q2N층(127d)이 차지하는 영역을 최소화하여 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)이 양자우물(114w)에 가하는 응력을 완화시킬수 있고, 이로 인해, 활성층(114) 내 양자우물(114w)에 작용하는 내부장을 감소시켜서 양자우물에서 전자와 정공의 발광결합 확률을 증대시킴으로써 발광효율을 개선시킬 수 있다.

또한, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 두께는 1 nm 내지 5 nm일 수 있다. 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 두께가 1nm 이하가 되면 양자역학적인 전자구속효율이 떨어지므로 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 두께는 1nm 이상을 구비할 수 있으며, Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 두께가 5nm 초과하면 제2 도전형 반도체층(116)에서 활성층(114) 방향으로의 캐리어(정공) 주입효율을 저하시킬 수 있으므로 Al_q1In_q2Ga₁ _- _q1 _-q2N층(127d)의 두께는 5nm 이하일 수 있다.

도 4는 실시예(E)에 따른 발광소자의 내부 양자효율(IQE)과 비교예(R)의 내부 양자효율 비교 그래프이다.

비교예(E)는 GaN 라스트 배리어를 7nm 채용한 예이며, 실시예(E)는 라스트 배리어층(127)이 제1 In_p1Ga₁ _- _p1N층(127a), Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d) 및 제2 In_p2Ga₁ _- _p2N층(127c)을 포함한 실험 예이다.

전류가 300(A/m)인 경우 비교예(R)의 경우 내부 양자효율이 약 21%인 반면, 실시예(E) 적용시 내부 양자효율이 약 87%로 획기적으로 개선된 효과가 있었다.

이하, 도 5 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.

실시 예에 따른 발광소자 제조방법에 의하면, 도 5와 같이, 기판(5) 위에 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 형성할 수 있다. 상기 제1 도전형 반도체층(112), 상기 활성층(114), 상기 제2 도전형 반도체층(116)은 발광구조물(110)로 정의될 수 있다.

상기 기판(5)은 예를 들어, 사파이어 기판(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(112)과 상기 기판(5) 사이에는 버퍼층(미도시)이 더 형성될 수 있다.

예로써, 상기 제1 도전형 반도체층(112)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(116)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(112)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(116)이 n형 반도체층으로 형성될 수도 있다.

상기 제1 도전형 반도체층(112)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(112)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(112)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.

상기 활성층(114)은 상기 제1 도전형 반도체층(112)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(114)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.

상기 활성층(114)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(114)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(114)은 복수의 양자우물(114w)과 양장벽(114b)이 적층되어 형성될 수 있다.

다음으로, 실시예는 활성층(114) 상에 언도프트 라스트 배리어층(undoped last barrier)(127)을 형성할 수 있고, 상기 언도프트 라스트 배리어층(127) 상에 Al_xIn_yGa_(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1)(128) 및 상기 Al_xIn_yGa_(1-x-y)N 계열층(128) 상에 제2 도전형 반도체층(116)을 형성할 수 있다.

상기 Al_xIn_yGa_(1-x-y)N 계열층(128)은 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다.

상기 Al_xIn_yGa_(1-x-y)N 계열층(128)은 상기 활성층(114)의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 가질 수 있다. 상기 Al_xIn_yGa_(1-x-y)N 계열층(128)은 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.

또한, 상기 Al_xIn_yGa_(1-x-y)N 계열층(128) p형 불순물로 이온주입 등의 방법을 사용하여 도핑되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.

도 6과 같이, 실시예의 라스트 배리어층(127)은 상기 양자우물(114w) 중 상기 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114wl) 상에 제1 In_p1Ga₁ _- _p1N층(단, 0〈p1〈1)(127a)과, 상기 제1 In_p1Ga₁ _- _p1N층(127a) 상에 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(단, 0〈q1, q2〈1)(127d) 및 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d) 상에 제2 In_p2Ga₁ _- _p2N층(단, 0〈p2〈1)(127c)을 포함할 수 있다.

상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 면방향 격자상수는 상기 양자벽(114b)의 면방향 격자상수 이상일 수 있다.

실시예에 의하면 라스트 배리어층(127)의 제1 In_p1Ga₁ _- _p1N층(127a), Al_q1In_q2Ga_1-q1-q2N층(127d), 상기 제2 In_p2Ga₁ _- _p2N층(127c) 중 적어도 한층의 면방향 격자상수가 활성층내 양자벽(114b)의 면방향 격자상수와 유사하거나 더 큼으로써, 라스트 배리어층(127)은 활성층에 가하는 응력을 최소화하면서 동시에 효과적으로 활성층 내에 전자를 양자역학적으로 구속할 수 있다.

다음으로, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 에너지 밴드갭은 상기 Al_xIn_yGa_(1-x-y)N 계열층(128)의 에너지 밴드갭 이상이 됨으로써 양자우물내에 전자를 더욱 효과적으로 구속할 수 있다.

실시예에서 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 두께는 상기 제1 In_p1Ga₁ _- _p1N층(127a) 또는 상기 제2 In_p2Ga₁ _- _p2N층(127c)의 두께보다 작을 수 있다.

또한, 상기 Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d)의 두께는 1 nm 내지 5 nm일 수 있다.

다음으로, 상기 제2 도전형 반도체층(116)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(116)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(116)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.

한편, 상기 제1 도전형 반도체층(112)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(116)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(116) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(110)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(112) 및 상기 제2 도전형 반도체층(116) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(110)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.

다음으로, 도 7과 같이, 상기 발광구조물(110)에 대한 에칭을 행하여 상기 제1 도전형 반도체층(112)의 일부 영역을 노출시킬 수 있다. 이때, 상기 에칭은 습식에칭 또는 건식에칭으로 수행될 수 있다.

이후, 상기 발광구조물(110)에 채널층(30), 오믹접촉패턴(15), 반사층(17)을 형성할 수 있다.

예를 들어, 상기 채널층(30)은 Si0₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.

상기 반사층(17)과 상기 제2 도전형 반도체층(116) 사이에 상기 오믹접촉패턴(15)이 배치될 수 있다. 상기 오믹접촉패턴(15)은 상기 제2 도전형 반도체층(116)에 접촉되어 배치될 수 있다.

상기 오믹접촉패턴(15)은 상기 발광구조물(110)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사층(17)은 상기 제2 도전형 반도체층(116)에 전기적으로 연결될 수 있다. 상기 오믹접촉패턴(15)은 상기 발광구조물(110)과 오믹 접촉되는 영역을 포함할 수 있다.

상기 오믹접촉패턴(15)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹접촉패턴(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.

상기 반사층(17)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.

예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 또한, 상기 오믹접촉패턴(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 발광구조물(110)과 오믹 접촉될 수도 있다.

이어서, 상기 반사층(17) 위에 금속층(50), 본딩층(60), 지지부재(70), 임시기판(90)이 형성될 수 있다.

상기 금속층(50)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다.

실시 예에 의하면, 상기 제2 도전형 반도체층(116)에 전기적으로 연결된 제1 전극층은 반사층, 오믹접촉층, 금속층 중에서 적어도 하나를 포함할 수 있다. 실시 예에 의하면 제1 전극층은 반사층, 오믹접촉층, 금속층을 모두 포함할 수도 있으며, 그 중에서 1 개의 층 또는 2 개의 층을 포함할 수도 있다.

상기 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 제2 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광구조물(110)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연물질로 형성될 수도 있다.

상기 임시기판(90)은 상기 지지부재(70) 위에 형성될 수 있다. 상기 임시기판(90)은 금속물질, 반도체 물질, 또는 절연물질 중에서 적어도 하나로 형성될 수 있다.

다음으로 도 8과 같이, 상기 발광구조물(110)로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 발광구조물(110)을 서로 박리시키는 공정이다.

그리고, 아이솔레이션 에칭 공정, 패드 전극(81) 형성 공정, 스크라이빙 공정, 반사부(40) 형성 공정, 상기 임시기판(90) 제거 공정이 진행될 수 있다. 이러한 공정은 하나의 예시이며, 필요에 따라 공정 순서는 다양하게 변형될 수 있다.

실시 예에 의하면, 아이솔레이션 에칭을 수행하여 상기 발광구조물(110)의 측면을 식각하고 상기 채널층(30)의 일부 영역이 노출될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다.

상기 발광구조물(110)의 상부 면에 러프니스(roughness)(미도시)가 형성될 수 있다. 상기 발광구조물(110)의 상부 면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(110)의 상부 면에 요철 패턴이 제공될 수 있다. 상기 발광구조물(110)에 제공되는 광 추출 패턴은 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.

다음으로, 상기 발광구조물(110) 위에 전극층(14) 형성 후 패드 전극(81)이 형성될 수 있다.

상기 패드 전극(81)은 상기 제1 도전형 반도체층(112)에 전기적으로 연결될 수 있다. 상기 패드 전극(81)의 일부 영역은 상기 제1 도전형 반도체층(112)에 접촉될 수 있다.

상기 패드 전극(81)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다. 상기 패드 전극(81)은 Cr, V, W, Ti, Zn,Ni, Cu, Al, Au 중에서 적어도 하나를 포함할 수 있다.

그리고, 스크라이빙 공정이 수행되어 상기 채널층(30), 상기 지지부재(70)의 측면이 노출될 수 있게 된다. 이어서 상기 채널층(30)의 측면과 상기 지지부재(70)의 측면에 상기 반사부(40)가 형성될 수 있다. 이후 상기 임시기판(90)이 제거됨으로써 개별 발광소자가 형성될 수 있게 된다.

실시 예에 의하면, 상기 반사부(40)는 상기 채널층(30)의 상부에 배치될 수 있다. 상기 반사부(40)는 상기 채널층(30) 위에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 지지부재(70)의 측면에 배치될 수 있다. 상기 반사부(40)는 상기 지지부재(70)의 측면에 접촉되어 배치될 수 있다. 실시 예에 의하면, 상기 반사부(40)는 상기 채널층(30)의 상부에 배치된 제1 영역과 상기 지지부재(70)의 측면에 배치된 제2 영역이 서로 연결되어 배치될 수 있다.

또한 상기 반사부(40)는 상기 금속층(50)의 측면에 배치될 수도 있다. 상기 반사부(40)는 상기 금속층(50)의 측면에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 본딩층(60)의 측면에 배치될 수 있다. 상기 반사부(40)는 상기 본딩층(60)의 측면에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 발광구조물(110)과 이격되어 배치될 수 있다. 상기 반사부(40)는 상기 발광구조물(110)과 전기적으로 절연되어 배치될 수 있다.

상기 반사부(40)는 반사율이 좋은 물질로 구현될 수 있다. 예로서 상기 반사부(40)는 Ag, Al, Pt 중에서 적어도 하나의 물질을 포함할 수 있다. 상기 반사부(40)는 예로서 50 나노미터 내지 5000 나노미터의 두께로 형성될 수 있다.

상기 반사부(40)는 상기 발광구조물(110)에서 발광된 빛이 상기 채널층(30), 상기 금속층(50), 상기 본딩층(60), 상기 지지부재(70)로 입사되어 흡수되는 것을 방지할 수 있다. 즉, 상기 반사부(40)는 외부로부터 입사되는 빛을 반사시킴으로써 상기 채널층(30), 상기 금속층(50), 상기 본딩층(60), 상기 지지부재(70)에서 빛이 흡수되어 소실되는 것을 방지할 수 있게 된다.

상기 반사부(40)가 배치됨에 따라, 상기 채널층(30)의 측면, 상기 금속층(50)의 측면, 상기 본딩층(60)의 측면, 상기 지지부재(70)의 측면 중의 어느 하나에 거칠기가 형성된 경우에도, 실시 예에 따른 발광소자의 측면은 모두 매끄럽게 구현될 수 있게 된다. 즉, 상기 반사부(40)의 표면이 매끄럽게 형성될 수 있으므로 스크라이빙 공정 등에서 상기 채널층(30)의 측면, 상기 금속층(50)의 측면, 상기 본딩층(60)의 측면, 상기 지지부재(70)의 측면 중의 어느 하나에 거칠기 또는 버(burr)가 형성된 경우에도, 실시 예에 따른 발광소자의 측면은 모두 매끄럽게 구현될 수 있게 된다.

도 9는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.

도 9를 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.

실시예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.

도 10은 실시예에 따른 조명장치의 분해 사시도이다.

도 10을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

제1 도전형 반도체층(112), 활성층(114)
양자우물(114w), 라스트 양자우물(114wl), 양자벽(114b)
언도프트 라스트 배리어층(127),
제1 In_p1Ga₁ _- _p1N층(127a), Al_q1In_q2Ga₁ _- _q1 _- _q2N층(127d), 제2 In_p2Ga₁ _- _p2N층(127c)
Al_xIn_yGa_(1-x-y)N 계열층(128), 제2 도전형 반도체층(116)

Claims

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 양자우물과 양자벽을 포함하는 활성층;
상기 활성층 상에 언도프트 라스트 배리어층undoped last barrier);
상기 언도프트 라스트 배리어층 상에 Al_xIn_yGa_(1-x-y)N 계열층(단, 0≤x≤1, 0≤y≤1);
상기 Al_xIn_yGa_(1-x-y)N 계열층 상에 제2 도전형 반도체층;을 포함하며,
상기 라스트 배리어층은
상기 양자우물 중 상기 제2 도전형 반도체층에 가장 인접한 라스트 양자우물 상에 제1 In_p1Ga_1-p1N층(단, 0〈p1〈1);
상기 제1 In_p1Ga_1-p1N층 상에 Al_q1In_q2Ga_1-q1-q2N층(단, 0〈q1, q2〈1);
상기 Al_q1In_q2Ga_1-q1-q2N층 상에 제2 In_p2Ga_1-p2N층(단, 0〈p2〈1);을 포함하며,
상기 제1 In_p1Ga_1-p1N층 및 상기 제2 In_p2Ga_1-p2N층의 면방향 격자상수는 상기 Al_q1In_q2Ga_1-q1-q2N층의 면방향 격자상수보다 큰 발광소자.
제1 항에 있어서,
상기 제1 In_p1Ga_1-p1N층, 상기 Al_q1In_q2Ga_1-q1-q2N층, 상기 제2 In_p2Ga_1-p2N층 중 적어도 한층의 면방향 격자상수는 상기 양자벽의 면방향 격자상수보다 큰 발광소자.
제1 항에 있어서,
상기 제2 도전형 반도체층은 p형 도펀트가 첨가된 p형 반도체층이며,
상기 Al_q1In_q2Ga_1-q1-q2N층은 p형으로 도핑되지 않으며,
상기 Al_q1In_q2Ga_1-q1-q2N층의 에너지 밴드갭은 상기 상기 제1 In_p1Ga_1-p1N층 및 상기 제2 In_p2Ga_1-p2N층의 에너지 밴드갭보다 큰 발광소자.
제1 항에 있어서,
상기 Al_q1In_q2Ga_1-q1-q2N층의 에너지 밴드갭은 상기 Al_xIn_yGa_(1-x-y)N 계열층의 에너지 밴드갭보다 큰 발광소자.
제1 항에 있어서,
상기 제1 In_p1Ga₁ _- _p1N층 및 상기 제2 In_p2Ga₁ _- _p2N층의 면방향 격자상수는 상기 활성층의 양자우물의 면방향 격자상수보다 작은 발광소자.
삭제
삭제
삭제
삭제
삭제
삭제
삭제