[go: up one dir, main page]

KR101413275B1 - 액정 표시 패널 및 이의 제조 방법 - Google Patents

액정 표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR101413275B1
KR101413275B1 KR1020070009021A KR20070009021A KR101413275B1 KR 101413275 B1 KR101413275 B1 KR 101413275B1 KR 1020070009021 A KR1020070009021 A KR 1020070009021A KR 20070009021 A KR20070009021 A KR 20070009021A KR 101413275 B1 KR101413275 B1 KR 101413275B1
Authority
KR
South Korea
Prior art keywords
storage
electrode
pattern
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070009021A
Other languages
English (en)
Other versions
KR20080071001A (ko
Inventor
이혁진
김희섭
나병선
루지안강
우화성
권지현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070009021A priority Critical patent/KR101413275B1/ko
Priority to CN200810142811XA priority patent/CN101308307B/zh
Priority to US12/021,731 priority patent/US7742117B2/en
Publication of KR20080071001A publication Critical patent/KR20080071001A/ko
Priority to US12/777,659 priority patent/US8077265B2/en
Application granted granted Critical
Publication of KR101413275B1 publication Critical patent/KR101413275B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 빛샘을 방지할 수 있으며 텍스쳐를 안정하게 표시할 수 있는 액정 표시 패널에 관한 것이다.
본 발명에 따른 액정 표시 패널은 투과 영역과 차단 영역을 포함하는 다수개의 화소가 매트릭스 형태로 배치되는 기판; 상기 화소마다 구비되는 박막 트랜지스터; 상기 박막 트랜지스터와 접속하는 게이트 라인 및 데이터 라인; 상기 박막 트랜지스터와 접속하며 일정하게 이격되어 형성되는 다수개의 선형 화소 전극을 포함하는 화소 전극 패턴; 상기 투과 영역에서 화소 전극 패턴 내에 형성되는 스토리지 패턴을 포함하는 박막 트랜지스터 기판; 상기 다수개의 선형 화소 전극과 엇갈리게 형성되는 공통 전극 패턴을 포함하는 대향 기판; 및 상기 박막 트랜지스터 기판 및 대향 기판 사이에 형성되는 액정을 포함한다.
스토리지 패턴, 화소 전극 패턴, 투과 영역

Description

액정 표시 패널 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 패널을 도시한 평면도이다.
도 2a는 도 1에서 선 Ⅰ-Ⅰ’를 따라 절취한 액정 표시 패널을 도시한 단면도이고, 도 2b는 도 1에서 선 Ⅱ-Ⅱ’를 따라 절취한 액정 표시 패널을 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 액정 표시 패널 중 화소 전극 패턴을 도시한 평면도이다.
도 4a는 본 발명의 제 1 실시예에 따른 액정 표시 패널 중 스토리지 패턴을 도시한 평면도이고, 도 4b는 도 3에 도시한 화소 전극 패턴과 도 4a에 도시한 스토리지 패턴을 도시한 평면도이다.
도 5a는 본 발명의 제 2 실시예에 따른 액정 표시 패널 중 스토리지 패턴과 화소 전극 패턴을 도시한 평면도이고, 도 5b는 본 발명의 제 3 실시예에 따른 액정 표시 패널 중 스토리지 패턴과 화소 전극 패턴을 도시한 평면도이다.
도 6a는 본 발명의 제 4 실시예에 따른 액정 표시 패널 중 스토리지 패턴을 도시한 평면도이고, 도 6b는 도 3에 도시한 화소 전극 패턴과 도 6a에 도시한 스토 리지 패턴을 도시한 평면도이다.
도 7a는 본 발명의 제 5 실시예에 따른 액정 표시 패널 중 스토리지 패턴을 도시한 평면도이고, 도 7b는 도 3에 도시한 화소 전극 패턴과 도 7a에 도시한 스토리지 패턴을 도시한 평면도이다.
도 8 및 도 9는 본 발명의 실시예에 따른 액정 표시 패널 중 액정을 설명하기 위해 도시한 평면도이다.
도 10 내지 도 11b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 12 내지 도 13b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 14 및 도 15는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 16 내지 도 17b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 4 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 18 내지 도 19b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 5 마스크 공정을 설명하기 위한 평면도 및 단 면도이다.
<도면 부호의 간단한 설명>
10, 150 : 기판 20 : 게이트 라인
40 : 데이터 라인 50 : 박막 트랜지스터
81, 83 : 스토리지 전극 85 : 스토리지 라인
89 : 중앙 스토리지 전극 91, 93 : 전극 연결부
95, 97 : 선형 화소 전극 101 : 중앙 전극
107 : 텍스쳐 방지부 109 : 중앙부
160 : 블랙 매트릭스 170 : 컬러 필터
180 : 평탄화층 190 : 공통 전극 패턴
200 : 액정
본 발명은 액정 표시 패널에 관한 것으로, 특히 빛샘을 방지할 수 있으며 텍스쳐를 안정하게 표시할 수 있는 액정 표시 패널에 관한 것이다.
일반적으로 액정 표시 장치(Liquid Crystal Display : LCD)는 액정 표시 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투광율을 조 절하게 함으로써 화상을 표시하게 된다. 액정 표시 장치는 화면을 바라보는 위치에 따라 이미지가 왜곡되어 보이는 시야각 한계점을 극복하기 위하여 광시야각 기술로 발전하고 있다.
액정 표시 장치의 대표적인 광시야각 기술로는 PVA(Patterned-ITO VA : 이하 PVA) 기술, IPS(In Plane Switching : 이하 IPS) 기술 및 PLS(Plane to Line Switching: 이하 PLS) 기술이다.
PVA 기술은 상/하판의 공통 전극 및 화소 전극에 슬릿을 형성하여 그 슬릿에 의해 발생된 프린지 전계(Fringe Electric Field)를 이용하여 액정 분자들이 슬릿을 기준으로 대칭적으로 구동되게 함으로써 멀티-도메인을 형성한다. IPS 기술은 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정을 구동하게 된다. 구체적으로, IPS 기술은 한 기판에만 전극을 형성하여 동일 기판 평면 내에서 액정 분자가 회전하도록 하고 그 결과 액정층의 광축이 기판 내에서 회전하게 된다. PLS 기술은 각 화소 영역에 절연막을 사이에 둔 공통 전극과 화소 전극을 구비하여 프린지 전계를 형성하여 상/하판 사이에 채워진 액정 분자들이 각 화소 영역에서 모두 동작된다.
그러나, IPS 및 PLS 기술은 한 기판에 전극을 형성하여 전계를 발생함으로 잔상이 발생하며 투과율이 낮은 단점을 가지고, PVA 기술은 개구율이 낮은 단점을 가진다. 이러한 문제점을 해결하기 위해 DFS(Dual Field Switching : 이하 DFS) 기술을 제안되었다. DFS 기술은 상/하판 전극 패턴에 의해 형성되는 전기장에 수평 또는 수직하게 액정을 배향시킨다. 이러한 DFS 기술은 상/하판에 각각 화소 전 극과 공통 전극이 형성되어 패턴된 전극 간 프린지 전계를 이용하여 측면 시인성과 고 투과율을 고려한 기술이다.
이러한 DFS 기술을 이용한 액정 표시 패널은 화소 전극과 스토리지 전극에 의해 단차가 형성되어 빛샘이 발생한다. 이러한 빛샘은 블랙 휘도를 증가시켜 스토리지 커패시터(Cst)의 용량이 현저히 떨어지는 문제가 발생한다. 또한, 화소 전극과 드레인 전극이 접속되는 부분은 액정을 제어하기가 어려워 텍스쳐가 불안정하게 표시되는 문제가 발생한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 투과 영역에서 화소 전극 패턴 내에 스토리지 패턴을 형성하여 빛샘을 방지할 수 있으며 텍스쳐를 안정하게 표시할 수 있는 액정 표시 패널에 관한 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 투과 영역과 차단 영역을 포함하는 다수개의 화소가 매트릭스 형태로 배치되는 기판; 상기 화소마다 구비되는 박막 트랜지스터; 상기 박막 트랜지스터와 접속하는 게이트 라인 및 데이터 라인; 상기 박막 트랜지스터와 접속하며 일정하게 이격되어 형성되는 다수개의 선형 화소 전극을 포함하는 화소 전극 패턴; 상기 투과 영역에서 화소 전극 패턴 내에 형성되는 스토리지 패턴을 포함하는 박막 트랜지스터 기판; 상기 다수개의 선형 화소 전극과 엇갈리게 형성되는 공통 전극 패턴을 포함하는 대향 기판; 및 상기 박막 트랜지스터 기판 및 대향 기판 사이에 형성되는 액정을 포함한다.
여기서, 상기 화소 전극 패턴은 상기 투과 영역의 중앙에 형성되며 상기 게이트 라인과 평행하게 형성되는 중앙부; 상기 차단 영역에 데이터 라인과 평행하게 형성되며 상기 다수개의 선형 화소 전극을 연결하는 제 1 및 제 2 전극 연결부; 및 상기 제 1 전극 연결부와 상기 중앙부 교차부에 삼각형 형태로 형성되는 중앙 전극을 포함하는 것을 특징으로 한다.
또한, 상기 스토리지 패턴은 상기 제 1 스토리지 전극과 상기 제 2 스토리지 전극을 연결하고 상기 투과 영역의 중앙에 형성되며 상기 중앙부 내에 형성되는 스토리지 라인을 포함하는 것을 특징으로 한다.
이러한 상기 스토리지 패턴은 상기 제 1 및 제 2 전극 연결부와 대응되는 위치에 형성되는 제 1 및 제 2 스토리지 전극; 상기 제 1 스토리지 전극과 상기 제 2 스토리지 전극을 연결하며 상기 중앙부와 대응되는 위치에 형성되는 스토리지 라인; 및 상기 제 1 스토리지 라인과 상기 스토리지 연결부의 교차부에 형성되는 중앙 스토리지 전극을 포함하는 것을 특징으로 한다.
그리고, 상기 중앙 스토리지 전극은 상기 중앙 전극 보다 4㎛ 이상 안쪽으로 형성되는 것을 특징으로 한다.
여기서, 상기 중앙 스토리지 전극은 삼각형 형태로 형성되는 것을 특징으로한다.
또한, 상기 중앙 스토리지 전극은 사각형 형태로 형성되는 것을 특징으로 한다.
그리고, 상기 제 1 및 제 2 스토리지 전극은 상기 제 1 및 제 2 전극 연결부와 동일한 폭으로 형성되는 것을 특징으로 한다.
한편, 상기 제 1 및 제 2 스토리지 전극의 폭은 상기 제 1 및 제 2 전극 연결부의 폭보다 넓게 형성되는 것을 특징으로 한다.
여기서, 상기 다수개의 선형 화소 전극은 상기 중앙부를 사이에 두고 사선형으로 형성되는 제 1 및 제 2 선형 화소 전극을 포함하는 것을 특징으로 한다.
이러한, 상기 화소 전극 패턴은 상기 박막 트랜지스터와 중첩되게 형성되며 상기 제 1 및 제 2 전극 연결부와 접속하는 텍스쳐(texture) 방지부를 포함하는 것을 특징으로 한다.
또한, 상기 텍스쳐 방지부는 전체적으로 삼각형 형태로 형성되고 상기 텍스터 방지부의 일변은 상기 제 2 선형 화소 전극과 평행하며, 상기 텍스쳐 방지부의 타변은 상기 게이트 라인과 평행하게 형성되는 것을 특징으로 한다.
그리고, 상기 텍스쳐 방지부는 상기 박막 트랜지스터와 접속하는 것을 특징으로 한다.
한편, 상기 스토리지 패턴은 상기 게이트 라인과 동일한 재질로 형성되는 것을 특징으로 한다.
또한, 상기 스토리지 패턴은 상기 게이트 라인과 동일한 평면상에 형성되는 것을 특징으로 한다.
그리고, 상기 화소 전극 패턴은 투명 도전 물질로 형성되는 것을 특징으로 한다.
이러한 상기 박막 트랜지스터 기판은 상기 게이트 라인 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막과 박막 트랜지스터 상에 형성되는 보호막을 포함하는 것을 특징으로 한다.
그리고, 상기 대향 기판은 투과 영역과 차단 영역을 포함하며, 상기 차단 영역에 형성되는 블랙매트릭스; 및 상기 투과 영역에 형성되는 컬러 필터를 포함하는 것을 특징으로 한다.
상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 17b를 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 패널을 도시한 평면도이고, 도 2a는 도 1에서 선 Ⅰ-Ⅰ’를 따라 절취한 액정 표시 패널을 도시한 단면도이고, 도 2b는 도 1에서 선 Ⅱ-Ⅱ’를 따라 절취한 액정 표시 패널을 도시한 단면도이다.
도 1 내지 도 2b를 참조하면, 액정 표시 패널은 박막 트랜지스터 기판, 대향 기판, 박막 트랜지스터 기판과 대향 기판 사이에 형성되는 액정(200)을 포함한다.
박막 트랜지스터 기판은 제 1 기판(10), 게이트 라인(20), 데이터 라인(40), 게이트 절연막(30), 박막 트랜지스터(50), 보호막(70), 화소 전극 패턴, 스토리지 패턴을 포함한다.
제 1 기판(10)은 백라이트 어셈블리(도시하지 않음)에서 전달받은 빛을 투과하는 투과 영역 및 빛을 차단하는 차단 영역을 포함하는 다수개의 화소가 매트릭스 형태로 배치된다. 이러한 제 1 기판(10)은 절연 물질로 이루어진 유리나 플라스틱으로 이루어지는 것이 바람직하다.
게이트 라인(20)은 제 1 기판(10)의 차단 영역에 형성된다. 그리고, 게이트 라인(20)은 박막 트랜지스터(50)의 게이트 전극(51)과 접속되어 박막 트랜지스터(50)의 게이트 전극(51)에 게이트 신호를 공급한다. 이러한 게이트 라인(20)은 금속 물질이 단일층으로 형성되거나 이 금속 물질등을 이용하여 복수층으로 적층된 구조로 형성된다. 이러한 금속 물질은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 중 어느 하나로 형성된다.
게이트 절연막(30)은 게이트 라인(20) 상에 형성된다. 이러한 게이트 절연막(30)은 게이트 라인(20), 게이트 전극(51) 및 스토리지 패턴을 포함하는 게이트 금속 패턴과, 데이터 라인(40), 소스 전극(53), 드레인 전극(55)을 포함하는 데이터 금속 패턴을 절연시킨다.
데이터 라인(40)은 박막 트랜지스터(50)의 소스 전극(53)에 화소 전압 신호를 공급한다. 이러한 데이터 라인(40)은 게이트 절연막(30)을 사이에 두고 게이트 라인(20)과 교차되게 형성되어 화소를 정의한다.
박막 트랜지스터(50)는 게이트 라인(20)의 게이트 신호에 응답하여 데이터 라인(40)의 화소 전압 신호가 화소 전극 패턴에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(50)는 게이트 라인(20)에 접속된 게이트 전극(51)과, 데이터 라인(40)에 접속되며 드레인 전극(55)의 일부를 감싸도록 형성된 소스 전극(53)과, 소스 전극(53)과 마주하며 화소 전극 패턴에 접속된 드레인 전극(55)을 구비한다.
또한, 박막 트랜지스터(50)는 게이트 전극(51)과 게이트 절연막(30)을 사이에 두고 중첩되면서 소스 전극(53)과 드레인 전극(55) 사이에 채널을 형성하는 반도체 패턴(60)을 구비한다.
반도체 패턴(60)은 소스 전극(53)과 드레인 전극(55) 사이에 채널을 형성하고, 게이트 절연막(30)을 사이에 두고 게이트 전극(51)과 중첩되게 형성된 활성층(61)을 구비한다. 그리고, 반도체 패턴(60)은 활성층(61) 위에 형성되어 데이터 라인(40), 소스 전극(53) 및 드레인 전극(55)과 오믹 접촉을 위한 오믹 접촉층(63)을 추가로 구비한다.
보호막(70)은 데이터 라인(40) 및 박막 트랜지스터(50)를 보호하며 데이터 라인(40) 및 박막 트랜지스터(50) 상에 형성된다. 이러한 보호막(70)은 무기 물질로 형성되는 것이 바람직하다.
도 3은 본 발명의 실시예에 따른 액정 표시 패널 중 화소 전극 패턴을 도시한 평면도이다.
화소 전극 패턴은 도 3에 도시된 바와 같이 중앙부(109), 선형 화소 전 극(95, 97), 제 1 및 제 2 전극 연결부(91, 93), 중앙 전극(101), 텍스쳐 방지부(107)를 포함한다. 이러한 화소 전극 패턴은 보호막(70) 상에 형성된다. 그리고, 화소 전극 패턴은 투명하면서도 도전성을 가지는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide)와 같은 물질로 형성된다.
중앙부(109)는 투과 영역의 중앙에 형성되며 게이트 라인(20)과 평행하게 형성된다.
선형 화소 전극(95, 97)은 중앙부(109)를 사이에 두고 사선형으로 대칭되게 형성되는 다수개의 제 1 및 제 2 선형 화소 전극(95, 97)을 포함한다. 이러한 제 1 선형 화소 전극(95)은 중앙부(109)를 중심으로 시계 방향으로 기울어져 형성되며 제 2 선형 화소 전극(97)은 중앙부(109)를 중심으로 반시계 방향으로 기울어져 형성된다.
제 1 및 제 2 전극 연결부(91, 93)는 차단 영역에 형성되며 데이터 라인(40)과 평행하게 형성된다. 이러한 제 1 및 제 2 전극 연결부(91, 93)는 다수개의 선형 화소 전극(95, 97)을 연결한다. 그리고, 제 1 및 제 2 전극 연결부(91, 93)는 중앙부(109)와 접속한다. 다시 말하여, 제 1 전극 연결부(91)는 중앙부(109)의 좌측부와 접속되며 제 2 전극 연결부(93)는 중앙부(109)의 우측부와 접속된다. 이러한 제 2 전극 연결부(93)의 끝단은 제 1 전극 연결부의 끝단은 연결된다. 예를 들어, 제 2 전극 연결부(93)는 전체적으로 역 'L' 형태로 형성될 수 있다.
중앙 전극(101)은 제 1 전극 연결부와 중앙부(109)의 교차부에 형성된다. 이러한 중앙 전극(101)은 삼각형 형태로 형성된다.
텍스쳐 방지부(107)는 제 2 전극 연결부(93)의 하단과 제 1 전극 연결부(91)의 하단이 연결되어 형성된다. 그리고, 텍스쳐 방지부(107)는 전체적으로 삼각형 형태로 형성된다. 구체적으로, 텍스쳐 방지부(107)의 일변(103)은 제 2 선형 화소 전극(97)과 평행하며 텍스쳐 방지부(107)의 타변(105)은 게이트 라인(20)과 평행하게 형성된다. 텍스쳐 방지부(107)의 일변(103)이 제 2 선형 화소 전극(97)과 평행하게 형성되어 프린지 전계를 일정하게 걸어주어서 액정(200)의 제어가 가능하다. 이에 따라, 액정 표시 패널에 화소의 텍스쳐는 안정하게 표시된다. 이러한, 텍스쳐 방지부(107)는 보호막(70)을 관통하는 콘택홀(75)에 의해 노출된 드레인 전극(55)과 접속한다.
도 4a는 본 발명의 제 1 실시예에 따른 액정 표시 패널 중 스토리지 패턴을 도시한 평면도이고, 도 4b는 도 3에 도시한 화소 전극 패턴과 도 4a에 도시한 스토리지 패턴을 도시한 평면도이다.
스토리지 패턴은 도 4a 및 도 4b에 도시된 바와 같이 제 1 및 제 2 스토리지 전극(81, 83), 스토리지 라인(85)을 포함한다. 이러한 스토리지 패턴은 게이트 라인(20) 및 게이트 전극(51)과 동일한 평면 상에 형성되며 동일한 재질로 형성된다. 구체적으로, 스토리지 패턴은 제 1 기판(10) 상에 형성된다. 그리고, 스토리지 패턴은 금속 물질이 단일층으로 형성되거나 이 금속 물질 등을 이용하여 복수층으로 적층된 구조로 형성된다. 이러한 금속 물질은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 중 어느 하 나로 형성된다.
제 1 및 제 2 스토리지 전극(81, 83)은 차단 영역에 데이터 라인(40)과 평행하게 형성된다. 그리고, 제 1 및 제 2 스토리지 전극(81, 83)은 스토리지 라인(85)을 사이에 두고 평행하게 형성된다. 구체적으로, 제 1 스토리지 전극(81)은 스토리지 라인(85)과 연장되어 형성된다. 그리고, 제 2 스토리지 전극(83)은 스토리지 라인(85)에서 연장되어 드레인 전극(55)부터 제 2 전극 연결부(93)까지 형성되며 제 2 스토리지 전극(83) 끝단은 돌출되어 화소를 정의한다. 예를 들어 제 2 스토리지 전극(83)은 전체적으로 역 'L' 형태로 형성될 수 있다. 그리고, 제 1 스토리지 전극(81)은 스토리지 라인(85)으로부터 연장되어 게이트 라인(20)의 상단부터 돌출되어 형성된 제 2 스토리지 전극(83)의 하단 까지 형성되며 제 2 스토리지 전극(83)과 평행하게 형성된다. 한편, 제 1 및 제 2 스토리지 전극(81, 83)의 폭은 도 5a에 도시된 바와 같이 화소 전극 패턴의 제 1 및 제 2 전극 연결부(91, 93)의 폭과 동일한 폭으로 형성된다. 또한, 제 1 및 제 2 스토리지 전극(81, 83)의 폭은 도 5b에 도시된 바와 같이 제 1 및 제 2 전극 연결부(91, 93)의 폭 보다 넓게 형성된다. 스토리지 패턴과 화소 전극 패턴이 중첩되어 스토리지 커패시터(Cst)가 형성된다. 구체적으로, 스토리지 커패시터(Cst)는 게이트 절연막(30) 및 보호막(70)을 사이에 두고 스토리지 패턴과 화소 전극 패턴이 중첩되어 형성된다. 이에 따라, 스토리지 커패시터(Cst)의 용량은 스토리지 패턴과 화소 전극 패턴의 많은 부분이 중첩되어 향상되는 효과가 발생한다.
스토리지 라인(85)은 게이트 라인(20)과 평행하게 형성되며 투과 영역의 중 앙 부분에 형성된다. 이러한 스토리지 라인(85)은 화소 전극 패턴의 중앙부(109) 내에 형성된다. 다시 말하여, 스토리지 라인(85)은 중앙부(109)보다 작게 형성된다. 이에 따라, 중앙부(109) 및 스토리지 라인(85)의 폭이 동일하지 않아 단차가 형성되지 않으므로 빛샘을 방지할 수 있다. 그리고, 스토리지 라인(85)은 제 1 스토리지 전극(81)과 제 2 스토리지 전극(83)을 연결한다. 구체적으로, 스토리지 라인(85)의 좌측부와 제 1 스토리지 전극(81)이 연결되며 스토리지 라인(85)의 우측부와 제 2 스토리지 전극(83)이 연결된다. 예를 들어, 스토리지 라인(85)과 제 1 및 제 2 스토리지 전극(81, 83)은 전체적으로 'H' 형태로 형성될 수 있다.
도 6a는 본 발명의 제 4 실시예에 따른 액정 표시 패널 중 스토리지 패턴을 도시한 평면도이고, 도 6b는 도 3에 도시한 화소 전극 패턴과 도 6a에 도시한 스토리지 패턴을 도시한 평면도이다. 또한, 도 7a는 본 발명의 제 5 실시예에 따른 액정 표시 패널 중 스토리지 패턴을 도시한 평면도이고, 도 7b는 도 3에 도시한 화소 전극 패턴과 도 7a에 도시한 스토리지 패턴을 도시한 평면도이다.
도 6a를 참조하면, 스토리지 패턴은 중앙 스토리지 전극(89)을 포함한다. 중앙 스토리지 전극(89)은 스토리지 라인(85)과 제 1 스토리지 전극(81)의 교차부에 형성된다. 그리고, 중앙 스토리지 전극(89)은 도 6b에 도시된 바와 같이 화소 전극 패턴의 중앙 전극(101) 내에 형성된다. 구체적으로, 중앙 스토리지 전극(89)은 중앙 전극(101)보다 4㎛ 이상 안쪽으로 형성되는 것이 바람직하다. 예를 들어, 중앙 스토리지 전극(89)과 중앙 전극(101)의 간격(a)이 4㎛ 미만으로 형성될 경우 단차가 형성되어 빛샘이 발생하는 문제점이 발생한다. 따라서, 중앙 스토리지 전 극(89)과 중앙 전극(101)의 간격(a)은 4㎛ 이상 안쪽으로 형성되는 것이 바람직하다. 이러한 중앙 스토리지 전극(89)은 삼각형 형태로 형성될 수 있다. 또한, 중앙 스토리지 전극(89)은 도 7a 및 도 7b에 도시된 바와 같이 사각형 형태로 형성될 수 있다. 이에 따라, 중앙 스토리지 전극(89) 및 중앙 전극(101)에 의해 단차가 발생하지 않으므로 빛샘을 방지할 수 있다. 여기서 중앙 스토리지 전극(89)은 삼각형 또는 사각형 형태의 경우만 예를 들어 설명하였지만 삼각형 또는 사각형 형태에 한정하지 않고, 중앙 스토리지 전극(89)과 중앙 전극(101)의 간격(a)이 4㎛ 이상 차이 나게 형성되면 가능하다.
대향 기판은 블랙 매트릭스(160), 컬러 필터, 평탄화층(180) 및 공통 전극 패턴(190)을 포함한다.
제 2 기판(150)은 빛이 투과하는 투과 영역과 빛이 차단되는 차단 영역을 포함한다. 이러한, 제 2 기판(150)은 절연 물질로 이루어진 유리나 플라스틱으로 이루어지는 것이 바람직하다.
블랙 매트릭스(160)는 컬러 필터(170)가 형성될 화소를 구분하도록 제 2 기판(150) 상에 매트릭스 형태로 차단 영역에 형성된다. 또한, 블랙 매트릭스(160)는 박막 트랜지스터 기판의 게이트 라인(20) 및 데이터 라인(40), 박막 트랜지스터(50)와 중첩되도록 형성된다. 이러한 블랙 매트릭스(160)는 원하지 않는 액정(200) 배열로 인해 생긴 광을 차단하여 액정 표시 패널의 콘트라스트(contrast)를 향상시키고 박막 트랜지스터(50)로의 직접적인 광 조사를 차단하여 박막 트랜지스터(50)의 광 누설 전류를 막는다. 이를 위해, 블랙 매트릭스(160)는 불명한 금 속 또는 불투명한 고분자 수지 등으로 형성된다. 이러한 불투명한 고분자 수지는 유기 고분자물질로 형성된다.
컬러 필터(170)는 색을 구현하기 위해 적색(R), 녹색(G), 청색(B) 컬러 필터(170)를 포함하고 있다. 적색(R), 녹색(G), 청색(B) 컬러 필터(170)는 각각 자신의 포함하고 있는 적색(R), 녹색(G), 청색(B) 안료를 통해 특정 파장의 광을 흡수 또는 투과시킴으로써 적색(R), 녹색(G), 청색(B)을 띄게 된다. 이때, 적색(R), 녹색(G), 청색(B) 컬러 필터(170)를 각각 투과한 적색(R), 녹색(G), 청색(B) 광의 가법 혼색을 통해 다양한 색상이 구현된다. 이러한 컬러 필터(170)의 색의 배치는 적색(R), 녹색(G), 청색(B) 컬러 필터(170)가 일렬로 배치된 스트라이프 형태를 가진다.
평탄화층(180)은 컬러 필터 및 블랙 매트릭스(160) 상에 형성된다. 이러한 평탄화층(180)은 컬러 필터의 표면을 평탄화한다.
공통 전극 패턴(190)은 평탄화층(180) 상에 형성된다. 이러한 공통 전극 패턴(190)은 박막 트랜지스터 기판에 형성된 다수개의 선형 화소 전극(95, 97)과 엇갈리게 형성된다. 엇갈리게 형성된 선형 화소 전극(95, 97)과 공통 전극 패턴(190)에 의해 프린지 전계가 형성된다. 프린지 전계를 이용하여 액정(200)들이 선형 화소 전극(95, 97)을 사이에 두고 대칭적으로 구동되게 함으로써 멀티-도메인을 형성한다. 그리고, 공통 전극 패턴(190)은 투명하면서도 도전성을 가지는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide)와 같은 물질로 형성된다.
액정(200)은 박막 트랜지스터 기판의 화소 전극 패턴으로부터의 화소 전압과 대향 기판의 공통 전극 패턴(190)으로부터의 공통 전압의 차이에 의해 회전하여 백라이트 어셈블리로부터의 광의 투과율을 조절한다. 이을 위해, 액정(200)은 유전율 이방성 및 굴절률 이방성을 갖는 물질로 이루어진다.
DFS 모드는 양 또는 음의 유전율 이방성을 갖는 액정(200)이 수평으로 배향되고 전계 방향에 수평 또는 수직하게 구동되어 광투광율을 조절하게 된다. 그리고, 제 1 기판(10)과 제 2 기판(150)의 상부에는 수평 배향막이 형성된다. 여기서는 양의 유전율 이방성을 갖는 액정에 대해 설명하기로 한다. 도 8에 도시된 바와 같이 액정 표시 패널에 전압을 인가하지 않을 경우 액정(200)은 선형 화소 전극(95, 97) 및 공통 전극 패턴(90)과 10°~ 30°의 각도로 형성된다. 그리고, 도 9에 도시된 바와 같이 액정 표시 패널에 전압을 인가할 경우 액정(200)은 틀어져서 선형 화소 전극(95, 97) 및 공통 전극 패턴(90)과 수직을 이룬다. 여기서, 도 9에 도시한 액정(200)은 액정 표시 패널에 전압을 인가하였을 때 액정(200)의 변화된 모습을 설명하기 위해 도시하였으므로 대표적인 액정(200)만 도시한 것이다.
그리고, 본 발명에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법을 도 10 내지 도 19b를 구체적으로 살펴보면 다음과 같다.
도 10 내지 도 11b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 10 내지 도 11b를 참조하면, 제 1 마스크 공정으로 절연된 제 1 기판(10) 상에 게이트 라인(20), 게이트 전극(51) 및 스토리지 패턴을 포함하는 게이트 금속 패턴이 형성된다. 구체적으로, 절연된 제 1 기판(10) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층(33)은 금속 물질이 단일층으로 형성되거나 이 금속 물질 등을 이용하여 복수층으로 적층된 구조로 형성된다. 이러한 금속 물질은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 중 어느 하나로 형성된다. 이어서, 제 1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(20), 게이트 전극(51) 및 스토리지 패턴을 포함하는 게이트 금속 패턴이 형성된다.
도 12 내지 도 13b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 12 내지 도 13b를 참조하면, 게이트 라인(20), 게이트 전극(51) 및 스토리지 패턴이 포함된 게이트 금속 패턴 상에 게이트 절연막(30)이 형성되고 게이트 절연막(30) 상에 활성층(61) 및 오믹 접촉층(63)이 포함된 반도체 패턴(60)을 형성한다.
구체적으로, 게이트 금속 패턴 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion : 이하 PECVD) 등의 증착 방법으로 게이트 절연막(30), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 게이트 절연막(30)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된다. 이어서, 제 2 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(61) 및 오믹 접촉층(63)이 포함된 반도체 패턴(60)이 형성된다.
도 14 및 도 15는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 14 및 도 15를 참조하면, 반도체 패턴(60) 및 게이트 절연막(30) 상에 데이터 라인(40)과 소스 전극(53) 및 드레인 전극(55)이 포함된 데이터 금속 패턴이 형성된다.
구체적으로, 반도체 패턴(60) 및 게이트 절연막(30) 상에 데이터 금속층은 스퍼터링 등의 증착 방법으로 형성된다. 데이터 금속층은 금속 물질이 단일층으로 형성되거나 이 금속 물질 등을 이용하여 복수층으로 적층된 구조로 형성된다. 이러한 금속 물질은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 중 어느 하나로 형성된다. 그리고, 제 3 마스크를 이용하여 포토레지스트 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 데이터 라인(40), 소스 전극(53) 및 드레인 전극(55)을 포함하는 데이터 금속 패턴이 형성된다. 이어서, 소스 전극(53)과 드레인 전극(55)을 마스크를 이용하여 두 전극 사이로 노출된 오믹 접촉층(63)을 제거하여 활성층(61)이 노출되게 한다. 여기서, 반도체 패턴(60)과 데이터 라인(40), 소스 전극(53), 드레인 전극(55)을 포함하는 데이터 금속 패턴은 회절 노광 마스크 또는 하프톤(Half-tone) 마스크를 이용하여 하나의 마스크 공정으로 형성되기도 한다.
도 16 내지 도 17b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 4 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 16 내지 도 17b를 참조하면, 데이트 금속 패턴 및 게이트 절연막(30) 상에 콘택홀(75)을 갖는 보호막(70)이 형성된다. 데이터 금속 패턴 및 게이트 절연막(30) 상에 PECVD등의 방법으로 보호막(70)이 형성된다. 보호막(70)은 게이트 절연막(30)과 동일한 무기 절연 물질이 이용된다. 이어서, 제 4 마스크를 이용하여 포토레지스트 공정 및 식각 공정으로 보호막(70)이 패터닝됨으로써 드레인 전극(55)을 노출시키는 콘택홀(75)이 형성된다.
도 18 내지 도 19b는 본 발명의 제1 실시예에 따른 액정 표시 패널 중 박막 트랜지스터 기판의 제조 방법 중 제 5 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 18 내지 도 19b를 참조하면, 보호막(70) 상에 화소 전극 패턴이 형성된다. 보호막(70) 상에 투명 전도층이 스퍼터링 등과 같은 증착 방법으로 형성된다. 투명 전도층은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등으로 형성된다. 제 5 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 투명 전도층이 패터닝됨으로써 화소 전극 패턴이 형성된다. 화소 전극 패턴 중 텍스쳐 방지부(107)는 콘택홀(75)을 통해 노출된 드레 인 전극(55)과 접속된다.
상술한 바와 같이, 본 발명에 따른 액정 표시 패널은 투과 영역에서 화소 전극 패턴 내에 스토리지 패턴을 형성한다. 구체적으로, 중앙부 및 중앙 전극 내에 스토리지 라인 및 중앙 스토리지 전극을 형성하여 단차가 발생하지 않으므로 빛샘을 차단할 수 있다. 그리고, 텍스쳐 방지부를 형성하여 액정을 제어함으로써 액정 표시 패널에 텍스쳐가 안정하게 표시할 수 있다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 자명하다.

Claims (18)

  1. 투과 영역과 차단 영역을 포함하는 다수개의 화소가 매트릭스 형태로 배치되는 기판;
    상기 화소마다 구비되는 박막 트랜지스터;
    상기 박막 트랜지스터와 접속하는 게이트 라인 및 데이터 라인;
    상기 박막 트랜지스터와 접속하며 일정하게 이격되어 형성되는 다수개의 선형 화소 전극을 포함하는 화소 전극 패턴;
    상기 투과 영역에서 상기 화소 전극 패턴 내에 평면상에서 커버되도록 형성되는 스토리지 패턴을 포함하는 박막 트랜지스터 기판;
    상기 다수개의 선형 화소 전극과 엇갈리게 형성되는 공통 전극 패턴을 포함하는 대향 기판; 및
    상기 박막 트랜지스터 기판 및 상기 대향 기판 사이에 형성되는 액정을 포함하고,
    상기 화소 전극 패턴은
    상기 투과 영역의 중앙에 형성되며 상기 게이트 라인과 평행하게 형성되는 중앙부;
    상기 차단 영역에 데이터 라인과 평행하게 형성되며 상기 다수개의 선형 화소 전극을 연결하는 제 1 및 제 2 전극 연결부; 및
    상기 제 1 전극 연결부와 상기 중앙부 교차부에 삼각형 형태로 형성되는 중앙 전극을 포함하는 액정 표시 패널.
  2. 삭제
  3. 제 1항에 있어서,
    상기 스토리지 패턴은
    상기 제 1 및 제 2 전극 연결부와 대응되는 위치에 형성되는 제 1 및 제 2 스토리지 전극; 및
    상기 제 1 스토리지 전극과 상기 제 2 스토리지 전극을 연결하고 상기 투과 영역의 중앙에 형성되며 상기 중앙부 내에 형성되는 스토리지 라인을 포함하는 것을 특징으로 하는 액정 표시 패널.
  4. 제 1항에 있어서,
    상기 스토리지 패턴은
    상기 제 1 및 제 2 전극 연결부와 대응되는 위치에 형성되는 제 1 및 제 2 스토리지 전극;
    상기 제 1 스토리지 전극과 상기 제 2 스토리지 전극을 연결하며 상기 중앙부와 대응되는 위치에 형성되는 스토리지 라인; 및
    상기 제 1 스토리지 라인과 상기 스토리지 연결부의 교차부에 형성되는 중앙 스토리지 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.
  5. 제 4항에 있어서,
    상기 중앙 스토리지 전극은 상기 중앙 전극 보다 4㎛ 이상 안쪽으로 형성되는 것을 특징으로 하는 액정 표시 패널.
  6. 제 5항에 있어서,
    상기 중앙 스토리지 전극은 삼각형 형태로 형성되는 것을 특징으로 하는 액정 표시 패널.
  7. 제 5항에 있어서,
    상기 중앙 스토리지 전극은 사각형 형태로 형성되는 것을 특징으로 하는 액정 표시 패널.
  8. 제 3항 및 제 4항에 있어서,
    상기 제 1 및 제 2 스토리지 전극은 상기 제 1 및 제 2 전극 연결부와 동일한 폭으로 형성되는 것을 특징으로 하는 액정 표시 패널.
  9. 제 3항 및 제 4항에 있어서,
    상기 제 1 및 제 2 스토리지 전극의 폭은 상기 제 1 및 제 2 전극 연결부의 폭보다 넓게 형성되는 것을 특징으로 하는 액정 표시 패널.
  10. 제 1항에 있어서,
    상기 다수개의 선형 화소 전극은 상기 중앙부를 사이에 두고 사선형으로 형성되는 제 1 및 제 2 선형 화소 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.
  11. 제 10항에 있어서,
    상기 화소 전극 패턴은 상기 박막 트랜지스터와 중첩되게 형성되며 상기 제 1 및 제 2 전극 연결부와 접속하는 텍스쳐(texture) 방지부를 포함하는 것을 특징으로 하는 액정 표시 패널.
  12. 제 11항에 있어서,
    상기 텍스쳐 방지부는 전체적으로 삼각형 형태로 형성되고 상기 텍스쳐 방지부의 일변은 상기 제 2 선형 화소 전극과 평행하며, 상기 텍스쳐 방지부의 타변은 상기 게이트 라인과 평행하게 형성되는 것을 특징으로 하는 액정 표시 패널.
  13. 제 11항에 있어서,
    상기 텍스쳐 방지부는 상기 박막 트랜지스터와 접속하는 것을 특징으로 하는 액정 표시 패널.
  14. 제 1항에 있어서,
    상기 스토리지 패턴은 상기 게이트 라인과 동일한 재질로 형성되는 것을 특징으로 하는 액정 표시 패널.
  15. 제 1항에 있어서,
    상기 스토리지 패턴은 상기 게이트 라인과 동일한 평면상에 형성되는 것을 특징으로 하는 액정 표시 패널.
  16. 제 1항에 있어서,
    상기 화소 전극 패턴은 투명 도전 물질로 형성되는 것을 특징으로 하는 액정 표시 패널.
  17. 제 4항 및 제 5항에 있어서,
    상기 박막 트랜지스터 기판은
    상기 게이트 라인 상에 형성되는 게이트 절연막; 및
    상기 게이트 절연막과 박막 트랜지스터 상에 형성되는 보호막을 포함하는 것을 특징으로 하는 액정 표시 패널.
  18. 제 17항에 있어서,
    상기 대향 기판은 투과 영역과 차단 영역을 포함하며,
    상기 차단 영역에 형성되는 블랙매트릭스; 및
    상기 투과 영역에 형성되는 컬러 필터를 포함하는 것을 특징으로 하는 액정 표시 패널.
KR1020070009021A 2007-01-29 2007-01-29 액정 표시 패널 및 이의 제조 방법 Active KR101413275B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070009021A KR101413275B1 (ko) 2007-01-29 2007-01-29 액정 표시 패널 및 이의 제조 방법
CN200810142811XA CN101308307B (zh) 2007-01-29 2008-01-29 液晶显示面板及薄膜晶体管基板的制造方法
US12/021,731 US7742117B2 (en) 2007-01-29 2008-01-29 Liquid crystal display panel
US12/777,659 US8077265B2 (en) 2007-01-29 2010-05-11 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070009021A KR101413275B1 (ko) 2007-01-29 2007-01-29 액정 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080071001A KR20080071001A (ko) 2008-08-01
KR101413275B1 true KR101413275B1 (ko) 2014-06-30

Family

ID=39667520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070009021A Active KR101413275B1 (ko) 2007-01-29 2007-01-29 액정 표시 패널 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US7742117B2 (ko)
KR (1) KR101413275B1 (ko)
CN (1) CN101308307B (ko)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4693131B2 (ja) 2008-02-14 2011-06-01 東芝モバイルディスプレイ株式会社 液晶表示装置
KR101528758B1 (ko) * 2008-07-08 2015-06-15 삼성디스플레이 주식회사 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치
JP5035931B2 (ja) 2010-03-29 2012-09-26 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5380416B2 (ja) 2010-10-20 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
JP5597557B2 (ja) 2011-01-13 2014-10-01 株式会社ジャパンディスプレイ 液晶表示装置
JP5572562B2 (ja) 2011-01-19 2014-08-13 株式会社ジャパンディスプレイ 液晶表示装置
KR101909139B1 (ko) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5695946B2 (ja) 2011-03-17 2015-04-08 株式会社ジャパンディスプレイ 液晶表示装置
JP5377555B2 (ja) 2011-03-29 2013-12-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5552457B2 (ja) 2011-03-31 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置
KR20140133963A (ko) 2011-04-08 2014-11-20 가부시키가이샤 재팬 디스프레이 액정 표시 장치
CN103534642B (zh) 2011-04-08 2016-01-27 株式会社日本显示器 液晶显示装置
JP5530971B2 (ja) 2011-04-19 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5616841B2 (ja) 2011-04-22 2014-10-29 株式会社ジャパンディスプレイ 液晶表示装置
JP5377567B2 (ja) 2011-04-25 2013-12-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5504215B2 (ja) 2011-07-08 2014-05-28 株式会社ジャパンディスプレイ 液晶表示装置
JP5759813B2 (ja) 2011-07-13 2015-08-05 株式会社ジャパンディスプレイ 液晶表示装置
JP5386555B2 (ja) 2011-07-28 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置
JP5564473B2 (ja) 2011-08-05 2014-07-30 株式会社ジャパンディスプレイ 液晶表示装置
JP5674587B2 (ja) 2011-08-05 2015-02-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5520896B2 (ja) 2011-08-08 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
JP5530987B2 (ja) 2011-08-09 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5520897B2 (ja) 2011-08-11 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
JP5707273B2 (ja) 2011-08-12 2015-04-22 株式会社ジャパンディスプレイ 液晶表示装置
JP5520899B2 (ja) 2011-08-23 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
JP5577308B2 (ja) 2011-08-25 2014-08-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5663436B2 (ja) * 2011-08-26 2015-02-04 株式会社ジャパンディスプレイ 液晶表示装置
JP5572603B2 (ja) * 2011-08-30 2014-08-13 株式会社ジャパンディスプレイ 液晶表示装置
JP5677239B2 (ja) 2011-08-31 2015-02-25 株式会社ジャパンディスプレイ 液晶表示装置および液晶表示装置の製造方法
JP5906043B2 (ja) * 2011-09-01 2016-04-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5560247B2 (ja) 2011-09-02 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置
US9075271B2 (en) * 2011-09-06 2015-07-07 Japan Display Inc. Liquid crystal display device
JP5939755B2 (ja) * 2011-09-07 2016-06-22 株式会社ジャパンディスプレイ 液晶表示装置
US9250486B2 (en) 2011-09-08 2016-02-02 Japan Display Inc. Liquid crystal display device
JP5785831B2 (ja) 2011-09-12 2015-09-30 株式会社ジャパンディスプレイ 液晶表示装置
JP5926523B2 (ja) 2011-09-16 2016-05-25 株式会社ジャパンディスプレイ 液晶表示装置
US8786534B2 (en) 2011-09-27 2014-07-22 Japan Display Inc. Liquid crystal display device
JP5677923B2 (ja) 2011-09-28 2015-02-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5845035B2 (ja) 2011-09-28 2016-01-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5740278B2 (ja) 2011-10-11 2015-06-24 株式会社ジャパンディスプレイ 液晶表示装置
US9019439B2 (en) 2011-10-14 2015-04-28 Japan Display Inc. Liquid crystal display device
JP5771501B2 (ja) 2011-10-17 2015-09-02 株式会社ジャパンディスプレイ 液晶表示装置
US20130100005A1 (en) * 2011-10-19 2013-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD Panel and Method of Manufacturing the Same
JP5759871B2 (ja) 2011-11-08 2015-08-05 株式会社ジャパンディスプレイ 液晶表示装置
JP6104548B2 (ja) 2011-11-08 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置
JP5699069B2 (ja) 2011-11-21 2015-04-08 株式会社ジャパンディスプレイ 液晶表示装置
US9052555B2 (en) 2011-12-28 2015-06-09 Japan Display Inc. Liquid crystal display device
JP2013190662A (ja) 2012-03-14 2013-09-26 Japan Display Inc 液晶表示装置
JP2013195686A (ja) 2012-03-19 2013-09-30 Japan Display Inc 液晶表示装置
JP5903309B2 (ja) 2012-03-28 2016-04-13 株式会社ジャパンディスプレイ 液晶表示装置
JP6039914B2 (ja) 2012-04-06 2016-12-07 株式会社ジャパンディスプレイ 液晶表示装置
JP6010330B2 (ja) 2012-04-23 2016-10-19 株式会社ジャパンディスプレイ 液晶表示装置
JP5926608B2 (ja) 2012-05-08 2016-05-25 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP5883721B2 (ja) 2012-05-11 2016-03-15 株式会社ジャパンディスプレイ 液晶表示装置
JP5978001B2 (ja) 2012-05-22 2016-08-24 株式会社ジャパンディスプレイ 液晶表示装置
JP5953120B2 (ja) 2012-05-25 2016-07-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5906138B2 (ja) 2012-05-29 2016-04-20 株式会社ジャパンディスプレイ 液晶表示装置
JP2013250411A (ja) 2012-05-31 2013-12-12 Japan Display Inc 液晶表示装置
JP5941756B2 (ja) 2012-06-06 2016-06-29 株式会社ジャパンディスプレイ 液晶表示装置
JP2014021196A (ja) 2012-07-13 2014-02-03 Japan Display Inc 液晶表示装置
JP2014048652A (ja) 2012-09-04 2014-03-17 Japan Display Inc 液晶表示装置
JP6063710B2 (ja) 2012-10-30 2017-01-18 株式会社ジャパンディスプレイ 液晶表示装置
JP2014112195A (ja) 2012-10-31 2014-06-19 Japan Display Inc 液晶表示装置
JP6093575B2 (ja) 2013-01-15 2017-03-08 株式会社ジャパンディスプレイ 液晶表示装置
JP6093577B2 (ja) 2013-01-15 2017-03-08 株式会社ジャパンディスプレイ 液晶表示装置
JP2014157315A (ja) 2013-02-18 2014-08-28 Japan Display Inc 液晶表示装置
JP2014178490A (ja) 2013-03-14 2014-09-25 Japan Display Inc 液晶表示装置
JP6155099B2 (ja) 2013-05-31 2017-06-28 株式会社ジャパンディスプレイ 液晶表示装置
JP2015014640A (ja) 2013-07-03 2015-01-22 株式会社ジャパンディスプレイ 液晶表示装置
JP2015069013A (ja) 2013-09-30 2015-04-13 株式会社ジャパンディスプレイ 液晶表示装置
JP2016057428A (ja) 2014-09-09 2016-04-21 株式会社ジャパンディスプレイ 液晶表示装置
JP2016085308A (ja) 2014-10-24 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置及び表示装置用基板
JP2016133771A (ja) 2015-01-22 2016-07-25 株式会社ジャパンディスプレイ 液晶表示装置
US12271040B2 (en) 2017-06-28 2025-04-08 Corning Research & Development Corporation Fiber optic extender ports, assemblies and methods of making the same
US10359577B2 (en) 2017-06-28 2019-07-23 Corning Research & Development Corporation Multiports and optical connectors with rotationally discrete locking and keying features
US11668890B2 (en) 2017-06-28 2023-06-06 Corning Research & Development Corporation Multiports and other devices having optical connection ports with securing features and methods of making the same
AU2017421287A1 (en) 2017-06-28 2020-01-23 Corning Research & Development Corporation Compact fiber optic connectors having multiple connector footprints, along with cable assemblies and methods of making the same
US11300746B2 (en) 2017-06-28 2022-04-12 Corning Research & Development Corporation Fiber optic port module inserts, assemblies and methods of making the same
CN113366357A (zh) 2018-12-06 2021-09-07 康宁研究与开发公司 高密度光学纤维带状电缆
WO2020215052A1 (en) 2019-04-18 2020-10-22 Corning Research & Development Corporation Foam for optical fiber cable, composition, and method of manufacturing
CA3139937A1 (en) 2019-05-31 2020-12-03 Thierry Luc Alain Dannoux Multiports and other devices having optical connection ports with sliding actuators and methods of making the same
US11294133B2 (en) 2019-07-31 2022-04-05 Corning Research & Development Corporation Fiber optic networks using multiports and cable assemblies with cable-to-connector orientation
US11487073B2 (en) 2019-09-30 2022-11-01 Corning Research & Development Corporation Cable input devices having an integrated locking feature and assemblies using the cable input devices
EP3805827A1 (en) 2019-10-07 2021-04-14 Corning Research & Development Corporation Fiber optic terminals and fiber optic networks having variable ratio couplers
US11650388B2 (en) 2019-11-14 2023-05-16 Corning Research & Development Corporation Fiber optic networks having a self-supporting optical terminal and methods of installing the optical terminal
US11536921B2 (en) 2020-02-11 2022-12-27 Corning Research & Development Corporation Fiber optic terminals having one or more loopback assemblies
US11604320B2 (en) 2020-09-30 2023-03-14 Corning Research & Development Corporation Connector assemblies for telecommunication enclosures
US11994722B2 (en) 2020-11-30 2024-05-28 Corning Research & Development Corporation Fiber optic adapter assemblies including an adapter housing and a locking housing
US11927810B2 (en) 2020-11-30 2024-03-12 Corning Research & Development Corporation Fiber optic adapter assemblies including a conversion housing and a release member
US11880076B2 (en) 2020-11-30 2024-01-23 Corning Research & Development Corporation Fiber optic adapter assemblies including a conversion housing and a release housing
US11686913B2 (en) 2020-11-30 2023-06-27 Corning Research & Development Corporation Fiber optic cable assemblies and connector assemblies having a crimp ring and crimp body and methods of fabricating the same
US11947167B2 (en) 2021-05-26 2024-04-02 Corning Research & Development Corporation Fiber optic terminals and tools and methods for adjusting a split ratio of a fiber optic terminal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088092A (ko) * 2001-05-17 2002-11-27 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시장치
KR20050123357A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
US20060061722A1 (en) 2004-09-17 2006-03-23 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR20060038069A (ko) * 2004-10-29 2006-05-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101046923B1 (ko) * 2004-02-02 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100640218B1 (ko) * 2004-05-31 2006-10-31 엘지.필립스 엘시디 주식회사 원형전극 횡전계방식 액정표시소자
KR100652218B1 (ko) * 2004-06-29 2006-12-01 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR101016286B1 (ko) 2004-06-30 2011-02-22 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
TWI264590B (en) * 2004-10-28 2006-10-21 Au Optronics Corp Thin film transistor array and repairing method thereof
KR20060078713A (ko) * 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
US7453086B2 (en) * 2005-01-14 2008-11-18 Samsung Electronics Co., Ltd. Thin film transistor panel
KR100934823B1 (ko) * 2005-05-20 2009-12-31 엘지디스플레이 주식회사 횡전계 방식 액정표시소자 및 그 제조방법
KR101427708B1 (ko) * 2007-02-01 2014-08-11 삼성디스플레이 주식회사 액정 표시 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088092A (ko) * 2001-05-17 2002-11-27 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시장치
KR20050123357A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
US20060061722A1 (en) 2004-09-17 2006-03-23 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR20060038069A (ko) * 2004-10-29 2006-05-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법

Also Published As

Publication number Publication date
US8077265B2 (en) 2011-12-13
US20080180590A1 (en) 2008-07-31
CN101308307B (zh) 2012-03-28
US7742117B2 (en) 2010-06-22
US20100220253A1 (en) 2010-09-02
KR20080071001A (ko) 2008-08-01
CN101308307A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
KR101413275B1 (ko) 액정 표시 패널 및 이의 제조 방법
CN102749773B (zh) 液晶显示装置
US7483113B2 (en) Liquid crystal display device and method for manufacturing the same
US7924386B2 (en) Liquid crystal display device and driving method for fabricating the same
US7728941B2 (en) Liquid crystal display device and method for manufacturing the same
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR101992884B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR20070120235A (ko) 표시기판, 이를 갖는 표시패널 및 이의 제조방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR101321242B1 (ko) 횡전계방식 액정표시장치 및 그 제조 방법
KR20130039573A (ko) 액정 표시 장치 및 이의 제조 방법
KR101016281B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이
KR101222141B1 (ko) 액정 표시 장치 및 그 제조 방법
US20050237461A1 (en) Liquid crystal display and panel therefor
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR20070070905A (ko) 액정표시소자 및 그 제조방법
KR101067947B1 (ko) 수직배향모드 액정표시소자 및 그 제조방법
KR20070113812A (ko) 액정표시패널
KR20050116420A (ko) 액정표시장치 및 이의 제조방법
KR20080049442A (ko) 액정표시소자 및 그 제조방법
KR20060018402A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070129

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111221

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070129

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120912

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130327

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130729

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130327

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20130820

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20130729

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2013101006090

Request date: 20130820

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20130820

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20130820

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130416

Patent event code: PB09011R02I

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20131017

Patent event code: PE09021S02D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20140408

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20130924

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140623

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140624

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170601

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190529

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200527

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210601

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 10

End annual number: 10