KR101411757B1

KR101411757B1 - 유기발광 표시장치

Info

Publication number: KR101411757B1
Application number: KR1020120126992A
Authority: KR
Inventors: 민경원; 김기홍
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-11-09
Filing date: 2012-11-09
Publication date: 2014-06-25
Anticipated expiration: 2032-11-09
Also published as: CN103810969B; TW201419248A; TWI613635B; US20140132589A1; KR20140060192A; US9418592B2; CN103810969A

Abstract

실시 예에 따른 유기발광 표시장치는, 다수의 전원전압 라인, 다수의 스캔 라인 및 다수의 데이터 라인이 형성되는 유기발광 패널; 상기 전원전압 라인에 기준전압을 공급하는 전원부; 및 상기 전원부에 제어신호를 공급하는 제어부를 포함하고, 상기 전원부는 상기 전원부와의 거리에 따라 순차적으로 변화하는 기준전압을 공급한다.

Description

유기발광 표시장치{Organic light-emitting display device}

실시 예는 유기발광 표시장치에 관한 것이다.

정보를 표시하기 위한 표시장치가 널리 개발되고 있다.

표시장치는 액정표시장치, 유기발광 표시장치, 전기영동 표시장치, 전계방출 표시장치, 플라즈마 표시장치를 포함한다.

이 중에서, 유기발광 표시장치는 액정표시장치에 비해, 소비 전력이 낮고, 시야각이 넓으며, 더욱 가볍고, 휘도가 높아, 차세대 표시장치로서 각광받고 있다.

도 1은 종래의 유기발광 표시장치의 화소 영역을 나타낸 회로도이다.

도 1을 참조하면 종래의 유기발광 표시장치의 화소 영역은 서로 평행하는 데이터 라인(DL)과 전원 라인(PL)이 형성되고, 상기 데이터 라인(DL) 및 전원 라인(PL)과 교차하는 방향으로 게이트 라인(GL)이 형성된다.

상기 유기발광 표시장치의 화소 영역에는 제1 내지 제3 트랜지스터(T1 내지 T3), 커패시터(C) 및 유기발광 소자가 형성된다.

상기 제3 트랜지스터(T3)는 상기 전원 라인(PL)에 연결되어, 상기 유기발광 소자(OLED)로의 전원 전압(Vdd)의 공급을 제어한다. 상기 제1 트랜지스터(T1)는 상기 게이트 라인(GL)으로부터의 게이트 신호에 동기하여 데이터 라인(DL)으로부터의 데이터 전압을 제3 트랜지스터(T3)의 게이트 전극으로 인가한다. 상기 제2 트랜지스터(T2)는 게이트 신호에 동기하여 기준전압(Vref)을 공급한다. 상기 제3 트랜지스터(T3)는 데이터 전압과 상기 기준전압(Vref)의 차전압에 따라 상기 유기발광 소자(OLED)에 인가되는 전류를 조절하여 화상을 표시한다.

최근의 유기발광 표시장치의 대형화 경향에 따라 상기 유기발광 소자(OLED)로 전원전압(Vdd)을 공급하는 전원 라인(PL)이 길어지고, 이로 인해 유기발광 표시장치의 일측면으로부터 공급되는 전원 전압(Vdd)이 전원 라인(PL)의 라인 저항에 의해 전압강하가 발생한다. 이로써, 전원 전압(Vdd)이 공급되는 일 측면과 타 측면의 휘도에 편차가 발생하여 화상품질이 저하되는 문제점이 있다.

실시 예는 휘도의 불균일을 방지하는 유기발광 표시장치를 제공한다.

실시 예는 전원부로부터 인접하는 화소 영역과 원거리에 있는 화소 영역에 인가되는 기준전압의 전압레벨을 순차적으로 변경함으로써 전원전압 라인의 라인 저항에 따른 휘도 불균형을 보상하여, 화상품질을 향상시킨다.

도 1은 종래의 유기발광 표시장치의 화소 영역을 나타낸 회로도이다.
도 2는 제1 실시 예에 따른 유기발광 표시장치를 나타낸 블록도이다.
도 3은 제1 실시 예에 따른 유기발광 표시패널을 나타낸 도면이다.
도 4는 제1 실시 예에 따른 전원부의 일부를 도시한 블록도이다.
도 5는 제1 실시 예에 따른 기준전압의 파형을 나타내는 파형도이다.
도 6은 제2 실시 예에 따른 전원부의 일부를 도시한 블록도이다.
도 7는 제2 실시 예에 따른 기준전압의 파형을 나타내는 파형도이다.
도 8은 제2 실시 예에 따른 유기발광 표시장치의 적분기를 나타낸 도면이다.
도 9은 제3 실시 예에 따른 전원부의 일부를 도시한 블록도이다.
도 10은 제3 실시 예에 따른 기준전압의 파형을 나타낸 파형도이다.
도 11은 제4 실시 예에 따른 전원부의 일부를 도시한 블록도이다.
도 12은 제4 실시 예에 따른 버퍼를 나타낸 도면이다.

상기 전원부는, 직류전압인 기초전압을 생성하는 기준전압 생성부; 상기 기초전압을 시간으로 적분하는 적분기; 및 상기 적분기에 기초전압의 인가여부를 결정하는 스위치를 포함할 수 있다.

상기 스위치는 상기 제어부로부터의 수직동기신호에 의해 제어될 수 있다.

상기 스위치는 상기 수직동기신호가 하이 레벨인 구간에 단락될 수 있다.

상기 스위치의 온오프를 제어하는 온오프부를 더 포함할 수 있다.

상기 온오프부는 상기 제어부로부터의 데이터 이네이블 신호에 의해 제어될 수 있다.

상기 온오프부는 상기 데이터 이네이블 신호의 펄스 개수를 카운트할 수 있다.

상기 스위치는 상기 데이터 이네이블 신호의 첫 번째 상승시간에 개방될 수 있다.

상기 전원부는, 디지털 신호를 아날로그 전압으로 변경하는 DAC를 포함하고, 상기 DAC는 상기 제어부로부터의 기준 데이터를 공급받고 이를 변환하여 기초전압을 생성할 수 있다.

상기 전원부는 상기 DAC로부터의 기초전압을 증폭 및 출력을 수행하는 버퍼를 더 포함할 수 있다.

상기 전원부는 전압을 시간으로 적분하는 적분기를 포함하고, 상기 적분기는 상기 제어부로부터의 펄스 전압을 공급받고, 상기 펄스 전압을 적분하여 기준전압을 생성할 수 있다.

상기 펄스 전압은 상기 제어부로부터의 데이터 이네이블 신호에 동기하여 출력될 수 있다.

도 2는 제1 실시 예에 따른 유기발광 표시장치를 나타낸 블록도이다.

도 2를 참조하면, 제1 실시 예에 따른 유기발광 표시장치는 유기발광 패널(10), 제어부(30), 스캔 드라이버(40), 데이터 드라이버(50) 및 전원부(60)를 포함한다.

상기 제어부(30)는 외부로부터 비디오 데이터(RGB), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 이네이블 신호(Enable)를 입력받아 상기 스캔 드라이버(40)를 구동하기 위한 스캔 제어신호(SCS), 상기 데이터 드라이버(50)를 구동하기 위한 데이터 제어신호(DCS) 및 데이터의 출력구간을 정의하는 데이터 이네이블신호(DE)를 발생한다. 상기 제어부(30)는 상기 스캔 제어신호(SCS)를 상기 스캔드라이버(40)로 공급하고, 상기 비디오 데이터(RGB) 및 상기 데이터 제어 신호(DCS)를 상기 데이터 드라이버(50)로 공급한다. 상기 제어부(30)는 상기 데이터 이네이블신호(DE)를 상기 전원부(60)로 공급한다.

상기 스캔 제어신호(SCS)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 게이트 출력이네이블(GOE) 신호를 포함할 수 있다.

상기 데이터 제어신호(DCS)는 소스 쉬프트 클럭(SSC), 소스 스타트 펄스(SSP), 극성 제어신호(POL) 및 소스 출력 이네이블(SOE) 신호를 포함할 수 있다.

상기 스캔 드라이버(40)는 상기 스캔 제어신호(SCS)를 이용하여 스캔신호(Scan)를 발생한다. 상기 스캔 드라이버(40)는 상기 스캔신호(Scan)를 상기 유기발광 패널(10)로 인가할 수 있다.

상기 데이터 드라이버(50)는 상기 비디오 데이터(RGB) 및 데이터 제어신호(DCS)를 이용하여 데이터 전압(Vdata)을 발생한다. 상기 데이터 드라이버(50)는 상기 데이터 전압(Vdata)을 상기 유기발광 패널(10)로 인가할 수 있다.

상기 전원부(60)는 상기 제어부(30), 스캔 드라이버(40) 및 데이터 드라이버(50)의 구동에 필요한 전원전압을 공급한다. 상기 전원부(60)는 외부로부터 전압을 인가받고 이를 분압하여 상기 제어부(30), 스캔 드라이버(40) 및 데이터 드라이버(50)의 구동에 필요한 전원전압을 공급한다. 상기 전원부(60)는 상기 유기발광 패널(10)로 제1 전원전압(Vdd), 제2 전원전압(Vss) 및 기준전압(Vref)을 공급한다. 상기 제1 전원전압(Vdd), 제2 전원전압(Vss)은 직류전압일 수 있다. 상기 기준전압(Vref)은 주기를 가지는 전압일 수 있다.

상기 전원부(60)는 상기 제어부(30)로부터 수직동기신호(Vsync) 또는 데이터 이네이블(DE)신호를 인가받을 수 있다.

상기 전원부(60)는 상기 수직동기신호(Vsync) 또는 소스출력 이네이블(SOE)신호에 동기하여 상기 기준전압(Vref)을 주기를 가지는 전압으로 출력할 수 있다.

도 3은 제1 실시 예에 따른 유기발광 표시패널을 나타낸 도면이다.

도 3을 참조하면, 실시 예에 따른 유기발광 패널(10)은 다수의 게이트 라인(GL1 내지 GLn), 다수의 데이터 라인(DL1 내지 DLm), 다수의 제1 전원전압 라인(PL1 내지 PLm), 다수의 제2 전원 전압 라인(PL'1 내지 PL'm) 및 다수의 제3 전원 전압 라인(PL''1 내지 PL''m)을 포함할 수 있다.

도시하지 않았지만, 상기 유기발광 패널(10)은 상기한 이외에 필요에 따라 다수의 신호라인들을 더 포함할 수 있다.

상기 게이트 라인(GL1 내지 GLn)과 상기 데이터 라인(DL1 내지 DLm)의 교차에 의해 다수의 화소 영역(P)이 정의될 수 있다.

상기 각 화소 영역(P)은 게이트 라인(GL1 내지 GLn), 데이터 라인(DL1 내지 DLm) 및 제1 내지 제3 전원 전압 라인(PL1 내지 PLm, PL'1 내지 PL'm, PL''1 내지 PL''m)에 전기적으로 연결될 수 있다.

예컨대, 상기 스캔 라인(GL1 내지 GLn)은 수평 방향으로 배열된 다수의 화소 영역(P)들에 전기적으로 연결되고, 상기 데이터 라인(DL1 내지 DLm)은 수직 방향으로 배열된 다수의 화소 영역(P)들에 전기적으로 연결될 수 있다.

상기 화소 영역(P)에는 스캔신호(Scan), 데이터 전압(Vdata), 제1 전원전압 (Vdd), 제2 전원전압(Vss) 및 기준전압(Vref이 공급될 수 있다.

상기 스캔신호(Scan)는 상기 제1 스캔 라인(GL1 내지 GLn)을 통해 상기 화소 영역(P)에 공급될 수 있다.

상기 데이터 전압(Vdata)은 상기 데이터 라인(DL1 내지 DLm)을 통해 상기 화소 영역(P)에 공급될 수 있다.

상기 제1 전원전압(Vdd)은 상기 제1 전원 전압라인(PL1 내지 PLm)을 통해 상기 화소 영역(P)에 공급될 수 있고, 상기 제2 전원전압(Vss)은 상기 제2 전원 전압 라인(PL'1 내지 PL1'm)을 통해 상기 화소 영역(P)에 공급될 수 있고, 상기 기준전압(Vss)은 상기 제3 전원전압 라인(PL''1 내지 PL''m)에 의해 공급될 수 있다.

도 4는 제1 실시 예에 따른 전원부의 일부를 도시한 블록도이고, 도 5는 제1 실시 예에 따른 기준전압의 파형을 나타낸 그래프이다.

도 4 및 도 5를 참조하면 제1 실시 예에 따른 전원부(60)는 적분기(63)를 포함할 수 있다.

상기 적분기(63)는 상기 제어부(30)로부터 펄스 전압(Vpulse) 및 데이터 이네이블(DE) 신호를 입력받아 기준전압(Vref)을 출력할 수 있다. 상기 적분기(63)는 상기 펄스 전압(Vpulse)을 입력받고, 상기 데이터 이네이블(DE) 신호에 동기하여 기준 전압(Vref)을 출력할 수 있다.

도 5의 파형도를 참조하면, 하나의 프레임을 정의하는 수직 동기신호(Vsync)의 하강 시간 이후에 상기 데이터 이네이블 신호(DE)가 하이 레벨과 로우 레벨을 반복하며 인가된다.

상기 펄스 전압(Vpulse)는 첫 번째 데이터 이네이블 신호(DE)의 상승시간에 동기하여 하이 레벨로 인가되고, 한 프레임의 마지막 데이터 이네이블 신호(DE)의 하강 시간에 동기하여, 로우 레벨로 인가될 수 있다.

이로써, 상기 데이터 이네이블 신호(DE)가 공급되는 구간 동안에는 상기 적분기(63)가 상기 펄스 전압(Vpulse)을 적분하여, 선형적으로 작아지는 기준 전압(Vref)을 출력하고, 상기 펄스 전압(Vpulse)이 로우 레벨인 구간에서는 순차적으로 상승하는 기준 전압(Vref)을 출력한다.

본 발명에서는, 상기 데이터 이네이블 신호(DE)의 입력구간동안 1 프레임 내에서 시간의 흐름에 따라 상기 기준 전압(Vref)의 레벨이 달라지도록 설정하여, 상기 전원 전압 라인의 라인 저항에 의한 전압 강하분을 보상하여, 휘도의 불균일성을 줄이고, 이를 통해 화상 품질을 향상시킬 수 있다.

도 6은 제2 실시 예에 따른 전원부의 일부를 도시한 블록도이다.

도 6를 참조하면 제2 실시 예에 따른 전원부(60)는 기준전압 생성부(61) 및 적분기(63)를 포함한다.

상기 기준전압 생성부(61) 및 상기 적분기(63) 사이에 스위치(65)가 위치한다.

상기 기준전압 생성부(61)는 외부로부터 전압을 인가받아 이를 분압하여 기초전압(Vr)을 출력한다. 상기 기초전압(Vr)은 직류전압일 수 있다. 상기 기초전압(Vr)은 상기 유기발광 패널(10)로 인가되는 기준전압(Vref)의 가장 높은 전압 레벨로 설정될 수 있다.

상기 기초전압(Vr)은 상기 스위치(65)의 제어에 의해 적분기(63)로 공급된다. 상기 스위치(65)는 수직동기신호(Vsync)에 의해 온 오프 제어될 수 있다. 상기 스위치(65)는 트랜지스터일 수 있다.

상기 적분기(63)는 상기 기초전압(Vr)을 인가받아 이를 적분하여 기준전압(Vref)을 생성하여 이를 유기발광 패널(10)로 인가한다.

도 7는 제2 실시 예에 따른 기준전압의 파형을 나타내는 파형도이다.

도 7를 참조하면, 수직 동기신호(Vsync)는 1 프레임을 정의한다. 상기 수직 동기신호(Vsync)의 상승시간에 동기하여 상기 기초전압(Vr)이 기준전압 생성부(61)에서 적분기(63)로 인가되고, 상기 수직 동기신호(Vsync)의 하강시간에 동기하여 상기 적분기(63)는 상기 기초전압(Vr)을 적분하여 기준전압(Vref)을 출력한다.

다시 말해, 상기 스위치(65)는 상기 수직동기신호(Vsync)가 하이 레벨일 경우 온되고, 상기 수직동기신호(Vsync)가 로우 레벨일 때 오프된다.

상기 수직동기신호(Vsync)가 하이 레벨일 때, 상기 스위치(65)는 온되어 기초전압(Vr)이 적분기(63)로 인가되어 적분기(63)가 차징되고, 수직동기신호(Vsync)가 로우 레벨일 때, 상기 스위치(65)는 오프되어 기초전압(Vr)이 적분기(63)로 인가되지 않고, 상기 적분기(63)에 차징된 전압이 적분되어 기준전압(Vref)이 생성되고, 상기 기준전압(Vref)이 유기발광 패널(10)로 인가된다.

상기 기준전압(Vref)은 1 프레임 내에서 시간의 흐름에 따라 그 전압레벨이 달라지도록 설정되어, 전원전압 라인의 라인 저항에 의한 전압 강하분을 보상하여 휘도의 불균일성을 줄이고, 이를 통해 화상품질을 향상시킬 수 있다.

다시 말해, 상기 전원부(60)로부터 원거리에 위치한 화소 영역에는 높은 레벨의 기준전압(Vref)을 인가하고 상기 전원부(60)와 인접한 화소 영역에는 낮은 레벨의 기준전압(Vref)을 인가하여, 휘도의 불균일성을 줄일 수 있다.

도 8은 제2 실시 예에 따른 유기발광 표시장치의 적분기를 나타낸 도면이다.

제2 실시 예에 따른 적분기(63)는 도 8a, 8b, 8c 및 8d의 구성을 가질 수 있다.

도 8a의 적분기(63)는 하나의 연산 증폭기와 상기 연산 증폭기의 비반전 단자에 연결된 시작전원(Vini)을 포함하고, 상기 연산 증폭기의 반전단자에 최초전압(Vr)이 연결된다. 상기 연산 증폭기의 출력단은 직렬로 연결된 2개의 트랜지스터의 게이트 단자와 연결되고, 상기 기초전압(Vr)은 직렬로 연결된 커패시터(C) 및 저항(R)과 이와 병렬로 연결된 저항(R)에 의해 적분되어 기준전압(Vref)을 생성한다.

도 8b의 적분기(63)는 도 8a의 적분기(63)에서 하나의 연산 증폭기를 더 부가한다. 상기 부가된 연산증폭기는 반전단자와 출력단자가 연결되어 버퍼역할을 수행하며 상기 적분기(63)는 기초전압(Vr)을 적분하여 기준전압(Vref)을 출력한다.

도 8c의 적분기(63)는 도 8a의 적분기(63)의 2개의 트랜지스터를 하나의 연산증폭기로 변경하여 기초전압(Vr)을 적분하여 기준전압(Vref)을 출력한다.

도 8d의 적분기(63)는 도 8b의 적분기(63)에서 부가된 연산증폭기의 반전단자와 출력단자의 연결을 차단한다. 이를 통해, 상기 부가된 연산증폭기는 증폭역할 및 버퍼역할을 수행할 수 있어, 상기 적분기(63)는 기초전압(Vr)을 적분하여 기준전압(Vref)을 출력한다.

도 8은 제2 실시 예에 따른 적분기를 설명하였으나, 상기 적분기는 제1 실시 예에도 적용될 수 있다. 제1 실시 예에 상기 도 8의 적분기를 적용하는 경우 입력단에는 기초전압(Vr)이 아닌 펄스전압(Vpulse)이 인가될 수 있다.

도 9은 제3 실시 예에 따른 전원부의 일부를 도시한 블록도이고, 도 10은 제3 실시 예에 따른 기준전압의 파형을 나타낸 파형도이다.

제3 실시 예는 제2 실시 예와 비교하여, 수직동기신호가 아닌 데이터 이네이블신호와 온오프부에 의해 기초전압(Vref)의 인가 여부가 결정된다는 점이 다르고 나머지는 동일하다. 따라서, 제3 실시 예를 설명함에 있어서, 제2 실시 예와 공통되는 부분에 대해서는 상세한 설명을 생략한다.

도 9 및 도 10을 참조하면, 제3 실시 예에 따른 전원부(60)는 기준전압 생성부(61) 및 적분기(63)를 포함한다.

상기 제어부(30)로부터의 데이터 이네이블 신호(DE)는 상기 온오프부(66)로 전달된다. 상기 온오프부(66)는 카운터(67)를 포함할 수 있다. 상기 온오프부(66)는 상기 데이터 이네이블 신호(DE)를 통해 상기 스위치(65)의 온오프를 제어한다.

하나의 프레임을 정의하는 수직 동기신호(Vsync)의 하강 시간 이후에 데이터 이네이블 신호(DE)가 하이 레벨과 로우 레벨을 반복하며 인가된다. 상기 스위치(65)는 상기 수직동기신호(Vsync)의 상승시간에 동기하여 온되고, 상기 데이터 이네이블 신호(DE)의 첫 번째 상승시간에 동기하여 오프될 수 있다.

상기 데이터 이네이블 신호(DE)의 첫 번째 상승시간에 동기하여 상기 스위치(65)가 오프되며, 이 후 상기 적분기(63)에서 기초전압(Vr)을 적분하여 기준전압(Vref)을 생성한다. 상기 데이터 이네이블 신호(DE)의 첫 번째 상승시간은 첫 번째 화소 영역에 데이터 전압이 인가되는 시간을 정의하므로, 상기 적분기(63)는 상기 데이터 이네이블 신호(DE)의 첫 번째 상승시간에 동기하여 적분을 수행하므로, 정확한 시간부터 기준전압(Vref)을 생성할 수 있다.

상기 카운터(67)는 상기 데이터 이네이블 신호(DE)의 펄스의 개수를 카운트할 수 있다. 상기 카운터(67)는 상기 데이터 이네이블 신호(DE)의 펄스의 개수를 카운트하여, 미리 설정된 개수에 도달하였을 때, 상기 적분기(63)의 동작을 종료시킬 수 있다. 다시 말해, 상기 카운터(67)는 미리 정해진 화소 영역의 행의 개수에 대응되는 펄스의 개수를 카운트하여 적분기(63)의 동작을 종료시킬 수 있어, 필요한 시간에만 적분을 수행하게 할 수 있는 효과가 있다.

도 11은 제4 실시 예에 따른 전원부의 일부를 도시한 블록도이다.

제4 실시 예에 따른 전원부는 DAC(68) 및 버퍼(69)을 포함하는 것 이외에는 제1 실시 예와 동일하다. 따라서, 제4 실시 예를 설명함에 있어서 제1 실시 예와 공통되는 부분에 대해서는 상세한 설명을 생략한다.

도 11을 참조하면 제4 실시 예에 따른 전원부(60)는 DAC(Digital Analog Converter, 68) 및 버퍼(69)를 포함한다.

상기 DAC(68)는 상기 제어부(30)로부터 기준 데이터(data_ref)를 전송받을 수 있다. 상기 기준 데이터(data_ref)는 출력하고자 하는 기준전압(Vref)에 대응되는 디지털 신호이다.

상기 DAC(68)는 상기 기준 데이터(data_ref)를 아날로그 전압으로 변경하여 출력할 수 있다. 상기 DAC(68)는 상기 기준 데이터(data_ref)를 아날로그 전압인 기준전압(Vref)으로 변환하여 직접 유기발광 패널(10)로 인가할 수 있다.

또는, 상기 DAC(68)는 상기 기준 데이터(data_ref)를 아날로그 전압인 중간전압(Vc)으로 변환하여 상기 버퍼(69)로 인가할 수 있다. 상기 버퍼(69)는 상기 중간전압(Vc)을 기준전압(Vref)으로 증폭시켜 상기 유기발광 패널(10)로 인가할 수 있다.

제4 실시 예 또한, 도 10의 파형도와 같이 데이터 이네이블신호(DE)에 동기하여, 점차 하강하는 기준전압(Vref)을 생성하여 상기 유기발광 패널(10)로 인가할 수 있다.

상기 버퍼(69)의 구조는 도 12a 및 도 12b에 도시되어 있다. 상기 버퍼(69)는 도 12a와 같이 하나의 연산 증폭기를 포함하며, 중간전압(Vc)을 인가받아 이를 증폭시켜 기준전압(Vref)을 생성하여 출력할 수 있다.

또는 상기 버퍼(69)는 도 12b와 같이 하나의 연산 증폭기의 반전단자와 출력단자를 전기적으로 연결시키고, 상기 반전단자에 중간전압(Vc)을 인가하여 기준전압(Vref)을 출력할 수도 있다.

10: 유기발광 패널 30: 제어부
40: 스캔 드라이버 50: 데이터 드라이버
60: 전원부 61: 기준전압 생성부
63: 적분기 68: DAC
69: 버퍼

Claims

제1 및 제2 전원전압 라인, 다수의 스캔 라인, 다수의 데이터 라인 및 다수의 화소 영역이 형성되는 유기발광 패널;
상기 다수의 화소 영역에 기준전압을 공급하는 전원부; 및
상기 전원부에 제어신호를 공급하는 제어부를 포함하고,
상기 전원부는 상기 전원부와의 거리에 따라 순차적으로 변화하는 기준전압을 공급하고,
상기 화소 영역은,
제1 노드와 제2 노드 사이에 연결된 커패시터,
상기 제2 노드와 상기 제2 전원전압 라인 사이에 연결된 유기발광소자,
상기 스캔 라인의 스캔 신호에 의해 제어되고 상기 데이터 라인으로부터의 데이터 전압을 제1 노드로 제공하는 제1 트랜지스터,
상기 스캔 라인의 스캔 신호에 의해 제어되고 상기 기준전압을 상기 제2 노드로 제공하는 제2 트랜지스터,
상기 제1 노드로 공급된 데이터 전압과 상기 제2 노드로 공급된 기준전압에 따라 충전된 상기 커패시터의 충전전압에 의하여 제어되고 상기 제1 전원전압 라인과 상기 제2 노드 사이에 연결되어 상기 제1 전원전압 라인으로부터의 제1 전원전압을 상기 제2 노드로 제공하는 제3 트랜지스터를 포함하는 유기발광 표시장치.
제1항에 있어서,
상기 전원부는,
직류전압인 기초전압을 생성하는 기준전압 생성부;
상기 기초전압을 시간으로 적분하는 적분기; 및
상기 적분기에 기초전압의 인가여부를 결정하는 스위치를 포함하는 유기발광 표시장치.
제2항에 있어서,
상기 스위치는 상기 제어부로부터의 수직동기신호에 의해 제어되는 유기발광 표시장치.
제3항에 있어서,
상기 스위치는 상기 수직동기신호가 하이 레벨인 구간에 단락되는 유기발광 표시장치.
제2항에 있어서,
상기 스위치의 온오프를 제어하는 온오프부를 더 포함하는 유기발광 표시장치.
제5항에 있어서,
상기 온오프부는 상기 제어부로부터의 데이터 이네이블 신호에 의해 제어되는 유기발광 표시장치.
제6항에 있어서,
상기 온오프부는 상기 데이터 이네이블 신호의 펄스 개수를 카운트하는 카운터를 더 포함하는 유기발광 표시장치.
제6항에 있어서,
상기 스위치는 상기 데이터 이네이블 신호의 첫 번째 상승시간에 개방되는 유기발광 표시장치.
제1항에 있어서,
상기 전원부는,
디지털 신호를 아날로그 전압으로 변경하는 DAC를 포함하고,
상기 DAC는 상기 제어부로부터의 기준 데이터를 공급받고 이를 변환하여 기초전압을 생성하는 유기발광 표시장치.
제9항에 있어서,
상기 전원부는 상기 DAC로부터의 기초전압을 증폭 및 출력을 수행하는 버퍼를 더 포함하는 유기발광 표시장치.
제1항에 있어서,
상기 전원부는 전압을 시간으로 적분하는 적분기를 포함하고,
상기 적분기는 상기 제어부로부터의 펄스 전압을 공급받고, 상기 펄스 전압을 적분하여 기준전압을 생성하는 유기발광 표시장치.
제11항에 있어서,
상기 펄스 전압은 상기 제어부로부터의 데이터 이네이블 신호에 동기하여 출력되는 유기발광 표시장치.
제12항에 있어서,
상기 펄스 전압은 상기 데이터 이네이블 신호의 첫 번째 상승 시간부터 마지막 하강시간까지 하이 레벨로 인가되는 유기발광 표시장치.