[go: up one dir, main page]

KR101378375B1 - 초접합 트렌치 전력 모스펫 장치 제조 - Google Patents

초접합 트렌치 전력 모스펫 장치 제조 Download PDF

Info

Publication number
KR101378375B1
KR101378375B1 KR1020127004733A KR20127004733A KR101378375B1 KR 101378375 B1 KR101378375 B1 KR 101378375B1 KR 1020127004733 A KR1020127004733 A KR 1020127004733A KR 20127004733 A KR20127004733 A KR 20127004733A KR 101378375 B1 KR101378375 B1 KR 101378375B1
Authority
KR
South Korea
Prior art keywords
type dopant
column
region
trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020127004733A
Other languages
English (en)
Other versions
KR20120066627A (ko
Inventor
양 가오
카일 테릴
데바 펫트아나야크
쿠오-인 첸
더-투 차우
샤론 시
쿠페이 첸
Original Assignee
비쉐이-실리코닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비쉐이-실리코닉스 filed Critical 비쉐이-실리코닉스
Publication of KR20120066627A publication Critical patent/KR20120066627A/ko
Application granted granted Critical
Publication of KR101378375B1 publication Critical patent/KR101378375B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Element Separation (AREA)

Abstract

초접합 트렌치 전력 MOSFET(금속 산화물 반도체 전계효과 트랜지스터) 장치에서, 초접합의 p-유형 도펀트의 컬럼(column)이 산화물의 제1 컬럼(column)에 의해 n-유형 도펀트의 제1 컬럼(column)으로부터 그리고 산화물의 제2 컬럼에 의해 n-유형 도펀트의 제2 컬럼(column)으로부터 분리된다. n-채널(n-channel) 장치에서, FET를 위한 게이트 요소가 유리하게 p-유형 도펀트의 컬럼(column) 위에 위치한다; 그리고 p-채널(p-channel) 장치에서, FET를 위한 게이트 요소가 유리하게 n-유형 도펀트의 컬럼(column) 위에 위치한다.

Description

초접합 트렌치 전력 모스펫 장치 제조{SUPER JUNCTION TRENCH POWER MOSFET DEVICES FABRICATION}
상호 참조
본 출원은 본 출원의 양도인에 의해 양도된, Gao 등에 의한, "초접합 트렌치 전력 MOSFET 장치 제조"라는 제목 하의, 2009년 8월 27일에 출원된, 출원 중인 미국특허출원번호 12/548,841에 관한 것이다.
본 기술 발명에 따른 구체예는 일반적으로 반도체 장치의 제조에 관한 것이다.
전력을 보전하기 위하여, 예를 들면, DC-DC 변환기에서 사용되는 트랜지스터에서 전력 손실을 감소시키는 것이 중요하다. 금속 산화물 반도체 전계효과 트랜지스터(MOSFET) 장치에서, 그리고 특히 전력 MOSFET로 알려져 있는 MOSFET 계에서, 장치의 온-저항(on-resistance)(Rdson)을 감소시켜서 전력 손실을 줄일 수 있다.
항복전압(breakdown voltage)은 역방향 전압(reverse voltage) 상태 하에서 파괴(breakdown)를 견뎌내는 장치의 능력을 나타낸다. 항복전압이 Rdson와 역관계에 있기 때문에, Rdson가 감소하면 항복전압(breakdown voltage)이 불리하게 영향을 받는다. 이 문제를 다루기 위하여, 장치의 활성영역(active region) 아래의 교대로 존재하는 p-유형 영역 및 n-유형 영역을 포함하는, 초접합(super junction; SJ) 전력 MOSFET가 도입되었다. SJ 전력 MOSFET의 교대로 존재하는 p-유형 및 n-유형 영역이 전하 균형(charge balance)에 이상적이어서(Qp = Qn) 역방향 전압(reverse voltage) 조건 하에서 서로 이 영역이 고갈되고, 그로 인하여 장치가 더 잘 파괴(breakdown)를 견뎌낼 수 있게 된다.
비록 종래의 SJ 전력 MOSFET이 상술한 것과 같은 이점을 제공하더라도, 개선의 여지가 있다. 예를 들면, 종래의 SJ 트렌치 전력 MOSFET 장치에서, 제작하는 동안 장치가 가열될 때 초접합(super junction)을 형성하는 p-유형 컬럼(p-type column) 및 n-유형 컬럼(n-type column)이 서로로 확산할 수도 있다; 이 확산(diffusion)은 항복전압(breakdown voltage)을 감소시킬 것이다. 또한, p-유형 컬럼(p-type column)이 플로팅(floating)해서 p-유형 컬럼(column)의 캐리어가 빨리 제거될 수 없고, 따라서 종래의 SJ 트렌치 전력 MOSFET 장치가 일반적으로 고속 회로(high speed circuit)에서 사용하기에 부적절한 것으로 여겨진다. 게다가, 능동 장치의 밀도는 각 트렌치 게이트의 배치에 의해 종래의 SJ 트렌치 전력 MOSFET 장치에서 제한된다; 예를 들면, 종래의 n-채널(n-channel) 장치에서, 트렌치 게이트가 2개의 p-유형 컬럼(column) 사이에 위치한다(다시 말하면, 게이트는 n-유형 컬럼(column) 위에 위치한다).
본 발명에 따른 일 구체예에서, SJ 트렌치 전력 MOSFET 장치는 교대로 존재하는(alternating) p-유형 도펀트 및 n-유형 도펀트의 컬럼(column)을 포함하는 초접합을 포함한다. 본 발명에 따른 일 구체예에서, n-채널(n-channel) 장치를 위한 초접합을 형성할 때, p-유형 도펀트의 컬럼(column)이 형성되고, 산화물의 층 또는 컬럼이 그 컬럼의 양쪽에 배치되며, n-유형 도펀트의 컬럼(column)이 산화물의 컬럼에 인접하게 형성되며; p-채널(p-channel) 장치를 위한 초접합이 형성될 때, n-유형 도펀트의 컬럼(column)이 형성되고, 산화물의 층 또는 컬럼이 그 컬럼의 양쪽에 배치되며, p-유형 도펀트의 컬럼(column)이 산화물의 컬럼에 인접하게 형성된다. 따라서, 초접합은, 한쪽에서, 산화물의 제1 컬럼 (또는 층)에 의해 또 다른 유형의 도펀트의 제1 컬럼에서 분리되고, 다른 쪽에서, 산화물의 제2 컬럼 (또는 층)에 의해 다른 유형의 도펀트의 제2 컬럼에서 분리되는 한 유형의 도펀트의 컬럼을 포함한다. 제작하는 동안 장치가 가열될 때 산화물층이 인접한 n-유형 컬럼 및 p-유형 컬럼이 서로로 확산하지 못하게 한다. 그러므로, 산화물층은 항복전압(breakdown voltage)이 제작 과정에 의해 불리하게 영향을 받는 것을 방지할 수 있다.
다른 구체예에서, n-채널(n-channel) 장치를 형성할 때, 소스 금속이 초접합의 p-유형 컬럼(column)에서 전기적으로 단락되어서, 결과물인 바디 다이오드가 온(on)에서 오프(off)로 전환될 때 p-유형 컬럼(column)의 캐리어가 급속하게 유실되고; p-채널(p-channel) 장치를 형성할 때, 초접합의 n-유형 컬럼(column)이 픽업(pick up)되고 유사하게 유리하게 소스에서 단락된다. 그러므로, 이 특징을 가진 SJ 트렌치 전력 MOSFET 장치가 고속 회로(high speed circuit)에서의 사용에 더 적합하다.
다른 구체예에서, n-채널(n-channel) 장치에서, 초접합이 형성되고 FET를 위한 게이트 요소(예를 들면, 트렌치 게이트)가 초접합 위에 형성되어서 게이트 요소가 n-유형 도펀트의 컬럼 위 대신에 초접합의 p-유형 도펀트의 영역 위에 있다. p-유형 컬럼(column)과 게이트를 정렬하여, n-유형 컬럼(column)의 너비가 감소할 수 있다. p-채널(p-channel) 장치에서는, FET를 위한 게이트 요소가 p-유형 도펀트의 컬럼(column) 위 대신에 초접합의 n-유형 도펀트의 컬럼(column) 위에 위치하여 p-유형 컬럼(column)의 너비가 감소할 수 있다. 그러므로, 트렌치 게이트가 서로 가깝게 위치할 수 있어, 셀 밀도가 증가하며, 이는 또한 SJ 트렌치 전력 MOSFET 장치의 온 저항(on-resistance)(Rdson)을 더 감소시키는 효력을 가진다.
기술분야의 숙련자가, 다음의 다양한 도면에서 설명하는, 다음의 상세한 설명을 읽고 본 발명의 이들 및 기타 목적 및 장점을 인지할 수 있을 것이다.
본 명세서의 일부로 통합되는 또한 본 명세서의 일부를 형성하는, 동반된 도면은 본 발명의 구체예를 설명하며, 상세한 설명과 함께, 본 발명의 원리를 설명하는 역할을 한다. 도면 및 명세서를 통하여 동일한 번호는 동일한 요소를 표시한다.
도 1 및 2는 본 발명의 구체예에 따른 반도체 장치의 구성요소를 도시하는 단면도이다.
도 3a, 3b 및 3c는 본 발명의 구체예에 따른 반도체 장치의 제작에서 이용되는 과정의 순서도를 도시한다.
도 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 및 25는 본 발명의 구체예에 따른 반도체 장치의 제작의 선택된 단계를 도시하는 단면도이다.
도 26은 본 발명의 다른 구체예에 따른 반도체 장치의 구성요소를 도시하는 단면도이다.
본 발명의 다음의 상세한 설명에서, 수많은 특정한 세부사항은 본 발명을 철저히 이해하기 위하여 계시된다. 그러나, 기술분야의 숙련자에 의해 본 발명이 이런 특정한 세부사항 없이 또는 그 동등안으로 실행될 수도 있다고 인식될 것이다. 다른 경우, 본 발명의 측면을 불필요하게 불명료하지 않게 하기 위해 공지된 방법, 절차, 구성요소 및 회로는 상세히 기술되지 않았다.
다음의 상세한 설명의 일부 부분은 반도체 장치를 제조하기 위한 작업의 절차, 논리 블록(logic block), 프로세싱, 및 다른 상징적인 표현의 측면에서 제공된다. 이 설명 및 표현은 효과적으로 기술분야의 숙련자가 그들의 대부분의 작업을 전달하기 위해 반도체 장치 제작의 기술분야의 숙련자에 의해 이용된 수단이다. 본 출원에서, 절차, 논리 블록(logic block), 프로세스 등등은 원하는 결과를 유도하는 단계 또는 지시의 일관된 순서(self-consistent sequence)로 생각된다. 단계는 물리량의 물리적 조작을 요구하는 것이다. 그러나, 모든 이런 용어 및 유사한 용어는 적당한 물리량과 연관될 것이고 이 양에 적용된 단지 편리한 수준임을 명심해야 한다. 특히 다음의 논의에서 명백하게 다르게 기재되지 않으며, 본 출원에 걸쳐서, "형성하는", "수행하는", "생성하는", "증착하는", "에칭하는" 등과 같은 이용된 용어를 이용하는 논의는 반도체 장치 제작의 활동 및 과정(예를 들면, 도 3a, 3b 및 3c의 순서도 300)에 관한 것이다.
도면은 일정한 비율로 도시된 것이 아니며, 구조의 일부만, 또한 이런 구조를 형성하는 다양한 층이 도면이 도시될 수 있다. 게다가, 제작 과정과 단계는 여기에서 논의된 과정 및 단계에 따라 실행될 수도 있다; 다시 말하면, 여기에 도시되고 기술된 단계의 앞에, 중간 및/또는 후에 다수 과정 단계가 있을 수도 있다. 중요한 사실은, 본 발명에 따른 구체예는 이 다른 (아마 종래의) 과정 및 단계를 교란시키지 않고 이들과 함께 실행될 수 있다. 일반적으로 말하자면, 본 발명에 따른 구체예는 지엽적인 프로세스 및 단계에 상당히 영향을 주지 않고 종래의 과정의 일부를 대체할 수 있다.
여기에 사용된 것과 같이, 문자 "n"은 n-유형 도펀트를 의미하며, 문자 "p"는 p-유형 도펀트를 의미한다. 플러스 기호 "+" 또는 마이너스 기호 "-"는 각각 도펀트의 상대적으로 높은 또는 상대적으로 낮은 농도를 나타내는 것으로 사용된다.
용어 "채널(channel)"은 여기서 받아들여진 방식(accepted manner)으로 사용된다. 다시 말하면, 전류는 소스 연결부(source connection)에서 드레인 연결부(drain connection)로, 채널의 FET 내에서 움직인다. 채널은 n-유형 또는 p-유형 반도체 물질로 만들 수 있다; 그러므로, FET는 n-채널(n-channel) 또는 p-채널(p-channel) 장치로 지정된다. 도 1~25는 n-채널(n-channel) 장치의 맥락에서, 특히 n-채널(n-channel) 초접합 MOSFET을 논의한다; 그러나, 본 발명에 따른 구체예는 이에 한정되지 않다. 다시 말하면, 여기에 기술된 특징은 하기에서 더 기술된, 도 26에 도시된 것처럼 p-채널(p-channel) 장치에서 이용될 수 있다. 도 1~25에 대한 설명은 대응하는 p-유형 도펀트 및 물질에 있어 n-유형 도펀트 및 물질을 대신하여 p-채널 장치로 용이하게 또한 반대로 맵핑될 수 있다.
도 1은 본 발명의 구체예에 따른 반도체 장치(100) (예를 들면, n-채널(n-channel) SJ 트렌치 전력 MOSFET 장치)의 구성요소를 도시하는 단면도이다. 장치(100)는 n+ 드레인층 또는 기질(104)의 바닥면에 드레인 전극(102)을 포함한다.
기질(104) 위에 교대로 존재하는 p-드리프트 영역(p-drift region) 또는 p-유형 컬럼(column)(106) 및 n-드리프트 영역(n-drift region) 또는 n-유형 컬럼(column)(108)이 위치한다. 교대로 존재하는 p-유형 (p-) 컬럼(106) 및 n-유형 (n-) 컬럼(108)이 초접합으로 공지된 것을 형성한다. 두드러지게, p-유형 도펀트의 컬럼(106)이 소자분리막(isolation layer) 또는 컬럼(110)에 의해 (예를 들면, 유전층/컬럼 또는 산화물에 의해) n-유형 도펀트의 인접한 컬럼(108)으로부터 분리된다. 제작하는 동안 구조물이 가열될 때 소자분리막(isolation layer; 110)은 n-유형 컬럼(106) 및 p-유형 컬럼(108)이 서로로 확산되는 것을 막는다. 그러므로, 소자분리막(110)은 항복전압(breakdown voltage)이 제작 과정에 의해 불리하게 영향을 받는 것을 방지할 수 있다.
또한 중요하게, 도 1의 예에서, 각 p-유형 컬럼(106)은 각각 폴리실리콘(polysilicon) (폴리) 트렌치 게이트(111)의 아래에 위치한다(게이트 폴리(111)). 일반적으로 말하자면, 각 트렌치 게이트(111)는 인접한 소자분리막(110) 사이에 그리고 대응하는 p-유형 컬럼(106)의 위에 정렬된다. 특히, 각 트렌치 게이트(111)가 대응하는 p-유형 컬럼(106)의 세로축을 따라 정렬되며(도 1의 방향에서, 세로축은 p-유형 컬럼 내의 수직선이다) - 일 구체예에서, 트렌치 게이트(111)의 세로축은 p-유형 컬럼(106)의 세로축과 일치해서 트렌치 게이트가 p-유형 컬럼 위에서 중앙에 위치한다. 도 1의 구체예에서, p-유형 컬럼(106)은, 소자분리막(110)에서 사용된 물질과 다른 물질로 형성될 수도 있는, 각 소자분리막(109)에 의해 트렌치 게이트(111)로부터 분리된다.
p-유형 컬럼(106) 및 트렌치 게이트(111)를 정렬하여, n-유형 컬럼(108)의 너비가 감소할 수 있다. 그러므로, 트렌치 게이트가 더 가깝게 위치할 수 있어, 셀 밀도가 증가하며, 또한 장치(100)의 온 저항(on-resistance)(Rdson)을 더 감소시키는 효력이 있다. 일 구체예에서, 인접한 트렌치 게이트 사이의 피치는 종래 장치가 5 미크론인 것에 비하여, 약 1.2 미크론이다.
도 1의 구조에 관련된 또 다른 장점은 트렌치 게이트(111) 및 인접한 n-유형 컬럼(108) 사이의 오버랩(122) 양이 적기 때문에 게이트-투-드레인 전류(gate-to-drain charge; Qgd)가 감소한다는 것이다. 일 구체예에서, 오버랩(122) 양은 약 0.1 미크론이다.
도 1의 구체예에서, 트렌치(125)가 n-유형 컬럼(108)의 위에서, 그리고 인접한 트렌치 게이트(111) 사이에서 형성된다. 특히, 각 트렌치(125)는 대응하는 n-유형 컬럼(108)의 세로축에 따라서 정렬되며- 일 구체예에서, 트렌치(125)의 세로축이 n-유형 컬럼(108)의 세로축과 일치하여 트렌치가 n-유형 컬럼(column) 위에 중심에 있다. 트렌치(125)는 소스 금속(124)으로 채워진다.
p+ 영역(p-유형 접촉 영역(112))은 대응하는 n-유형 컬럼(108)으로부터 각 트렌치(125)의 소스 금속(124)을 분리한다. p- 영역(p-유형 바디 영역(114))은 각 트렌치(125)의 양쪽에, 트렌치 및 트렌치 게이트(111)의 사이, 또한 소스 금속(124) 및 n-유형 컬럼(108) 사이에 위치한다. 또한, n+ 영역(n-유형 소스 영역(116))은 도 1에 도시된 것처럼 각 트렌치(125)의 양쪽에 위치한다.
p-유형 (p-) 바디 영역(114) 및 n-유형 (n+) 소스 영역(116)은 다른 소자분리막(120)(예를 들면, 게이트 산화물)에 의해 각 트렌치 게이트(111)로부터 분리된다. 도시된 것처럼, 소자분리막(110, 120)은 제작 과정에서 다른 시점에 형성되어서 도 1에 도시된 것처럼 정렬되지 않을 수도 있다. 또한, 소자분리막(110, 120)은 다른 물질을 사용하여 형성될 수도 있다. 또한, 소자분리막(110, 120)은 도 1의 y 방향에서 대체로 연속적인 경계를 제공하고, 그 점에서 절연 물질(isolation material)의 단일 컬럼(column)으로 특징화될 수 있다.
소자분리막(118)이 각 n-유형 소스 영역(116) 및 각 트렌치 게이트(111) 위에 형성될 수 있다. 소스 금속층(124)이 소자분리막(118) 위에 형성되고, 상술한 것처럼, 트렌치(125)로 길게 형성된다.
본 발명의 구체예에 따르면, p-유형 컬럼(106)이 픽업(pick up)되고 전기적으로 소스 금속층(124)으로 단락된다. 이것을 달성하는 한 가지의 방법은, 도 1의 커트 라인 A-A을 따른 장치(100)의 단면도인, 도 2에 나타난다; 다시 말하면, 도 2에서 제시된 도면은 도 1에 도시된 2차원(x와 y)에 직각인 3차원(z)에 있다.
도 2의 구체예에서, 트렌치(225)가 소스 금속층(124)에 대응하는 p-유형 컬럼(106)을 연결하도록 형성된다. 트렌치(225)는 금속으로 채워지고, 도면에 도시된 것처럼 트렌치(225)의 금속은 n-유형 컬럼(108), 폴리 영역(211), 및 소자분리막(120)에 의해 트렌치 게이트(111)에서 분리된다. 소스 금속층(124)에 p-유형 컬럼(106)을 단락시켜서, 결과물인 바디 다이오드가 온(on)에서 오프(off)로 전환될 때 p-유형 컬럼(106)의 캐리어가 급속하게 유실될 수 있다. 그러므로, 장치(100)는 고속 회로(high speed circuit)에서의 사용에 더 적합하다.
도 3a, 3b 및 3c는 도 1 및 2의 장치와 같은 반도체 장치의 제작에 사용되는 일 구체예의 과정의 순서도(300)를 도시한다. 특정한 단계가 도 3a-3c에 개시되더라도, 그런 단계는 대표적인 예이다. 다시 말하면, 본 발명에 따른 구체예는 다양한 다른 단계 또는 도 3a-3c에서 언급된 단계의 변이를 실행하는데 적절하다. 도 3a, 3b 및 3c는, 본 발명의 구체예에 따른 반도체 장치의 제작에서 선택된 단계를 도시하는 단면도인, 도 4 내지 25와 함께 논의된다.
도 3a의 블록(302)에서, p- 도펀트의 에피택셜 층(402)(도 4)이 n+ 기질(104) 위에서 성장한다. 기질(104)은 드레인 전극층(102)(도 1)을 포함할 수도 있다.
블록(304)에서, 제1 유전층(502)이 에피택셜 층(402) 위에 증착되고, 포토레지스트(PR) 층(504)이 유전층 위에 증착된다(도 5). 예를 들면, 유전층(502)은 SACVD(sub-atmospheric pressure chemical vapor deposition)를 통해 증착된 열 산화물 또는 산화물일 수도 있다.
블록(306)에서, (도시하지 않은) 제1 마스크가 형성되고, 도 6에 도시된 것처럼 포토레지스트 층(504) 및 유전층(502)의 노출된 부분이 에칭(etching)된다. 유전층(502)의 나머지 부분은 도 1의 소자분리막(109)에 대응한다.
블록(308)에서, p-유형 에피택셜 층(402)의 일부가 또한 에칭(etching)되어, 도 7에 도시된 것처럼 p-유형 컬럼(106)을 형성한다. 에피택셜 층(402)의 에칭은 기질(104)로 상대적으로 경미한 넓이까지 연장될 수도 있다. 블록(308)에서 적용된 에칭 물질이 블록(306)에서 사용된 것과 다를 수도 있다. 블록(310)에서, 나머지 포토레지스트 층(504)이 제거된다(도 8).
도 3a의 블록(312)에서, 제2 유전층(902)(도 9)이 소자분리막(109) 및 p-유형 컬럼(106)의 노출된 표면 위에서 성장하거나 증착된다. 특히, 유전층(902)은 소자분리막(109)뿐만 아니라 p-유형 컬럼(106)의 양쪽에 형성되어, 사실상 p-유형 컬럼(column)의 양쪽에 유전 물질의 층 또는 컬럼(column)을 형성한다. 제2 유전층(902)에 사용된 물질은 소자분리막(109)에 사용된 물질과 다를 수도 있다. 또한, 제2 유전층(902)는 소자분리막(109)의 두께와 비교하여 비교적 얇을 수도 있다(약 300-500 옹스트롬).
도 3a의 블록(314)에서, 바닥 산화물 브레이크쓰로우(bottom oxide breakthrough)로 불릴 수도 있는 과정에서 도 10에 도시된 것처럼 기질(104)에 인접한 유전층(902)의 부분(도 9)이 제거된다. p-유형 컬럼(106)의 양쪽의 유전층(902)의 부분은 제거되지 않는다; 그 부분은 도 1의 소자분리막(110)에 대응한다. 소자분리막(109) 위의 유전층(902)의 부분은 또한 바닥 산화물 브레이크쓰로우(bottom oxide breakthrough) 과정의 일부로서 부분적 또는 완전히 제거될 수도 있다. 즉, 바닥 산화물 브레이크쓰로우(bottom oxide breakthrough) 후에, 도 10에 도시된 것처럼 기질(104)이 노출되고, 반면에 소자분리막(109)이 제1 유전층(502)(도 5)의 일부로서 증착되는 물질로만 또는 제1 유전층(502) 및 제2 유전층(902)에서 포함되는 물질과 조합하여 이루어져 있을 수도 있다. 또한 블록(314)에서, 바닥 산화물 브레이크쓰로우(bottom oxide breakthrough) 후에, n-도펀트의 에피택셜 층(1002)이 기질(104) 위에서 그리고 p-유형 컬럼(106) 및 소자분리막(109, 110)을 포함하는 구조물의 주위에서 성장한다.
도 3a의 블록(316)에서, 포토레지스트 층이 도포되고 나서 도 11에 도시된 것처럼 마스크(1102)를 형성하기 위하여 선택적으로 제거된다. 마스크(1102)는 도 12에 도시된 것처럼 n-유형 에피택셜 층(1002)에 종단 트렌치(termination trench; 1202)를 형성하는데 이용될 것이다. 종단 트렌치(1202)가 기질(104)로 연장될 수도 있다. 그러고 나서 마스크(1102)가 도 12에 도시된 것처럼 또한 제거될 수 있다.
도 3a의 블록(318)에서, 도 13에 도시된 것처럼 종단 트렌치(termination trench; 1202)의 안쪽에 그리고 n-유형 에피택셜 층(1002) 위에서 (예를 들면, SACVD를 이용하여) 제3 유전층(1302)이 성장하거나 증착된다. 제3 유전층(1302)에서 사용된 물질은 소자분리막(109, 110)에서 사용된 물질과 다를 수도 있다. 그러고 나서 치밀화(densification) 과정을 이용하여 제3 유전층(1302)을 경화하거나 어닐링(annealing)할 수 있다. 중요한 사실은, 치밀화(densification) 과정 동안 그리고 구조물이 가열될 수 있는 동안의 제작 과정의 어느 때에서 소자분리막(110)이 p-유형 컬럼(106) 및 n-유형 에피택셜 층(1002)이 서로 확산(diffusion)하는 것을 방지하거나 제한한다.
도 3a의 블록(320)에서, 도 14에 도시된 것처럼 종단 트렌치(termination trench; 1202)에서 유전체의 높이가 n-유형 에피택셜 층(1002)의 상부 표면과 근본적으로 같은 높이가 되도록 유전층(1302)을 에칭(etching)한다.
도 3b의 블록(322)에서, 포토레지스트 층이 도포되고 나서 도 15에 도시된 것처럼 마스크(1502)를 형성하도록 포토레지스트 층이 선택적으로 제거된다. 마스크의 오프닝(1504)은 p-유형 컬럼(106)의 위치와 일치한다. (도 15의 x 방향에서 측정된) 오프닝(1504)의 너비는 오프닝과 p-유형 컬럼(column)의 정렬과 관련된 문제점을 피하기 위하여 p-유형 컬럼(106)의 너비보다 작을 수도 있다. 즉, 도시된 것처럼, 마스크(1502)가 p-유형 컬럼(106) 위에 트렌치를 형성하는데 이용되고, 이상적으로 그 트렌치는 p-유형 컬럼(column)의 외부 가장자리 너머로 길게 형성되지 않을 것이다.
도 3b의 블록(324)에서, 도 15와 16에 관하여, 오프닝(1504)의 아래에 있는 n-유형 에피택셜 층(1002)의 부분이 에칭(etching)되어, 소자분리막(109)까지 연장하는 트렌치(1602)를 형성한다. 에칭(etching)되지 않는 에피택셜 층(1002)의 부분은 도 1의 n-유형 컬럼(108)에 대응한다. 그러고 나서 마스크(1502)가 제거될 수 있다.
도 3b의 블록(326)에서, 게이트 산화물층(1702)(도 17)이 소자분리막(109) 및 n-유형 컬럼(108)의, 트렌치(1602)의 측면 및 바닥면을 포함하는, 노출된 표면 위에서 성장한다. 게이트 산화물층(1702)에서 사용된 물질은 제1 유전층(502)(도 5) 및 제2 유전층(902)(도 9)에 포함된 물질과 다를 수도 있다. 도 1의 소자분리막(109)은 제1 유전층(502) 및 제2 유전층(902)의 물질(들)뿐만 아니라 게이트 산화물층(1702)을 포함할 수도 있다- 즉, 도면에 단일 균일층으로서 도시되어 있더라도, 실제로 소자분리막(109)은 다른 절연 물질(isolation material)을 포함할 수도 있다. 게다가, 트렌치(1602)의 너비에 따라서, 그 트렌치와 일렬인 게이트 산화물층(1702)의 부분이 소자분리막(110)과 일치하여, 근본적으로 도 17의 수직(y 방향)의 절연 물질(isolation material)의 연속하는 컬럼(column)을 형성할 수도 있다.
도 3b의 블록(328)에서, 폴리실리콘(polysilicon) (폴리) 층(1802)이 도 18에 도시된 것처럼 게이트 산화물층(1702) 위에 그리고 트렌치(1602) 안에서 증착된다.
도 3b의 블록(330)에서, 화학적-기계적 평탄화 또는 연마(chemical-mechanical planarization or polishing; CMP) 과정이 게이트 산화물층(1702)의 아래까지, 폴리 층(1802)(도 18)의 일부를 제거하는데 이용될 수 있다. 그러고 나서 도 19에 도시된 것처럼 오목 요소를 형성하기 위하여, 폴리 층(1802)을 더 제거하는데 에칭(etching) 과정이 이용될 수 있다. 이 오목 요소는 도 1의 트렌치 게이트(111)에 대응한다.
도 20을 참조하면서, 도 3b의 블록(332)에서, 블랭켓 p-도펀트(blanket p-dopant)가 장치(100)로 - 즉, n-유형 컬럼(108)으로 - 도 1의 p-유형 (p-) 바디 영역(114)을 형성하기 위하여 주입된다. p-유형 바디 영역(114)은 트렌치 게이트(111)보다 (도 20의 y 방향에서) 깊이가 낮다.
도 3b의 블록(334)에서, 소스 마스크(2102)가 도 21에 도시된 것처럼 종단 트렌치(termination trench; 1202) 및 인접한 영역 위에 형성되고 나서, 도 1의 n-유형 (n+) 소스 영역(116)을 형성하기 위해 n+ 도펀트가 p-유형 바디 영역(114)으로 주입된다. 이런 방식으로, 트렌치 게이트가 n-유형 컬럼(108) 대신에 p-유형 컬럼(106) 위에 형성된다. p-유형 컬럼(106) 위에 트렌치 게이트를 형성해서, 게이트가 함께 더 가깝게 위치할 수 있어서, 셀 밀도가 증가하여, Rdson를 감소시키는 효력을 가진다. n-유형 소스 임플란트 후에, 마스크(2102)가 제거될 수 있다.
도 3b의 블록(336)에서, BPSG(borophosphosilicate glass) 층에 선행된 저온 산화물(low temperature oxide; LTO) 층이 증착된다 - 이 층들은 도 22의 층(2202)으로 확인된다. (명확하게, 게이트 산화물 영역(1702)의 전부가 도 22 및 23에서 확인되지 않는다.)
도 3b의 블록(338)에서, 포토레지스트 층이 층(2202) 위에 도포되고 나서 도 23에 도시된 것처럼, n-유형 컬럼(108)과 일치하는 오프닝(2304)을 가지는 마스크(2302)를 형성하도록 포토레지스트 층이 선택적으로 제거된다. 그러고 나서, 도 1의 소자분리막(118)을 형성하고, n+ 소스 영역(116), p-유형 바디 영역(114), 및 게이트 픽업 영역을 노출하는 트렌치(125)를 형성하기 위하여 오프닝(2304) 아래의 물질 - 층(2202)의 일부, 게이트 산화물(1702), n+ 소스 영역(116), 및 그 오프닝 아래의 p-유형 바디 영역(114)의 일부 -이 에칭(etching)될 수 있다. 도 1의 소자분리막(118)은 층(2202)의 나머지 부분 및 게이트 산화물층(1702)의 나머지 수평 (x 방향) 부분을 모두 포함한다; 게이트 산화물층(1702)의 y 방향 (수직) 부분은 도 1의 소자분리막(120)과 일치한다. 그러고 나서 도 1의 p-유형 (p+) 접촉 영역(112)을 형성하기 위하여 각 트렌치(125)의 바닥에, p+ 도펀트가 주입된다.
유사한 방식으로, 도 3c의 블록(340)에서, 도 24에 도시된 것처럼, p-유형 컬럼(106)과 일치하는 오프닝(2404)을 가지는 마스크(2402)가 도 23의 z 방향에서 형성될 수 있다. 그러고 나서 절연된 폴리 영역(211) 및 p-유형 컬럼(106) 및 폴리 영역(211)을 노출하는 트렌치(225)를 형성하기 위하여, 오프닝(2404) 아래의 물질 - 층(2202)의 부분, 트렌치 게이트(111), 및 그 오프닝 아래의 소자분리막(109) - 이 에칭(etching)될 수 있다. p-유형 컬럼 접촉 트렌치(225)가 산화물층(게이트 산화물)(120), n-유형 컬럼(108), 및 다른 산화물층(120)에 의해 게이트 폴리(111)로부터 절연되며, 트렌치(225) 또한 산화물층(120)에 의해 절연된다.
도 23, 24 및 25를 참조하면서, 도 3c의 블록(342)에서, 마스크(2302, 2402)가 제거되고, 금속이 트렌치(2304, 2404)로 그리고 소자분리막(118) 위에 증착된다. 포토레지스트 층이 금속 위에 도포되고 나서 오프닝을 가진 (도시하지 않은) 마스크를 형성하기 위하여 선택적으로 제거되고, 오프닝 아래의 금속이 도 1 및 2의 소스 금속층(124)을 형성하고, (도시하지 않은) 게이트 버스(gate bus)를 형성하기 위하여 에칭(etching)된다. 그러므로, p-유형 컬럼(106) 및 n-유형 컬럼(108) 모두 도 1 및 2에 도시된 것처럼 소스 금속층(124)에 전기적으로 연결된다. 따라서, 결과물인 바디 다이오드가 온(on)에서 오프(off)로 전환될 때 p-유형 컬럼(106)의 캐리어가 급속하게 유실될 수 있다.
도 3c의 블록(344)에서, 패시베이션 층이 선택적으로 증착된다. 그러고 나서, 게이트 및 소스 패드를 정의하기 위하여 패시베이션 층을 에칭(etching)하기 위한 마스크가 도포될 수 있다.
상술한 것처럼, 여기에 기술된 특징은 p-채널(p-channel) SJ 트렌치 전력 MOSFET 장치에 또한 적용 가능하다. 도 26은 본 발명의 구체예에 따른 p-채널(p-channel) SJ 트렌치 전력 MOSFET 장치(2600)의 구성요소를 도시하는 단면도이다. 장치(2600)는 p+ 드레인층 또는 기질(2604)의 바닥면에 (도시하지 않은) 드레인 전극을 포함한다. 교대로 존재하는 p-드리프트 영역(p-drift region) 또는 p-유형 컬럼(2606) 및 n-드리프트 영역(n-drift region) 또는 n-유형 컬럼(2608)이 초접합을 형성하기 위하여 기질(2604)의 위에 위치한다. p-유형 도펀트의 컬럼(2606)은 소자분리막(isolation layer) 또는 컬럼(110)에 의해 n-유형 도펀트의 인접한 컬럼(2608)으로부터 분리되어서 구조물이 제작하는 동안 가열될 때 n-유형 컬럼 및 p-유형 컬럼이 확산하는 것을 막는다.
도 26의 구체예에서, 각 n-유형 컬럼(2608)이 각 폴리실리콘(polysilicon) 트렌치 게이트(111)의 아래에 위치한다. n-유형 컬럼(2608)은 각 소자분리막(109)에 의해 트렌치 게이트(111)로부터 분리된다. n-유형 컬럼(2608)을 트렌치 게이트(111)에 정렬하여, p-유형 컬럼(2606)의 너비가 감소하여 트렌치 게이트가 함께 가깝게 위치할 수 있다.
트렌치(125)는 인접한 트렌치 게이트(111) 사이에서, p-유형 컬럼(2606) 위에 형성된다. 트렌치(125)가 소스 금속(124)으로 채워진다. n+ 영역(n-접촉 영역(2612))이 대응하는 p-유형 컬럼(2606)으로부터 각 트렌치(125)에서 소스 금속(124)을 분리한다. n-영역(n-바디 영역(2614))은 각 트렌치(125)의 양쪽에, 트렌치 및 트렌치 게이트(111)의 사이에, 그리고 소스 금속(124) 및 p-유형 컬럼(2606)의 사이에 위치한다. 또한, p+ 영역(p 소스 영역(2616))은 각 트렌치(125)의 양쪽에 위치한다. n-유형 바디 영역(2614) 및 p-유형 소스 영역(2616)이 다른 소자분리막(120)(예를 들면, 게이트 산화물)에 의해 각 트렌치 게이트(111)에서 분리된다. 소자분리막(118)은 각 p-유형 소스 영역(2616) 및 각 트렌치 게이트(111) 위에 형성될 수 있다. 소스 금속층(124)이 소자분리막(118) 위에 형성되고, 상술한 것처럼, 트렌치(125)까지 연장한다.
본 발명의 구체예에 따르면, n-유형 컬럼(2608)이 픽업(pick up)되고 도 2에 도시된 것과 유사하게, 소스 금속층(124)에 전기적으로 단락된다.
요약하자면, SJ 트렌치 전력 MOSFET 장치의 구체예, 및 그 장치의 제조 방법의 구체예가 기술된다. 여기에 기술된 특징은 스플릿 게이트(split gate), 이중 트렌치(dual-trench) 및 다른 종래의 고전압 초접합 장치의 대안으로서 1000-볼트 전력 MOSFETs와 같은 고전압 장치뿐만 아니라 낮은 전압 장치에서 이용될 수 있다.
대체로, 이 문서는 다음을 개시했다. 초접합 트렌치 전력 MOSFET(금속 산화물 반도체 전계효과 트랜지스터) 장치에서, 초접합의 p-유형 도펀트의 컬럼은 산화물의 제1 컬럼(column)에 위해 n-유형 도펀트의 제1 컬럼(column)으로부터 그리고 산화물의 제2 컬럼에 의해 n-유형 도펀트의 제2 컬럼(column)으로부터 분리된다. n-채널(n-channel) 장치에서, FET를 위한 게이트 요소는 유리하게 p-유형 도펀트의 컬럼 위에 위치하며; p-채널(p-channel) 장치에서, FET를 위한 게이트 요소는 유리하게 n-유형 도펀트의 컬럼 위에 위치한다.
대체로, 이 문서는 다음을 개시한다. 초접합 트렌치 전력 MOSFET(금속 산화물 반도체 전계효과 트랜지스터) 장치에서, 초접합의 p-유형 도펀트의 컬럼은 산화물의 제1 컬럼에 의해 n-유형 도펀트의 제1 컬럼으로부터 그리고 산화물의 제2 컬럼에 의해 n-유형 도펀트의 제2 컬럼으로부터 분리된다. n-채널(n-channel) 장치에서, FET를 위한 게이트 요소는 유리하게 p-유형 도펀트의 컬럼 위에 위치하며; p-채널(p-channel) 장치에서, FET를 위한 게이트 요소는 유리하게 n-유형 도펀트의 컬럼 위에 위치한다.
본 발명의 특정한 구체예의 앞의 묘사는 설명 및 기술을 목적으로 제공되었다. 그들은 개시된 정확한 형태로 발명을 완전한 것으로 또는 제한하지 않으며, 상기 개시에 비추어 많은 수정 및 변이가 가능하다. 본 발명의 이론 및 그 실제 적용을 가장 잘 설명하기 위해 구체예가 선택되고 기술되고, 그로 인하여 기술분야의 숙련자가 본 발명을 가장 잘 이용할 수 있고 다양한 변형을 가지는 다양한 구체예가 특별한 용도로 관조되기에 적당하다. 본 발명의 범위는 여기에 추가된 청구항 및 그들의 동등안에 의해 정의되는 것으로 예정된다. 여기에서 제공된 모든 요소 및 단계가 바람직하게 포함되는 것으로 이해된다. 이 요소 및 단계 중 일부가 생략되고 또는 기술분야의 숙련자에게 자명한 것으로 대체될 수도 있다.
요약으로, 이 문서는 적어도 다음의 광의를 개시했다.
개념 1: 제1 유형 도펀트의 채널을 가지는 초접합 트렌치 전력 금속 산화물 반도체 전계효과 트랜지스터(super junction trench power MOSFET(metal oxide semiconductor field effect transistor)) 장치의 제조방법으로서,
상기 방법은:
제2 유형 도펀트의 컬럼을 형성하고;
산화물의 제1 컬럼 및 산화물의 제2 컬럼을 형성하기 위해 상기 제2 유형 도펀트의 상기 컬럼의 양쪽에 산화물층을 증착하고;
산화물의 상기 제1 컬럼에 인접한 상기 제1 유형 도펀트의 제1 컬럼을 형성하고, 산화물의 상기 제2 컬럼에 인접한 상기 제1 유형 도펀트의 제2 컬럼을 형성하고, (상기 제2 유형 도펀트의 상기 컬럼은 산화물의 상기 제1 및 제2 컬럼에 의해 상기 제1 유형 도펀트의 상기 제1 및 제2 컬럼으로부터 분리된다); 및
상기 제1 유형 도펀트의 상기 제1 컬럼 및 상기 제1 유형 도펀트의 상기 제2 컬럼 사이 및 상기 제2 유형 도펀트의 상기 컬럼 위에 전계효과 트랜지스터를 위한 게이트 요소를 형성하는 것; 을 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 2: 상기 게이트 요소로부터 상기 제2 유형 도펀트의 상기 컬럼을 분리하기 위해 상기 게이트 요소를 형성하기 전에 상기 제2 유형 도펀트의 상기 컬럼 위에 산화물층을 증착하는 것을 더 포함하는 개념 1의 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 3: 상기 제1 유형 도펀트가 n-유형 도펀트일 때 상기 제2 유형 도펀트는 p-유형 도펀트를 포함하며, 상기 제1 유형 도펀트가 p-유형 도펀트를 포함하면 상기 제2 유형 도펀트는 n-유형 도펀트를 포함하는 개념 1의 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 4: 소스 금속의 층을 증착하고; 및
상기 제2 유형 도펀트의 상기 컬럼에서 상기 소스 금속의 층으로 전기적으로 단락하는 전기적 연결부를 형성하는 것;을 더 포함하는 개념 1의 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 5: 상기 소스 금속의 층을 증착하기 전에 상기 게이트 요소 및 인접한 게이트 요소 사이에 트렌치를 형성하고; 및
상기 소스 금속이 상기 트렌치를 채우도록 증착하는 것;을 더 포함하는 개념 4의 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 6: 상기 게이트 요소 및 상기 트렌치 사이에 상기 제2 유형 도펀트의 바디 영역 및 제1 유형 도펀트의 소스 영역을 형성하는 것을 더 포함하는 개념 5의 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 7: 상기 트렌치는 상기 제1 유형 도펀트의 상기 제1 컬럼의 세로축에 정렬되는 개념 5의 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 8: 상기 트렌치 및 상기 제1 유형 도펀트의 상기 제1 컬럼 사이에 상기 제2 유형 도펀트의 영역을 주입하는 것을 더 포함하는 개념 7의 초접합 트렌치 전력 MOSFET 장치의 제조방법.
개념 9: 제1 유형 도펀트의 채널을 가지는 반도체 장치의 형성방법으로서,
상기 방법은:
상기 제1 유형 도펀트의 기질 위에 초접합 구조물을 형성하고, (상기 초접합 구조물은 상기 제1 유형 도펀트의 제1 컬럼 영역(columnar first region) 및 상기 제1 유형 도펀트의 제2 컬럼 영역(columnar second region) 사이에 배치된 제2 유형 도펀트의 컬럼 영역을 포함하며, 상기 제2 유형 도펀트의 상기 영역이 제1 소자분리막(isolation layer)에 의해 상기 제1 유형 도펀트의 상기 제1 컬럼 영역으로부터 분리되고 제2 소자분리막에 의해 상기 제1 유형 도펀트의 상기 제2 컬럼 영역으로부터 분리된다) ; 및
상기 초접합 구조물 위에 전계효과 트랜지스터(field effect transistor)의 게이트 요소를 형성하는 것(상기 게이트 요소는 상기 제2 유형 도펀트의 상기 컬럼 영역의 세로축에 정렬된다); 을 포함하는 반도체 장치의 형성방법.
개념 10: 상기 게이트 요소로부터 상기 제2 유형 도펀트의 상기 컬럼 영역을 분리하는 상기 게이트 요소를 형성하기 전에 산화물층을 증착하는 것을 더 포함하는 개념 9의 반도체 장치의 형성방법.
개념 11: 소스 금속의 층을 증착하고; 및
상기 제2 유형 도펀트의 상기 컬럼 영역이 상기 소스 금속의 층에서 단락하는 전기적 연결부를 형성하는 것을 더 포함하는 개념 9의 반도체 장치의 형성방법.
개념 12: 상기 소스 금속의 층을 증착하기 전에 상기 게이트 요소 및 인접하는 게이트 요소 사이에 트렌치를 형성하고; 및
상기 소스 금속이 상기 트렌치를 채우도록 증착하는 것;을 더 포함하는 개념 11의 반도체 장치의 형성방법.
개념 13: 상기 게이트 요소 및 상기 트렌치 사이에 상기 제2 유형 도펀트의 바디 영역 및 상기 제1 유형 도펀트의 소스 영역을 형성하는 것을 더 포함하는 개념 12의 반도체 장치의 형성방법.
개념 14: 상기 트렌치는 상기 제1 유형 도펀트의 상기 제1 컬럼 영역의 세로축에 정렬되는 개념 12의 반도체 장치의 형성방법.
개념 15: 제1 유형 도펀트의 채널을 가지는 반도체 장치의 형성방법으로서,
상기 방법은:
상기 제1 유형 도펀트의 기질 위에 초접합 구조물을 형성하고 (상기 초접합 구조물은 상기 제1 유형 도펀트의 제1 영역 및 상기 제1 유형 도펀트의 제2 영역 사이에 배치되는 제2 유형 도펀트의 영역을 포함하고, 상기 제2 유형 도펀트의 상기 영역 및 상기 제1 유형 도펀트의 상기 제1 및 제2 영역은 각각 제2 치수보다 큰 제1 치수를 가지며, 상기 제1 치수는 제1 방향에서 측정되고, 상기 제2 치수는 상기 제1 방향과 수직인 제2 방향에서 측정된다);
상기 초접합 구조물에 연결되는 게이트 요소를 포함하는 전계효과 트랜지스터(field effect transistor)를 형성해서 상기 제2 유형 도펀트의 상기 영역이 상기 제1 방향에서 상기 게이트 요소 및 상기 기질과 일렬이 되고; 및
소스 금속의 층을 증착하는 것, (상기 소스 금속이 제1 및 제2 방향 모두와 수직인 제3 방향에서 상기 제2 유형 도펀트의 상기 영역에서 전기적으로 단락된다);을 포함하는 반도체 장치의 형성방법.
개념 16: 상기 초접합 구조물을 형성하는 것은:
상기 제2 유형 도펀트의 상기 영역을 형성하고;
산화물의 제1 컬럼 및 산화물의 제2 컬럼을 형성하기 위해 상기 제2 유형 도펀트의 상기 영역의 양쪽에 산화물층을 증착하고; 및
산화물의 상기 제1 컬럼에 인접한 상기 제1 유형 도펀트의 상기 제1 영역을 형성하고 산화물의 상기 제2 컬럼에 인접한 상기 제1 유형 도펀트의 상기 제2 영역을 형성하는 것 (상기 제2 유형 도펀트의 상기 영역은 산화물의 상기 제1 및 제2 컬럼에 의해 상기 제1 유형 도펀트의 상기 제1 및 제2 영역으로부터 분리된다); 을 포함하는 개념 15의 반도체 장치의 형성방법.
개념 17: 상기 게이트 요소로부터 상기 제2 유형 도펀트의 상기 영역을 분리하기 위해 상기 게이트 요소를 형성하기 전에 산화물층을 증착하는 것을 더 포함하는 개념 15의 반도체 장치의 형성방법.
개념 18: 상기 소스 금속의 층을 증착하기 전에 상기 게이트 요소 및 인접하는 게이트 요소 사이에 트렌치를 형성하고; 및
상기 소스 금속을 상기 트렌치를 채우도록 증착하는 것;을 더 포함하는 개념 15의 반도체 장치의 형성방법.
개념 19: 상기 게이트 요소 및 상기 트렌치 사이에 상기 제2 유형 도펀트의 바디 영역 및 상기 제1 유형 도펀트의 소스 영역을 형성하는 것을 더 포함하는 개념 18의 반도체 장치의 형성방법.
개념 20: 상기 제1 유형 도펀트의 상기 제1 영역이 상기 제1 방향에서 상기 트렌치 및 상기 기질 사이에서 형성되는 개념 18의 반도체 장치의 형성방법.

Claims (24)

  1. 제1 유형 도펀트의 채널을 가지는 초접합 트렌치 전력 금속 산화물 반도체 전계효과 트랜지스터(super junction trench power MOSFET(metal oxide semiconductor field effect transistor)) 장치의 제조방법으로서,
    상기 방법은:
    제2 유형 도펀트의 컬럼을 형성하고;
    산화물의 제1 컬럼 및 산화물의 제2 컬럼을 형성하기 위해 상기 제2 유형 도펀트의 상기 컬럼의 양쪽에 산화물층을 증착하고;
    산화물의 상기 제1 컬럼에 인접한 상기 제1 유형 도펀트의 제1 컬럼을 형성하고, 산화물의 상기 제2 컬럼에 인접한 상기 제1 유형 도펀트의 제2 컬럼을 형성하고, (상기 제2 유형 도펀트의 상기 컬럼은 산화물의 상기 제1 및 제2 컬럼에 의해 상기 제1 유형 도펀트의 상기 제1 및 제2 컬럼으로부터 분리된다);
    상기 제1 유형 도펀트의 상기 제1 컬럼 및 상기 제1 유형 도펀트의 상기 제2 컬럼 사이 및 상기 제2 유형 도펀트의 상기 컬럼 위에 전계효과 트랜지스터를 위한 게이트 요소를 형성하며;
    상기 제1 유형 도펀트의 상기 제1 컬럼을 향하여 연장하는 트렌치를 형성하고; 및
    상기 트렌치 및 상기 제1 유형 도펀트의 상기 제1 컬럼과 접하고 상기 제1 유형 도펀트의 상기 제1 컬럼에서 상기 트렌치를 분리하는 영역을 형성하기 위해 상기 제2 유형 도펀트를 주입하는 것;을 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  2. 제1항에 있어서,
    상기 게이트 요소로부터 상기 제2 유형 도펀트의 상기 컬럼을 분리하기 위해 상기 게이트 요소를 형성하기 전에 상기 제2 유형 도펀트의 상기 컬럼 위에 산화물층을 증착하는 것을 더 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  3. 제1항에 있어서,
    상기 제1 유형 도펀트가 n-유형 도펀트일 때 상기 제2 유형 도펀트는 p-유형 도펀트를 포함하며, 상기 제1 유형 도펀트가 p-유형 도펀트를 포함하면 상기 제2 유형 도펀트는 n-유형 도펀트를 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  4. 제1항에 있어서,
    소스 금속의 층을 증착하고; 및
    상기 제2 유형 도펀트의 상기 컬럼에서 상기 소스 금속의 층으로 전기적으로 단락하는 전기적 연결부를 형성하는; 것을 더 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  5. 제4항에 있어서,
    상기 소스 금속의 층을 증착하기 전에 상기 게이트 요소 및 인접한 게이트 요소 사이에 트렌치를 형성하며; 및
    상기 소스 금속이 상기 트렌치를 채우도록 증착하는; 것을 더 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  6. 제5항에 있어서,
    상기 게이트 요소 및 상기 트렌치 사이에 상기 제2 유형 도펀트의 바디 영역 및 제1 유형 도펀트의 소스 영역을 형성하는 것을 더 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  7. 제5항에 있어서,
    상기 트렌치는 상기 제1 유형 도펀트의 상기 제1 컬럼의 세로축에 정렬되는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  8. 제7항에 있어서,
    상기 트렌치 및 상기 제1 유형 도펀트의 상기 제1 컬럼 사이에 상기 제2 유형 도펀트의 영역을 주입하는 것을 더 포함하는 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  9. 제1 유형 도펀트의 채널을 가지는 반도체 장치의 형성방법으로서,
    상기 방법은:
    상기 제1 유형 도펀트의 기질 위에 초접합 구조물을 형성하고, (상기 초접합 구조물은 상기 제1 유형 도펀트의 제1 컬럼 영역(columnar first region) 및 상기 제1 유형 도펀트의 제2 컬럼 영역(columnar second region) 사이에 배치된 제2 유형 도펀트의 컬럼 영역을 포함하며, 상기 제2 유형 도펀트의 상기 영역이 제1 소자분리막(isolation layer)에 의해 상기 제1 유형 도펀트의 상기 제1 컬럼 영역으로부터 분리되고 제2 소자분리막에 의해 상기 제1 유형 도펀트의 상기 제2 컬럼 영역으로부터 분리된다) ;
    상기 초접합 구조물 위에 전계효과 트랜지스터(field effect transistor)의 게이트 요소를 형성하고(상기 게이트 요소는 상기 제2 유형 도펀트의 상기 컬럼 영역의 세로축에 정렬된다);
    상기 제1 유형 도펀트의 상기 제1 컬럼 영역을 향하여 연장하는 트렌치를 형성하며;
    상기 트렌치 및 상기 제1 유형 도펀트의 상기 제1 컬럼 영역 모두에 접하고 상기 제1 유형 도펀트의 상기 제1 컬럼 영역으로부터 상기 트렌치를 분리하는 영역을 형성하기 위해 상기 제2 유형 도펀트를 주입하는 것;을 포함하는, 반도체 장치의 형성방법.
  10. 제9항에 있어서,
    상기 게이트 요소를 형성하기 전에 상기 제2 유형 도펀트의 상기 영역 위에 산화물층을 증착하고 나서, 상기 산화물층 위에 상기 게이트 요소를 형성하는 것을 더 포함하며, 상기 산화물층은 상기 제2 유형 도펀트의 상기 영역 및 상기 게이트 요소 사이에 있는, 반도체 장치의 형성방법.
  11. 제9항에 있어서,
    소스 금속의 층을 증착하고; 및
    상기 제2 유형 도펀트의 상기 컬럼 영역이 상기 소스 금속의 층에서 단락하는 전기적 연결부를 형성하는 것;을 더 포함하는 반도체 장치의 형성방법.
  12. 제11항에 있어서,
    상기 트렌치를 채우도록 상기 소스 금속을 증착하는 것;을 더 포함하는 반도체 장치의 형성방법.
  13. 제12항에 있어서,
    상기 게이트 요소 및 상기 트렌치 사이에 상기 제2 유형 도펀트의 바디 영역 및 상기 제1 유형 도펀트의 소스 영역을 형성하는 것을 더 포함하는 반도체 장치의 형성방법.
  14. 제12항에 있어서,
    상기 트렌치는 상기 제1 유형 도펀트의 상기 제1 컬럼 영역의 세로축에 정렬되는 반도체 장치의 형성방법.
  15. 제1 유형 도펀트의 채널을 가지는 반도체 장치의 형성방법으로서,
    상기 방법은:
    상기 제1 유형 도펀트의 기질 위에 초접합 구조물을 형성하고 (상기 초접합 구조물은 상기 제1 유형 도펀트의 제1 영역 및 상기 제1 유형 도펀트의 제2 영역 사이에 배치되는 제2 유형 도펀트의 영역을 포함하고, 상기 제2 유형 도펀트의 상기 영역 및 상기 제1 유형 도펀트의 상기 제1 및 제2 영역은 각각 제2 치수보다 큰 제1 치수를 가지며, 상기 제1 치수는 제1 방향에서 측정되고, 상기 제2 치수는 상기 제1 방향과 수직인 제2 방향에서 측정된다);
    상기 초접합 구조물에 연결되는 게이트 요소를 포함하는 전계효과 트랜지스터(field effect transistor)를 형성해서 상기 제2 유형 도펀트의 상기 영역이 상기 제1 방향에서 상기 게이트 요소 및 상기 기질과 일렬이 되며;
    상기 제1 유형 도펀트의 상기 제1 영역을 향하여 연장하는 트렌치를 형성하고;
    상기 트렌치 및 상기 제1 유형 도펀트의 상기 제1 영역과 모두 접하고 상기 제1 유형 도펀트의 상기 제1 영역으로부터 상기 트렌치를 분리하는 영역을 형성하도록 상기 제2 유형 도펀트를 주입하며;
    소스 금속의 층을 증착하는 것, (상기 소스 금속이 제1 및 제2 방향 모두와 수직인 제3 방향에서 상기 제2 유형 도펀트의 상기 영역에서 전기적으로 단락된다);을 포함하는 반도체 장치의 형성방법.
  16. 제15항에 있어서,
    상기 초접합 구조물을 형성하는 것은:
    상기 제2 유형 도펀트의 상기 영역을 형성하며;
    산화물의 제1 컬럼 및 산화물의 제2 컬럼을 형성하기 위해 상기 제2 유형 도펀트의 상기 영역의 양쪽에 산화물층을 증착하고; 및
    산화물의 상기 제1 컬럼에 인접한 상기 제1 유형 도펀트의 상기 제1 영역을 형성하고 산화물의 상기 제2 컬럼에 인접한 상기 제1 유형 도펀트의 상기 제2 영역을 형성하는 것 (상기 제2 유형 도펀트의 상기 영역은 산화물의 상기 제1 및 제2 컬럼에 의해 상기 제1 유형 도펀트의 상기 제1 및 제2 영역으로부터 분리된다); 을 포함하는 반도체 장치의 형성방법.
  17. 제15항에 있어서,
    상기 게이트 요소로부터 상기 제2 유형 도펀트의 상기 영역을 분리하기 위해 상기 게이트 요소를 형성하기 전에 산화물층을 증착하는 것을 더 포함하는 반도체 장치의 형성방법.
  18. 제15항에 있어서,
    상기 트렌치를 채우도록 상기 소스 금속을 증착하는 것;을 더 포함하는 반도체 장치의 형성방법.
  19. 제18항에 있어서,
    상기 게이트 요소 및 상기 트렌치 사이에 상기 제2 유형 도펀트의 바디 영역 및 상기 제1 유형 도펀트의 소스 영역을 형성하는 것을 더 포함하는 반도체 장치의 형성방법.
  20. 제18항에 있어서,
    상기 제1 유형 도펀트의 상기 제1 영역이 상기 제1 방향에서 상기 트렌치 및 상기 기질 사이에서 형성되는 반도체 장치의 형성방법.
  21. 제4항에 있어서,
    상기 제1 유형 도펀트의 컬럼 및 상기 제2 유형 도펀트의 컬럼은 각각 제2 치수보다 큰 제1 치수를 가지며, 상기 제1 치수는 제1 방향에서 측정하고, 상기 제2 치수는 상기 제1 방향과 수직인 제2 방향에서 측정하며, 상기 소스 금속은 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향에서 상기 제2 유형의 도펀트의 컬럼에 전기적으로 단락(short)되는, 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  22. 제1항에 있어서,
    상기 제1 유형 도펀트는 p-유형 도펀트를 포함하며, 상기 제2 유형 도펀트는 n-유형 도펀트를 포함하는, 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  23. 제1항에 있어서,
    상기 트렌치는 상기 트렌치의 세로축의 방향에서 상기 제1 유형 도펀트의 상기 제1 컬럼을 향해 연장하며, 상기 영역(region)이 상기 트렌치 및 상기 세로축의 방향에서 상기 제1 유형 도펀트의 상기 제1 컬럼 사이에 있는, 초접합 트렌치 전력 MOSFET 장치의 제조방법.
  24. 삭제
KR1020127004733A 2009-08-27 2010-08-27 초접합 트렌치 전력 모스펫 장치 제조 Active KR101378375B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/549,190 2009-08-27
US12/549,190 US9443974B2 (en) 2009-08-27 2009-08-27 Super junction trench power MOSFET device fabrication
PCT/US2010/047046 WO2011031565A2 (en) 2009-08-27 2010-08-27 Super junction trench power mosfet device fabrication

Publications (2)

Publication Number Publication Date
KR20120066627A KR20120066627A (ko) 2012-06-22
KR101378375B1 true KR101378375B1 (ko) 2014-03-27

Family

ID=43625518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004733A Active KR101378375B1 (ko) 2009-08-27 2010-08-27 초접합 트렌치 전력 모스펫 장치 제조

Country Status (6)

Country Link
US (1) US9443974B2 (ko)
EP (1) EP2471102A4 (ko)
JP (1) JP5746699B2 (ko)
KR (1) KR101378375B1 (ko)
CN (1) CN103098219B (ko)
WO (1) WO2011031565A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9425306B2 (en) * 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8436430B2 (en) * 2011-04-08 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diodes with embedded dummy gate electrodes
TWI462295B (zh) * 2011-11-15 2014-11-21 Anpec Electronics Corp 溝渠型功率電晶體元件及其製作方法
TWI470699B (zh) * 2011-12-16 2015-01-21 茂達電子股份有限公司 具有超級介面之溝槽型功率電晶體元件及其製作方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9024379B2 (en) 2012-02-13 2015-05-05 Maxpower Semiconductor Inc. Trench transistors and methods with low-voltage-drop shunt to body diode
US8878287B1 (en) 2012-04-12 2014-11-04 Micrel, Inc. Split slot FET with embedded drain
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US8564058B1 (en) * 2012-08-07 2013-10-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched gates in unit cell
CN103531481B (zh) * 2013-09-30 2015-11-18 桂林斯壮微电子有限责任公司 基于沟槽方式的通道分压场效应管及生产方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9431551B2 (en) * 2014-09-15 2016-08-30 Infineon Technologies Ag Circuit arrangement and method of forming a circuit arrangement
CN105826375B (zh) * 2015-01-07 2018-12-04 北大方正集团有限公司 一种沟槽型半超结功率器件及其制作方法
CN105826360B (zh) * 2015-01-07 2019-10-15 北大方正集团有限公司 沟槽型半超结功率器件及其制作方法
JP6514519B2 (ja) 2015-02-16 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106158922A (zh) * 2015-04-13 2016-11-23 北大方正集团有限公司 一种超结半导体器件的外延片及其制作方法
CN109119459B (zh) * 2018-08-14 2022-03-08 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
US11728421B2 (en) 2020-02-27 2023-08-15 Semiconductor Components Industries, Llc Split trench gate super junction power device
CN116057712B (zh) * 2020-06-24 2024-11-05 三菱电机株式会社 半导体装置及其制造方法
CN113488523A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有超结双沟道栅的高压mosfet器件及其制备方法
CN113540211A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种沟槽超级结功率mosfet器件及其制备方法
CN113990757B (zh) * 2021-10-27 2024-03-26 电子科技大学 一种mos器件结构及制造方法
CN116137283A (zh) * 2021-11-17 2023-05-19 苏州东微半导体股份有限公司 半导体超结功率器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142240A (ja) 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPH0612828B2 (ja) 1983-06-30 1994-02-16 株式会社東芝 半導体装置
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS6292361A (ja) * 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JPH0685441B2 (ja) 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
US4799095A (en) 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US5021840A (en) 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US4827321A (en) 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US20020074585A1 (en) * 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
US4969027A (en) 1988-07-18 1990-11-06 General Electric Company Power bipolar transistor device with integral antisaturation diode
US4967243A (en) 1988-07-19 1990-10-30 General Electric Company Power transistor structure with high speed integral antiparallel Schottky diode
EP0354449A3 (en) 1988-08-08 1991-01-02 Seiko Epson Corporation Semiconductor single crystal substrate
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4939557A (en) * 1989-02-15 1990-07-03 Varian Associates, Inc. (110) GaAs microwave FET
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH03173180A (ja) 1989-12-01 1991-07-26 Hitachi Ltd 半導体素子
EP0438700A1 (de) 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
JP2692350B2 (ja) 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
FR2668465B1 (fr) 1990-10-30 1993-04-16 Inst Francais Du Petrole Procede d'elimination de mercure ou d'arsenic dans un fluide en presence d'une masse de captation de mercure et/ou d'arsenic.
US5168331A (en) 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JPH04291767A (ja) 1991-03-20 1992-10-15 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP3131239B2 (ja) * 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JP3156300B2 (ja) 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
JPH05304297A (ja) * 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JPH05315620A (ja) 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2837033B2 (ja) 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
GB9215653D0 (en) 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
JP3383377B2 (ja) 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
JP3334290B2 (ja) 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JPH07176745A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
DE69617098T2 (de) 1995-06-02 2002-04-18 Siliconix Inc Grabengate-Leistungs-MOSFET mit Schutzdioden in periodischer Anordnung
US5998837A (en) 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
JP2987328B2 (ja) 1995-06-02 1999-12-06 シリコニックス・インコーポレイテッド 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ
US6204533B1 (en) 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US6140678A (en) 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JPH09260645A (ja) 1996-03-19 1997-10-03 Sanyo Electric Co Ltd 半導体装置
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
JP3173405B2 (ja) 1997-01-31 2001-06-04 日本電気株式会社 半導体装置の製造方法
US5952695A (en) 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
US6110799A (en) * 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6268242B1 (en) * 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7578923B2 (en) * 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
JP3743189B2 (ja) * 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6277695B1 (en) * 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6238981B1 (en) 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
JP4117977B2 (ja) 1999-06-25 2008-07-16 富士通株式会社 半導体装置
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6348712B1 (en) 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
GB9928285D0 (en) 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型ｍｏｓｆｅｔの製造方法
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6700158B1 (en) * 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
JP2002110978A (ja) 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6509233B2 (en) 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
JP4514006B2 (ja) 2000-10-25 2010-07-28 ソニー株式会社 半導体装置
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP3551251B2 (ja) 2000-12-22 2004-08-04 サンケン電気株式会社 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP2002222950A (ja) 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3531613B2 (ja) * 2001-02-06 2004-05-31 株式会社デンソー トレンチゲート型半導体装置及びその製造方法
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP2002280553A (ja) 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP4608133B2 (ja) 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP4854868B2 (ja) 2001-06-14 2012-01-18 ローム株式会社 半導体装置
JP2003030396A (ja) 2001-07-13 2003-01-31 Nec Corp 委託作業管理システム、方法およびプログラム
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6489204B1 (en) 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US7045859B2 (en) 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
WO2003028108A1 (en) 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating the same
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
KR100406180B1 (ko) * 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4004843B2 (ja) 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP3652322B2 (ja) 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
US7012005B2 (en) 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2004356114A (ja) 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
US6987305B2 (en) 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7022578B2 (en) * 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
WO2005065385A2 (en) 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4940535B2 (ja) * 2004-01-08 2012-05-30 株式会社豊田中央研究所 半導体装置
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2005268679A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
GB0419558D0 (en) 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
JP4913336B2 (ja) 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4841829B2 (ja) * 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
KR101047945B1 (ko) 2005-05-24 2011-07-12 비쉐이-실리코닉스 트렌치 금속 산화막 반도체 전계 효과 트랜지스터
US7592650B2 (en) 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
JP2006339558A (ja) 2005-06-06 2006-12-14 Seiko Epson Corp 半導体装置の製造方法
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007012977A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP4928754B2 (ja) 2005-07-20 2012-05-09 株式会社東芝 電力用半導体装置
JP2007035841A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
EP1959495B1 (en) * 2005-11-22 2017-09-20 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
JP4735224B2 (ja) 2005-12-08 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2007189192A (ja) * 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP5222466B2 (ja) 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP5091487B2 (ja) 2007-01-09 2012-12-05 株式会社東芝 半導体装置の製造方法
CN101689562B (zh) 2007-01-09 2013-05-15 威力半导体有限公司 半导体器件
US7670908B2 (en) * 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2009004411A (ja) 2007-06-19 2009-01-08 Rohm Co Ltd 半導体装置
WO2008156071A1 (ja) 2007-06-19 2008-12-24 Rohm Co., Ltd. 半導体装置
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US7825431B2 (en) 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US7910486B2 (en) 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8362550B2 (en) 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
US20150108568A1 (en) 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142240A (ja) 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2013503492A (ja) 2013-01-31
CN103098219A (zh) 2013-05-08
EP2471102A2 (en) 2012-07-04
WO2011031565A2 (en) 2011-03-17
KR20120066627A (ko) 2012-06-22
CN103098219B (zh) 2016-02-10
WO2011031565A3 (en) 2011-06-23
US9443974B2 (en) 2016-09-13
EP2471102A4 (en) 2014-03-05
JP5746699B2 (ja) 2015-07-08
US20110053326A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
KR101378375B1 (ko) 초접합 트렌치 전력 모스펫 장치 제조
KR101407356B1 (ko) 초접합 트렌치 전력 모스펫 장치
US10978585B2 (en) MOS device with island region
KR101630734B1 (ko) 전력 소자
US8093651B2 (en) MOS device with integrated schottky diode in active region contact trench
US8928079B2 (en) MOS device with low injection diode
US11594613B2 (en) Sawtooh electric field drift region structure for planar and trench power semiconductor devices
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20120223

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120820

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130930

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140124

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140320

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140321

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170315

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170315

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180308

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190312

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190312

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20200311

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200311

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230307

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240306

Start annual number: 11

End annual number: 11