[go: up one dir, main page]

KR101358827B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101358827B1
KR101358827B1 KR1020060068931A KR20060068931A KR101358827B1 KR 101358827 B1 KR101358827 B1 KR 101358827B1 KR 1020060068931 A KR1020060068931 A KR 1020060068931A KR 20060068931 A KR20060068931 A KR 20060068931A KR 101358827 B1 KR101358827 B1 KR 101358827B1
Authority
KR
South Korea
Prior art keywords
pixel
gate
electrode
pixel electrodes
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060068931A
Other languages
English (en)
Other versions
KR20080009403A (ko
Inventor
최진영
성석제
전진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060068931A priority Critical patent/KR101358827B1/ko
Priority to EP07013180A priority patent/EP1882977B1/en
Priority to DE602007004038T priority patent/DE602007004038D1/de
Priority to US11/774,716 priority patent/US7894006B2/en
Priority to CN2007101291767A priority patent/CN101114431B/zh
Priority to JP2007191808A priority patent/JP5229858B2/ja
Publication of KR20080009403A publication Critical patent/KR20080009403A/ko
Application granted granted Critical
Publication of KR101358827B1 publication Critical patent/KR101358827B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 상기 게이트선과 교차하는 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있으며, 드레인 전극을 포함하는 복수의 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 연결되어 있고 행렬의 형태로 배열되어 있으며, 상기 게이트선에 평행한 제1변 및 상기 제1변보다 길이가 짧으며 상기 제1변과 이웃하는 제2변을 갖는 복수의 화소 전극을 포함하고, 상기 드레인 전극의 일부는 이웃하는 화소 전극 사이에 배치되어 있고, 상기 드레인 전극의 일부는 이웃하는 화소 전극의 극성이 다른 경우 어느 한 화소 전극에만 중첩하고, 이웃하는 화소 전극의 극성이 같은 경우 두 화소 전극과 모두 중첩한다.
MB7, MB4, 드레인 전극, 기생 용량, 중첩

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체용 박막 트랜지스터 표시판의 배치도.
도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체용 공통 전극 표시판의 배치도.
도 5는 도 3의 박막 트랜지스터 표시판과 도 4의 공통 전극 표시판으로 이루어진 액정 표시판 조립체의 배치도.
도 6 및 도 7은 각각 도 5에 도시한 액정 표시 장치를 Ⅵ-Ⅵ 및 Ⅶ-Ⅶ 선을 따라 잘라 도시한 단면도.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도.
도 9는 도 8에 도시한 액정 표시 장치를 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도.
<도면 부호의 설명>
11, 21: 배향막 12, 22: 편광판
81, 82: 접촉 보조 부재
100: 트랜지스터 표시판 110, 210: 기판
121: 게이트선 124: 게이트 전극
131: 유지 전극선 137: 유지 전극
140: 게이트 절연막 154: 반도체
163, 165: 저항성 접촉 부재 171: 데이터선
173: 소스 전극 175, 177: 드레인 전극
180: 보호막 181, 182, 185: 접촉 구멍
191: 화소 전극 200: 색필터 표시판
220: 차광 부재 230: 색필터
270: 공통 전극 300: 액정 표시판 조립체
400: 게이트 구동부 500: 데이터 구동부
600: 신호 제어부 800: 계조 전압 생성부
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극 에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다. 게이트선은 게이트 구동 회로가 생성한 게이트 신호를 생성하며, 데이터선은 데이터 구동 회로가 생성한 데이터 전압을 전달하며, 스위칭 소자는 게이트 신호에 따라 데이터 전압을 화소 전극에 전달한다.
이러한 게이트 구동 회로 및 데이터 구동 회로는 다수의 집적 회로 칩의 형태로 표시판에 직접 장착되거나 가요성 회로막 등에 장착되어 표시판에 부착되는데, 이러한 집적 회로 칩은 액정 표시 장치의 제조 비용에 높은 비율을 차지한다. 특히 데이터 구동 집적 회로 칩의 경우 게이트 구동 회로 칩에 비하여 그 가격이 매우 높기 때문에 고해상도, 대면적 액정 표시 장치의 경우 그 수효를 줄일 필요가 있다. 게이트 구동 회로의 경우 게이트선, 데이터선 및 스위칭 소자와 함께 표시판에 집적함으로써 그 가격을 줄일 수 있으나, 데이터 구동 회로는 그 구조가 다소 복잡하여 표시판에 집적하기 어려워 더욱 더 그 수효를 줄일 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치에 설치되는 데이터 구동 회로 칩의 수효를 줄이고, 열 반전 구동 시 크로스토크의 발생을 방지하는 액정 표시 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 상기 게이트선과 교차하는 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있으며, 드레인 전극을 포함하는 복수의 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 연결되어 있고 행렬의 형태로 배열되어 있으며, 상기 게이트선에 평행한 제1변 및 상기 제1변보다 길이가 짧으며 상기 제1변과 이웃하는 제2변을 갖는 복수의 화소 전극을 포함하고, 상기 드레인 전극의 일부는 이웃하는 화소 전극 사이에 배치되어 있고, 상기 드레인 전극의 일부는 이웃하는 화소 전극의 극성이 다른 경우 어느 한 화소 전극에만 중첩하고, 이웃하는 화소 전극의 극성이 같은 경우 두 화소 전극과 모두 중첩한다.
상기 화소 전극의 극성은 m×1 반전 구동될 수 있다.
상기 m은 3일 수 있다.
상기 화소 전극 및 상기 드레인 전극과 중첩하는 유지 전극선을 더 포함할 수있다.
상기 드레인 전극의 일부와 상기 유지 전극선은 열 방향으로 이웃하는 화소 전극 사이에 배치되어 있을 수 있다.
상기 화소 전극은 전단 게이트선을 덮을 수 있다.
상기 화소 전극과 상기 데이터선 및 상기 게이트선 사이에 형성되어 있는 유기막을 더 포함할 수 있다.
상기 제1변의 길이는 상기 제2변의 길이의 3배일 수 있다.
상기 게이트선과 연결되어 있는 게이트 구동부를 더 포함하고, 상기 게이트 구동부는 상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터와 동일한 층에 위치할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 상기 게이트선과 교차하는 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 그리고 각각 상기 박막 트랜지스터와 연결되어 있으며, 각각 상기 게이트선에 평행한 제1변 및 상기 제1변보다 길이가 짧으며 상기 제1변과 이웃하는 제2변을 가지며, 열 방향으로 이웃하는 제1, 제2 및 제3 화소 전극을 포함하고, 상기 제2 및 제3 화소 전극은 극성이 동일하고, 상기 제1 화소 전극은 상기 제2 및 제3 화소 전극과 극성이 반대이며, 상기 드레인 전극은 상기 제1 및 제2 화소 전극 사이에 배치되어 있는 제1 드레인 전극 및 상기 제2 및 제3 화소 전극 사이에 배치되어 있는 제2 드레인 전극을 포함하고, 상기 제1 드레인 전극은 상기 제1 화소 전극에만 중첩하고, 상기 제2 드레인 전극은 상기 제2 및 제3 화소 전극과 모두 중첩한다.
상기 화소 전극 및 상기 드레인 전극과 중첩하는 유지 전극선을 더 포함할 수있다.
상기 화소 전극은 전단 게이트선을 덮을 수 있다.
상기 화소 전극과 상기 데이터선 및 상기 게이트선 사이에 형성되어 있는 유기막을 더 포함할 수 있다.
상기 제1변의 길이는 상기 제2변의 길이의 3배일 수 있다.
상기 게이트선과 연결되어 있는 게이트 구동부를 더 포함하고, 상기 게이트 구동부는 상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터와 동일한 층에 위치할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 한 쌍의 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX1, PX2, PX3)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때, 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)을 포함한다.
게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX1, PX2, PX3)는 행 방향으로 긴 구조를 가지며, 예를 들면 게이트선(DL)과 데이터선(Dl)에 연결된 화소(PX1, PX2, PX3)는 신호선(GL, DL)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전 체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX1-PX3)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX1-PX3)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX1-PX3)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다. 행 방향으로 인접한 화소(PX1-PX3)의 색필터(230)는 서로 연결되어 행 방향으로 길게 뻗어 있으며, 열 방향으로는 서로 다른 색을 나타내는 색필터(230)가 번갈아 배치되어 있다.
앞으로는 각 색필터(230)가 적색, 녹색, 청색 중 어느 하나를 나타내는 것으로 가정하며, 적색 색필터(230)를 구비한 화소를 적색 화소, 녹색 색필터(230)를 구비한 화소를 녹색 화소, 청색 색필터(230)를 구비한 화소를 청색 화소라 한다. 적색 화소, 청색 화소, 녹색 화소는 열 방향으로 순서대로 번갈아 배열되어 있다.
이와 같이 삼원색의 화소(PX1-PX3)는 영상 표시의 기본 단위인 하나의 도트(DT)를 이룬다.
다시 도 1를 참고하면, 게이트 구동부(400)는 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적되어 있으며, 액정 표시판 조립체(300)의 왼쪽과 오른쪽에 각각 위치하고 있다. 게이트 구동부(400)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 게이트 구동부(400)는 집적 회로 칩의 형태로 조립체(300) 위에 직접 장착될 수도 있고, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다.
액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.
계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다. 데이터 구동부(500)는 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수 있다. 그러나 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해 진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신하여 액정 표시판 조립체(300)의 동작 조건에 맞게 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후 각각 게이트 구동부(400) 및 데이터 구동부(500)로 내보낸다. 신호 제어부(600)의 이러한 영상 신호 처리에는 화소의 배치에 따라 입력 영상 신호(R, G, B)를 재배열하는 동작이 포함된다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 아날로그 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 아날로그 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면, 이러한 액정 표시판 조립체(300)의 한 예에 대하여 도 3 내지 도 5를 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체용 박막 트랜지스터 표시판의 배치도이고, 도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체용 공통 전극 표시판의 배치도이며, 도 5는 도 3의 박막 트랜지스터 표시판과 도 4의 공통 전극 표시판으로 이루어진 액정 표시판 조립체의 배치도이며, 도 6 및 도 7은 도 5의 액정 표시판 조립체를 Ⅵ-Ⅵ 및 Ⅶ-Ⅶ 선을 따라 잘라 도시한 단면도이다.
먼저 도 3, 도 5, 도 6 및 도 7을 참고하여 본 발명의 한 실시예에 따른 액정 표시판 조립체용 박막 트랜지스터 표시판에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 유지 전극선(storage electrode line) (131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 또는 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓은 끝 부 분(129)을 포함한다.
유지 전극선(131)은 공통 전압 등 소정의 전압을 인가 받으며, 게이트선(121)과 평행하게 뻗어 있다. 유지 전극선(131)은 유지 전극(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 반도체(154)는 게이트 전극(124) 위에 위치한다.
반도체(154) 위에는 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분(177)과 막대형인 다른 쪽 끝 부분을 포함하며, 넓은 끝 부분(177)은 유지 전극(137)과 중첩하며 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만 들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다. 그러나 보호막(180)은 유기 절연물로 만들어질 수 있으며 표면이 평탄할 수 있다. 유기 절연물의 경우 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 보호막(180)은 또한 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(connection member)(81) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
각 화소 전극(191)은 게이트선(121) 또는 데이터선(171)과 거의 평행한 네 개의 주 변을 가진다. 이 중 게이트선(121)과 평행한 두 개의 가로 변(191l)은 데이터선(171)과 평행한 두 개의 세로 변(191s) 길이보다 길며, 대략 3배이다. 따라서 가로 변이 세로 변보다 작은 경우에 비하여 각 행에 위치하는 화소 전극(191)의 수효가 적고 대신 각 열에 위치하는 화소 전극(191)의 수효가 많다. 따라서 데이터선(171)의 전체 수효가 줄어들므로 데이터 구동부(500)용 집적 회로 칩의 수효를 줄여 재료비를 절감할 수 있다. 물론 게이트선(121)의 수효가 그만큼 늘긴 하지만 게이트 구동부(400)는 게이트선(121), 데이터선(171), 박막 트랜지스터 등과 함께 조립체(300)에 집적할 수 있으므로 게이트선(121) 수의 증가가 별로 문제되지 않는다. 또한 게이트 구동부(400)가 집적 회로 칩의 형태로 장착되더라도, 게이트 구동부(400)용 집적 회로 칩의 가격이 상대적으로 싸기 때문에 데이터 구동부(500)용 집적 회로 칩의 수효를 줄이는 것이 더 유리하다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방 향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(137)을 비롯한 유지 전극선(131)과 중첩하여 액정 축전기의 전압 유지 능력을 강화하는 유지 축전기를 이룬다. 상세하게 설명하자면, 우선 유지 전극선(131)의 유지 전극(137)은 이웃하는 두 화소 전극(191n, 191p)의 사이를 가로로 가로지르며, 두 화소 전극(191n, 191p)과 모두 중첩한다. 유지 전극(137)은 화소 전극(191) 사이의 빛샘을 차단하는 역할을 할 수 있다.
화소 전극(191)은 게이트선(121)과도 중첩한다. 더욱 상세하게 설명하면, 열 방향으로 이웃하는 두 화소 전극(191n, 191p) 중 상부에 위치하는 제1 화소 전극(191p)에 연결되어 있는 박막 트랜지스터(Qp)의 게이트 전극(124)이 연결되어 있는 게이트선(121p)은 제1 화소 전극(191n)과 중첩하지 않고, 하부에 위치하는 제2 화소 전극(191n)과 중첩한다. 또한 하부 화소 전극(191n)에 연결되어 있는 박막 트랜지스터(Qn)의 게이트 전극(124)이 연결되어 있는 게이트선(121n)은 제2 화소 전극(191n)의 아래에 인접하고 있는 제3 화소 전극(191m)과 중첩한다.
이와 같이 화소 전극(191) 사이에 유지 전극선(131)을 형성하고, 게이트선(121)은 이웃하는 화소 전극(191)과 중첩하도록 함으로써, 킥백 전압(kickback voltage)를 줄일 수 있고 개구율을 늘릴 수 있다.
접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 부재(81)는 접촉 구멍(181)을 통하여 게이트선(121)의 끝 부분(129)과 연결된다. 연결 부재(81)는 게이트선(121)의 끝 부분(129)과 게이트 구동부(400)를 연결한다. 게이트 구동부(400)가 집적 회로 칩의 형태인 경우 연결 부재(81)는 접촉 보조 부재(82)와 유사한 모양 및 기능을 가질 수 있다.
이제 도 4, 도 5 및 도 6을 참고하여 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 행을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 유기 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자의 편광축은 평행 또는 직 교할 수 있다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자 중 하나가 생략될 수 있다.
본 실시예에 따른 액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치는 또한 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
액정층(3)은 양 또는 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 평행 또는 수직을 이루도록 배향되어 있다.
이제 도 8 및 도 9를 참고하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 9는 도 8에 도시한 액정 표시판 조립체를 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 및 이들 두 표시판 사이에 들어 있는 액정층(3)을 포함한다.
본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 3 내지 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.
하부 표시판(100)에 대하여 설명하자면, 절연 기판(110) 위에 복수의 게이트 선(121) 및 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 각 게이트선(121)은 게이트 전극(124)과 끝 부분(129)을 포함하며, 각 유지 전극선(131)은 유지 전극(137)을 포함한다. 게이트 도전체(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 섬형 반도체(154)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 소스 전극(173)과 끝 부분(179)을 포함한다. 데이터 도전체(171, 175) 및 노출된 반도체(154) 부분 위에는 보호막(180)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막 위에는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막 위에는 배향막(11)이 형성되어 있다.
상부 표시판에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270), 그리고 배향막(21)이 형성되어 있다.
도 8의 액정 표시판 조립체는 데이터 구동부(500)에서 데이터선(171)으로 인가되는 데이터 전압은 3×1 반전 구동한다. 열 방향으로 인접하는 세 화소 전극을 제1 화소 전극(191a), 제2 화소 전극(191b) 및 제3 화소 전극(191c)이라 하고, 제1 화소 전극(191a)의 상부에 인접하는 화소 전극을 제4 화소 전극(191d)이라 하면, 예를 들어 제1 내지 제3 화소 전극(191a, 191b, 191c)의 화소 전극 전압의 극성이 정극성(+)이고 제4 화소 전극(191d)의 전압 극성은 부극성(-)일 수 있다.
이 때 제1 화소 전극(191a)과 제4 화소 전극(191d) 사이에 형성되어 있는 유지 전극선(131a)과 중첩하는 드레인 전극(177a)은 상기 제1 및 제4 화소 전극(191a, d) 중 어느 하나의 화소 전극하고만 중첩한다. 즉, 이웃하는 두 화소 전극(191a, 191d)의 전압 극성이 서로 다른 경우에는 드레인 전극(177a)은 두 화소 전극(191a, 191d) 모두와 중첩하지 않고 어느 하나의 화소 전극(191d)과만 중첩한다.
반면, 제1 화소 전극(191a)과 제2 화소 전극(191b) 사이에 형성되어 있는 유지 전극선(131b)과 중첩하는 드레인 전극(177b)은 제1 및 제2 화소 전극(191a, 191b)와 모두 중첩한다. 또한 제2 화소 전극(191b)과 제3 화소 전극(191c) 사이에 형성되어 있는 유지 전극선(131c)과 중첩하는 드레인 전극(177c)은 제2 및 제3 화소 전극(191b, 191c)과 모두 중첩한다. 즉 이웃하는 두 화소 전극(191a, 191b/191b, 191c)의 전압 극성이 서로 동일한 경우에는 드레인 전극(177b/c)이 두 화소 전극(191a, 191b/191b, 191c)과 모두 중첩한다.
이웃하는 두 화소 전극(191)의 전압 극성이 반대인 경우에는 두 화소 전극(191)의 전압 차이가 크다. 이러한 경우 드레인 전극(177)이 두 화소 전극(191)과 모두 중첩하게 되면 각각의 화소 전극(191)과 드레인 전극(177) 사이에 기생 용량이 발생하는 데, 기생 용량은 두 화소 전극(191) 전압에 서로 영향을 미쳐 화면 불량으로 나타난다. 따라서 본 발명과 같이 이웃하는 두 화소 전극(191)의 극성이 동일한 경우에 드레인 전극(177)을 두 화소 전극(191)과 모두 중첩시키면 개구율을 확보할 수 있고, 이웃하는 두 화소 전극(191)의 극성이 반대인 경우에 어느 한 화소 전극(191)과만 중첩시키면 기생 용량으로 인한 화소 불량이 발생하는 것을 방지할 수 있다.
본 실시예에서는 3×1 반전 구동을 기준으로 설명하였으나 이에 한정되는 것은 아니며 m×1 (m은 2 이상의 정수) 반전 구동인 경우에 모두 적용될 수 있다. 즉 m×1 반전 구동인 경우에도, 이웃하는 화소 전극(191)의 극성이 반대인 경우 드레인 전극(177)은 어느 한 화소 전극(191)에만 중첩하고, 이웃하는 화소 전극(191)의 극성이 동일한 경우에는 드레인 전극(177)이 두 화소 전극(191)에 모두 중첩한다.
본 발명에 따르면 액정 표시 장치에 설치되는 데이터 구동 회로 칩의 수효를 줄이고, 크로스토크의 발생을 방지하면서도 개구율을 확보할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. 기판,
    상기 기판 위에 형성되어 있는 복수의 게이트선,
    상기 게이트선과 교차하는 복수의 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있으며, 드레인 전극을 포함하는 복수의 박막 트랜지스터, 그리고
    상기 박막 트랜지스터와 연결되어 있고 행렬의 형태로 배열되어 있으며, 상기 게이트선에 평행한 제1변 및 상기 제1변보다 길이가 짧으며 상기 제1변과 이웃하는 제2변을 갖는 복수의 화소 전극
    을 포함하고,
    상기 드레인 전극의 일부는 이웃하는 화소 전극 사이에 배치되어 있고,
    상기 화소 전극에 인가되는 화소 전압은 일정한 전압보다 높은지 또는 낮은지 여부에 따라 복수의 극성을 가질 수 있고,
    상기 드레인 전극의 일부는 이웃하는 화소 전극에 인가되는 화소 전압의 극성이 다른 경우 어느 한 화소 전극에만 중첩하고, 이웃하는 화소 전극에 인가되는 화소 전압의 극성이 같은 경우 두 화소 전극과 모두 중첩하는
    액정 표시 장치.
  2. 제1항에서,
    상기 화소 전극에 인가되는 화소 전압의 극성은 m×1 반전 구동되는 액정 표시 장치.
  3. 제2항에서,
    상기 m은 3인 액정 표시 장치.
  4. 제1항에서,
    상기 화소 전극 및 상기 드레인 전극과 중첩하는 유지 전극선을 더 포함하는 액정 표시 장치.
  5. 제4항에서,
    상기 드레인 전극의 일부와 상기 유지 전극선은 열 방향으로 이웃하는 화소 전극 사이에 배치되어 있는 액정 표시 장치.
  6. 제1항에서,
    상기 화소 전극은 전단 게이트선을 덮는 액정 표시 장치.
  7. 제1항에서,
    상기 화소 전극과 상기 데이터선 및 상기 게이트선 사이에 형성되어 있는 유기막을 더 포함하는 액정 표시 장치.
  8. 제1항에서,
    상기 제1변의 길이는 상기 제2변의 길이의 3배인 액정 표시 장치.
  9. 제1항에서,
    상기 게이트선과 연결되어 있는 게이트 구동부를 더 포함하고,
    상기 게이트 구동부는 상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터와 각각 동일한 층에 위치하는 복수의 부재들을 포함하는 액정 표시 장치.
  10. 기판,
    상기 기판 위에 형성되어 있는 복수의 게이트선,
    상기 게이트선과 교차하는 복수의 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있으며, 드레인 전극을 포함하는 복수의 박막 트랜지스터, 그리고
    각각 상기 박막 트랜지스터와 연결되어 있으며, 각각 상기 게이트선에 평행한 제1변 및 상기 제1변보다 길이가 짧으며 상기 제1변과 이웃하는 제2변을 가지며, 열 방향으로 이웃하는 제1, 제2 및 제3 화소 전극
    을 포함하고,
    상기 제1, 제2 및 제3 화소 전극에 인가되는 화소 전압은 일정한 전압보다 높은지 또는 낮은지 여부에 따라 복수의 극성을 가질 수 있고,
    상기 제2 및 제3 화소 전극에 인가되는 화소 전압은 극성이 동일하고, 상기 제1 화소 전극에 인가되는 화소 전압은 상기 제2 및 제3 화소 전극에 인가되는 화소 전압과 극성이 반대이며,
    상기 드레인 전극은 상기 제1 및 제2 화소 전극 사이에 배치되어 있는 제1 드레인 전극 및 상기 제2 및 제3 화소 전극 사이에 배치되어 있는 제2 드레인 전극을 포함하고,
    상기 제1 드레인 전극은 상기 제1 화소 전극에만 중첩하고, 상기 제2 드레인전극은 상기 제2 및 제3 화소 전극과 모두 중첩하는 액정 표시 장치.
  11. 제10항에서,
    상기 제1, 제2 및 제3 화소 전극 및 상기 제1 및 제2 드레인 전극과 중첩하는 유지 전극선을 더 포함하는 액정 표시 장치.
  12. 제10항에서,
    상기 제1, 제2 및 제3 화소 전극은 전단 게이트선을 덮는 액정 표시 장치.
  13. 제10항에서,
    상기 제1, 제2 및 제3 화소 전극과 상기 데이터선 및 상기 게이트선 사이에 형성되어 있는 유기막을 더 포함하는 액정 표시 장치.
  14. 제10항에서,
    상기 제1변의 길이는 상기 제2변의 길이의 3배인 액정 표시 장치.
  15. 제10항에서,
    상기 게이트선과 연결되어 있는 게이트 구동부를 더 포함하고,
    상기 게이트 구동부는 상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터와 각각 동일한 층에 위치하는 복수의 부재들을 포함하는 액정 표시 장치.
KR1020060068931A 2006-07-24 2006-07-24 액정 표시 장치 Expired - Fee Related KR101358827B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060068931A KR101358827B1 (ko) 2006-07-24 2006-07-24 액정 표시 장치
EP07013180A EP1882977B1 (en) 2006-07-24 2007-07-05 Liquid crystal display
DE602007004038T DE602007004038D1 (de) 2006-07-24 2007-07-05 Flüssigkristallanzeige
US11/774,716 US7894006B2 (en) 2006-07-24 2007-07-09 Liquid crystal display with m x 1 inversion drive
CN2007101291767A CN101114431B (zh) 2006-07-24 2007-07-13 液晶显示器
JP2007191808A JP5229858B2 (ja) 2006-07-24 2007-07-24 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068931A KR101358827B1 (ko) 2006-07-24 2006-07-24 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20080009403A KR20080009403A (ko) 2008-01-29
KR101358827B1 true KR101358827B1 (ko) 2014-02-06

Family

ID=38460985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068931A Expired - Fee Related KR101358827B1 (ko) 2006-07-24 2006-07-24 액정 표시 장치

Country Status (6)

Country Link
US (1) US7894006B2 (ko)
EP (1) EP1882977B1 (ko)
JP (1) JP5229858B2 (ko)
KR (1) KR101358827B1 (ko)
CN (1) CN101114431B (ko)
DE (1) DE602007004038D1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101918887B (zh) * 2008-03-05 2013-05-29 夏普株式会社 液晶显示装置
WO2009130819A1 (ja) * 2008-04-22 2009-10-29 シャープ株式会社 液晶表示装置
KR101722501B1 (ko) * 2009-01-09 2017-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
KR101535810B1 (ko) * 2009-01-14 2015-07-10 삼성디스플레이 주식회사 액정 표시 장치
RU2475791C1 (ru) * 2009-02-13 2013-02-20 Шарп Кабусики Кайся Подложка матрицы, жидкокристаллическое устройство отображения, электронное устройство
JP5389529B2 (ja) * 2009-05-20 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
CN102455552B (zh) * 2010-10-19 2015-02-18 京东方科技集团股份有限公司 液晶显示器
TWI408479B (zh) * 2010-12-31 2013-09-11 Wintek Corp 顯示面板
WO2012124309A1 (ja) * 2011-03-16 2012-09-20 シャープ株式会社 液晶表示装置及び電子機器
WO2013069613A1 (ja) * 2011-11-09 2013-05-16 シャープ株式会社 液晶表示素子、および液晶表示装置
CN104813386B (zh) * 2012-11-30 2017-05-31 夏普株式会社 Tft基板
KR102083433B1 (ko) 2013-07-12 2020-03-03 삼성디스플레이 주식회사 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370832A (ja) * 1986-09-12 1988-03-31 Seiko Epson Corp 液晶表示装置
JPH11167127A (ja) * 1997-12-05 1999-06-22 Fron Tec:Kk アクティブマトリクス型液晶表示装置
JP2000310956A (ja) * 1999-04-27 2000-11-07 Nec Corp 薄膜トランジスタアレイ
JP2004094263A (ja) * 1995-06-06 2004-03-25 Lg Philips Lcd Co Ltd 液晶ディスプレイ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249187B1 (ko) * 1996-07-13 2000-03-15 구본준 박막액정표시장치(tft-lcd)및그제조방법
JP2001222027A (ja) 2000-02-09 2001-08-17 Seiko Epson Corp 電気光学装置および投射型表示装置
EP1335240B1 (en) * 2000-10-04 2006-04-05 Matsushita Electric Industrial Co., Ltd. Display and its driving method
KR20020056675A (ko) 2000-12-29 2002-07-10 주식회사 현대 디스플레이 테크놀로지 데이터 라인구조를 통한 고개구율을 가진 액정표시장치
JP2003075869A (ja) * 2001-09-05 2003-03-12 Toshiba Corp 平面表示素子
KR100840312B1 (ko) 2001-10-05 2008-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP3583755B2 (ja) 2001-12-17 2004-11-04 株式会社日立製作所 アクティブマトリックス型液晶表示装置
JP3723526B2 (ja) 2002-05-13 2005-12-07 アルプス電気株式会社 液晶表示装置
KR100910554B1 (ko) 2002-07-12 2009-08-03 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR20040031370A (ko) 2002-10-05 2004-04-13 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR100931488B1 (ko) 2003-02-26 2009-12-11 엘지디스플레이 주식회사 액정표시패널
US20040233343A1 (en) * 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR100973810B1 (ko) * 2003-08-11 2010-08-03 삼성전자주식회사 4색 액정 표시 장치
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR100965580B1 (ko) * 2003-08-21 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
JP2006017897A (ja) 2004-06-30 2006-01-19 Seiko Epson Corp 電気光学装置及び電子機器
JP2006065327A (ja) * 2004-08-24 2006-03-09 Samsung Electronics Co Ltd 表示基板、これの製造方法及びこれを有する液晶表示装置
KR101071256B1 (ko) 2004-09-10 2011-10-10 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
TWI255940B (en) * 2004-09-13 2006-06-01 Chi Mei Optoelectronics Corp Liquid crystal display and TFT substrate therefor
KR101189266B1 (ko) * 2004-09-24 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
KR20060070345A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판
KR101238337B1 (ko) * 2006-05-12 2013-03-04 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370832A (ja) * 1986-09-12 1988-03-31 Seiko Epson Corp 液晶表示装置
JP2004094263A (ja) * 1995-06-06 2004-03-25 Lg Philips Lcd Co Ltd 液晶ディスプレイ
JPH11167127A (ja) * 1997-12-05 1999-06-22 Fron Tec:Kk アクティブマトリクス型液晶表示装置
JP2000310956A (ja) * 1999-04-27 2000-11-07 Nec Corp 薄膜トランジスタアレイ

Also Published As

Publication number Publication date
JP5229858B2 (ja) 2013-07-03
US7894006B2 (en) 2011-02-22
EP1882977B1 (en) 2009-12-30
KR20080009403A (ko) 2008-01-29
DE602007004038D1 (de) 2010-02-11
US20080018815A1 (en) 2008-01-24
EP1882977A1 (en) 2008-01-30
JP2008026908A (ja) 2008-02-07
CN101114431B (zh) 2011-10-05
CN101114431A (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
KR101358827B1 (ko) 액정 표시 장치
KR101261607B1 (ko) 액정 표시 장치
KR101160839B1 (ko) 액정 표시 장치
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
KR101240644B1 (ko) 박막 트랜지스터 표시판
KR20080009889A (ko) 액정 표시 장치
JP2007114778A (ja) 薄膜トランジスタ表示板
KR101641538B1 (ko) 표시 패널
KR101080356B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
KR20080053644A (ko) 액정 표시 장치
KR20060130379A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101251996B1 (ko) 액정 표시 장치
KR101272333B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20080051852A (ko) 액정 표시 장치
KR20070060660A (ko) 액정 표시 장치
KR20070110966A (ko) 액정 표시 장치
KR20070082146A (ko) 액정 표시 장치용 박막 트랜지스터 표시판
KR20070060256A (ko) 액정 표시 장치
KR20070063376A (ko) 액정 표시 장치
KR20070073047A (ko) 박막 트랜지스터 표시판
KR20070056600A (ko) 액정 표시 장치
KR20080054030A (ko) 액정 표시 장치
KR20080054550A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060724

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110725

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060724

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121026

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20130430

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171108