[go: up one dir, main page]

KR101341877B1 - 유도성 부하가 연결될 때 폴드백 전류 제한을 갖는 시스템에서의 오실레이션 감소 - Google Patents

유도성 부하가 연결될 때 폴드백 전류 제한을 갖는 시스템에서의 오실레이션 감소 Download PDF

Info

Publication number
KR101341877B1
KR101341877B1 KR1020097007112A KR20097007112A KR101341877B1 KR 101341877 B1 KR101341877 B1 KR 101341877B1 KR 1020097007112 A KR1020097007112 A KR 1020097007112A KR 20097007112 A KR20097007112 A KR 20097007112A KR 101341877 B1 KR101341877 B1 KR 101341877B1
Authority
KR
South Korea
Prior art keywords
circuit
foldback
power supply
load
foldback circuit
Prior art date
Application number
KR1020097007112A
Other languages
English (en)
Other versions
KR20090060431A (ko
Inventor
제프리 린 히스
Original Assignee
리니어 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리니어 테크놀러지 코포레이션 filed Critical 리니어 테크놀러지 코포레이션
Publication of KR20090060431A publication Critical patent/KR20090060431A/ko
Application granted granted Critical
Publication of KR101341877B1 publication Critical patent/KR101341877B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

부하에 핫 스압 연결을 제공하는 패스 장치를 이용하여 유도성 부하를 구동하기 위한 새로운 시스템 및 방법이 개시된다. 전류 제한 회로는 부하에 공급되는 전류가 전류 문턱값을 초과하는 것을 방지한다. 폴드백 회로는 패스 장치에 걸린 전압이 미리 정의된 값보다 더 클 때 전류 문턱값을 감소시키도록 전류 제한 회로를 제어한다. 필터 회로는 유도성 부하가 패스 장치에 연결될 때 오실레이션을 감소시키기 위하여 폴드백 회로에 연결된다.

Description

유도성 부하가 연결될 때 폴드백 전류 제한을 갖는 시스템에서의 오실레이션 감소{REDUCING OSCILLATIONS IN SYSTEM WITH FOLDBACK CURRENT LIMIT WHEN INDUCTIVE LOAD IS CONNECTED}
본 개시 내용은 전원 시스템에 관한 것으로, 더욱 상세하게는, 유도성 부하가 연결될 때 PoE(Power over Ethernet)와 같은 폴드백(foldback) 전류 제한을 갖는 시스템에서 오실레이션(oscillation)을 감소시키는 회로 및 방법에 관한 것이다.
전자 시스템은 라이브(live) 백플레인(backplane)으로부터 제거되거나 삽입될 수 있는 보드 또는 카드와 같은 플러그 인 모듈을 가질 수 있다. 각 플러그 인 모듈은 보통 로컬 핫 스왑 컨트롤러(local hot swap controller)를 구비하여, 엄격한 핫 스왑 이벤트 및 정상 상태 조건 모두 동안에 그 모듈에 전력이 안전하게 인가되는 것을 보장한다. 핫 스왑 컨트롤러는 모듈이 라이브 백플레인으로 안전하게 삽입되거나 제거되게 한다.
예를 들어, PoE(Power over Ethernet) 시스템은 PD(Powered Device)를 PSE(Power Sourcing Equipment)와 연결하거나 연결을 차단하기 위하여 핫 스왑 배치를 사용한다. 통상, IP 전화, 무선 LAN 액세스 포인트, 개인용 컴퓨터 및 웹 카 메라와 같은 네트워크 장치는 2개의 연결을 필요로 한다: 하나는 LAN이고, 다른 하나는 전원 시스템이다. PoE 시스템은 네크워크 장치에 전력을 공급하기 위한 추가 아웃렛 및 배선에 대한 필요성을 제거한다. 그 대신에, 전력은 데이터 전송에 사용되는 이더넷 배선을 통해 공급된다.
PoE 시스템은 링크의 반대측에 위치한 PSE로부터 PD로의 차폐되지 않은 꼬여진 쌍(unshielded twisted-pair)의 이더넷 배선을 통해 전력을 전달하는 것을 정의하는 IEEE 802.3af 표준에 만족하여야만 한다. IEEE 802.3af 표준에서 정의된 바와 같이, PSE 및 PD는 네트워크 장치가 데이터 통신을 위해 사용되는 것과 동일한 일반적인 케이블을 이용하여 전력을 전달하고 인출하는 것을 허용하는 비-데이터 엔티티이다. PSE는 링크에 전력을 제공하는 케이블에 대한 물리적 연결 지점에서 전기적으로 특정된 장치이다. PSE는 일반적으로 이더넷 스위치, 라우터, 허브 또는 다른 네트워크 스위칭 장치 또는 미드스팬(midspan) 장치와 관련된다. PD는 전력 인출 또는 전력 요청 중 하나를 하는 장치이다. PD는 IP 전화, 무선 네트워크 액세스 포인트, PDA 또는 노트북 컴퓨터 도킹 스테이션, 이동 전화 충전기 및 HVAC 자동 온도 조절 장치와 관련될 수 있다.
PSE의 주요 기능은 전력을 요청하는 PD에 대한 링크를 탐색하고, 선택 사항으로서 PD를 분류하고, PD가 검출된 경우 링크에 전력을 공급하고, 링크 상의 전력을 모니터하고, 더 이상 요청되지 않거나 요구되지 않을 때 전력을 끊는 것이다. PD는 IEEE 802.3af 표준에 의해 정의된 PoE 검출 서명을 제공함으로써 PD 검출 절차에 참여한다.
검출 서명이 유효하면, PD는 전원이 공급될 때 얼마나 많은 전력이 인출될 것인지를 나타내도록 PSE에 분류 서명을 제공하는 선택 사항을 가질 수 있다. PD는 클래스 0 내지 클래스 4로서 분류될 수 있다. 클래스 1의 PD는 PSE가 적어도 4.0W를 공급하는 것을 요구하며, 클래스 2의 PD는 PSE가 적어도 7.0W를 공급하는 것을 요구하며, 클래스 0, 3 또는 4의 PD는 PSE가 적어도 15.4W를 공급하는 것을 요구한다. 결정된 PD의 클래스에 따라, PSE는 PD에 필요한 전력을 인가한다.
MOSFET과 같은 패스 장치(pass device)는 PSE에 연결되는 회로 카드와 라이브 백플레인 사이, 즉, PSE와 PD 사이의 스위치 역할을 한다. PD가 플러그 인된 후에, 즉 스타트업 모드에서, 또는 단락 회로 조건 동안에, MOSFET에서의 전력 소비는 정격 전력이 제공될 때의 전력 소비보다 훨씬 더 높다. 전류 소비를 제한하기 위하여, 폴드백(fold) 메카니즘이 IEEE 802.3af 표준에 의해 정의된다. 특히, 이 표준은 스타트-업 모드에서 10V와 30V 사이의 포트 전압에 대하여 출력 전류(IInrush)에 대한 최소 요구 사항이 60mA인 것을 정의한다. 30V 이상의 포트 전압에 대하여, 스타트-업 모드에서의 전류(IInrush)는 400 mA 내지 450 mA의 범위 내인 것이 요구된다. 이러한 400 mA 내지 450 mA의 IInrush 요구 사항은 50 ms 내지 75 ms의 TLIM 타이머 지속 시간 동안 적용된다.
도 1은 IEEE 802.3af 폴드백 요구 사항을 그래프로 나타낸 도면이다. 특히, 도 1에서의 회색 영역은 IEEE 802.3af 표준에 의해 허용되지 않는 PSE 출력 전압과 출력 전류의 조합을 도시한다. 도 1에서의 검은 선은 30V 이상의 출력 전압에 대 하여 400 mA 내지 450 mA 사이의 레벨에 있고, 30V 이하의 출력 전압에 대하여 점진적으로 감소하는 PSE의 출력 전류를 나타내는 가능성 있는 폴드백 그래프이다. 전류 제한 폴드백 기술은 소비 전력 및 이에 따른 패스 장치의 크기 및 비용을 제한하는데 사용된다.
PoE와 같은 일부 새로운 애플리케이션은 유도성 부하에 대한 돌입(inrush) 전류 및 단락 회로 전류를 제한하기 위한 폴드백 메카니즘을 필요로 한다. 특히, IEEE 802.3af 표준은 유효한 PD가 100 μH 까지의 입력 인덕턴스를 가지는 것을 허용한다. 그러나, 유도성 부하가 연결될 때, 폴드백 메카니즘을 갖는 핫 스왑 장치는 핫 스왑 연결 포인트에서 오실레이션을 발생시키는 돌입 조건 및/또는 단락 회로 조건 동안에 불안정하게 될 수 있다.
따라서, 유도성 부하가 연결될 때, PoE(Power over Ethernet)와 같은 폴드백 전류 제한을 갖는 시스템에서 오실레이션을 감소시키기 위한 회로 및 방법을 제공하는 것이 바람직할 것이다.
본 개시 내용은 부하에 핫 스압 연결을 제공하는 패스 장치를 이용하여 유도성 부하를 구동하기 위한 새로운 시스템 및 방법을 제공한다. 전류 제한 회로는 부하에 공급되는 전류가 전류 문턱값을 초과하는 것을 방지한다. 폴드백 회로는 패스 장치에 걸린 전압이 미리 정의된 값보다 더 클 때 전류 문턱값을 감소시키도록 전류 제한 회로를 제어한다. 필터 회로는 유도성 부하가 패스 장치에 연결될 때 오실레이션을 감소시키기 위하여 폴드백 회로에 연결된다.
필터 회로는 폴드백 회로와 직렬로 연결된 로우 패스 필터를 포함할 수 있다. 로우 패스 필터는 상기 부하의 공진 주파수보다 더 높은 주파수의 신호를 감쇠시키도록 구성될 수 있다.
예시적인 실시에에 따라, 필터 회로는 폴드백 회로의 입력에 연결될 수 있다. 특히, 필터 회로는 폴드백 회로와 패스 장치 사이에 배치될 수 있다.
이 대신에, 필터 회로는 폴드백 회로의 출력에 연결될 수 있다. 예를 들어, 필터 회로는 폴드백 회로와 전류 제한 회로 사이에 배치될 수 있다.
본 개시 내용의 다른 양태에 따르면, 통신 링크를 통해서 전력을 공급하기 위한 시스템은 통신 링크를 통해 부하에 전력을 공급하기 위한 전원 장치를 포함한다. 전원 장치는 반도체 장치를 통해 전력을 공급하도록 구성될 수 있다. 전류 제한 회로는 전원 장치의 출력 전류가 전류 문턱값을 초과하는 것을 방지한다. 폴드백 회로는 전원 장치의 출력 전압이 미리 정의된 출력 전압값 이하일 때 전류 문턱값을 감소시킨다. 필터 회로는 유도성 부하가 전원 장치에 연결될 때 오실레이션을 감소시키기 위하여 폴드백 회로에 연결된다.
전원 장치는 이더넷 링크를 통해 PD(Powered Device)에 전력을 공급하기 위한 PSE(Power Sourcing Equipment)를 포함할 수 있다.
필터 회로는 PD가 PSE에 연결될 때 반도체 장치에서 오실레이션을 감소시키도록 구성될 수 있다. 특히, 필터 회로는 폴드백 회로에 직렬로 연결된 로우 패스 필터를 포함할 수 있다. 로우 패스 필터는 PD의 공진 주파수보다 더 높은 주파수의 신호를 감쇠시키도록 구성된다.
필터 회로는 상기 폴드백 회로의 입력에 연결될 수 있다.
이 대신에, 필터 회로는 폴드백 회로와 전류 제한 장치 사이에 배치될 수 있다.
본 개시 내용의 방법에 따라, 다음의 단계들이 유도성 부하가 패스 장치를 통해 전자 장치 시스템에 연결될 때 패스 장치에서 오실레이션을 감소시키기 위하여 수행될 수 있다:
- 부하에 공급된 전류가 전류 문턱값을 초과하는 것을 방지하는 단계,
- 패스 장치에 걸린 전압이 미리 정의된 값을 초과할 때 전류 문턱값을 감소시키도록 폴드백 회로에 의해 전류 문턱값을 제어하는 단계, 및
- 부하의 공진 주파수보다 더 높은 주파수를 감쇠시키도록 폴드백 회로에서 신호를 필터링하는 단계.
부하는 패스 장치로 연결된 통신 링크를 통하여 상기 시스템으로 연결될 수 있다.
예를 들어, 폴드백 회로의 입력 신호가 부하의 공진 주파수보다 더 높은 주파수를 감쇠시키기 위하여 필터링될 수 있다.
이 대신에, 폴드백 회로의 출력 신호가 부하의 공진 주파수보다 더 높은 주파수를 감쇠시키기 위하여 필터링될 수 있다.
본 개시 내용의 추가적인 이점과 양태는 본 개시 내용을 실시하도록 안출된 최선의 형태의 예로서 본 개시 내용의 실시예들이 예시되고 설명된 이어지는 상세한 설명으로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 것이다. 설명되는 바와 같이, 본 개시 내용은 다른 상이한 실시예들이 가능하며, 그 여러 가지 상세 내용은 본 개시 내용의 기술적 사상을 벗어나지 않으면서 다양하고 분명한 관점에서 수정될 수 있다. 따라서, 도면과 설명은 본질적으로 한정적이지 않은 예시적인 것으로 간주되어야 한다.
본 개시 내용의 실시예들에 대한 다음의 상세한 설명은, 특징부가 배율에 맞추어서 제작될 필요가 없으며 오히려 적절한 특징을 가장 잘 예시하기 위하여 제작된 다음의 도면을 참조하여 판독될 때 가장 잘 이해될 수 있다:
도 1은 IEEE 02.3af 폴드백 요구 사항을 나타내는 도면이다;
도 2는 PSE 및 PD 사이에서 본 개시 내용의 PoE 시스템에 인가된 전압을 나타내는 도면이다;
도 3은 폴드백 메카니즘을 나타내는 도면이다;
도 4는 음의 저항을 나타내는 폴드백 전류 제한 그래프를 나타내는 도면이다;
도 5는 본 개시 내용의 예시적인 제1 실시예를 나타내는 도면이다;
도 6은 본 개시 내용의 예시적인 제2 실시예를 나타내는 도면이다.
본 개시 내용은 PoE 시스템의 예를 이용하여 이루어질 것이다. 그러나, 본 명세서에서 설명된 개념은 연결가능한 유도성 부하를 구동하기 위한 임의의 시스템에 적용 가능하다는 것이 자명할 것이다.
도 2는 PSE(12)와 PD(14) 사이의 PoE 시스템(10)에 인가된 전압을 개략적으로 도시한다. 특히, PSE 전원은 양의 단자 (Vsupply+) 및 음의 단자 (Vsupply-)를 포함할 수 있다. PSE(12)는 PD(14)를 PSE(12)와 연결하고 차단하기 위한 전력 MOSFET과 같은 패스 장치(16)를 포함할 수 있다. 전력 MOSFET(16)의 게이트는 PSE(12)로부터 PD(14)로 전력을 공급하도록 제어될 수 있다. PSE(12)의 출력 포트는 양의 단자(Vport+)와 음의 단자(Vport-)를 포함할 수 있다. PSE(12)의 출력에서 제공된 포트 전압(Vport = Vport+ - Vport-)이 전력(PPD = (Vport+ - Vport-)×Iport)을 전달하기 위하여 PD(14)에 걸쳐 인가되며, 여기에서, Iport는 포트 전류이다. 패스 장치에 의해 소비되는 전력(Ppass)은 Vpass × Iport와 동일하며, 여기에서, Vpass = Vsupply- - Vport-는 패스 장치(16)에 걸쳐 인가된 전압이다. PD(14)에 걸린 전압(VPD)이 감소할 때, 패스 장치(16)에 걸린 전압(Vpass)이 증가한다.
PD(14)가 PSE(12)에 연결되고 있을 때, 즉, 스타트-업 모드에서, 그리고 단락 회로 조건 동안에, 패스 장치(16)에서의 전력 소비는 정격 전력이 제공될 때의 전력 소비보다 훨씬 더 높을 수 있다. 전력 소비를 제한하기 위하여, 폴드백 메카니즘이 IEEE 802.3af 표준에 의해 정의된다. 특히, 이 표준은 10V와 30V 사이의 포트 전압(Vport)에 대하여, 스타트-업 모드에서 출력 전류(IInrush)에 대한 최소 요구 사항은 60mA인 것을 정의한다. 30V 이상의 포트 전압에 대하여, 최소 IInrush 요구 사항은 400 mA 내지 450 mA의 범위 내이다. 최소 IInrush 요구 사항은 50 ms 와 75 ms 사이의 범위에서 설정된 지속 시간 TLIM 동안 적용된다.
도 3에 도시된 바와 같이, 폴드백 메커니즘은 폴드백 요구 사항에 따라 PSE(12)의 포트 전류(Iport)를 제어하기 위하여 전류 제한 회로(104)를 제어하는 폴드백 회로(102)를 포함할 수 있다. 특히, 전류 제한 회로(104)는 포트 전류(Iport)를 모니터하며 포트 전류(Iport)를 전류 제한 문턱값에 또는 그 이하로 유지하도록 이것을 전류 제한 문턱값과 비교한다.
포트 전류(Iport)는 MOSFET과 같은 패스 장치(16)에 연결된 감지 저항기(Rsense)에 걸린 감지 전압(Vsense)을 판단함으로써 모니터될 수 있다. 감지 전압을 전류 제한 문턱값을 나타내는 기준 전압(Vref)에 또는 그 이하로 유지하도록, 전류 제한 회로(104)는 판단된 감지 전압(Vsense)을 기준 전압(Vref)과 비교하는 연산 증폭기를 포함할 수 있다. 더욱 구체적으로는, 포트 전류에서의 증가에 따라 증가하는 감지 전압(Vsense)이 기준 전압(Vref)에 접근할 때, 연산 증폭기의 출력은 MOSFET(16)의 게이트에 연결되어 게이트에서 게이트 구동 전압(VG)을 감소시킬 수 있다. 그 결과, MOSFET(16)의 저항이 증가하고, 포트 전류(Iport)를 감소시킨다.
전류 제한 회로(104)는 원하는 값의 Iport를 달성하기 위하여 전압(Vref)을 변경할 수 있는 폴드백 회로(102)에 의해 제어된다. 폴드백 회로(102)는 PD(14)에 걸쳐 인가된 전압(Vport = Vport+ - Vport-) 및/또는 패스 장치(16)에 걸쳐 인가된 전압(Vpass = Vport- - Vsupply-)을 모니터한다. 특히, 포트 전류(Iport)를 감소시 키기 위하여, 폴드백 회로(102)는 Vport가 미리 정해진 Vport 값 이하가 될 때 그리고/또는 Vpass가 미리 정의된 Vpass 값을 초과할 때 전류 제한 문턱값을 감소시키도록 포트 전압(Vport) 및/또는 패스 장치(16)에 걸린 전압(Vpass)을 모니터할 수 있다. 예를 들어, 폴드백 회로(102)는 도 1에 도시된 IEEE 802.3af 폴드백 요구 사항에 따라 동작할 수 있다.
PSE(12)에 연결된 PD(14)는 유도성 부하를 나타낼 수 있다. 예를 들어, IEEE 802.3af 표준은 유효한 PD가 100 μH까지의 입력 인덕턴스를 갖는 것을 요구할 수 있다. 패스 장치(16)로의 유도성 부하의 연결은 돌입 조건 및/또는 단락 회로 조건 동안에 불안정성을 야기할 수 있다.
더욱 구체적으로는, 도 4는 스타트업 모드에서 패스 장치(16)의 전력 소비를 제한하는 폴드백 스킴을 나타내는 전류 제한 그래프를 도시한다. 패스 장치(16)에 걸린 전압(Vpass)이 미리 정의된 값 이상일 때, 포트 전류(Iport)는 전압(Vpass)의 감소에 따라 증가한다. 그러므로, 전류 제한 그래프는 음의 저항을 나타내는 기울기를 갖는다. 음의 저항을 나타내는 장치로의 유도성 부하의 연결은 종종 연결 포인트에서 오실레이션을 발생시키는 불안정성을 야기한다. 핫 스왑 연결의 경우에, 이러한 불안정성은 바람직하지 않으며 핫 스왑 연결 포인트에서 오실레이션을 야기할 수 있다.
PD(14)의 PSE(12)에 대한 핫 스왑 연결을 개략적으로 도시하는 도 5에 도시된 바와 같이, PD(14)는 인덕턴스(LLOAD) 및 커패시턴스(CLOAD)를 가질 수 있다. PD(14)의 인덕턴스에 의해 발생되는 오실레이션을 감소시키는 위하여, PSE(12)는 폴드백 회로(102)와 직렬로 연결된 로우 패스 필터(106)를 포함할 수 있다. 로우 패스 필터(106)는 PD(14)와 같은 부하의 공진 주파수(Fr)와 동일한 차단 주파수를 가질 수 있다. 그러므로, 로우 패스 필터(106)는 공진 주파수(Fr) 이하의 주파수의 신호를 통과시키고 공진 주파수(Fr)보다 높은 주파수의 신호를 감쇠시키도록 구성된다.
예를 들어, 로우 패스 필터(106)는 폴드백 회로(102)의 입력과 PD(14)에 연결된 패스 장치(16)의 출력 사이에 배치될 수 있다. 그러므로, 로우 패스 필터(106)는 공진 주파수(Fr)보다 높은 주파수 성분을 감쇠시키기 위하여 폴드백 회로(102)에 의해 모니터링된 신호를 필터링할 수 있다. 이에 의해, 로우 패스 필터(106)는 유도성 부하를 음의 저항을 나타내는 핫 스왑 장치로 삽입함으로써 발생된 핫 스왑 연결 포인트에서의 오실레이션을 감소시킨다.
도 6은 PD(14)와 PSE(12) 사이의 핫 스왑 연결의 다른 예를 도시하며, 로우 패스 필터(108)가 폴드백 회로(102)의 출력과 전류 제한 회로(104) 사이에 배치된다. 도 5의 예와 유사하게, 로우 패스 필터(108)의 차단 주파수는 PD(14)의 공진 주파수(Fr)와 동일할 수 있다. 따라서, 로우 패스 필터(108)는 부하의 공진 주파수보다 높은 주파수의 고주파수 성분을 감쇠시키기 위하여 폴드백 회로에 의해 공급되는 폴드백 신호를 필터링한다. 필터링된 폴드백 신호가 음의 저항을 나타내는 전류 제한 그래프 부분에서 전류 제한 문턱값을 정의하기 때문에, 로우 패스 필터(108)는 유도성 부하를 PSD(12)에 연결함으로써 발생된 핫 스왑 포인트에서의 오 실레이션을 감소시킨다.
전술한 설명은 본 발명의 양태를 예시하고 설명한다. 또한, 본 개시 내용은 단지 바람직한 실시예만을 보여주고 설명하지만, 전술한 바와 같이, 본 발명은 다양한 다른 조합, 수정 및 환경에서 실시될 수 있고, 본 명세서에서 표현되고 전술한 교시 내용 및/또는 관련 기술 분야의 기술이나 지식과 상응하는 바와 같이, 본 발명의 개념의 범위 내에서 변형이나 수정을 할 수 있다.
전술한 실시예들은 본 발명을 실시하는 최선의 형태를 설명하고 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 특정 적용 또는 실시에 의해 필요한 다양한 수정을 가하면서 이러한 또는 다른 실시예에서 본 발명을 실시할 수 있도록 의도된다.
따라서, 상술된 설명은 본 발명을 본 명세서에 개시된 형태로 제한하도록 의도되지 않는다. 또한, 첨부된 특허청구범위는 대체 실시예를 포함하도록 해석되는 것이 의도된다.

Claims (20)

  1. 유도성 부하를 구동하는 시스템에 있어서,
    상기 부하를 연결하는 패스 장치;
    상기 부하에 공급되는 전류가 전류 문턱값을 초과하는 것을 방지하는 전류 제한 회로;
    상기 패스 장치에 걸린 전압이 미리 정의된 값보다 더 클 때 상기 전류 문턱값을 감소시키게 상기 전류 제한 회로를 제어하도록 구성된 폴드백 회로; 및
    상기 유도성 부하가 상기 패스 장치에 연결될 때 오실레이션을 감소시키기 위하여 상기 폴드백 회로에 연결된 필터 회로;
    를 포함하는 유도성 부하 구동 시스템.
  2. 제1항에 있어서,
    상기 필터 회로는 상기 폴드백 회로와 직렬로 연결된 로우 패스 필터를 포함하는,
    유도성 부하 구동 시스템.
  3. 제2항에 있어서,
    상기 로우 패스 필터는 상기 부하의 공진 주파수보다 더 높은 주파수의 신호를 감쇠시키도록 구성된,
    유도성 부하 구동 시스템.
  4. 제3항에 있어서,
    상기 필터 회로는 상기 폴드백 회로의 입력에 연결된,
    유도성 부하 구동 시스템.
  5. 제4항에 있어서,
    상기 필터 회로는 상기 폴드백 회로와 상기 패스 장치 사이에 연결된,
    유도성 부하 구동 시스템.
  6. 제3항에 있어서,
    상기 필터 회로는 상기 폴드백 회로의 출력에 연결된,
    유도성 부하 구동 시스템.
  7. 제6항에 있어서,
    상기 필터 회로는 상기 폴드백 회로와 상기 전류 제한 회로 사이에 연결된,
    유도성 부하 구동 시스템.
  8. 통신 링크를 통해서 전력을 공급하기 위한 시스템에 있어서,
    상기 통신 링크를 통해 부하에 전력을 공급하고, 반도체 장치를 통해 전력을 공급하도록 구성된 전원 장치;
    상기 전원 장치의 출력 전류가 전류 문턱값을 초과하는 것을 방지하는 전류 제한 회로; 및
    상기 전원 장치의 출력 전압이 미리 정의된 출력 전압값 이하일 때 상기 전류 문턱값을 감소시키는 폴드백 회로; 및
    상기 부하가 상기 전원 장치에 연결될 때 오실레이션을 감소시키기 위하여 상기 폴드백 회로에 연결된 필터 회로;
    를 포함하는,
    전력 공급 시스템.
  9. 제8항에 있어서,
    상기 전원 장치는 이더넷 링크를 통해 PD(Powered Device)에 전력을 공급하 기 위한 PSE(Power Sourcing Equipment)를 포함하는,
    전력 공급 시스템.
  10. 제9항에 있어서,
    상기 필터 회로는 상기 PD가 상기 PSE에 연결될 때 상기 반도체 장치에서 오실레이션을 감소시키도록 구성된,
    전력 공급 시스템.
  11. 제9항에 있어서,
    상기 필터 회로는 상기 폴드백 회로에 직렬로 연결된 로우 패스 필터를 포함하는,
    전력 공급 시스템.
  12. 제11항에 있어서,
    상기 로우 패스 필터는 상기 PD의 공진 주파수보다 더 높은 주파수의 신호를 감쇠시키도록 구성된,
    전력 공급 시스템.
  13. 제12항에 있어서,
    상기 필터 회로는 상기 폴드백 회로의 입력에 연결된,
    전력 공급 시스템.
  14. 제13항에 있어서,
    상기 필터 회로는 상기 폴드백 회로와 상기 반도체 장치 사이에 연결된,
    전력 공급 시스템.
  15. 제12항에 있어서,
    상기 필터 회로는 상기 폴드백 회로의 출력에 연결된,
    전력 공급 시스템.
  16. 제15항에 있어서,
    상기 필터 회로는 상기 폴드백 회로와 상기 전류 제한 회로 사이에 연결된,
    유도성 부하 구동 시스템.
  17. 유도성 부하가 패스 장치를 통해 전자 장치 시스템에 연결될 때 상기 패스 장치에서 오실레이션을 감소하는 방법에 있어서,
    상기 부하에 공급된 전류가 전류 문턱값을 초과하는 것을 방지하는 단계;
    상기 패스 장치에 걸린 전압이 미리 정의된 값을 초과할 때 상기 전류 문턱값을 감소시키도록 폴드백 회로에 의해 상기 전류 문턱값을 제어하는 단계; 및
    상기 부하의 공진 주파수보다 더 높은 주파수를 감쇠시키도록 상기 폴드백 회로에서 신호를 필터링하는 단계;
    를 포함하는,
    오실레이션 감소 방법.
  18. 제17항에 있어서,
    상기 폴드백 회로의 입력 신호가 상기 부하의 공진 주파수보다 더 높은 주파수를 감쇠시키기 위하여 필터링되는,
    오실레이션 감소 방법.
  19. 제17항에 있어서,
    상기 폴드백 회로의 출력 신호가 상기 부하의 공진 주파수보다 더 높은 주파수를 감쇠시키기 위하여 필터링되는,
    오실레이션 감소 방법.
  20. 제17항에 있어서,
    상기 부하가 상기 패스 장치에 연결된 통신 링크를 통하여 상기 시스템에 연결되는,
    오실레이션 감소 방법.
KR1020097007112A 2006-09-18 2007-09-17 유도성 부하가 연결될 때 폴드백 전류 제한을 갖는 시스템에서의 오실레이션 감소 KR101341877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/522,409 US7466039B2 (en) 2006-09-18 2006-09-18 Reducing oscillations in system with foldback current limit when inductive load is connected
US11/522,409 2006-09-18

Publications (2)

Publication Number Publication Date
KR20090060431A KR20090060431A (ko) 2009-06-12
KR101341877B1 true KR101341877B1 (ko) 2013-12-17

Family

ID=39188325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007112A KR101341877B1 (ko) 2006-09-18 2007-09-17 유도성 부하가 연결될 때 폴드백 전류 제한을 갖는 시스템에서의 오실레이션 감소

Country Status (6)

Country Link
US (1) US7466039B2 (ko)
EP (1) EP2064609B1 (ko)
KR (1) KR101341877B1 (ko)
CN (1) CN101529358B (ko)
AT (1) ATE523830T1 (ko)
WO (1) WO2008036268A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130192566A1 (en) * 2012-01-27 2013-08-01 Bahman Gozloo Control system having configurable auxiliary power module
US10006462B2 (en) 2012-09-18 2018-06-26 Regal Beloit America, Inc. Systems and method for wirelessly communicating with electric motors
KR101319827B1 (ko) * 2012-10-08 2013-10-29 (주)태진기술 전류 제한 장치
US10135333B1 (en) * 2013-10-04 2018-11-20 Silego Technology, Inc. Enhanced conduction for p-channel device
US9374452B2 (en) * 2014-05-16 2016-06-21 Microsemi Corporation Apparatus and method for detection of off-hook phone in reverse power feeding architecture
CN104104062B (zh) 2014-07-25 2018-01-16 华为技术有限公司 逆变器电路的过流保护系统和方法
US10491126B1 (en) * 2018-12-13 2019-11-26 Power Integrations, Inc. Closed loop foldback control
JP7534599B2 (ja) 2020-05-28 2024-08-15 ミツミ電機株式会社 直流電源装置および電源ラインのノイズ抑制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000134228A (ja) 1998-10-23 2000-05-12 Nec Shizuoka Ltd 給電機能付きインタフェース装置，受電機能付きインタフェース装置および通信システム
US20060164774A1 (en) 2005-01-25 2006-07-27 Linear Technology Corporation High-power foldback mechanism in system for providing power over communication link
WO2006081166A3 (en) 2005-01-25 2006-10-12 Linear Techn Inc Controlling power distribution among multiple wires in communication cable

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT500587A1 (de) 2002-06-13 2006-02-15 Aphona Kommunikationssysteme E Gleichstromanschaltung mit hysterese für fernspeisbare geräte in kommunikationsnetzen
CN100392549C (zh) * 2006-01-05 2008-06-04 大连大学 可外接负载电源的电流源控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000134228A (ja) 1998-10-23 2000-05-12 Nec Shizuoka Ltd 給電機能付きインタフェース装置，受電機能付きインタフェース装置および通信システム
US20060164774A1 (en) 2005-01-25 2006-07-27 Linear Technology Corporation High-power foldback mechanism in system for providing power over communication link
WO2006081166A3 (en) 2005-01-25 2006-10-12 Linear Techn Inc Controlling power distribution among multiple wires in communication cable

Also Published As

Publication number Publication date
WO2008036268A2 (en) 2008-03-27
US7466039B2 (en) 2008-12-16
CN101529358A (zh) 2009-09-09
EP2064609A2 (en) 2009-06-03
US20080068771A1 (en) 2008-03-20
CN101529358B (zh) 2011-09-28
EP2064609B1 (en) 2011-09-07
WO2008036268A3 (en) 2008-07-24
ATE523830T1 (de) 2011-09-15
KR20090060431A (ko) 2009-06-12

Similar Documents

Publication Publication Date Title
KR101341877B1 (ko) 유도성 부하가 연결될 때 폴드백 전류 제한을 갖는 시스템에서의 오실레이션 감소
JP4850848B2 (ja) 通信リンクを通じて電力を与えるためのシステムにおける電源装置の出力電圧に基づく電流制限しきい値の調整
US7538528B2 (en) Constant power foldback mechanism programmable to approximate safe operating area of pass device for providing connection to load
EP1842322B1 (en) High-power foldback mechanism in system for providing power over communication link
JP4876078B2 (ja) 通信リンクを通じて電力を提供するためのシステムにおける受電側機器の電力要件に基づく電流制限しきい値の調整
US7831844B2 (en) Integrated powered device connector in system for supplying power over communication link
EP1961152B1 (en) Power sourcing equipment having bipolar junction transistor for controlling supply and supporting ac disconnect-detection function
CN101147357A (zh) 通过通信链路供电的系统中的大功率返送机构
EP2625587B1 (en) Digital rack interface pod (drip) with intelligent power control system and method
CN113037508B (zh) 一种下电控制电路以及下电控制方法
CN110994973B (zh) 一种供电电源和服务器
CN114465831B (zh) 以太网络供电装置
CN110830266B (zh) 电源切换管理方法、网络设备及电源切换管理模块

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20090407

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111114

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131107

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201201

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211122

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230921