KR101204622B1

KR101204622B1 - 질화물계 반도체 소자 및 그 제조 방법

Info

Publication number: KR101204622B1
Application number: KR1020100125285A
Authority: KR
Inventors: 박영환; 박기열; 전우철
Original assignee: 삼성전기주식회사
Priority date: 2010-12-09
Filing date: 2010-12-09
Publication date: 2012-11-23
Anticipated expiration: 2030-12-09
Also published as: KR20120064179A; US20120146096A1; CN102544116A

Abstract

본 발명은 질화물계 반도체 소자에 관한 것으로, 본 발명에 따른 질화물계 반도체 소자는 베이스 기판, 베이스 기판 상에 배치되며 내부에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 에피 성장막, 그리고 에피 성장막 상에 배치되며 2차원 전자 가스에 접촉되도록 에피 성장막의 내부로 연장되는 연장부를 갖는 전극 구조체를 포함한다.

Description

질화물계 반도체 소자 및 그 제조 방법{NITRIDE BASED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 질화물계 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 낮은 온(on) 전압으로 동작이 가능하고, 순방향 전류량을 증가시킬 수 있는 질화물계 반도체 소자 및 그 제조 방법에 관한 것이다.

반도체 소자들 중 쇼트키 다이오드는 금속과 반도체의 접합인 쇼트키 접합(schottky cantact)을 이용하는 소자이다. 이와 같은 쇼트키 다이오드들 중 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)를 전류 이동 채널(channel)로 사용하는 질화물계 반도체 소자가 있다. 상기 질화물계 반도체 소자는 사파이어 기판과 같은 베이스 기판, 베이스 기판 상에 형성된 에피 성장막　, 그리고 에피 성정막 상에 형성된 쇼트키 전극 및 오믹 전극을 갖는다. 보통 상기 쇼트키 전극은 양극(anode)으로 사용되고, 상기 오믹 전극은 음극(cathode)으로 사용된다.

그러나, 이러한 구조의 질화물계 반도체 쇼트키 다이오드는 낮은 온-전압 및 온 전류를 만족시키는 것과 역방향 누설 전류를 감소시키는 것이 서로 트레이드 오프(trade-off) 관계에 있다. 이에 따라, 일반적인 질화물계 반도체 소자는 역방향 누설 전류의 발생 없이, 상기 낮은 온 전압에서 순방향 전류량을 증가시키는 것은 매우 어렵다.

본 발명이 해결하고자 하는 과제는 낮은 온 전압으로 동작이 가능한 질화물계 반도체 소자를 제공하는 것에 있다.

본 발명이 해결하고자 하는 과제는 순방향 전류량을 증가시킨 질화물계 반도체 소자를 제공하는 것에 있다.

본 발명이 해결하고자 하는 과제는 낮은 온 전압으로 동작이 가능한 질화물계 반도체 소자의 제조 방법을 제공하는 것에 있다.

본 발명이 해결하고자 하는 과제는 순방향 전류량을 증가시킬 수 있는 질화물계 반도체 소자의 제조 방법을 제공하는 것에 있다.

본 발명에 따른 질화물계 반도체 소자는 베이스 기판, 상기 베이스 기판 상에 배치되며, 내부에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 에피 성장막, 그리고 상기 에피 성장막 상에 배치되며, 상기 2차원 전자 가스에 접촉되도록 상기 에피 성장막의 내부로 연장되는 연장부를 갖는 전극 구조체를 포함한다.

본 발명의 실시예에 따르면, 상기 전극 구조체는 상기 에피 성장막과 쇼트키 컨택(schottky contact)을 이루는 쇼트키 전극을 포함하고, 상기 연장부는 상기 쇼트키 전극에 구비될 수 있다.

본 발명의 실시예에 따르면, 상기 연장부는 섬(island) 형상의 횡단면을 가질 수 있다.

본 발명의 실시예에 따르면, 상기 연장부는 격자 문양을 이루도록 제공될 수 있다.

본 발명의 실시예에 따르면, 상기 연장부는 링(ring) 형상의 횡단면을 가질 수 있다.

본 발명의 실시예에 따르면, 상기 연장부는 나이테 문양을 이루도록 제공될 수 있다.

본 발명의 실시예에 따르면, 상기 전극 구조체는 상기 에피 성장막과 오믹 컨택(ohmic contact)을 이루는 오믹 전극을 포함하되, 상기 연장부는 상기 오믹 전극에 구비될 수 있다.

본 발명의 실시예에 따르면, 상기 전극 구조체는 상기 에피 성장막의 중앙 영역 배치되며, 상기 에피 성장막과 쇼트키 컨택을 이루는 쇼트키 전극 및 상기 에피 성장막의 가장자리 영역을 따라 배치되어 상기 쇼트키 전극을 둘러싸는 링(ring) 형상을 갖는, 그리고 상기 에피 성장막과 오믹 컨택을 이루는 오믹 전극을 포함할 수 있다.

본 발명의 실시예에 따르면, 상기 전극 구조체는 상기 에피 성장막의 일측 상에 배치되며, 상기 에피 성장막과 오믹 컨택을 이루는 오믹 전극 및 상기 에피 성장막의 타측 상에서 상기 오믹 전극과 대향되며, 상기 에피 성장막과 쇼트키 컨택을 이루는 쇼트키 전극을 포함할 수 있다.

본 발명에 따른 질화물계 반도체 소자의 제조 방법은 베이스 기판을 준비하는 단계, 상기 베이스 기판 상에, 내부에 2차원 전자 가스가 생성되는 에피 성장막을 형성하는 단계, 그리고 상기 에피 성장막 상에, 상기 에피 성장막의 내부로 연장되어 상기 2차원 전자 가스에 접촉되는 전극 구조체를 형성하는 단계를 포함를 포함한다.

본 발명의 실시예에 따르면, 상기 전극 구조체를 형성하는 단계는 상기 에피 성장막에 상기 2차원 전자 가스를 노출시키는 함몰부를 형성하는 단계, 상기 에피 성장막 상에, 상기 함몰부를 채우면서 상기 에피 성장막을 덮는 금속막을 형성하는 단계, 그리고 상기 금속막을 패터닝하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 금속막을 형성하는 단계에서, 상기 2차원 전자 가스에 접촉되도록 상기 함몰부를 채우면서 상기 에피 성장막과 쇼트키 컨택을 이루는 쇼트키 전극을 형성할 수 있다.

본 발명의 실시예에 따르면, 상기 함몰부를 형성하는 단계는 상기 에피 성장막의 중앙 영역에 제1 함몰부를 형성하는 단계 및 상기 에피 성장막의 가장자리 영역에 제2 함몰부를 형성하는 단계를 포함하고, 상기 금속막을 형성하는 단계는 상기 2차원 전자 가스에 접촉되도록 상기 제1 함몰부를 채우면서 상기 에피 성장막과 쇼트키 컨택을 이루는 쇼트키 전극을 형성하는 단계 및 상기 2차원 전자 가스에 접촉되도록 상기 제2 함몰부를 채우면서, 상기 에피 성장막과 오믹 컨택을 이루는 오믹 전극을 형성하는 단계를 포함할 수 있다.

본 발명의 실시예에 따르면, 상기 함몰부를 형성하는 단계는 상기 질화물계 반도체 소자들 간의 분리를 위한 메사 공정(mesa process)을 수행하는 단계에서 이루어질 수 있다.

본 발명의 실시예에 따르면, 상기 베이스 기판을 준비하는 단계는 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 적어도 어느 하나를 준비하는 단계를 포함할 수 있다.

본 발명의 실시예에 따르면, 상기 에피 성장막을 형성하는 단계는 상기 베이스 기판을 시드층(seed layer)으로 하여, 상기 베이스 기판 상에 에피택시얼 성장 공정을 수행하여 하부 질화막을 성장하는 단계 및 상기 하부 질화막을 시드층으로 하여, 상기 하부 질화막 상에 상기 하부 질화막에 비해 넓은 에너지 밴드 갭을 갖는 상부 질화막을 성장시키는 단계를 포함할 수 있다.

본 발명에 따른 질화물계 반도체 소자는 내부에 2차원 전자 가스를 생성하는 에피 성장층 및 상기 에피 성장층 상에 형성된 전극 구조체를 구비하되, 상기 전극 구조체의 일부가 상기 2차원 전자 가스에 접촉되도록 상기 에피 성장층 내부로 연장되도록 하여, 상기 2차원 전자 가스를 통한 전류 저항값을 최소화함으로써 순방향 전류량을 향상시킬 수 있다.

본 발명에 따른 질화물계 반도체 소자는 순방향 동작시 구동 전압이 쇼트키 다이오드의 온(on) 전압에 비해 낮은 전압으로 구동되는 경우에는 2차원 전자 가스에 접촉되는 전극 구조체의 부분을 통해 전류가 흐르고, 온 전압 이상의 전압으로 구동되는 경우에는 쇼트키 전극 전체와 2차원 전자 가스의 접합 지점을 통해 전류가 흐르게 되므로, 순방향 전류량을 증가시킬 수 있다.

본 발명에 따른 질화물계 반도체 소자의 제조 방법은 2차원 전자 가스(2DEG)에 접촉되어 저항값을 낮추는 전극 구조체를 형성할 수 있으므로, 순방향 전류량을 증가시킬 수 있는 질화물계 반도체 소자를 제조할 수 있다.

도 1은 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 평면도이다.
도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 세부 동작 과정을 설명하기 위한 도면들이다.
도 4는 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법을 보여주는 순서도이다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 과정을 설명하기 위한 도면들이다.
도 6은 본 발명의 실시예에 따른 질화물계 반도체 소자의 일 변형예를 보여주는 도면이다.
도 7은 본 발명의 실시예에 따른 질화물계 반도체 소자의 다른 변형예를 보여주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다

본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자 및 그 제조 방법을 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 평면도이고, 도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 베이스 기판(110), 에피 성장막(120), 그리고 전극 구조체(130)를 포함할 수 있다.

상기 베이스 기판(110)은 상기 에피 성장막(120) 및 상기 전극 구조체(130)의 형성을 위한 기초물(base)일 수 있다. 상기 베이스 기판(110)으로는 다양한 종류의 기판이 사용될 수 있다. 예컨대, 상기 베이스 기판(110)으로는 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 어느 하나가 사용될 수 있다.

상기 에피 성장막(120)은 상기 베이스 기판(110) 상에 차례로 적층된 하부 질화막(122) 및 상부 질화막(124)을 포함할 수 있다. 상기 상부 질화막(124)은 상기 하부 질화막(122)에 비해 넓은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다. 또한, 상기 상부 질화막(124)은 상기 하부 질화막(122)에 비해 상이한 격자 상수를 갖는 물질로 이루어질 수 있다. 예컨대, 상기 하부 질화막(122) 및 상기 상부 질화막(124)은 Ⅲ-질화물계 물질을 포함하는 막일 수 있다. 보다 구체적으로, 상기 하부 질화막(122)은 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 그리고 인듐 알루미늄 갈륨 질화물(InAlGaN) 중 어느 하나로 형성되고, 상기 상부 질화막(124)은 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 그리고 인듐 알루미늄 갈륨 질화물(InAlGaN) 중 다른 하나로 형성될 수 있다. 일 예로서, 상기 하부 질화막(122)은 갈륨 질화막(GaN)이고, 상기 상부 질화막(124)은 알루미늄 갈륨 질화막(AlGaN)일 수 있다.

상기와 같은 에피 성장막(120)의 내부에는 상기 하부 질화막(122)과 상기 상부 질화막(124) 간의 경계에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다. 상기 질화물계 반도체 소자(100)의 스위칭 동작시 전류의 흐름은 상기 2차원 전자 가스(2DEG)를 통해 이루어질 수 있다.

여기서, 상기 베이스 기판(110)과 상기 에피 성장막(120) 사이에는 버퍼층(미도시됨)이 개재될 수 있다. 상기 버퍼층은 상기 베이스 기판(110)과 상기 에피 성장막(120) 간의 격자 불일치로 인한 결함의 발생을 감소시키기 위한 막일 수 있다. 이를 위해, 상기 버퍼층은 이종 재질의 박막이 교대로 적층된 초격자층(super-lattice layer) 구조를 가질 수 있다. 상기 초격자층은 인슐레이터층(insulator layer)과 반도체층(semiconductor layer)이 교대로 성장된 다층 구조를 가질 수 있다.

상기 전극 구조체(130)는 상기 에피 성장막(120) 상에 배치될 수 있다. 상기 전극 구조체(130)는 오믹 전극(132) 및 쇼트키 전극(134)을 가질 수 있다. 상기 오믹 전극(132)은 상기 에피 성장막(120)과 오믹 컨택(ohmic contact)을 이루고, 상기 쇼트키 전극(134)은 상기 에피 성장막(120)과 쇼트키 컨택(schottky contact)을 이루도록 제공될 수 있다. 상기 오믹 및 쇼트키 전극들(132, 134)은 다양한 금속들로 이루어진 막일 수 있다. 상기와 같은 오믹 전극(132)은 상기 소자(100)의 음극(cathode)로 사용되고, 상기 쇼트키 전극(134)은 상기 소자(100)의 양극(anode)로 사용될 수 있다.

상기 오믹 전극(132)은 상기 에피 성장막(120)의 가장자리 영역(a)에 배치되고, 상기 쇼트키 전극(134)은 상기 에피 성장막(120)의 중앙 영역(b)에 배치될 수 있다. 상기 에피 성장막(120)이 원 형상의 횡단면을 갖는 경우, 상기 오믹 전극(132)은 상기 가장자리 영역(b)을 따라 형성되어 링(ring) 형상을 갖고, 상기 쇼트키 전극(134)은 상기 오믹 전극(132)에 의해 둘러싸여진 형상을 가질 수 있다.

한편, 상기 전극 구조체(130)는 상기 2차원 전자 가스(2DEG)에 접촉될 수 있도록, 상기 에피 성장막(120)의 내부로 연장된 구조를 가질 수 있다. 예컨대, 일 예로서, 상기 쇼트키 전극(134)은 상기 에피 성장막(120)의 내부로 연장되어 상기 2차원 전자 가스(2DEG)에 접촉되는 연장부(135)를 가질 수 있다. 이를 위해, 상기 에피 성장막(120)은 상기 연장부(135)가 위치되는 제1 함몰부(126)를 가질 수 있다. 상기 제1 함몰부(126)는 상기 중앙 영역(b) 상의 상기 하부 질화막(122)을 노출시키는 홈(groove)일 수 있다. 상기와 같은 구조의 쇼트키 전극(134)은 상기 질화물계 반도체 소자(100)의 전류 이동 경로를 정의하는 2차원 전자 가스(2DEG)에 직접 접촉하므로, 0에 가까운 저항값을 가질 수 있다. 이에 따라, 상기 쇼트키 전극(134)은 오믹 컨택과 유사한 전극 특성을 가지게 되므로, 상기 2차원 전자 가스(2DEG)에 접촉되지 않는 쇼트키 전극에 비해, 상기 질화물계 반도체 소자(100)가 현저히 낮은 전압에서도 순방향 동작이 가능하도록 할 수 있다.

선택적으로, 상기 오믹 전극(132) 또한 상기 2차원 전자 가스(2DEG)에 접촉되도록, 상기 에피 성장막(120)의 내부로 연장된 구조를 가질 수 있다. 이를 위해, 상기 에피 성장막(120)은 상기 오믹 전극(132)의 연장 부분이 위치되는 제2 함몰부(128)를 가질 수 있다. 상기 제2 함몰부(128)는 상기 가장자리 영역(a) 상의 하부 질화막(122)을 노출시키는 홈(groove)일 수 있다. 상기와 같은 구조의 오믹 전극(132)에 의해, 쇼트키 전극(134)로부터 상기 오믹 전극(132)로의 전류 방향은 대체로 수평 방향이 되며, 이에 따라 상기 전류의 이동 경로는 단축될 수 있다.

계속해서, 본 발명의 실시예에 따른 질화물계 반도체 소자의 세부 동작 과정을 상세히 설명한다. 여기서, 앞서 도 1 및 도 2를 참조하여 설명한 질화물계 반도체 소자(100)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 세부 동작 과정을 설명하기 위한 도면들이다. 보다 구체적으로, 도 3a는 본 발명의 실시예에 따른 질화물계 반도체 소자의 순방향 구동시, 쇼트키 전극의 온 전압에 비해 낮은 전압이 인가된 경우의 전류 흐름을 보여주는 도면이다. 도 3b는 본 발명의 실시예에 따른 질화물계 반도체 소자의 순방향 구동시, 쇼트키 전극의 온 전압에 비해 높은 전압이 인가되는 경우의 전류 흐름을 보여주는 도면이다. 도 3c 및 도 3d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 역방향 구동 전압이 인가되어 쇼트키 접합의 공핍영역에 의해 2차원 전자 가스를 통한 전류 흐름이 차단되는 과정을 설명하기 위한 도면들이다.

도 3a를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자는 쇼트키 전극(134)의 온(on) 전압에 비해, 상대적으로 낮은 전압으로 순방향 구동되는 경우, 상기 쇼트키 전극(134)으로부터 상기 오믹 전극(132)으로의 전류 흐름은 상기 전극 구조체(130)의 2차원 전자 가스(2DEG)에 접촉되는 부분을 통해 선택적으로 이루어질 수 있다. 즉, 상기 쇼트키 전극(134)의 연장부(135)로부터 상기 2차원 전자 가스(2DEG)를 통해 상기 오믹 전극(132)으로 전류(10)가 흐를 수 있다.

도 3b를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자는 쇼트키 전극(134)의 온 전압 이상의 전압으로 순방향 구동되는 경우, 상기 쇼트키 전극(134)으로부터 상기 오믹 전극(132)으로의 전류 흐름은 상기 전극 구조체(130)의 2차원 전자 가스(2DEG)에 접촉되는 부분과 더불어, 나머지 부분을 통해서도 흐를 수 있다. 즉, 앞서 도 3a를 참조하여 설명한 연장부(135)로부터 상기 오믹 전극(132)으로 흐르는 전류(10)와 더불어, 상기 2차원 전자 가스(2DEG)에 비접촉되는 상기 쇼트키 전극(134)의 부분으로부터도 상기 2차원 전자 가스(2DEG)를 통해 상기 오믹 전극(132)으로 전류(20)가 흐를 수 있다.

도 3c를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자는 역방향 구동시 전압을 인가하기 시작하면, 상기 쇼트키 전극(134)의 쇼트키 컨택의 의해 발생되는 공핍 영역(Depletion Region:DR1)에 의해, 쇼트키 전극(134)으로부터 오믹 전극(132)으로의 전류 흐름이 차단될 수 있다. 그리고, 역방향 전압의 크기가 증가하면, 도 3d에 도시된 바와 같이, 확장된 공핍 영역(DR2)에 의해, 상기 전류 흐름은 전류 흐름은 완전히 차단될 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 베이스 기판(110), 2차원 전자 가스(2DEG)를 생성하는 에피 성장층(120), 그리고 상기 에피 성장층(120) 상에 형성되되, 상기 에피 성장층(120)의 내부로 연장되어 상기 2차원 전자 가스(2DEG)에 직접 접촉하는 부분들을 갖는 전극 구조체(130)를 포함할 수 있다. 이 경우, 상기 전극 구조체(130)의 쇼트키 전극(134)은 상기 2차원 전자 가스(2DEG)에 접촉되므로, 전류 저항값을 최소화하여 오믹 컨택과 유사하게 동작될 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자는 순방향 동작시 구동 전압이 쇼트키 다이오드의 온(on) 전압에 비해 낮은 전압으로 구동되는 경우에는 2차원 전자 가스에 접촉되는 전극 구조체의 부분을 통해 전류가 흐르고, 온 전압 이상의 전압으로 구동되는 경우에는 쇼트키 전극 전체와 2차원 전자 가스의 접합 지점을 통해 전류가 흐르게 되므로, 순방향 전류량을 증가시킬 수 있다.

이하, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법에 대해 상세히 설명한다. 여기서, 앞서 도 1 및 도 2를 참조하여 설명한 질화물계 반도체 소자(100)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.

도 4는 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법을 보여주는 순서도이다. 도 5a 내지 도 5d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 과정을 설명하기 위한 도면들이다.

도 4 및 도 5a를 참조하면, 베이스 기판(110)을 준비할 수 있다(S110). 예컨대, 상기 베이스 기판(110)을 준비하는 단계는 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 적어도 어느 하나를 준비하는 단계를 포함할 수 있다.

상기 베이스 기판(110) 상에 하부 질화막(122) 및 예비 상부 질화막(123a)을 차례로 형성할 수 있다(S120). 예컨대, 상기 베이스 기판(110)을 시드층(seed layer)로 사용하는 에피택시얼 성장 공정(Epitaxial Growth process)을 수행하여 상기 하부 질화막(122)을 형성하고, 상기 반도체층을 시드층으로 사용하는 에피택시얼 성장 공정을 수행하여 상기 예비 상부 질화막(123a)을 형성할 수 있다.

상기 에피택시얼 성장 공정은 Ⅲ-질화물계 물질을 포함하는 반도체층을 성장시키는 공정일 수 있다. 일 예로서, 상기 하부 질화막(122)을 형성하는 에피택시얼 공정으로는 갈륨 질화막(GaN)을 형성하는 공정이고, 상기 예비 상부 질화막(123a)을 형성하는 에피택시얼 공정으로는 알루미늄 갈륨 질화막(AlGaN)을 형성하는 공정일 수 있다. 상기와 같이 형성된 에피 성장막(120)의 내부에는 상기 하부 질화막(122)과 상기 예비 상부 질화막(123a)의 경계에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다.

한편, 상기 에피 성장막(120)을 형성하기 위한 에피택시얼 성장 공정으로는 분자 빔 에피택시얼 성장 공정(Molecular beam epitaxial growth process), 원자층 에피택시얼 성장 공정(Atomic layer epitaxyial growth process), 플로우 모듈레이션 오르가노메탈릭 기상 에피택시얼 성장 공정(flow modulation Organometallic vapor phase epitaxyial growth process), 오르가노메탈릭 기상 에피택시얼 성장 공정(flow modulation Organometallic vapor phase epitaxyial growth process), 그리고 하이브리드 기상 에피택시얼 성장 공정(Hybrid Vapor Phase Epitaxial growth process) 중 적어도 어느 하나가 사용될 수 있다.

도 4 및 도 5b를 참조하면, 예비 상부 질화막(123a)의 중앙 영역(b)에 대해, 하부 질화막(122)을 노출시키는 제1 함몰부(126)를 형성할 수 있다(S140). 상기 제1 함몰부(126)를 형성시키는 단계는 포토 리소그래피 공정이 사용될 수 있다. 예컨대, 상기 제1 함몰부(126)를 형성시키는 단계는 상기 예비 상부 질화막(123a) 상에 상기 중양 영역(b)을 노출시키는 포토 레지스트 패턴(미도시됨)을 형성하고, 상기 포토 레지스트 패턴을 식각 마스크로 이용하는 노광 공정을 수행한 후, 상기 중앙 영역(b) 상의 상기 예비 상부 질화막(도5a의 123a)을 선택적으로 제거하는 현상 공정을 수행하는 단계를 포함할 수 있다. 상기 제1 함몰부(126)가 형성된 이후에는 상기 포토 레지스트 패턴은 제거될 수 있다. 이에 따라, 상기 하부 질화막(122) 상에는 상기 제1 함몰부(126)를 갖는 예비 상부 질화막(123b)이 형성될 수 있다.

여기서, 상기 제1 함몰부(126)는 추후 쇼트키 전극(도5d의 134)의 연장부(135)의 형상을 정의하므로, 상기 제1 함몰부(126)를 형성하는 단계는 상기 연장부(135)의 형상을 고려하여 수행될 수 있다. 예컨대, 상기 연장부(135)가 섬(island) 형상의 횡단면을 갖도록 형성하고자는 경우, 상기 제1 함몰부(126)는 상기 섬 형상을 횡단면을 갖도록 형성될 수 있다. 이때, 상기 연장부(135)가 격자 문양을 갖는 경우, 상기 제1 함몰부(126) 또한 상기 격자 문양을 갖도록 형성될 수 있다.

도 4 및 도 5c를 참조하면, 예비 상부 질화막(123a)의 가장자리 영역(a)에 대해, 하부 질화막(122)을 노출시키는 제2 함몰부(128)를 형성할 수 있다(S130). 상기 제2 함몰부(128)를 형성시키는 공정으로는 포토 리소그래피 공정이 사용될 수 있다. 예컨대, 상기 제2 함몰부(128)를 형성시키는 단계는 상기 에피 성장막(120) 상에 상기 가장자리 영역(a)을 노출시키는 제2 포토 레지스트 패턴(미도시됨)을 형성하고, 상기 제2 포토 레지스트 패턴을 식각 마스크로 이용하는 노광 공정을 수행한 후, 상기 가장자리 영역(a) 상의 예비 상부 질화막(123b)을 선택적으로 제거하는 현상 공정을 수행하는 단계를 포함할 수 있다. 상기 제2 함몰부(128)가 형성된 이후에는 상기 제2 포토 레지스트 패턴은 제거될 수 있다. 이에 따라, 베이스 기판(110) 상에는 하부 질화막(122)을 노출시키는 제1 및 제2 함몰부들(126, 128)을 갖는 상부 질화막(124)이 형성됨으로써, 에피 성장막(120)이 형성될 수 있다.

한편, 본 실시예에서는 소정의 포토 리소그래피 공정을 이용하여 제1 및 제2 함몰부들(126, 128)을 형성하는 경우를 예로 들어 설명하였으나, 상기 제1 및 제2 함몰부들(126, 128)은 메사 공정(mesa process)를 수행하는 과정에서, 형성될 수 있다. 보다 구체적으로, 질화물계 반도체 소자들은 기판 수준(substrate level) 상태에서 그 제조가 이루어진 후, 상기 기판에 소자들을 전기적으로 분리시키는 공정인 메사 공정(mesa process)을 이용하여, 각각의 질화물계 반도체 소자를 단위 소자들로 분리시킬 수 있다. 이러한 메사 공정은 상기 질화물계 반도체 소자들 간의 경계에 소정의 트렌치(trench)를 형성하여 이루어질 수 있다. 상기 트렌치의 깊이는 에피 성장막　(120)의 하부 질화막(124)이 노출되도록 조절될 수 있다. 이에 따라, 상기 제1 및 제2 함몰부들(126, 128)는 질화물계 반도체 소자들의 전기적인 분리를 위해 사용되는 메사 공정을 이용하여 형성되므로, 본 발명에 따른 질화물계 반도체 소자의 제조 방법은 별도의 함몰부의 형성 공정을 추가적으로 실시할 필요 없이, 메사 공정을 통해 상기 제1 및 제2 함몰부들(126, 128)를 형성할 수 있다.

도 4 및 도 5d를 참조하면, 에피 성장막(120) 상에 제1 함몰부(126) 및 제2 함몰부(128)를 채우는 전극 구조체(130)를 형성할 수 있다(S150). 예컨대, 상기 전극 구조체(130)를 형성하는 단계는 에피 성장막(120) 상에 상기 제1 및 제2 함몰부들(126, 128)을 채우면서 상기 에피 성장막(120)을 덮는 금속막을 형성하는 단계 및 상기 금속막을 포토 리소그래피 공정으로 패터닝하는 단계를 포함할 수 있다. 이에 따라, 상기 에피 성장막(120)의 가장자리 영역(a) 상에는 2차원 전자 가스(2DEG)에 접촉되는 오믹 전극(132)이 형성될 수 있다. 또한, 상기 에피 성장막(120)의 중앙 영역(b) 상에는 상기 2차원 전자 가스(2DEG)에 접촉되는 쇼트키 전극(134)이 형성될 수 있다.

여기서, 상기 금속막을 형성하는 단계는 상기 금속막이 상기 제1 및 제2 함몰부들(126, 128) 내에 효과적으로 채워지도록 하여야 하므로, 단차 도포성(step coverage)이 우수한 공정으로 진행되는 것이 바람직할 수 있다. 예컨대, 상기 금속막을 형성하는 단계는 상기 기판(110)에 대해 화학적기상증착(Chemical Vapor Deposition:CVD), 원자층증착(Atomic Layer Deposition:ALD), 이온스퍼터링(Ion Sputtering), 그리고 열산화(Thermal Oxide) 중 어느 하나의 공정을 수행하여 이루어질 수 있다. 그러나, 선택적으로 상기 금속막 형성 공정으로 물리적 기상 증착(Physical Vapor Deposition:PVD) 공정이 사용될 수도 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 베이스 기판(110) 상에 2차원 전자 가스(2DEG)를 노출시키는 제1 및 제2 함몰부들(126, 128)을 갖는 에피 성장막(120)을 형성하고, 상기 에피 성장막(120) 상에 상기 제1 및 제2 함몰부들(126, 128)을 채우도록 하여 2차원 전자 가스(2DEG)에 접촉되는 전극 구조체(130)를 형성할 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자의 제조 방법은 2차원 전자 가스(2DEG)에 접촉되어 저항값을 낮추는 전극 구조체를 형성할 수 있으므로, 순방향 전류량을 증가시킬 수 있는 질화물계 반도체 소자를 제조할 수 있다.

이하, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법의 변형예들에 대해 상세히 설명한다. 여기서, 앞서 도 1 및 도 2를 참조하여 설명한 질화물계 반도체 소자(100)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.

도 6은 본 발명의 실시예에 따른 질화물계 반도체 소자의 일 변형예를 보여주는 도면이다. 도 6을 참조하면, 본 발명의 일 변형예에 따른 질화물계 반도체 소자(100a)는 앞서 도 1을 참조하여 설명한 질화물계 반도체 소자(100)에 비해, 링(ring) 형상의 연장부(135a)를 갖는 전극 구조체(130a)를 가질 수 있다.

보다 구체적으로, 상기 질화물계 반도체 소자(100a)는 에피 성장막(120) 상에 형성된 전극 구조체(130a)를 포함하되, 상기 전극 구조체(130a)는 오믹 전극(132) 및 쇼트키 전극(134a)을 포함할 수 있다. 상기 쇼트키 전극(134a)은 에피 성장막(120) 상에 형성되되, 상기 연장부(135a)는 상기 에피 성장막(120)의 내부로 연장되어 2차원 전자 가스(미도시됨)에 접촉될 수 있다. 이때, 상기 연장부(135a)는 적어도 하나의 링(ring) 형상을 가질 수 있다. 상기 연장부(135a)가 복수의 링 형상을 갖는 경우, 상기 연장부(135a)는 나이테 문양을 이루도록 제공될 수 있다.

도 7은 본 발명의 실시예에 따른 질화물계 반도체 소자의 다른 변형예를 보여주는 도면이다. 도 7을 참조하면, 본 발명의 다른 변형예에 따른 질화물계 반도체 소자(100b)는 앞서 도 1을 참조하여 설명한 질화물계 반도체 소자(100)에 비해, 평판 형상의 횡단면을 갖는 전극 구조체(130)를 가질 수 있다.

보다 구체적으로, 상기 질화물계 반도체 소자(100b)는 에피 성장막(120) 상에 형성된 전극 구조체(130b)를 포함하되, 상기 전극 구조체(130b)는 평판 형상을 갖는 오믹 전극(132b) 및 쇼트키 전극(134b)을 포함할 수 있다. 상기 오믹 전극(132b)은 상기 에피 성장막(120)의 일측 영역에 배치되고, 상기 쇼트키 전극(134b)은 상기 에피 성장막(120)의 타측 영역에서 상기 오믹 전극(132b)으로부터 이격되도록 배치될 수 있다. 상기 오믹 전극(132b)은 대체로 바(bar) 형상을 가질 수 있으며, 상기 쇼트키 전극(134b)은 상기 에피 성장막(120) 상에서 상기 오믹 전극(132b)에 대향되는 평판 형상을 가질 수 있다. 이때, 상기 쇼트키 전극(134b)은 상기 에피 성장막(120) 내부의 2차원 전자 가스(미도시됨)에 접촉되는 연장부(135b)를 가질 수 있다. 이에 더하여, 상기 오믹 전극(132b) 또한 상기 2차원 전자 가스에 접촉되도록 구성될 수 있다.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

100 : 질화물계 반도체 소자
110 : 베이스 기판
120 : 에피 성장막
122 : 하부 질화막
124 : 상부 질화막
126 : 제1 함몰부
128 : 제2 함몰부
130 : 전극 구조체
132 : 오믹 전극
134 : 쇼트키 전극
135 : 연장부

Claims

베이스 기판;
상기 베이스 기판 상에 배치되며, 내부에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 에피 성장막; 및
상기 에피 성장막 상에 배치되며, 상기 2차원 전자 가스에 접촉되도록 상기 에피 성장막의 내부로 연장되는 연장부를 갖는 전극 구조체; 를 포함하고,
상기 전극 구조체는 상기 에피 성장막과 쇼트키 컨택(schottky contact)을 이루는 쇼트키 전극을 포함하고,
상기 연장부는 상기 쇼트키 전극에 구비되는 질화물계 반도체 소자.
삭제
제 1 항에 있어서,
상기 연장부는 섬(island) 형상의 횡단면을 갖는 질화물계 반도체 소자.
제 3 항에 있어서,
상기 연장부는 격자 문양을 이루도록 제공되는 질화물계 반도체 소자.
제 1 항에 있어서,
상기 연장부는 링(ring) 형상의 횡단면을 갖는 질화물계 반도체 소자.
제 5 항에 있어서,
상기 연장부는 나이테 문양을 이루도록 제공되는 질화물계 반도체 소자.
제 1 항에 있어서,
상기 전극 구조체는 상기 에피 성장막과 오믹 컨택(ohmic contact)을 이루는 오믹 전극을 포함하되,
상기 연장부는 상기 오믹 전극에 구비되는 질화물계 반도체 소자.
제 1 항에 있어서,
상기 쇼트키 전극은 상기 에피 성장막의 중앙 영역 배치되며, 상기 에피 성장막과 쇼트키 컨택을 이루고,
상기 전극 구조체는 상기 에피 성장막의 가장자리 영역을 따라 배치되어 상기 쇼트키 전극을 둘러싸는 링(ring) 형상을 갖는 그리고 상기 에피 성장막과 오믹 컨택을 이루는 오믹 전극을 포함하는 질화물계 반도체 소자.
제 1 항에 있어서,
상기 전극 구조체는 상기 에피 성장막의 일측 상에 배치되며 상기 에피 성장막과 오믹 컨택을 이루는 오믹 전극을 포함하고,
상기 쇼트키 전극은 상기 에피 성장막의 타측 상에서 상기 오믹 전극과 대향되며, 상기 에피 성장막과 쇼트키 컨택을 이루는 질화물계 반도체 소자.
베이스 기판을 준비하는 단계;
상기 베이스 기판 상에, 내부에 2차원 전자 가스가 생성되는 에피 성장막을 형성하는 단계; 및
상기 에피 성장막 상에, 상기 에피 성장막의 내부로 연장되어 상기 2차원 전자 가스에 접촉되는 전극 구조체를 형성하는 단계; 를 포함하고,
상기 전극 구조체를 형성하는 단계는:
상기 에피 성장막에 상기 2차원 전자 가스를 노출시키는 함몰부를 형성하는 단계;
상기 에피 성장막 상에, 상기 함몰부를 채우면서 상기 에피 성장막을 덮는 금속막을 형성하는 단계; 및
상기 금속막을 패터닝하는 단계; 를 포함하고,
상기 금속막을 형성하는 단계에서, 상기 2차원 전자 가스에 접촉되도록 상기 함몰부를 채우면서 상기 에피 성장막과 쇼트키 컨택을 이루는 쇼트키 전극을 형성하는 질화물계 반도체 소자의 제조 방법.
삭제
제 10 항에 있어서,
상기 함몰부를 형성하는 단계는:
상기 에피 성장막의 중앙 영역에 제1 함몰부를 형성하는 단계; 및
상기 에피 성장막의 가장자리 영역에 제2 함몰부를 형성하는 단계를 포함하고,
상기 금속막을 형성하는 단계는:
상기 2차원 전자 가스에 접촉되도록 상기 제1 함몰부를 채우면서 상기 에피 성장막과 쇼트키 컨택을 이루는 쇼트키 전극을 형성하는 단계; 및
상기 2차원 전자 가스에 접촉되도록 상기 제2 함몰부를 채우면서, 상기 에피 성장막과 오믹 컨택을 이루는 오믹 전극을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
제 10 항에 있어서,
상기 함몰부를 형성하는 단계는 상기 질화물계 반도체 소자들 간의 분리를 위한 메사 공정(mesa process)을 수행하는 단계에서 이루어지는 질화물계 반도체 소자의 제조 방법.
제 10 항에 있어서,
상기 베이스 기판을 준비하는 단계는 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 적어도 어느 하나를 준비하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
제 10 항에 있어서,
상기 에피 성장막을 형성하는 단계는:
상기 베이스 기판을 시드층(seed layer)으로 하여, 상기 베이스 기판 상에 에피택시얼 성장 공정을 수행하여 하부 질화막을 성장하는 단계; 및
상기 하부 질화막을 시드층으로 하여, 상기 하부 질화막 상에 상기 하부 질화막에 비해 넓은 에너지 밴드 갭을 갖는 상부 질화막을 성장시키는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.