[go: up one dir, main page]

KR101204580B1 - 질화물계 반도체 소자 - Google Patents

질화물계 반도체 소자 Download PDF

Info

Publication number
KR101204580B1
KR101204580B1 KR1020100125286A KR20100125286A KR101204580B1 KR 101204580 B1 KR101204580 B1 KR 101204580B1 KR 1020100125286 A KR1020100125286 A KR 1020100125286A KR 20100125286 A KR20100125286 A KR 20100125286A KR 101204580 B1 KR101204580 B1 KR 101204580B1
Authority
KR
South Korea
Prior art keywords
electrode
ohmic
schottky
ohmic electrode
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100125286A
Other languages
English (en)
Other versions
KR20120064180A (ko
Inventor
박영환
박기열
전우철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100125286A priority Critical patent/KR101204580B1/ko
Priority to US13/048,535 priority patent/US20120146094A1/en
Priority to CN2011103195313A priority patent/CN102569424A/zh
Publication of KR20120064180A publication Critical patent/KR20120064180A/ko
Application granted granted Critical
Publication of KR101204580B1 publication Critical patent/KR101204580B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 질화물계 반도체 소자에 관한 것으로, 본 발명에 따른 질화물계 반도체 소자는 베이스 기판, 베이스 기판 상에 형성되는 반도체막, 그리고 반도체막 상에 형성된 전극 구조체를 포함하되, 전극 구조체는 반도체막과 오믹 접합되는 음극 구조물, 그리고 반도체막과 쇼트키 접합되는 쇼트키 전극과 질화막과 오믹 접합되는 오믹 전극을 포함하는 양극 구조물을 갖는다.

Description

질화물계 반도체 소자{NITRIDE BASED SEMICONDUCTOR DEVICE}
본 발명은 질화물계 반도체 소자에 관한 것으로, 보다 상세하게는 낮은 온(on) 전압으로 순방향 동작이 가능하고, 역방향 동작시의 내압을 높일 수 있는 질화물계 반도체 소자에 관한 것이다.
반도체 소자들 중 쇼트키 다이오드는 금속과 반도체의 접합인 쇼트키 접합(schottky cantact)을 이용하는 소자이다. 쇼트키 다이오드들 중 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)를 전류 이동 채널(channel)로 사용하는 질화물계 반도체 소자가 있다. 이와 같은 질화물계 반도체 소자는 사파이어 기판과 같은 베이스 기판, 베이스 기판 상에 형성된 에피성장막, 그리고 에피 성정막 상에 형성된 쇼트키 전극 및 오믹 전극을 갖는다. 보통 상기 쇼트키 전극은 양극(anode)으로 사용되고, 상기 오믹 전극은 음극(cathode)으로 사용된다.
그러나, 이러한 구조의 질화물계 반도체 쇼트키 다이오드는 낮은 온-전압 및 온 전류를 만족시키는 것과 역방향 동작시의 내압을 높이는 것이 서로 트레이드 오프(trade-off) 관계에 있다. 이에 따라, 일반적인 질화물계 반도체 소자는 역방향 동작시의 내압을 높이면서, 순방향 온 전압을 낮추는 것이 기술적으로 매우 어렵다.
본 발명이 해결하고자 하는 과제는 낮은 온 전압으로 동작이 가능한 질화물계 반도체 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 역방향 동작시의 내압을 증가시킬 수 있는 질화물계 반도체 소자를 제공하는 것에 있다.
본 발명에 따른 질화물계 반도체 소자는 베이스 기판, 상기 베이스 기판 상에 배치되며, 내부에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 반도체막, 그리고 상기 반도체막 상에 배치되는 전극 구조체를 포함하되, 상기 전극 구조체는 상기 반도체막과 오믹 접합(ohmic conatact)을 이루는 제1 오믹 전극, 상기 반도체막과 오믹 접합을 이루며, 상기 제1 오믹 전극과 이격되는 제2 오믹 전극, 그리고 상기 반도체막과 쇼트키 접합(schottky contact)을 이루며, 상기 제1 오믹 전극과 대향되는 상기 제2 오믹 전극의 측면을 노출시키면서 상기 제2 오믹 전극에 인접하게 배치되는 쇼트키 전극부를 포함한다.
본 발명의 실시예에 따르면, 상기 제1 오믹 전극과 대향되는 상기 제2 오믹 전극의 측면은 상기 쇼트키 전극부의 측면과 공면(coplanar)을 이룰 수 있다.
본 발명의 실시예에 따르면, 상기 쇼트키 전극부는 상기 제2 오믹 전극의 상기 제1 오믹 전극과 대향되는 측면만이 선택적으로 노출되도록, 상기 제2 오믹 전극을 덮을 수 있다.
본 발명의 실시예에 따르면, 상기 제2 오믹 전극은 복수개가 제공되고, 상기 제2 오믹 전극들은 상기 쇼트키 전극부에 대향되는 상기 제1 오믹 전극의 측면과 평행하는 방향을 따라 일렬 배치될 수 있다.
본 발명의 실시예에 따르면, 상기 제2 오믹 전극은 복수개가 제공되고, 상기 제2 오믹 전극들 각각은 섬(island) 형상의 횡단면을 가질 수 있다.
본 발명의 실시예에 따르면, 상기 쇼트키 전극부는 상기 제1 오믹 전극과 대향되는 측면이 요철 구조를 가지고, 상기 제2 오믹 전극은 상기 요철 구조의 요부에 삽입된 구조를 가질 수 있다.
본 발명에 따른 질화물계 반도체 소자는 베이스 기판, 상기 베이스 기판 상에 형성되는 반도체막, 그리고 상기 반도체막 상에 형성된 전극 구조체를 포함하되, 상기 전극 구조체는 상기 반도체막과 오믹 접합되는 음극 구조물 및 상기 반도체막과 쇼트키 접합되는 쇼트키 전극과 상기 반도체막과 오믹 접합되는 오믹 전극을 갖는 양극 구조물을 포함하고, 상기 쇼트키 전극은 상기 음극 구조물과 대향되는 상기 오믹 전극의 측면을 노출시키면서 상기 오믹 전극에 인접하게 배치된다.
본 발명의 실시예에 따르면, 상기 음극 구조물에 대향되는 상기 쇼트키 전극의 측면은 상기 오믹 전극의 측면과 공면(coplanar)을 이룰 수 있다.
본 발명의 실시예에 따르면, 상기 오믹 전극은 상기 양극 구조물의 온 전압을 낮추기 위한 것일 수 있다.
삭제
본 발명의 실시예에 따르면, 상기 오믹 전극은 상기 쇼트키 전극에 의해 덮혀질 수 있다.
본 발명의 실시예에 따르면, 상기 오믹 전극은 복수개가 제공되며, 상기 오믹 전극들은 상기 쇼트키 전극을 따라 일정 간격이 이격되면서 일렬로 배치될 수 있다.
본 발명의 일 변형예에 따르면, 상기 쇼트키 전극은 상기 오믹 전극의 측부에서 상기 오믹 전극과 인접하게 배치될 수 있다.
본 발명의 다른 변형예에 따르면, 상기 쇼트키 전극은 상기 반도체막의 중앙 영역에 배치되고, 상기 음극 구조물은 상기 쇼트키 전극을 둘러싸도록 배치되며, 상기 오믹 전극들은 상기 쇼트키 전극의 가장자리 영역을 따라 일정 간격이 이격되어 배치될 수 있다.
본 발명의 실시예에 따르면, 상기 쇼트키 전극은 상기 음극 구조물과 대향되는 측면이 요철 구조를 가지고, 상기 오믹 전극은 상기 요철 구조의 요부에 삽입된 구조를 가질 수 있다.
본 발명의 실시예에 따르면, 상기 베이스 기판은 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 적어도 어느 하나일 수 있다.
본 발명의 실시예에 따르면, 상기 반도체막은 상기 베이스 기판을 시드층(seed layer)으로 하여, 상기 베이스 기판 상에 성장된 하부 질화막 및 상기 하부 질화막을 시드층으로 하여 상기 하부 질화막 상에 형성되며, 상기 하부 질화막에 비해 넓은 에너지 밴드 갭을 갖는 상부 질화막을 포함하고, 상기 하부 질화막과 상기 상부 질화막 사이에는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다.
본 발명에 따른 질화물계 반도체 소자는 순방향 동작시 쇼트키 접합의 온(on) 전압에 비해 낮은 전압으로 구동되는 경우 오믹 접합을 통한 전류가 흐르고, 쇼트키 접합의 온 전압 이상인 경우에는 오믹 접합과 쇼트키 접합을 통한 전류가 흐르게 되어, 낮은 온 전압으로 동작이 가능할 수 있어, 스위칭 동작 효율을 향상시키고, 순방향 전류량을 증가시킬 수 있다.
본 발명에 따른 질화물계 반도체 소자는 쇼트키 전극부의 내부에 오믹 접합을 삽입시키고, 음극 구조물에 대향되는 상기 오믹 접합과 상기 쇼트키 전극부의 측면들이 공면을 이루도록 하여, 역방향 동작시 상기 쇼트키 전극부에 집중되는 전계를 분산시킬 수 있어, 역방향 동작시의 내압을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 평면도이다.
도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다.
도 3은 도 1에 도시된 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 세부 동작 과정을 설명하기 위한 도면들이다.
도 5는 본 발명의 실시예에 따른 질화물계 반도체 소자의 일 변형예를 보여주는 평면도이다.
도 6은 도 5에 도시된 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 7은 본 발명의 실시예에 따른 질화물계 반도체 소자의 다른 변형예를 보여주는 평면도이다.
도 8은 도 7에 도시된 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자 및 그 제조 방법을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 평면도이고, 도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다. 그리고, 도 3은 도 1에 도시된 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 베이스 기판(110), 반도체막(120), 그리고 전극 구조체(130)를 포함할 수 있다.
상기 베이스 기판(110)은 상기 반도체막(120) 및 상기 전극 구조체(130)의 형성을 위한 기초물(base)일 수 있다. 상기 베이스 기판(110)으로는 다양한 종류의 기판이 사용될 수 있다. 예컨대, 상기 베이스 기판(110)으로는 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 어느 하나가 사용될 수 있다.
상기 반도체막(120)은 상기 베이스 기판(110) 상에 형성된 소정의 반도체로 이루어진 막일 수 있다. 예컨대, 상기 반도체막(120)은 상기 베이스 기판(110)을 시드층으로 이용하는 에피택시얼 성장 공정을 수행하여 형성된 질화막일 수 있다. 상기 반도체막(120)은 상기 베이스 기판(110) 상에 차례로 적층된 하부 질화막(122) 및 상부 질화막(124)을 포함할 수 있다. 상기 상부 질화막(124)은 상기 하부 질화막(122)에 비해 넓은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다. 또한, 상기 상부 질화막(124)은 상기 하부 질화막(122)에 비해 상이한 격자 상수를 갖는 물질로 이루어질 수 있다.
예컨대, 상기 하부 질화막(122) 및 상기 상부 질화막(124)은 Ⅲ-질화물계 물질을 포함하는 막일 수 있다. 보다 구체적으로, 상기 하부 질화막(122)은 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 그리고 인듐 알루미늄 갈륨 질화물(InAlGaN) 중 어느 하나로 형성되고, 상기 상부 질화막(124)은 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 그리고 인듐 알루미늄 갈륨 질화물(InAlGaN) 중 다른 하나로 형성될 수 있다. 일 예로서, 상기 하부 질화막(122)은 갈륨 질화막(GaN)이고, 상기 상부 질화막(124)은 알루미늄 갈륨 질화막(AlGaN)일 수 있다.
상기와 같은 반도체막(120)의 내부에는 상기 하부 질화막(122)과 상기 상부 질화막(124) 간의 경계에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다. 상기 질화물계 반도체 소자(100)의 스위칭 동작시 전류의 흐름은 상기 2차원 전자 가스(2DEG)를 통해 이루어질 수 있다.
상기 베이스 기판(110)과 상기 반도체막(120) 사이에는 버퍼층(미도시됨)이 개재될 수 있다. 상기 버퍼층은 상기 베이스 기판(110)과 상기 반도체막(120) 간의 격자 불일치로 인한 결함의 발생을 감소시키기 위한 막일 수 있다. 이를 위해, 상기 버퍼층은 이종 재질의 박막이 교대로 적층된 초격자층(super-lattice layer) 구조를 가질 수 있다. 상기 초격자층은 인슐레이터층(insulator layer)과 반도체층(semiconductor layer)이 교대로 성장된 다층 구조를 가질 수 있다.
상기 전극 구조체(130)는 상기 반도체막(120) 상에 배치될 수 있다. 상기 전극 구조체(130)는 오믹 전극부(132) 및 쇼트키 전극부(136)를 가질 수 있다. 상기 오믹 전극부(132)는 상기 반도체막(120)과 오믹 컨택(ohmic contact)을 이루고, 상기 쇼트키 전극부(136)는 상기 반도체막(120)과 쇼트키 컨택(schottky contact)을 이루는 금속막일 수 있다.
상기 오믹 전극부(132)는 제1 오믹 전극(133) 및 제2 오믹 전극(134)을 가질 수 있다. 상기 제1 오믹 전극(133)은 상기 반도체막(120)의 일측 영역에 배치될 수 있다. 상기 제1 오믹 전극(133)은 플레이트 형상을 가질 수 있다. 상기 제2 오믹 전극(134)은 상기 반도체막(120)의 타측 영역에서 상기 제1 오믹 전극(133)과 이격되어 배치될 수 있다.
상기 제2 오믹 전극(134)은 복수개가 제공될 수 있다. 상기 제2 오믹 전극(134)이 복수개가 제공되는 경우, 상기 제2 오믹 전극들(134)은 상기 제1 측면(133')과 평행하는 방향을 따라 일정 간격이 이격되면서 일렬로 배치될 수 있다. 상기 제2 오믹 전극들(134) 각각은 섬(island)의 횡단면을 가질 수 있다. 일 예로서, 상기 제2 오믹 전극들(134)의 횡단면은 삼각형 및 사각형과 같은 다각형 또는 일부 곡면을 갖는 변형된 형태의 다각형을 가질 수 있다.
여기서, 상기 제2 오믹 전극(134)에 대향되는 상기 제1 오믹 전극(133)의 면(이하, '제1 측면'이라함, 133')과 상기 제1 오믹 전극(133)에 대향되는 상기 제2 오믹 전극(134)의 면(이하, '제2 측면'이라함, 134')은 서로 평행하도록 제공될 수 있다. 상기 제1 오믹 전극(133)은 상기 질화물계 반도체 소자(100)의 음극 구조물(cathode structure)로 사용될 수 있다.
상기 쇼트키 전극부(136)는 일부가 상기 반도체막(120)의 상기 타측 영역에서 상기 제1 오믹 전극(133)을 덮도록 구성될 수 있다. 예컨대, 상기 쇼트키 전극부(136)는 상기 제1 오믹 전극(133)과 대향되는 면(이하, '제3 측면'이라함, 136')을 가질 수 있다. 상기 제3 측면(136')은 상기 제1 오믹 전극(133)을 향해 요부와 철부를 갖는 요철 구조를 가질 수 있다. 이에 더하여, 상기 쇼트키 전극부(136)는 상기 제3 측면(136')이 상기 제2 측면(134')과 공면(coplanar)를 이루도록, 제공될 수 있다. 이를 위해, 상기 제2 오믹 전극(134)은 상기 요철 구조의 요부에 측방향으로 삽입된 구조를 가질 수 있다. 이에 따라, 상기 제2 오믹 전극(134)의 제2 측면(134')과 상기 쇼트키 전극부(136)의 제3 측면(136')은 동일한 평면을 이루어, 상기 제1 오믹 전극(133)의 제1 측면(133')과 대향될 수 있다. 상기 쇼트키 전극부(136)는 상기 제2 오믹 전극(134)과 함께 상기 소자(100)의 양극 구조물(anode structure)로 사용될 수 있다.
상기와 같은 전극 구조체(130)는 상기 쇼트키 전극부(136)의 내부에 복수의 제2 오믹 전극들(134)이 구비된 양극 구조물을 가질 수 있다. 상기 제2 오믹 전극들(134)에 의해, 상기 쇼트키 전극부(136)의 온 전압은 낮아질 수 있다. 더 구체적으로, 상기 반도체막(120)과 오믹 접합을 이루는 제2 오믹 전극들(134)에 의해, 상기 양극 구조물의 쇼트키 접합의 온 전압은 실질적으로 0에 가깝게 낮아질 수 있다. 이에 따라, 상기 소자(100)의 순방향 동작시의 온 전압은 감소될 수 있으며, 이에 따라 상기 소자(100)는 낮은 온 전압에서도 동작이 가능할 수 있다.
계속해서, 본 발명의 실시예에 따른 질화물계 반도체 소자의 세부 동작 과정을 상세히 설명한다. 여기서, 앞서 도 1 내지 도 3을 참조하여 설명한 질화물계 반도체 소자(100)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 세부 동작 과정을 설명하기 위한 도면들이다. 보다 구체적으로, 도 4a는 본 발명의 실시예에 따른 질화물계 반도체 소자의 순방향 구동시, 쇼트키 전극의 온 전압에 비해 낮은 전압이 인가된 경우의 전류 흐름을 보여주는 도면이다. 도 4b는 본 발명의 실시예에 따른 질화물계 반도체 소자의 순방향 구동시, 쇼트키 전극의 온 전압에 비해 높은 전압이 인가되는 경우의 전류 흐름을 보여주는 도면이다. 도 4c 및 도 4d는 본 발명의 실시예에 따른 질화물계 반도체 소자의 역방향 구동 전압이 인가되어 쇼트키 접합의 공핍영역에 의해 2차원 전자 가스를 통한 전류 흐름이 차단되는 과정을 설명하기 위한 도면들이다.
도 4a를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자는 쇼트키 전극부(136)의 온(on) 전압에 비해, 낮은 전압으로 순방향 구동되는 경우, 전류 흐름은 상기 제2 오믹 전극(134)의 오믹 접합을 통해서만 선택적으로 흐를 수 있다. 즉, 상기 쇼트키 전극부(136)의 쇼트키 접합의 온 전압에 비해, 낮은 전압으로 순방향 동작되는 경우, 상기 쇼트키 전극부(136)를 통한 전류 흐름은 발생되지 않고, 상기 제2 오믹 전극(134)을 통한 전류(10)만이 선택적으로 흐를 수 있다.
도 4b를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자는 쇼트키 전극부(136)의 온 전압 이상의 전압으로 순방향 구동되는 경우, 전류 흐름은 상기 제2 오믹 전극(134)의 오믹 접합을 통한 전류(10)와 더불어, 상기 쇼트키 전극부(136)의 쇼트키 접합을 통한 전류(20)를 포함할 수 있다. 즉, 상기 쇼트키 전극부(136)의 쇼트키 접합의 온 전압 이상의 전압으로 순방향 구동되는 경우, 상기 제2 오믹 전극(134) 및 상기 쇼트키 전극부(136)를 통해 전류(10, 20)가 흐를 수 있다.
도 4c를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자는 역방향 구동시 전압을 인가하기 시작하면, 상기 쇼트키 전극부(136)의 쇼트키 컨택의 의해 발생되는 공핍 영역(Depletion Region:DR1)에 의해, 제2 오믹 전극(134)을 통한 전류(10)의 흐름이 차단될 수 있다. 더 나아가, 상기 역방향 전압의 크기가 증가하면, 도 4d에 도시된 바와 같이, 확장된 공핍 영역(DR2)에 의해, 나머지 쇼트키 전극부(136)를 통한 전류(20)의 흐름이 차단될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 베이스 기판(110) 상에 형성된 반도체막(120) 및 상기 반도체막(120) 상에 형성된 전극 구조체(130)를 포함하되, 상기 전극 구조체(130)는 양극으로 사용되는 쇼트키 전극부(134)에 상기 반도체막(120)과 오믹 접합을 이루는 제2 오믹 전극들(134)을 삽입시킨 구조를 가질 수 있다. 이 경우, 상기 쇼트키 전극부(134)의 쇼트키 접합에 비해 낮은 온 전압에서는 상기 제2 오믹 전극들(134)을 통한 전류(10)가 발생되고, 상기 쇼트키 접합의 이상의 온 전압에서는 상기 제2 오믹 전극들(134)을 통한 전류(10)와 더불어, 상기 쇼트키 전극부(136)를 통한 전류(20)가 발생될 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자는 순방향 동작시 쇼트키 접합의 온(on) 전압에 비해 낮은 전압으로 구동되는 경우 오믹 접합을 통한 전류가 흐르고, 쇼트키 접합의 온 전압 이상인 경우에는 오믹 접합과 쇼트키 접합을 통한 전류가 흐르게 되어, 낮은 온 전압으로 동작이 가능할 수 있어, 스위칭 동작 효율을 향상시키고, 순방향 전류량을 증가시킬 수 있다.
또한, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 양극 구조물에 쇼트키 접합과 더불어 상기 쇼트키 접합 내에 오믹 접합을 구비함으로써, 역방향 동작시 상기 쇼트키 전극부(136)에 집중되는 전계를 낮출 수 있다. 특히, 상기 쇼트키 전극부(136)의 제3 측면(136')과 상기 제2 오믹 전극들(134)의 제2 측면(134')이 서로 공면을 이루므로, 역방향 동작시 상기 쇼트키 전극부(136)의 제3 측면(136')에 집중되는 전계는 상기 제2 오믹 전극들(134)에 의해 분산될 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자는 쇼트키 전극부의 내부에 오믹 접합을 삽입시키고, 음극 구조물에 대향되는 상기 오믹 접합과 상기 쇼트키 전극부의 측면들이 공면을 이루도록 하여, 역방향 동작시 상기 쇼트키 전극부에 집중되는 전계를 분산시킬 수 있어, 역방향 동작시의 내압을 높일 수 있다.
이하, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법의 변형예들에 대해 상세히 설명한다. 여기서, 앞서 도 1 내지 도 3을 참조하여 설명한 질화물계 반도체 소자(100)에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
도 5는 본 발명의 실시예에 따른 질화물계 반도체 소자의 일 변형예를 보여주는 평면도이고, 도 6은 도 5에 도시된 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 일 변형예에 따른 질화물계 반도체 소자(100a)는 앞서 도 1을 참조하여 설명한 질화물계 반도체 소자(100)에 비해, 상이한 구조의 전극 구조체(130a)를 포함할 수 있다.
보다 구체적으로, 상기 질화물계 반도체 소자(100a)는 베이스 기판(110), 상기 베이스 기판(110) 상에 성장된 반도체막(120), 그리고 상기 반도체막(120) 상에서 서로 이격되어 배치되는 음극 구조물 및 양극 구조물을 포함할 수 있다. 상기 음극 구조물은 제1 오믹 전극(133)을 포함하고, 상기 양극 구조물은 제3 오믹 전극(134a) 및 상기 쇼트키 전극부(136a)를 포함할 수 있다. 상기 제1 오믹 전극(133) 및 상기 제3 오믹 전극(134a)은 오믹 전극부(132a)를 이룰 수 있다.
여기서, 상기 쇼트키 전극부(136a)는 상기 제3 오믹 전극(134a)의 측면에 인접하게 배치될 수 있다. 즉, 상기 쇼트키 전극부(136a)와 상기 제3 오믹 전극(134a)은 측방향으로 배치되며, 상기 쇼트키 전극부(136a)와 상기 제3 오믹 전극(134a)은 대체로 동일한 두께를 갖도록 제공될 수 있다.
여기서, 상기 제3 오믹 전극(134a)이 복수개가 제공되는 경우, 상기 제3 오믹 전극들(134a)은 상기 제1 오믹 전극(133)에 대향되는 측면에 평행하는 방향으로 일렬 배치되고, 상기 쇼트키 전극부(136a)는 상기 제3 오믹 전극들(134a) 사이 공간을 채우도록 제공될 수 있다. 이에 따라, 상기 제1 오믹 전극(133)에 대향되는 상기 쇼트키 전극부(136a)의 측면은 요철 구조를 가지며, 상기 제3 오믹 전극들(134a)은 상기 요철 구조의 요부에 측방향으로 삽입된 구조를 가질 수 있다. 이에 더하여, 상기 음극 구조물에 대향되는 상기 제3 오믹 전극들(134a) 및 상기 쇼트키 전극부(136)의 측면들은 서로 공면을 이룰 수 있다.
도 7은 본 발명의 실시예에 따른 질화물계 반도체 소자의 다른 변형예를 보여주는 평면도이고, 도 8은 도 7에 도시된 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 다른 변형예에 따른 질화물계 반도체 소자(100b)는 앞서 도 1 내지 도 3을 참조하여 설명한 질화물계 반도체 소자(100)에 비해, 원 또는 링(ring) 형상의 횡단면을 갖는 전극 구조체(130b)를 가질 수 있다.
보다 구체적으로, 상기 질화물계 반도체 소자(100b)는 베이스 기판(110), 상기 베이스 기판(110) 상에 형성된 반도체막(120), 그리고 상기 반도체막(120) 상에 형성된 음극 구조물 및 양극 구조물을 포함할 수 있다. 상기 음극 구조물은 제4 오믹 전극(133b)을 포함하고, 상기 양극 구조물은 제5 오믹 전극(134b) 및 상기 쇼트키 전극부(136b)를 포함할 수 있다. 상기 제4 오믹 전극(133b)과 상기 제5 오믹 전극(134b)은 상기 에피 성장막(120)과 오믹 접합을 이루는 오믹 전극부(132b)를 구성할 수 있다.
상기 쇼트키 전극부(136b)는 상기 반도체막(120)의 중앙 영역에 배치되고, 상기 제4 오믹 전극(133b)은 상기 쇼트키 전극부(136b)로부터 이격되어, 상기 쇼트키 전극(136b)를 둘러싸도록 배치될 수 있다. 이에 따라, 상기 제4 오믹 전극(133b)은 링(ring) 형상을 가질 수 있다. 상기 제5 오믹 전극(134b)은 상기 쇼트키 전극(136b)의 가장자리 영역에서 상기 제4 오믹 전극(133b)과 대향되도록 배치될 수 있다. 상기 제5 오믹 전극(134b)이 복수개가 제공되는 경우, 복수의 상기 제5 오믹 전극들(134b)은 상기 쇼트키 전극(136b)의 가장자리 영역을 따라 일정 간격이 이격되어 배치될 수 있다. 이에 더하여, 상기 음극 구조물에 대향되는 상기 제5 오믹 전극(134b) 및 상기 쇼트키 전극부(136b)의 측면들은 서로 공면을 이룰 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 질화물계 반도체 소자
110 : 베이스 기판
120 : 반도체막
122 : 하부 질화막
124 : 상부 질화막
130 : 전극 구조체
132 : 오믹 전극부
133 : 제1 오믹 전극
134 : 제2 오믹 전극
136 : 쇼트키 전극부

Claims (16)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되며, 내부에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 반도체막; 및
    상기 반도체막 상에 배치되는 전극 구조체를 포함하되,
    상기 전극 구조체는:
    상기 반도체막과 오믹 접합(ohmic conatact)을 이루는 제1 오믹 전극;
    상기 반도체막과 오믹 접합을 이루며, 상기 제1 오믹 전극과 이격되는 제2 오믹 전극; 및
    상기 반도체막과 쇼트키 접합(schottky contact)을 이루며, 상기 제1 오믹 전극과 대향되는 상기 제2 오믹 전극의 측면을 노출시키면서 상기 제2 오믹 전극에 인접하게 배치되는 쇼트키 전극부;를 포함하고,
    상기 제1 오믹 전극과 대향되는 상기 제2 오믹 전극의 측면은 상기 쇼트키 전극부의 측면과 공면(coplanar)을 이루는 질화물계 반도체 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 쇼트키 전극부는 상기 제1 오믹 전극과 대향되는 상기 제2 오믹 전극의 측면만이 선택적으로 노출되도록, 상기 제2 오믹 전극을 덮는 질화물계 반도체 소자.
  4. 제 1 항에 있어서,
    상기 제2 오믹 전극은 복수개가 제공되고,
    상기 제2 오믹 전극들은 상기 쇼트키 전극부에 대향되는 상기 제1 오믹 전극의 측면과 평행하는 방향을 따라 일렬 배치되는 질화물계 반도체 소자.
  5. 제 1 항에 있어서,
    상기 제2 오믹 전극은 복수개가 제공되고,
    상기 제2 오믹 전극들 각각은 섬(island) 형상의 횡단면을 갖는 질화물계 반도체 소자.
  6. 제 1 항에 있어서,
    상기 쇼트키 전극부는 상기 제1 오믹 전극과 대향되는 측면이 요철 구조를 가지고,
    상기 제2 오믹 전극은 상기 요철 구조의 요부에 삽입된 구조를 갖는 질화물계 반도체 소자.
  7. 베이스 기판;
    상기 베이스 기판 상에 형성되는 반도체막; 및
    상기 반도체막 상에 형성된 전극 구조체를 포함하되,
    상기 전극 구조체는:
    상기 반도체막과 오믹 접합되는 음극 구조물; 및
    상기 반도체막과 쇼트키 접합되는 쇼트키 전극과 상기 반도체막과 오믹 접합되는 오믹 전극을 갖는 양극 구조물을 포함하고,
    상기 쇼트키 전극은 상기 음극 구조물과 대향되는 상기 오믹 전극의 측면을 노출시키면서 상기 오믹 전극에 인접하게 배치되고,
    상기 음극 구조물에 대향되는 상기 쇼트키 전극의 측면은 상기 오믹 전극의 측면과 공면(coplanar)을 이루는 질화물계 반도체 소자.
  8. 제 7 항에 있어서,
    상기 오믹 전극은 상기 양극 구조물의 온 전압을 낮추기 위한 것인 질화물계 반도체 소자.
  9. 삭제
  10. 제 7 항에 있어서,
    상기 오믹 전극은 상기 쇼트키 전극에 의해 덮혀지는 질화물계 반도체 소자.
  11. 제 7 항에 있어서,
    상기 오믹 전극은 복수개가 제공되며,
    상기 오믹 전극들은 상기 쇼트키 전극을 따라 일정 간격이 이격되면서 일렬로 배치되는 질화물계 반도체 소자.
  12. 제 7 항에 있어서,
    상기 쇼트키 전극은 상기 오믹 전극의 측부에서 상기 오믹 전극과 인접하게 배치되는 질화물계 반도체 소자.
  13. 제 7 항에 있어서,
    상기 쇼트키 전극은 상기 반도체막의 중앙 영역에 배치되고,
    상기 음극 구조물은 상기 쇼트키 전극을 둘러싸도록 배치되며,
    상기 오믹 전극들은 상기 쇼트키 전극의 가장자리 영역을 따라 일정 간격이 이격되어 배치되는 질화물계 반도체 소자.
  14. 제 7 항에 있어서,
    상기 쇼트키 전극은 상기 음극 구조물과 대향되는 측면이 요철 구조를 가지고,
    상기 오믹 전극은 상기 요철 구조의 요부에 삽입된 구조를 갖는 질화물계 반도체 소자.
  15. 제 7 항에 있어서,
    상기 베이스 기판은 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 적어도 어느 하나인 질화물계 반도체 소자.
  16. 제 7 항에 있어서,
    상기 반도체막은:
    상기 베이스 기판을 시드층(seed layer)으로 하여, 상기 베이스 기판 상에 성장된 하부 질화막; 및
    상기 하부 질화막을 시드층으로 하여 상기 하부 질화막 상에 형성되며, 상기 하부 질화막에 비해 넓은 에너지 밴드 갭을 갖는 상부 질화막을 포함하고,
    상기 하부 질화막과 상기 상부 질화막 사이에는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 질화물계 반도체 소자.
KR1020100125286A 2010-12-09 2010-12-09 질화물계 반도체 소자 Expired - Fee Related KR101204580B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100125286A KR101204580B1 (ko) 2010-12-09 2010-12-09 질화물계 반도체 소자
US13/048,535 US20120146094A1 (en) 2010-12-09 2011-03-15 Nitride based semiconductor device
CN2011103195313A CN102569424A (zh) 2010-12-09 2011-10-19 基于氮化物的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125286A KR101204580B1 (ko) 2010-12-09 2010-12-09 질화물계 반도체 소자

Publications (2)

Publication Number Publication Date
KR20120064180A KR20120064180A (ko) 2012-06-19
KR101204580B1 true KR101204580B1 (ko) 2012-11-26

Family

ID=46198463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125286A Expired - Fee Related KR101204580B1 (ko) 2010-12-09 2010-12-09 질화물계 반도체 소자

Country Status (3)

Country Link
US (1) US20120146094A1 (ko)
KR (1) KR101204580B1 (ko)
CN (1) CN102569424A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052181B1 (ko) 2013-03-05 2019-12-05 서울반도체 주식회사 리세스-드레인 쇼트키 전극을 이용한 단방향 이종접합 트랜지스터 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US20060261433A1 (en) * 2005-05-23 2006-11-23 Harish Manohara Nanotube Schottky diodes for high-frequency applications
US7339209B2 (en) * 2005-09-07 2008-03-04 The Boeing Company Integrated semiconductor structure including a heterojunction bipolar transistor and a Schottky diode
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2008108870A (ja) * 2006-10-25 2008-05-08 Sharp Corp 整流器
JP4775859B2 (ja) * 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
CN101694833A (zh) * 2009-10-20 2010-04-14 中山大学 一种复合结构AlGaN/GaN场效应二极管及其制作方法

Also Published As

Publication number Publication date
CN102569424A (zh) 2012-07-11
KR20120064180A (ko) 2012-06-19
US20120146094A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
US7842974B2 (en) Gallium nitride heterojunction schottky diode
US8373245B2 (en) 2DEG Schottky diode formed in nitride material with a composite Schottky/ohmic electrode structure and method of making the same
KR101214742B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
CN107534060B (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
JP5672756B2 (ja) 半導体装置
KR101204609B1 (ko) 질화물계 반도체 소자
KR101204622B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP5655424B2 (ja) 化合物半導体装置
JP2008016588A (ja) ＧａＮ系半導体素子
CN107680999A (zh) 高功率半导体元件
CN107863294A (zh) 半导体晶片和方法
KR101067124B1 (ko) 반도체 소자 및 그 제조 방법
KR101193357B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
CN111799162A (zh) Iii族氮化物基晶体管器件及制造用于其的栅极结构的方法
KR101204580B1 (ko) 질화물계 반도체 소자
JP5793101B2 (ja) 半導体装置
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
CN114830353A (zh) 肖特基势垒二极管
JP4917269B2 (ja) 半導体装置
KR101058651B1 (ko) 반도체 소자 및 그 제조 방법
JP6047998B2 (ja) 半導体装置
JP2014017291A (ja) 縦型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101209

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120329

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121025

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160118

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170829