[go: up one dir, main page]

KR101172942B1 - 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법 - Google Patents

사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR101172942B1
KR101172942B1 KR1020097010064A KR20097010064A KR101172942B1 KR 101172942 B1 KR101172942 B1 KR 101172942B1 KR 1020097010064 A KR1020097010064 A KR 1020097010064A KR 20097010064 A KR20097010064 A KR 20097010064A KR 101172942 B1 KR101172942 B1 KR 101172942B1
Authority
KR
South Korea
Prior art keywords
sapphire substrate
growth
plane
nitride semiconductor
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020097010064A
Other languages
English (en)
Other versions
KR20090068374A (ko
Inventor
로버트 데이비드 아미티지
유키히로 곤도
히데키 히라야마
Original Assignee
도꾸리쯔교세이호징 리가가쿠 겐큐소
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호징 리가가쿠 겐큐소, 파나소닉 주식회사 filed Critical 도꾸리쯔교세이호징 리가가쿠 겐큐소
Publication of KR20090068374A publication Critical patent/KR20090068374A/ko
Application granted granted Critical
Publication of KR101172942B1 publication Critical patent/KR101172942B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기상법으로 결정을 m면 성장시킬 수 있는 염가인 기판을 실현한다. 사파이어 기판(1)에 있어서, GsN 등의 결정(2)을 성장시킴에 있어서, 그 결정(2)의 템플릿이 되는 성장면(3)으로서, 연마 공정에 의해, m면(4)으로부터 미리 정하는 미소 각도만큼 경사진 오프각면을 작성하고, 스텝(5)과 테라스(6)를 가지는 계단 형상의 스텝 기판으로 한다. 따라서, 통상으로는 m면(무극성면) GaN막을 만들지 않는 염가인 사파이어 기판(1)을 결정 성장용의 기판으로서 이용해도, 디바이스 작성에 유리한 기상법으로, a면이 되는 각 스텝(5)면으로부터 테라스(6) 상에 c축 성장시키고, m면이 테라스(6)의 표면과는 반대측이 되도록 에피텍셜 성장한 양호한 GaN 단결정을 성장시키고, 이윽고 각 스텝(5)간이 일체화(융합)하여, 관통 전위가 작은 GaN 단결정의 기판으로 디바이스를 제작할 수 있다. 또, m면을 이용함으로써 피에조 전계의 영향을 없앨 수 있다.

Description

사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법{SAPPHIRE SUBSTRATE, NITRIDE SEMICONDUCTOR LUMINESCENT ELEMENT USING THE SAPPHIRE SUBSTRATE, AND METHOD FOR MANUFACTURING THE NITRIDE SEMICONDUCTOR LUMINESCENT ELEMENT}
본 발명은, 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 그 질화물 반도체 발광 소자의 제조 방법에 관한 것이다.
근래, Ⅲ-V족 등의 질화물 반도체로 구성된 발광층을 가지는 질화물 반도체 발광 소자가 주목받고 있다. 이 발광 소자의 구조는, 일례로서 사파이어 기판을 이용하고, 발광층을 InGaN 등으로 형성하고, 그 발광층의 하부에 실리콘(Si)이 도핑된 n＋-GaN층으로 이루어지는 컨택트층, 상기 발광층의 상부에 마그네슘(Mg)이 도핑된 p-AlxGa1-xN로 이루어지는 전자 블록층, 전자 블록층의 상부에 p-GaN의 컨택트층이 각각 형성되어 구성되어 있다.
이러한 GaN 디바이스는, 현상, c면 성장의 기판 상에 형성되어 있다. 그러나, LED나 LD의 보다 고성능화를 목표로 하기 위해서는, c면에 대신하여 m면의 성장이 유망하다. m면은 c면에 비해 20배의 높은 전기 전도도를 가지는 p층이 보고 되어 있고, 전류 확산의 향상이나 순방향 전압의 저하 등으로, 전기 특성의 향상에 크게 기여한다. 또한 m면은, 결정의 극성이 결정 성장면에 수직이며, 결정 내에 내재하고 있는 고전계를 없앨 수 있는 무극성면이며, 결정 성장을 그 무극성의 m면에서 행함으로써, 전자와 정공(正孔)의 파동 함수의 겹침을 크게 하여, 여러 가지의 이점을 얻을 수 있다. 그것은, 보다 고효율인 내부 양자 효율의 실현(발광 재결합 효율을 높일 수 있다), 보다 높은 주입 효율의 실현 등이다. 그러나, 현재까지, 상기 m면의 GaN의 발광에는, 상당히 고가인 SiC 기판이나 LiAlO2 기판 등이 필요했다.
그래서, 특허 문헌 1에서는, 솔보서멀법(solvothermal method)을 이용하여, 종 결정과 용매의 대류 방향의 각도를 조정함으로써, ZnO의 결정 성장을 상기 m면에서 행하는 것이 나타나 있다.
상술의 종래 기술에서는, ZnO 등의 종결정을 액상법(솔보서멀법)으로 성장시키고 있다. 따라서, 디바이스를 작성하는데는, 한번 로(爐)에서 꺼내어 다시 MOCVD법 등에 의해 디바이스화할 필요가 있고, 기판 작성으로부터 디바이스 작성을 연속해서 행할 수 있는 기상법에 비해 공정이 복잡하다.
또, 비특허 문헌 1에는 비극성 GaN을 성장시키는 방법으로서, m면 사파이어 기판을 이용하는 방법이 나타나 있지만, m면 GaN은 성장하지 않고, 반극성 GaN밖에 얻어지고 있지 않다.
[특허 문헌 1:일본국 특허공개 2006-124268호 공보]
[비특허 문헌 1:Japanese Journal of Applied Physics, 45, L154(2006)]
본 발명의 목적은, 기상법으로 질화물 반도체 결정을 m면 성장시킬 수 있는 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법은, 결정 성장용으로 사파이어 기판을 이용하고, 또한 성장면으로서 상기 사파이어 기판의 m면을 이용함에 있어서, 결정 성장의 공정 전에, 상기 m면으로부터 미리 정하는 미소 각도만큼 경사진 면을 작성하는 절단 공정을 포함한다. 이렇게 하여 구성함으로써, 통상으로는 m면(무극성면) GaN막을 만들지 않는 염가의 사파이어 기판을 결정 성장용의 기판으로서 이용해도, 그 단계를 제어함으로써, MOCVD법 등의 기상법으로, a면이 되는 각 스텝면으로부터 테라스 상에 GaN의 c면이 성장하고, m면이 테라스면과는 반대측이 되도록 에피택셜 성장한 양호한 GaN 단결정이 성장해 가고, 이윽고 각 스텝간이 일체화(융합)하여, m면 GaN 단결정의 성장을 행할 수 있다. 또, m면을 이용함으로써 피에조 전계의 영향을 없애고, 전자와 정공의 파동 함수의 중첩을 크게 할 수 있다. 이렇게 하여, 발광 재결합 효율, 즉 내부 양자 효율을 높일 수 있는 기판 및 디바이스를 실현할 수 있다.
도 1은 본 발명의 실시의 일 형태에 관련되는 사파이어 기판을 이용한 질화 물 반도체 발광 소자의 성장 과정을 나타내는 사시도이다.
도 2는 도 1의 종단면도이다.
도 3은 본 발명의 조건외에서의 성장 과정을 나타내는 사시도이다.
도 4는 도 3의 종단면도이다.
도 5는 X선 회절의 결과를 나타내는 그래프이다.
이하, 본 발명에 관련되는 실시의 일 형태를 도면에 기초하여 설명한다. 또한, 각 도에 있어서 동일한 부호를 붙인 구성은, 동일한 구성인 것을 나타내며, 그 설명을 생략한다.
도 1은 본 발명의 실시의 일 형태에 관련되는 사파이어 기판(1)을 이용한 질화물 반도체 발광 소자의 성장 과정을 나타내는 사시도이며, 도 2는 그 종단면도이다. 주목해야 할 것은, 본 실시의 형태의 사파이어 기판(1)에서는, GaN 등의 Ⅲ-V족 등의 질화물 반도체인 결정(2)을 성장시킴에 있어서, 먼저 그 결정(2)의 템플릿이 되는 성장면(3)으로서, 절단 공정에 의해, m면(4)으로부터 미리 정하는 미소 각도(θ), 바람직하게는
Figure 112009029335319-pct00001
방향, 즉 m면으로부터 a면을 향하는 방향에 대해서, 0.2~10도, 보다 바람직하게는 0.5~4도, 특히 바람직하게는 2도 정도만 경사진 오프각면이 작성되는 것이다. 즉, 오프각을 제어한 사파이어 기판(1)을 이용하는 것이다.
자세히는, 본 건 발명자의 실험에 의해, 사파이어 c면 상에는 GaN이 a축 성 장하고, 즉 사파이어 a면 상에는 GaN이 c축 성장하는 것이 분명해지고, 그 때문에 사파이어 m면으로부터 상기
Figure 112009029335319-pct00002
방향으로 오프각을 붙여 절단함으로써, 그 사파이어 기판(1)은, 상기 성장면(3)에, a면의 스텝(5)과, m면의 테라스(6)를 가지는 계단 형상의 스텝 기판이 되고, 그 a면의 스텝(5)으로부터, GaN을 c축 성장시킬 수 있기 때문이다.
예를 들어, θ=1도로 하면, 상기 테라스(6)의 길이는 12㎚정도, 스텝(5)의 높이는 1㎚정도가 된다. 이렇게 하여 작성한 성장면(3)에 있어서, 스텝(5)은 상술과 같이 사파이어의 a면이 되고, 그 각 스텝(5)으로부터 테라스(6) 상에 결정(2)의 a면이 성장하고(스텝(5)면으로부터 GaN이 c축 성장하고), m면이 테라스(6)의 표면과는 반대측(도 1이나 2에서는 상측)이 되도록 에피택셜 성장한 양호한 결정(2)이 성장해 간다. 이러한 성장이 생기는 것은, 결정(2)을 성장시키면, 그것이 핵으로부터 섬 형상이 될 때에 결정 성장 에너지를 최소로 하기 위해, 동일면 내의 결정 성장이 생기기 때문이라고 추측된다. 이 결정(2)이 종결정이 되고, 이윽고 각 스텝(5)간이 일체화(융합)하여, 질화물의 m면 성장을 이용하여 디바이스를 얻을 수 있다.
여기서, θ를 상기 0.2도 보다 작고, 즉 테라스(6)의 길이를 길게 하면, 2차원 및 3차원적으로 결정 성장의 핵 형성이 생기고, 일례로서, 도 3 및 도 4에서 나타내는 바와 같이, 각 결정(2)의 면은, m면(4) 내에 2개 이상의 결정 방위를 나타내고, 테라스(6) 상에 (11-22)나 (10-13)면 등의 m면이 아닌 면이 성장하게 되고, 결함이 적은 m면 성장을 실현할 수 없다.
또, θ가 10도를 넘으면, 테라스(6)의 길이가 짧아져 통상의 요철이 심한 기판과 같아지고, 양호한 결정을 성장시킬 수 없다.
다음에 주목해야 할 것은, 상기 절단 공정 후에, 상기 절단 데미지를 경감하는 어닐 공정과, 상기 어닐에 의해 산화한 상기 성장면을 알루미늄 리치로서, 질화해 버리는 것을 저지하는 공정을 더 행하는 것이다.
이하에, 본 건 발명자에 의한 구체적인 실험 방법 및 결과를 상술한다.
Figure 112009029335319-pct00003
방향으로 0.5~4도의 적당한 오프각을 가진 m면 사파이어 기판(1)을, MOCVD 장치에 넣고, 수소 분위기 중에서 700℃에서 1000℃로 가열하고, 표면의 불순물을 없앤다. 이 때, 표면이 암모니아에 노출되는 것을 최소한으로 한다. 사파이어의 상기
Figure 112009029335319-pct00004
방향을 선택한 이유는, 이 방향의 사파이어 스텝으로부터의 스텝 플로우(스텝을 따라 결정이 성장한다)가, m면(10-10) 방향의 GaN에 있어서 바람직하다고 생각했기 때문이다.
그리고, 기판을 500℃까지 냉각하고, 높은 V/Ⅲ비의 가스 조건에 의해 막 두께 20~100㎚의 AlN의 핵 형성층을 형성한다. 또한 기판을 1000~1100℃로 가열하고, GaN층을 통상의 c면 GaN 성장과 같은 조건으로 형성한다.
도 5에, 본 발명의 방법으로 제작한 사파이어 기판(1) 상에 GaN 결정을 성장 시키고, 그 X선 회절에 의한 2θ/ω스캔 모드의 결과를 나타낸다. m면 사파이어와, m면 GaN에 유래하는 각각 3개의 피크만이 관찰된 것으로부터, m면 이외의 결정 성장이 없고, m면만의 성장이 생기고 있는 것이 확인되었다. 이렇게 하여, 염가인 사파이어 기판(1)을 결정 성장용의 기판으로서 이용해도, 기상법으로, 양호한 질화물 결정을 m면 성장시킬 수 있다.
또, 상기 AlN층으로부터 GaN층의 형성 전에, 절단에 의해 스텝(5)이 형성된 상기 사파이어 기판(1)에 대해서, (i)아무것도 처리하지 않는 것, (ii)1400℃로 어닐했을 뿐인 것, (iii)1400℃로 어닐한 후, TMA(트리메틸알루미늄)를 흐르게 하고, 표면을 상기 알루미늄 리치의 상태로 한 것을 이용해, 각각 AlN를 성장시킨 결과, 상기 (i)아무것도 처리하지 않는 것, 및 (iii)알루미늄 리치 상태로 한 것에서는, m면(10-10) GaN이 성장한 것에 대해서, (ii)1400℃로 어닐했을 뿐인 사파이어 기판(1)의 표면이 산소 리치가 되어 있는 것에서는, m면이 아닌 (11-22)면 GaN이 성장했다.
이것은, 사파이어 기판(1)에 AlN층을 붙일 때에, 그 최표면이 질화되어 있지 않기 때문이다. 즉, AlN층을 붙일 때에, 먼저 N만으로 부착하는 것을 방지함으로써, AlN의 형태로 부착할 수 있게 되기 때문이다. 따라서, 어닐 처리 후에 성장면(3), 즉 최표면을, 질화시키지 않도록 알루미늄 리치로 함으로써, m면이 성장한 GaN 단결정을 효율 좋게 성장시킬 수 있다.
여기서, 일본 특허공개 2005-343713호 공보에는, 스텝 기판을 이용함으로써 결정성을 좋게 하는 것이 나타나 있지만, c면을 성장시키고 있고, 상기 전자와 정 공의 파동 함수의 겹침을 크게 할 수 있는 m면을 성장시키는 것은 아니다.
본 발명의 사파이어 기판은, 결정 성장용의 사파이어 기판에 있어서, 성장면으로서, m면으로부터 미리 정하는 미소 각도만큼 경사진 오프각면을 가지는 것을 특징으로 한다.
또, 본 발명의 질화물 반도체 발광 소자의 제조 방법은, 결정 성장용으로 사파이어 기판을 이용하고, 그 사파이어 기판상에 질화물 반도체 발광 소자를 결정 성장시키는 질화물 반도체 발광 소자의 제조 방법에 있어서, 상기 결정 성장의 공정 전에, 성장면으로서 상기 사파이어 기판의 m면을 이용함에 있어서, 상기 m면으로부터 미리 정하는 미소 각도만큼 경사진 면을 작성하는 절단 공정을 포함하는 것으로 하는 것이 바람직하다.
상기의 구성에 의하면, GaN 발광 다이오드 등에 이용되고, 상기 GaN 등의 결정 성장용의 사파이어 기판에 있어서, 그 결정의 템플릿이 되는 성장면으로서, 절단 등에 의해, m면으로부터 미리 정하는 미소 각도, 바람직하게는
Figure 112009029335319-pct00005
방향에 대해서 0.2~10도, 보다 바람직하게는 0.5~4도, 특히 바람직하게는 2도 정도만 경사진 면을 작성한다. 따라서, 그 사파이어 기판은, 상기 성장면에 스텝과 테라스를 가지는 계단 형상의 스텝 기판이 된다.
따라서, 통상으로는 m면(무극성면) GaN막을 만들지 않는 염가인 사파이어 기판을 결정 성장용의 기판으로서 이용해도, 그 스텝을 제어함으로써, MOCVD법 등의 기상법으로, 사파이어 a면이 되는 각 스텝면에서 테라스 상에 GaN의 a면이 성장하 고, m면이 테라스면과는 반대측이 되도록 에피택셜 성장한 양호한 GaN 단결정이 성장해 가고, 이윽고 각 스텝간이 일체화(융합)하여, m면의 GaN 단결정의 기판으로부터 디바이스를 얻을 수 있다. 또, m면을 이용함으로써 피에조 전계의 영향을 없애고, 전자와 정공의 파동 함수의 겹침을 크게 할 수 있다. 이렇게 하여, 발광 재결합 효율, 즉 내부 양자 효율을 높일 수 있는 기판 및 디바이스를 실현할 수 있다.
또한, 본 발명의 사파이어 기판에서는, 상기 성장면은, 사파이어 원료의 알루미늄과 산소 중, 알루미늄 리치인 것으로 하는 것이 바람직하다.
또, 본 발명의 사파이어 기판에서는, 상기 성장면이, 알루미늄 리치인 것으로써, 질화되어 있지 않은 것으로 하는 것이 바람직하다.
또한, 본 발명의 질화물 반도체 발광 소자의 제조 방법은, 상기 절단 공정 후에, 상기 절단 데미지를 경감하는 어닐 공정과, 상기 어닐에 의해 산화한 상기 성장면을 알루미늄 리치로 함으로써 질화를 저지하는 공정을 더 포함하는 것으로 하는 것이 바람직하다.
상기의 구성에 의하면, 상기 성장면, 즉 최표면을 알루미늄 리치로 함으로써, m면이 성장한 GaN 단결정을 효율 좋게 성장시킬 수 있다.
또한, 본 발명의 질화물 반도체 발광 소자는, 상기의 사파이어 기판을 이용하는 것으로 하는 것이 바람직하다.
상기의 구성에 의하면, 발광 재결합 효율, 즉 내부 양자 효율을 높일 수 있는 질화물 반도체 발광 소자를 실현할 수 있다.
상기 사파이어 기판(1)에 있어서, 사용되는 방향은, 상기
Figure 112009029335319-pct00006
방향에 한정하지 않고,［0001］방향이어도 된다. 상기 기판이 m면으로부터［0001］방향으로 오프각으로 절단된 경우, 도 1에 나타나는 스텝(5)이 c면이 되고, 그리고, GaN이, 스텝(5)의 면과 직교하는 방향인 a축을 따라 성장하기 때문이다.
또한, 본원 명세서 중에서, 어떠한 기능을 달성하는 수단으로서 기재되어 있는 것은, 그들 기능을 달성하는 명세서 기재의 구성으로 한정되지 않고, 그들 기능을 달성하는 유닛, 부분 등의 구성도 포함하는 것이다.
본 발명에 의하면, 염가인 사파이어 기판을 결정 성장용의 기판으로서 이용해도, m면의 GaN 결정을 성장시킬 수 있고, 뛰어난 특성을 가지는 디바이스를 얻을 수 있다.

Claims (8)

  1. 결정 성장용의 사파이어 기판에 있어서,
    성장면으로서, m면으로부터 미리 정하는 각도만큼 경사진 오프각면을 가지고,
    상기 경사의 각도는,
    Figure 112011098110218-pct00016
    방향에 대해서 0.2~10도이며,
    상기 성장면은, 사파이어 원료인 알루미늄과 산소 중, 알루미늄 리치이며,
    상기 성장면이, 알루미늄 리치여서, 질화되어 있지 않은 것을 특징으로 하는 사파이어 기판.
  2. 청구항 1에 있어서,
    상기 경사의 각도는, 상기
    Figure 112011098110218-pct00008
    방향에 대해서 0.5~4도인 것을 특징으로 하는 사파이어 기판.
  3. 청구항 1 또는 청구항 2에 기재된 사파이어 기판을 이용하는 것을 특징으로 하는 질화물 반도체 발광 소자.
  4. 결정 성장용으로 사파이어 기판을 이용하고, 그 사파이어 기판 상에 질화물 반도체 발광 소자를 결정 성장시키는 질화물 반도체 발광 소자의 제조 방법에 있어서,
    상기 결정 성장의 공정 전에, 성장면으로서 상기 사파이어 기판의 m면을 이용함에 있어서, 상기 m면으로부터 미리 정하는 각도만큼 경사진 면을 작성하는 절단 공정과,
    상기 절단 공정 후에, 상기 절단 데미지를 경감하는 어닐 공정과,
    상기 어닐에 의해 산화한 상기 성장면을 알루미늄 리치로 함으로써, 질화를 저지하는 공정을 포함하며,
    상기 경사의 각도는,
    Figure 112011098110218-pct00017
    방향에 대해서 0.2~10도인 것을 특징으로 하는 질화물 반도체 발광 소자의 제조 방법.
  5. 청구항 4에 있어서,
    상기 질화를 저지하는 공정이, 어닐 공정 후의 경사진 면에, 트리메틸알루미늄을 흐르게 하는 공정인 질화물 반도체 발광 소자의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020097010064A 2006-10-20 2007-10-19 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법 Active KR101172942B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006286096 2006-10-20
JPJP-P-2006-286096 2006-10-20
PCT/JP2007/070449 WO2008047907A1 (en) 2006-10-20 2007-10-19 Sapphire substrate, nitride semiconductor luminescent element using the sapphire substrate, and method for manufacturing the nitride semiconductor luminescent element

Publications (2)

Publication Number Publication Date
KR20090068374A KR20090068374A (ko) 2009-06-26
KR101172942B1 true KR101172942B1 (ko) 2012-08-14

Family

ID=39314117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010064A Active KR101172942B1 (ko) 2006-10-20 2007-10-19 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법

Country Status (6)

Country Link
US (1) US8390023B2 (ko)
EP (1) EP2090680A4 (ko)
JP (1) JP4890558B2 (ko)
KR (1) KR101172942B1 (ko)
CN (1) CN101528991B (ko)
WO (1) WO2008047907A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP5295871B2 (ja) * 2008-07-03 2013-09-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
US8436335B2 (en) 2008-10-29 2013-05-07 Panasonic Corporation Detecting element, detecting device, and oxygen concentration test device
JP5453780B2 (ja) 2008-11-20 2014-03-26 三菱化学株式会社 窒化物半導体
KR101173072B1 (ko) * 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2011083551A1 (ja) * 2010-01-06 2011-07-14 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
JP5814131B2 (ja) * 2010-02-10 2015-11-17 エー・イー・テック株式会社 構造体、及び半導体基板の製造方法
EP2541624A4 (en) 2010-04-01 2013-05-15 Panasonic Corp NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR
WO2011125301A1 (ja) * 2010-04-02 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5849215B2 (ja) 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
EP2701183A4 (en) * 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR
US8803326B2 (en) * 2011-11-15 2014-08-12 Xintec Inc. Chip package
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
JP5891390B2 (ja) 2012-10-05 2016-03-23 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
WO2016153070A1 (ja) * 2015-03-26 2016-09-29 京セラ株式会社 サファイア部材、およびサファイア部材の製造方法
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
JP6684815B2 (ja) * 2015-09-30 2020-04-22 日本碍子株式会社 エピタキシャル成長用配向アルミナ基板
CN107180743B (zh) * 2016-03-11 2019-12-27 中国科学院苏州纳米技术与纳米仿生研究所 一种制备半极性AlN模板的方法
CN109891273B (zh) * 2016-11-02 2022-04-08 京瓷株式会社 色轮的制造方法
CN106784181B (zh) * 2016-12-14 2020-06-23 中国科学院苏州纳米技术与纳米仿生研究所 提高绿光或更长波长InGaN量子阱发光效率的方法及结构
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
US10535518B1 (en) 2017-03-26 2020-01-14 Hrl Laboratories, Llc In situ fabrication of horizontal nanowires and device using same
CN108461594A (zh) * 2018-01-23 2018-08-28 聚灿光电科技（宿迁）有限公司 Led芯片及其制造方法
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same
CN108511323A (zh) * 2018-04-04 2018-09-07 中国科学院苏州纳米技术与纳米仿生研究所 基于大斜切角蓝宝石衬底外延生长氮化镓的方法及其应用
US10868213B2 (en) * 2018-06-26 2020-12-15 Lumileds Llc LED utilizing internal color conversion with light extraction enhancements
CN110491774B (zh) * 2019-08-19 2021-10-26 中国科学院苏州纳米技术与纳米仿生研究所 一种蓝宝石衬底的表面处理方法及其使用的坩埚
CN110993737B (zh) * 2019-12-12 2021-04-13 中国科学院长春光学精密机械与物理研究所 AlGaN基同质集成光电子芯片及其制备方法
CN112670383B (zh) * 2020-12-25 2023-07-14 广东省科学院半导体研究所 一种紫外光电器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216497A (ja) 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2002145700A (ja) 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2004200578A (ja) 2002-12-20 2004-07-15 Ngk Insulators Ltd エピタキシャル基板及びサファイア単結晶基材

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083812A (en) * 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
US6586819B2 (en) 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
TW546850B (en) 2000-08-18 2003-08-11 Showa Denko Kk Manufacturing method for crystallization of group III nitride semiconductor, manufacturing method for gallium nitride compound semiconductor, gallium nitride compound semiconductor, gallium nitride compound semiconductor light emitting elements and light
US6852161B2 (en) 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP2004288934A (ja) * 2003-03-24 2004-10-14 Kyocera Corp サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法
JP4581490B2 (ja) 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
JP5129740B2 (ja) 2006-04-17 2013-01-30 株式会社 斉藤光学製作所 単結晶サファイア基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216497A (ja) 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2002145700A (ja) 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2004200578A (ja) 2002-12-20 2004-07-15 Ngk Insulators Ltd エピタキシャル基板及びサファイア単結晶基材

Also Published As

Publication number Publication date
EP2090680A1 (en) 2009-08-19
JP4890558B2 (ja) 2012-03-07
JPWO2008047907A1 (ja) 2010-02-25
CN101528991B (zh) 2012-10-03
US20100207136A1 (en) 2010-08-19
EP2090680A4 (en) 2011-08-17
US8390023B2 (en) 2013-03-05
CN101528991A (zh) 2009-09-09
KR20090068374A (ko) 2009-06-26
WO2008047907A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
KR101172942B1 (ko) 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面ＧａＮ、ＩｎＮ及ＡlＮ及其合金之異質磊晶生長的方法
JP5280004B2 (ja) 発光素子及びその製造方法
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP5277270B2 (ja) 結晶成長方法および半導体素子
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
JP2003282602A (ja) 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
JP2000323417A (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
JP2008108924A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
TW200939536A (en) Nitride semiconductor and method for manufacturing same
WO2008056632A1 (en) GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2999435B2 (ja) 半導体の製造方法及び半導体発光素子
JP2017168783A (ja) 半導体装置およびその製造方法
JP2007073873A (ja) 半導体素子
JP4960621B2 (ja) 窒化物半導体成長基板及びその製造方法
JP2018022814A (ja) 窒化物半導体素子及びその製造方法
JP2008053640A (ja) Ｉｉｉ−ｖ族窒化物層およびその製造方法
JP2004063635A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20090515

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110117

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120127

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120702

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120803

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120803

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150716

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160701

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170720

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180719

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230619

Start annual number: 12

End annual number: 12