[go: up one dir, main page]

KR101121644B1 - 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 - Google Patents

프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 Download PDF

Info

Publication number
KR101121644B1
KR101121644B1 KR1020090088107A KR20090088107A KR101121644B1 KR 101121644 B1 KR101121644 B1 KR 101121644B1 KR 1020090088107 A KR1020090088107 A KR 1020090088107A KR 20090088107 A KR20090088107 A KR 20090088107A KR 101121644 B1 KR101121644 B1 KR 101121644B1
Authority
KR
South Korea
Prior art keywords
conductive line
circuit board
multilayer circuit
channels
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090088107A
Other languages
English (en)
Other versions
KR20110030118A (ko
Inventor
최용석
박윤휘
마원철
김국현
하광진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090088107A priority Critical patent/KR101121644B1/ko
Priority to US12/642,060 priority patent/US20110063066A1/en
Priority to JP2009293399A priority patent/JP2011064669A/ja
Publication of KR20110030118A publication Critical patent/KR20110030118A/ko
Application granted granted Critical
Publication of KR101121644B1 publication Critical patent/KR101121644B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법에 관한 것으로, 본 발명에 따른 프로브 카드용 공간 변환기는 서로 대향하는 제1면 및 제2 면과 상기 제1면 및 제2면을 연결하는 다수의 측면을 갖는 다층회로기판; 상기 제1면에 형성되며, 외부로부터 전기적 신호가 인가되는 제1 패드, 상기 제2면에 형성되며, 프로브가 연결되는 제2 패드 및 상기 다층회로기판을 관통하며, 상기 제1 및 제2 패드를 연결하는 관통 배선을 갖는 복수의 채널들; 및 상기 측면에 형성되며, 상기 복수의 채널 중 손상된 채널의 제1 및 제2 패드를 연결하는 측면 배선을 포함한다. 본 발명에 따른 공간 변환기는 프로브에 전기적 신호를 전달하는 일부 채널에 손상이 발생하는 경우, 측면 배선에 의하여 손상된 채널의 복구가 가능하다.
프로브, 측면 배선, 채널, 공간 변환기, 프로브 카드.

Description

프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법{Space tansformer for probe card and repairing method of space tansformer}
본 발명은 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법에 관한 것으로, 보다 상세하게는 손상된 채널의 복구가 가능한 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼(wafer) 상에 회로 패턴 및 검사를 위한 접촉 패드를 형성하는 패브리케이션(fabrication) 공정과 회로 패턴 및 접촉 패드가 형성된 웨이퍼를 각각의 반도체 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.
페브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼 상에 형성된 접촉 패드에 전기 신호를 인가하여 웨이퍼의 전기적 특성을 검사하는 검사 공정이 수행된다.
검사 공정은 웨이퍼의 불량을 검사하여 어셈블리 공정시 불량이 발생한 웨이퍼의 일 부분을 제거하기 위해 수행하는 공정이다.
검사 공정 시에는 웨이퍼에 전기적 신호를 인가하는 테스터라고 하는 검사 장비와 웨이퍼와 테스터 사이의 인터페이스 기능을 수행하는 프로브 카드라는 검사 장비가 주로 이용된다.
프로브 카드는 테스터로부터 인가되는 전기 신호를 수신하는 인쇄 회로 기판 및 웨이퍼 상에 형성된 접촉 패드와 접촉하는 복수개의 프로브를 포함한다.
최근에는 고집적 칩의 수요가 증가함에 따라 패브리케이션 공정에 의해 웨이퍼에 형성되는 회로 패턴 및 회로 패턴과 연결된 접촉 패드가 고집적으로 형성된다. 즉, 이웃하는 접촉 패드간의 간격이 매우 좁고, 접촉 패드 자체의 크기도 미세하게 형성된다. 이에 의해, 검사 공정 시 사용하는 프로브 카드의 프로브는 접촉 패드와 접촉해야 하기 때문에 접촉 패드에 대응하여 이웃하는 프로브간의 간격이 매우 좁게 형성되어야 하며, 프로브 자체의 크기도 미세하게 형성되어야 한다.
이러한 미세 피치의 접촉 패드를 검사하기 위해, 프로브 카드의 프로브 역시 미세 피치로 형성하게 되며, 그에 따라 인쇄회로 기판 및 프로브 사이에 인쇄회로 기판 상의 단자간 간격과 프로브 간의 간격의 차이를 보상해 주는 소위 공간 변환기(space tansformer)가 사용되고 있다.
공간 변환기에는 프로브에 전기적 신호를 인가하는 복수개의 채널이 형성되고, 웨이퍼 칩의 고 집적화에 따라 채널의 수도 증가하고 있다.
공간 변화기는 프로브 카드를 구성하는 부품 중에서 제작단가가 높은 부품에 속한다. 그런데, 프로브에 신호를 전달하는 채널 중 일부에 결함(신호 라인의 노화 등)이 발생하면 공간 변화기 자체를 사용하지 못하고, 새로운 프로브 기판으로 교체해야 하는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 손상된 채널의 복구가 가능한 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법을 제공하는 것이다.
상기의 과제를 해결하기 위한 수단으로써, 본 발명의 일 실시 형태는 서로 대향하는 제1면 및 제2 면과 상기 제1면 및 제2면을 연결하는 다수의 측면을 갖는 다층회로기판; 상기 제1면에 형성되며, 외부로부터 전기적 신호가 인가되는 제1 패드, 상기 제2면에 형성되며, 프로브가 연결되는 제2 패드 및 상기 다층회로기판을 관통하며, 상기 제1 및 제2 패드를 연결하는 관통 배선을 갖는 복수의 채널들; 및 상기 측면에 형성되며, 상기 복수의 채널 중 손상된 채널의 제1 및 제2 패드를 연결하는 측면 배선;을 포함하는 프로브 카드용 공간 변환기를 제공한다.
상기 측면 배선은 상기 다층회로기판의 모든 측면에 형성될 수 있다.
상기 손상된 채널은 상기 측면 배선 중 가장 가까운 거리에 형성된 측면 배선에 의하여 연결될 수 있다.
상기 측면 배선은 상기 다층회로기판의 측면에 형성된 제1 도전라인, 상기 제1 도전라인과 상기 제1 패드를 연결하는 제2 도전라인 및 상기 제1도전라인과 상기 제2 패드를 연결하는 제3 도전라인을 포함할 수 있다.
상기 제2 도전라인 및 상기 제3 도전라인은 최단 거리로 형성될 수 있다.
상기 측면 배선은 구리, 금, 텅스텐, 은 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상의 금속으로 형성될 수 있다.
본 발명의 다른 실시형태는 서로 대향하는 제1면 및 제2 면과 상기 제1면 및 제2면을 연결하는 다수의 측면을 갖는 다층회로기판을 마련하는 단계; 상기 제1면에 외부로부터 전기적 신호가 인가되는 제1 패드, 상기 제2면에 프로브가 연결되는 제2 패드 및 상기 다층회로기판을 관통하며, 상기 제1 및 제2 패드를 연결하는 관통 배선을 갖는 복수의 채널들을 형성하는 단계; 및 상기 측면에 상기 복수의 채널 중 손상된 채널의 제1 및 제2 패드를 연결하는 측면 배선을 형성하는 단계;를 포함하는 프로브 카드용 공간 변환기의 복구 방법을 제공한다.
상기 측면 배선은 상기 다층회로기판의 측면에 형성되는 제1 도전라인, 상기 제1 도전라인과 상기 손상된 채널의 제1 패드를 연결하는 제2 도전라인 및 상기 제1 도전라인과 상기 손상된 채널의 제2 패드를 연결하는 제3 도전라인을 포함하고, 상기 제1 도전라인은 상기 다층회로 기판과 함께 소성될 수 있다.
상기 제1 도전라인, 상기 제2 도전라인 및 상기 제3 도전라인은 상기 다층회로 기판의 소성 후에 형성될 수 있다.
상기 제1 도전라인, 상기 제2 도전라인 및 상기 제3 도전라인은 스크린 인쇄, 박막 스퍼터, 또는 에어로졸 증착에 의하여 형성될 수 있다.
본 발명에 따른 공간 변환기는 다층회로 기판의 측면에 형성된 측면 배선을 포함한다. 이에 따라 프로브에 전기적 신호를 전달하는 일부 채널에 손상이 발생 하는 경우, 측면 배선에 의하여 손상된 채널의 복구가 가능하다.
공간 변환기의 제조 과정에서 채널에 손상이 발생하거나 프로브 카드의 사용과정에 따라 채널이 노화되는 경우에 채널의 복구가 가능하여 불필요한 교체 비용을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 공간 변환기를 포함하는 프로브 카드의 개략적인 구성도이다. 도 2는 본 발명의 일 실시형태에 따른 공간 변환기를 개략적으로 나타내는 사시도이다. 도 3은 도 2의 A-A'을 따라 취한 공간 변환기의 일부를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 프로브 카드는 인쇄회로 기판(200), 인터포저(210), 공간변환기(100) 및 프로브(300)를 포함한다.
인쇄회로 기판(200)은 원판으로 형성될 수 있고, 상면 및 하면을 갖는다. 상면에는 검사 공정을 위한 프로브 회로 패턴(미도시)이 형성되어 있고, 이웃하는 프로브 회로패턴 사이에는 그루브(groove)가 형성될 수 있다. 하면에는 인터포저(210)가 장착될 수 있는 홀이 형성되어 있다.
프로브 카드는 고집적 웨이퍼를 검사하기 때문에 인쇄회로 기판(200)의 상면에 형성된 이웃하는 프로브 회로 패턴 간의 간격은 매우 좁아질 수 있고, 이웃하는 프로브 회로 패턴을 흐르는 전류에 의해 프로브 회로 패턴 간에 간섭이 발생할 수 있다. 이웃하는 프로브 회로 패턴 사이에 형성된 그루브는 상기와 같은 전류에 의한 프로브 회로 패턴간의 간섭을 억제하는 역할을 한다.
또한, 인쇄회로 기판(200)은 고집적 웨이퍼를 검사하기 위해 인쇄회로 기판의 상면에서 하면을 관통하는 배선을 통해 피치 변환이 수행될 수 있다. 인쇄회로 기판(200)은 검사 공정을 위한 테스터(미도시)와 연결될 수 있다.
인터포저(120)는 인쇄회로 기판(200)과 공간 변환기(100) 사이의 이격공간에 위치하게 되고, 일단이 인쇄회로 기판(200)의 프로브 회로 패턴과 연결되어 있고, 타단이 공간 변환기(100)와 접촉하고 있다. 보다 구체적으로, 인터포저(210)의 타탄은 공간 변환기(100)에 형성되는 채널의 제1 패드와 접촉한다.
인터포저(210)는 검사 공정을 위해 인쇄회로 기판(200)을 거친 전기 신호를 공간 변환기(100)로 전달하는 역할을 한다.
인터포저(210)는 인쇄회로 기판(200)과 공간 변환기(100)를 전기적으로 연결하는 인터 페이스 수단으로써, 다양한 형상으로 이루어질 수 있다.
도 2 및 도 3을 참조하면, 공간 변환기(100)는 다층회로기판(130)으로 이루어질 수 있고, 인터포저(210)와 전기적으로 연결되는 복수의 채널(110)과 측면 배선(120)을 포함한다.
다층회로기판(130)은 세라믹, 유리, 실리콘 등을 포함하는 절연기판이며, 서로 대향하는 제1면 및 제2면과 상기 제1면 및 제2면을 연결하는 다수의 측면을 갖는다.
다층회로기판의 제1면은 인쇄회로기판과 대향하며, 제2면은 검사 대상체(웨이퍼 칩)와 직접 접촉하는 복수의 프로브(Probe, 300)가 연결된다.
복수의 채널(110)은 다층회로기판의 제1면에 형성되며, 인터포저(210)의 타단과 연결되는 제1 패드(111), 다층회로기판의 제2면에 형성되며, 프로브(300)와 전기적으로 연결되는 제2 패드(112), 다층회로기판을 관통하며, 상기 제1 패드(111) 및 제2 패드(112)를 연결하는 관통 배선(113)을 갖는다.
공간 변환기(100)는 복수의 채널(110)에 의하여 인쇄회로기판(200)으로부터 받은 전기 신호를 프로브(300)에 전달한다.
또한, 측면 배선(120)은 다층회로기판의 측면에 형성되며, 상기 복수의 채널 중 손상된 채널(113a)을 연결한다.
공간 변환기(100)는 인쇄로기판(200)으로부터 받은 전기적 신호를 프로브(300)에 전달하기 위하여 다층회로기판의 내부에 형성된 복수의 채널(110)을 갖는다. 복수의 채널(110)은 다층회로기판의 제1면 및 제2면에 각각 형성된 제1 패드(111)및 제2 패드(112)를 포함하고, 상기 제1 및 제2 패드를 전기적으로 연결하는 관통 배선(113)을 포함한다.
관통 배선(113)은 다층회로기판의 제조 및 적층시 비아홀의 형성 및 비아 필 공정에 의하여 형성된다. 그러나, 이러한 복잡한 비아 전극의 형성 과정에서, 관통 배선에 단락(open)이 발생할 수 있다. 최근 공간 변환기의 크기가 증가됨에 따라 관통 배선에 단락이 발생될 가능성이 증가하고 있다. 또한, 관통 배선의 형성과정 뿐만 아니라 웨이퍼 칩의 검사 공정에 장시간 사용함에 따라 관통 배선에 불량이 발생할 수 있다.
일부 관통 배선에 단락이 발생하는 경우 공간 변환기 전체의 불량을 야기하게 되고, 고가의 공간 변환기가 사용되지 못하는 문제점이 있다.
본 실시형태에서는 측면 배선에 의하여 일부 관통 배선에 단락이 발생하더라 도 공간 변환기의 복구가 가능하다.
복수의 채널(110)을 형성하고, 단락이 발생한 관통 배선(113a)이 검사되면, 측면 배선(120)을 채널의 제1 패드(111) 및 제2 패드(112)와 연결하여 관통 배선(113a)을 대체할 수 있다.
측면 배선(120)의 일단은 손상된 채널(110a)의 제1 패드(111a)와 연결되고, 타단은 손상된 채널의 제2 패드(112a)와 연결되어, 손상된 채널(110a)을 전기적으로 연결한다.
측면 배선(120)은 다층회로기판의 측면에 형성되며, 다층회로기판의 모든 측면에 형성될 수 있다.
또한, 하나의 측면에 형성되는 측면 배선(120)의 개수는 제한되지 않으며, 적절한 범위에서 선택될 수 있다.
또한, 측면 배선(120)은 저항률이 낮은 재료를 사용하여, 손상된 채널이 측면 배선을 통하여 신호를 전달할때 전기적인 특성 차이가 최대한 없도록 하는 것이 중요하다.
본 실시형태에서, 측면 배선(120)을 형성하는 재료는 저항값이 낮은 것이면 특별히 제한되지 않으나, 예를 들면, 구리, 금, 텅스텐, 은 또는 이들의 합금이 사용될 수 있다.
이에 따라, 측면 배선(120)을 통한 추가적인 저항 값은 대략 0.01 ohm 이하 로 할 수 있기 때문에, 전체적인 저항값에는 거의 영향을 주지 않는다.
예컨대, 측면 배선(120)을 통하여 손상된 채널이 연결된 후, 손상된 채널의 제1 패드(111a)및 제2 패드(112a)에 걸리는 라인 저항값은 0.1 내지 0.5 ohm 이내가 바람직하다.
측면 배선(120)과 손상된 채널과의 최대 거리와 최소 거리에 따라서 라인 저항값 범위 설정도 가능할 수 있다.
도 3은 측면 배선과 손상된 채널이 연결된 상태를 보여주는 단면도이다. 도 3을 참조하면, 손상된 채널(110a)은 측면 배선 중 가장 가까운 거리에 있는 측면 배선(120)에 의하여 복구된다.
이때, 측면 배선(120)은 다층회로 기판의 측면에 형성된 제1 도전라인(121),상기 제1 도전라인(121)과 다층회로 기판의 제1면에 형성된 제1 패드(111a)를 연결하는 제2 도전라인(122)및 상기 제1 도전라인(121)과 다층회로 기판의 제2면에 형성되는 제2 패드(112a)를 연결하는 제3 도전라인(123)을 포함할 수 있다. 이때 제2 도전라인(122) 및 제3 도전라인(123)은 최단 거리를 형성하도록 제1 패드 및 제2 패드와 각각 연결되는 것이 바람직하다.
이에 따라, 복수의 채널(110) 중 관통 배선(130a)이 단락된 손상된 채널(110a)은 복구된다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 공간변환기의 손상된 채널의 복구방법을 설명하기 위한 단면도이다.
우선, 도 4a에 도시된 바와 같이, 서로 대향하는 제1면 및 제2 면과 상기 제1면 및 제2면을 연결하는 다수의 측면을 갖는 다층회로기판(130)을 마련한다. 이후, 상기 다층회로기판(130)의 제1면에 외부로부터 전기적 신호가 인가되는 제1 패드(111), 제2면에 프로브(300)가 연결되는 제2 패드(112) 및 상기 다층회로기판을 관통하며, 상기 제1 및 제2 패드를 연결하는 관통 배선(113)을 갖는 복수의 채널(110)들을 형성한다.
상기 관통 배선(113)의 형성 방법은 특별히 제한되지 않으며, 다층회로 기판의 적층 과정에서 형성될 수 있다.
이후, 다층회로 기판의 측면에 측면 배선(120)을 형성한다. 우선, 측면 배선(120)을 형성하는 제1 도전라인(121)을 다층회로기판의 측면에 형성한다.
이때, 상기 제1 도전라인(121)은 복수의 채널이 형성된 다층회로 기판의 소성 후에 형성될 수 있다. 이에 제한되는 것은 아니며, 제1 도전라인(121)의 형성 이후에 다층회로 기판을 소성할 수도 있다.
다음으로, 복수의 채널(110)이 형성된 다층회로 기판의 소성이 완료되면, 손상된 채널이 발생여부를 검사한다.
도 4b에 도시된 바와 같이, 복수의 채널(110)들 중에서 손상된 채널(110a)이 발생하면 손상된 채널(110a)의 제1 및 2 패드(111a, 112a)와 가장 가까운 제1 도전라인(121)으로부터 제2 도전라인(122) 및 제3 도전라인(123)을 형성한다.
상기 제1 도전라인, 제2 도전라인 및 제3 도전라인의 형성은 구리, 금, 텅스텐 등과 같이 저항률이 낮은 금속을 스크린 인쇄, 박막 스퍼터, 에어로졸 증착 등을 통해 선택적으로 형성될 수 있다.
이와 같이, 복수의 채널(110)들 중에서 어느 한 채널(110a)이 손상되어 정상적인 신호 전달이 이루어지지 않더라도 측면 배선(120)을 이용하면 공간 변환기(100)를 폐기하지 않아도 된다.
즉, 손상된 채널(110a)의 제1 및 제2 패드(111a,112b)를 측면 배선으로 연결하면, 전기적인 신호가 손상된 채널(110a)의 제1 패드(111a)- 제2 도전라인(122)-제1 도전라인(121)-제3 도전라인(123)-손상된 채널의 제2 패드(112b)를 거쳐 프로브(300)로 제공됨으로써 공간 변환기(100)를 폐기하는 낭비를 줄일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부 된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도 1은 본 발명의 일 실시형태에 따른 공간 변환기를 포함하는 프로브 카드의 개략적인 구성도이다.
도 2는 본 발명의 일 실시형태에 따른 공간 변환기를 개략적으로 나타내는 사시도이다.
도 3은 도 2의 A-A'을 따라 취한 공간 변환기의 일부를 개략적으로 나타내는 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 공간변환기의 손상된 채널의 복구방법을 설명하기 위한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 공간 변환기 110: 채널
120: 측면 배선 130:다층회로기판
200: 인쇄회로기판 300: 프로브

Claims (10)

  1. 서로 대향하는 제1면 및 제2 면과 상기 제1면 및 제2면을 연결하는 다수의 측면을 갖는 다층회로기판;
    상기 제1면에 형성되며, 외부로부터 전기적 신호가 인가되는 제1 패드, 상기 제2면에 형성되며, 프로브가 연결되는 제2 패드 및 상기 다층회로기판을 관통하며, 상기 제1 및 제2 패드를 연결하는 관통 배선을 갖는 복수의 채널들; 및
    상기 측면에 형성되며, 상기 복수의 채널 중 손상된 채널의 제1 및 제2 패드를 연결하는 측면 배선;
    을 포함하는 프로브 카드용 공간 변환기.
  2. 제1항에 있어서,
    상기 측면 배선은 상기 다층회로기판의 모든 측면에 형성되는 것을 특징으로 하는 프로브 카드용 공간 변환기.
  3. 제1항에 있어서,
    상기 손상된 채널은 상기 측면 배선 중 가장 가까운 거리에 형성된 측면 배선에 의하여 연결되는 것을 특징으로 하는 프로브 카드용 공간 변환기.
  4. 제1항에 있어서,
    상기 측면 배선은 상기 다층회로기판의 측면에 형성된 제1 도전라인, 상기 제1 도전라인과 상기 제1 패드를 연결하는 제2 도전라인 및 상기 제1도전라인과 상기 제2 패드를 연결하는 제3 도전라인을 포함하는 것을 특징으로 하는 프로브 카드용 공간 변환기.
  5. 제4항에 있어서,
    상기 제2 도전라인 및 상기 제3 도전라인은 최단 거리로 형성되는 것을 특징으로 하는 프로브 카드용 공간 변환기.
  6. 제1항에 있어서,
    상기 측면 배선은 구리, 금, 텅스텐, 은 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상의 금속으로 형성되는 것을 특징으로 하는 프로브 카드용 공간 변환기.
  7. 서로 대향하는 제1면 및 제2 면과 상기 제1면 및 제2면을 연결하는 다수의 측면을 갖는 다층회로기판을 마련하는 단계;
    상기 제1면에 외부로부터 전기적 신호가 인가되는 제1 패드, 상기 제2면에 프로브가 연결되는 제2 패드 및 상기 다층회로기판을 관통하며, 상기 제1 및 제2 패드를 연결하는 관통 배선을 갖는 복수의 채널들을 형성하는 단계; 및
    상기 측면에 상기 복수의 채널 중 손상된 채널의 제1 및 제2 패드를 연결하는 측면 배선을 형성하는 단계;
    를 포함하는 프로브 카드용 공간 변환기의 복구 방법.
  8. 제7항에 있어서,
    상기 측면 배선은 상기 다층회로기판의 측면에 형성되는 제1 도전라인, 상기 제1 도전라인과 상기 손상된 채널의 제1 패드를 연결하는 제2 도전라인 및 상기 제1 도전라인과 상기 손상된 채널의 제2 패드를 연결하는 제3 도전라인을 포함하고, 상기 제1 도전라인은 상기 다층회로 기판과 함께 소성되는 것을 특징으로 하는 프로브 카드용 공간 변환기의 복구 방법.
  9. 제8항에 있어서,
    상기 제1 도전라인, 상기 제2 도전라인 및 상기 제3 도전라인은 상기 다층회로 기판의 소성 후에 형성되는 것을 특징으로 하는 프로브 카드용 공간 변환기의 복구 방법.
  10. 제8항에 있어서,
    상기 제1 도전라인, 상기 제2 도전라인 및 상기 제3 도전라인은 스크린 인쇄, 박막 스퍼터, 또는 에어로졸 증착에 의하여 형성되는 것을 특징으로 하는 프로브 카드용 공간 변환기의 복구 방법.
KR1020090088107A 2009-09-17 2009-09-17 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 Expired - Fee Related KR101121644B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090088107A KR101121644B1 (ko) 2009-09-17 2009-09-17 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
US12/642,060 US20110063066A1 (en) 2009-09-17 2009-12-18 Space transformer for probe card and method of repairing space transformer
JP2009293399A JP2011064669A (ja) 2009-09-17 2009-12-24 プローブカード用空間変換機及び空間変換機の復旧方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088107A KR101121644B1 (ko) 2009-09-17 2009-09-17 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법

Publications (2)

Publication Number Publication Date
KR20110030118A KR20110030118A (ko) 2011-03-23
KR101121644B1 true KR101121644B1 (ko) 2012-02-28

Family

ID=43729930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088107A Expired - Fee Related KR101121644B1 (ko) 2009-09-17 2009-09-17 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법

Country Status (3)

Country Link
US (1) US20110063066A1 (ko)
JP (1) JP2011064669A (ko)
KR (1) KR101121644B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841931B2 (en) * 2011-01-27 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card wiring structure
KR101431915B1 (ko) * 2012-12-21 2014-08-26 삼성전기주식회사 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
KR101442354B1 (ko) * 2012-12-21 2014-09-17 삼성전기주식회사 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
TWI541959B (zh) * 2013-10-22 2016-07-11 And a space converter for a wafer carrier for a wafer having a long strip contact is used And its manufacturing method
JP6234797B2 (ja) * 2013-12-06 2017-11-22 株式会社日本マイクロニクス 配線基板ビア配置決定装置、方法及びプログラム
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
CN110531125B (zh) * 2018-05-23 2022-05-17 旺矽科技股份有限公司 空间转换器、探针卡及其制造方法
KR102689406B1 (ko) * 2018-11-16 2024-07-29 주식회사 기가레인 프로브카드용 공간변환부

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003735A (ko) * 2002-07-04 2004-01-13 주식회사 파이컴 수직형 프로브 카드
KR100815137B1 (ko) 2006-11-22 2008-03-19 세크론 주식회사 프로브 카드 및 그 제조 방법
KR20090079273A (ko) * 2008-01-17 2009-07-22 (주) 비티비테크놀로지 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
KR20090085726A (ko) * 2008-02-05 2009-08-10 윌테크놀러지(주) 공간 변환기 및 이를 포함하는 프로브 카드

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4147575B2 (ja) * 2002-05-10 2008-09-10 日本電気株式会社 中継基板
KR100683444B1 (ko) * 2005-12-29 2007-02-22 주식회사 파이컴 프로브 카드의 기판 및 그 기판의 재생 방법
JP2008026105A (ja) * 2006-07-20 2008-02-07 Seiko Epson Corp 接続用基板及び半導体装置の製造方法
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003735A (ko) * 2002-07-04 2004-01-13 주식회사 파이컴 수직형 프로브 카드
KR100815137B1 (ko) 2006-11-22 2008-03-19 세크론 주식회사 프로브 카드 및 그 제조 방법
KR20090079273A (ko) * 2008-01-17 2009-07-22 (주) 비티비테크놀로지 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
KR20090085726A (ko) * 2008-02-05 2009-08-10 윌테크놀러지(주) 공간 변환기 및 이를 포함하는 프로브 카드

Also Published As

Publication number Publication date
US20110063066A1 (en) 2011-03-17
JP2011064669A (ja) 2011-03-31
KR20110030118A (ko) 2011-03-23

Similar Documents

Publication Publication Date Title
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
KR100385963B1 (ko) 반도체 검사장치 및 이를 이용한 반도체장치 제조방법
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
KR102148840B1 (ko) 프로브 카드
US7867790B2 (en) Substrate of probe card and method for regenerating thereof
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
US9459286B2 (en) Large-area probe card and method of manufacturing the same
KR101485994B1 (ko) 수직형 프로브카드를 위한 효율적 공간변환기
JP5015206B2 (ja) プローブ基板及びこれを備えるプローブカード
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
KR100448528B1 (ko) 반도체장치의 검사장치 및 그를 이용한 반도체제조방법
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
JP2010098046A (ja) プローブカードおよび半導体装置の製造方法
JP2006275579A (ja) 検査基板および検査装置
KR101101552B1 (ko) 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
WO2024135182A1 (ja) 接続装置
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
KR20010093811A (ko) 집적회로 칩 캐리어
KR101024098B1 (ko) 프로브 본딩 방법
JP5164543B2 (ja) プローブカードの製造方法
CN101969057B (zh) 线路基板
KR102093419B1 (ko) 프로브 카드
KR101434962B1 (ko) 분기기판을 포함하는 프로브 카드
JPH10104301A (ja) パッケージ基板の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090917

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110427

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120130

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151209