[go: up one dir, main page]

KR101115291B1 - 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법 - Google Patents

액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101115291B1
KR101115291B1 KR1020057020269A KR20057020269A KR101115291B1 KR 101115291 B1 KR101115291 B1 KR 101115291B1 KR 1020057020269 A KR1020057020269 A KR 1020057020269A KR 20057020269 A KR20057020269 A KR 20057020269A KR 101115291 B1 KR101115291 B1 KR 101115291B1
Authority
KR
South Korea
Prior art keywords
droplet
droplets
laser beam
pattern
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020057020269A
Other languages
English (en)
Other versions
KR20050120807A (ko
Inventor
오사무 나카무라
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050120807A publication Critical patent/KR20050120807A/ko
Application granted granted Critical
Publication of KR101115291B1 publication Critical patent/KR101115291B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00—Producing optical elements, e.g. lenses or prisms
    • B29D11/00009—Production of simple or compound lenses
    • B29D11/00365—Production of microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Ophthalmology & Optometry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Coating Apparatus (AREA)
  • Feeding, Discharge, Calcimining, Fusing, And Gas-Generation Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에서는 액적 토출 장치로부터 토출된 액적이 기판에 착탄된 후의 위치 제어를 개선하는 것이 가능한 패턴의 제작 방법을 제공한다. 또 착탄 후의 액적 위치 정밀도를 개선하는 것이 가능한 액적 토출 장치를 제공한다. 또한, 본 발명의 액적 토출 장치를 사용한 반도체 장치의 제조 방법을 제공한다. 본 발명은 토출부로부터 토출된 액적, 또는 액적을 착탄하는 기판에 레이저광을 조사하여 액적의 착탄 위치를 제어하는 것을 특징으로 한다. 본 발명에 의해 포토리소그래피 공정을 사용하지 않고 패턴을 형성하는 것이 가능하다.
액적 토출 장치, 액적 위치 정밀도, 레이저 어블레이션 가공, 패턴 정밀도, 채널 도핑

Description

액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법{Droplet discharging device, method for forming pattern and method for manufacturing semiconductor device}
본 발명은 반도체 장치의 패턴 형성에 사용되는 액적 토출 장치에 관한 것이다. 또한 본 발명에 의한 액적 토출(液滴 吐出) 장치를 사용하여 제작되는 패턴의 형성 방법 및 반도체 장치의 제조 방법에 관한 것이다.
피에조(piezo) 방식이나 서멀 제트(thermal jet) 방식으로 대표되는 드롭 온 디맨드(drop on demand)식의 액적 토출 기술, 또는 연속식의 액적 토출 기술이 주목을 모으고 있다. 이 액적 토출 기술은 활자, 화상의 묘화에 사용되었지만, 최근 미세 패턴 형성 등의 반도체 분야, DNA 칩 제작 등의 바이오테크놀로지, 의료 분야, 마이크로화학 칩 제작 등의 화학, 의료 분야에, 이 액적 토출 기술을 응용하는 시도가 시작되고 있다.
반도체 분야에 대한 액적 토출 기술 이용의 이점으로서, 대면적 패터닝이나 고세밀 패터닝이 용이, 반도체 제작 공정의 간략화가 가능, 재료의 유효 이용이 가능 등을 들 수 있다.
발명의 개시
(발명이 해결하려고 하는 과제)
상기 액적 토출법을 반도체 분야의 패턴 형성에 응용할 때, 활자나 화상의 묘화에 필요시되는 이상, 액적 착탄(液滴 着彈) 정밀도가 요구된다. 특히 비정질 반도체막으로 형성되는 TFT(어몰퍼스 실리콘 TFT)나 결정성 반도체막으로 형성되는 TFT(폴리 실리콘 TFT)로 구성되는 화상 표시 디바이스에 있어서, 패턴의 크기의 격차나 패턴의 위치 정밀도는 화상 표시 특성에 크게 영향을 주어, 표시 불균일함이나 표시 불량의 원인이 된다.
상기 문제에 대하여, 최근, 액적 토출 장치 자체의 성능은 크게 향상되고 있다. 즉, 포토리소그래피 공정이나 집속 이온 빔을 사용한 반도체 미세가공에 의해서, 고정밀도의 액적 토출 장치가 제작되고, 장치에 기인한 토출 액적의 사이즈 격차나 토출 각도의 격차는 작아졌다.
한편, 액적 토출 장치로부터 토출된 액적이 피처리 기판상에 착탄된 후의 위치 제어에 관해서는 충분한 대책이 발견되지 않았다. 착탄된 액적이 피처리 기판 표면에 대하여 발액성(撥液性)이 있는 경우, 액적과 기판의 접촉각이 커서, 액적은 기판상을 굴러가기 쉽다. 반대로 착탄된 액적이 피처리 기판 표면에 대하여 친액성이며, 액적과 기판의 접촉각이 작을 때에는 착탄 후의 액적은 기판상에서 확산되기 쉬워, 착탄 후의 액적 직경을 제어하는 것이 어렵고, 고화 후의 액적 직경의 격차도 크다.
본 발명에서는 액적 토출 장치로부터 토출된 액적이 기판에 착탄된 후의 위치 제어를 개선하는 것이 가능한 패턴의 제작 방법을 제공한다. 또 착탄 후의 액적 위치 정밀도를 개선하는 것이 가능한 액적 토출 장치를 제공한다. 또, 본 발명의 액적 토출 장치를 사용한 반도체 장치의 제조 방법을 제공한다.
(과제를 해결하기 위한 수단)
상술한 과제를 해결하기 위해서, 본 발명에서는 레이저광을 사용하여, 액적 토출 장치로부터 피처리 기판 표면에 토출된 액적의 착탄 정밀도를 향상시키는 이하의 수단을 강구한다.
제 1 수단으로서, 액적이 피처리 기판상에 착탄된 순간에 액적에 레이저광을 조사하여, 단시간에 액적 중의 용매 성분을 증발시켜, 액적 조성물(용질)의 고화를 촉진시킨다. 착탄된 액적이 구르거나, 젖는 것이 확산되기 전에 고화를 종료시킴으로써, 착탄 위치 정밀도를 향상시키는 것이 가능하다. 일련의 액적 토출 처리는 10-2Pa 내지 104Pa 정도의 감압하에서 함으로써, 고화를 빠르게 하고, 또한 용매 성분을 효과적으로 배기하는 것이 바람직하다.
제 2 수단으로서, 피처리 기판 표면에 레이저광을 조사함으로써, 조사부에 레이저 어블레이션(laser ablation)가공을 실시하여, 피처리 기판상에 홈을 형성하고, 이 홈에 액적을 토출시킨다. 홈의 폭을, 비상 중인 액적 직경, 및 피처리 기판에 착탄된 후의 액적의 확산 직경보다도 크게 함으로써, 비상 각도, 액적 토출 장치의 노즐의 형상의 격차에 기인하는 토출 위치의 격차의 영향을 받기 어렵고, 착탄 후의 액적을 홈의 내측에 거두는 것이 가능하다. 즉, 액적이 기판상에서 홈의 외측으로 확산되는 것을 방지하면서 패턴을 형성하는 것이 가능하다.
제 3 수단으로서, 피처리 기판 표면에 레이저광을 조사함으로써, 조사부에 화학 변화 또는 열적 변화를 생기게 하고, 요철을 형성하여, 액적과의 밀착성을 높이는 표면 개질을 한다. 이 때, 피처리 기판은 토출되는 액적에 대하여 발액성인 것이 바람직하고, 레이저광을 조사한 영역 이외로 돌출하려고 하는 액적을 착탄하 것이 가능하여, 액적이 기판상에서 확산되는 것을 방지하면서 패턴을 형성하는 것이 가능하다.
제 4 수단으로서, 피처리 기판 표면에 액적 토출 장치에 의해서 액적의 토출을 행하여, 액적 중의 용매 성분이 증발하여, 고화된 후에 레이저광의 조사를 한다. 용질 성분은 레이저 조사에 의해서 용융 상태가 된 후, 다시 고화, 또는 재결정화하여 패턴을 형성한다. 복수회의 액적 토출에 의해서 형성된 도트형의 패턴의 접촉 계면이, 레이저 조사에 의해서 액화함으로써, 도트형의 패턴이 연결되고, 연속된 패턴을 형성할 수 있다.
여기에서 패턴은 게이트 배선, 소스 배선, TFT와 화소 전극을 접속하는 배선, 게이트 전극, 반도체 재료를 주성분으로 하는 활성층, 유기 발광층, 레지스트 마스크, 절연층 등을 포함한다.
또한 레이저광은 반드시 레이저 발진기에 의해서 생성되는 코히어런트의 광에만 특화되는 것이 아니라, UV 램프나 할로겐 램프, 플래시 램프 등으로부터 발생하는 광에 의해서도, 레이저광을 조사하는 것과 같은 방법에 의해서 액적의 착탄 정밀도를 향상시키는 것이 가능하다.
제 1 수단에 한하지 않고, 처리 분위기를 10-2Pa 내지 104Pa 정도의 감압하에 둠으로써, 고화를 빠르게 하고, 또한 용매 성분을 효과적으로 제거할 수 있다. 또한 제 1 내지 제 3 수단과 제 4 수단을 병용하여 패턴을 형성하는 것도 가능하다. 또 액적 토출 수단을 사용하여 형성한 액적의 조성물(용질)의 패턴을, 롤러를 사용하여 평탄화함으로써, 피처리물과 액적 조성물의 밀착성을 높일 수 있다.
또한, 본 발명은 이하의 구성을 포함한다.
본 발명은 액적을 토출하는 수단과, 액적을 토출하는 수단으로부터 토출된 액적을 개질하는 수단을 갖는 것을 특징으로 하는 액적 토출 장치이다. 상기 액적을 개질하는 수단은 상기 액적의 용매를 증발시키는 수단, 또는 액적의 용질을 재결정화시키는 수단이다.
또한, 본 발명은 액적을 토출하는 수단과 상기 액적을 적하하는 피처리물의 표면을 개질하는 수단을 갖는 것을 특징으로 하는 액적 토출 장치이다. 상기 피처리물의 표면을 개질하는 수단은 상기 피처리물에 홈을 형성하는 수단, 또는 상기 기판에 요철 영역을 형성하는 수단이다.
상기 액적을 토출하는 수단으로서는 대표적으로는 압전 소자 또는 발열체를 사용하여 액적을 토출하는 것으로, 토출구(노즐, 헤드)로부터 액적을 토출한다. 또한, 액적을 개질하는 수단 및 상기 액적을 적하하는 기판의 표면을 개질하는 수단은 레이저광을 조사하는 레이저 발진기, 강광을 발하는 UV 램프나 할로겐 램프, 플래시 램프 등을 들 수 있다.
상기 레이저 발진기는 기체 레이저 발진기, 고체 레이저 발진기, 금속 레이저 발진기, 또는 반도체 레이저 발진기를 사용할 수 있다. 또한, 상기 레이저 발진기와 상기 피처리물의 사이에, 상기 레이저 발진기로부터 사출되는 레이저광의 빔 형상 또는 빔 진로를 조정하는 수단을 사용할 수 있다. 또, 상기 레이저 발진기로부터 사출되는 레이저광의 빔 형상 또는 빔 진로를 조정하는 수단의 대표예로서는 마이크로 렌즈 어레이가 있다.
또한, 액적을 토출하는 수단과 피처리물의 상대 위치를 변화시키는 이동 장치를 가져도 좋다. 또, 상기 액적의 착탄 위치와 상기 레이저 발진기로부터 사출되는 레이저광의 조사 위치를 제어하는 제어 장치를 가져도 좋다.
또한, 본 발명은 토출 수단으로부터 액적을 토출하여, 상기 액적이 피처리면에 착탄할 때에 상기 액적에 레이저광을 조사하여, 상기 액적의 용매를 증발시켜 패턴을 형성하는 것을 특징으로 하는 패턴의 형성 방법이다.
또한, 본 발명은 피처리면에 레이저광을 조사하여, 상기 피처리면에 홈을 형성한 후, 토출 수단으로부터 액적을 토출하여, 상기 홈에 액적을 착탄하여 패턴을 형성하는 것을 특징으로 하는 패턴의 형성 방법이다.
또한, 본 발명은 피처리면에 레이저광을 조사하여, 상기 피처리면에 요철 영역을 형성한 후, 토출 수단으로부터 액적을 토출하여, 상기 요철 영역에 액적을 착탄하여 패턴을 형성하는 것을 특징으로 하는 패턴의 형성 방법이다.
또한, 본 발명은 토출 수단으로부터 액적을 토출하여 상기 액적을 피처리면에 착탄하여, 상기 액적의 용매를 증발시킨 후, 레이저광을 조사하여 상기 액적의 용질을 재결정화시켜 패턴을 형성하는 것을 특징으로 하는 패턴의 형성 방법이다.
상기 액적은 감압 분위기, 또는 대기압 분위기에서 토출할 수 있다. 또한, 상기 패턴을 형성한 후, 상기 패턴을 평탄화하여도 좋다. 또, 상기 액적을 착탄하는 시간과, 상기 레이저광을 피처리면에 조사하는 시간을 동기시킴으로써, 패턴의 위치 정밀도를 더욱 높일 수 있다.
또한, 본 발명은 상기의 패턴 형성 방법을 사용하여 반도체 장치를 제조하는 반도체 장치의 제조 방법이다. 또, 이 경우, 액적으로서는 도전성 재료, 레지스트 재료, 발광 재료, 또는 반도체 나노입자를 갖는 액체, 에칭 용액 등을 사용한다.
본 발명은 상술한 액적 토출 장치를 사용하여 제작되는 반도체 장치, 및 그 제조 방법을 포함한다. 또한 반도체 분야 이외에 대한 응용, 즉 바이오테크놀로지, 과학, 의료 분야에도 적합하게 이용할 수 있다.
(발명의 효과)
레이저광을 사용한 액적 토출법에 의해서 패턴 정밀도를 비약적으로 향상시키는 것이 가능해지고, 그 결과 포토리소그래피 공정을 사용하지 않고, 설계 데이터를 직접 묘화할 수 있게 된다. 포토마스크의 설계 및 제조가 불필요하게 되고, 또한 제조 공정이 간략화되어, 생산 비용이 저감, 또한 제품의 수율이 향상된다.
또한, 재료의 이용 효율이 대폭적으로 향상되어, 폐액 처리량이 감소하여, 환경에 좋은 프로세스가 실현된다.
또, 스크린 인쇄와 비교하여도 대형 기판에 대한 전개가 용이하고, 제품 단가를 내리는 것이 가능하고, 고세밀한 패턴 형성을 유지할 수 있고, 또한 재료의 이용 효율이 높게 패턴을 형성할 수 있다.
도 1은 본 발명의 착탄 정밀도를 향상시킨 액적 토출 방법을 모식적으로 도시하는 도면.
도 2는 본 발명의 착탄 정밀도를 향상시킨 액적 토출 방법을 모식적으로 도시하는 도면.
도 3은 본 발명의 착탄 정밀도를 향상시킨 액적 토출 방법을 모식적으로 도시하는 도면.
도 4는 본 발명의 착탄 정밀도를 향상시킨 액적 토출 방법을 모식적으로 도시하는 도면.
도 5는 본 발명을 실시하는 데에 있어서 사용하는 액적 토출 장치의 일례를 도시하는 도면.
도 6은 본 발명을 실시하는 데에 있어서 사용하는 액적 토출 장치의 일례를 도시하는 도면.
도 7a 내지 도 7b는 본 발명을 실시하는 데에 있어서 사용하는 액적 토출 장치의 일례를 도시하는 도면.
도 8a 내지 도 8d는 본 발명의 반도체 장치의 제작 방법의 일례를 도시하는 도면.
도 9a 내지 도 9h는 본 발명을 사용한 전자 기기의 일례를 도시하는 도면.
도 10a 내지 도 10c는 콘택트 구멍에 액적을 충전하는 방법의 일례를 도시하는 도면.
도 11a 내지 도 11c는 콘택트 구멍에 액적을 충전하는 방법의 일례를 도시하는 도면.
도 12a 내지 도 12c는 콘택트 구멍에 액적을 충전하는 방법의 일례를 도시하는 도면.
도 13은 액적 토출 장치 제어 수단의 구성의 일례를 도시하는 도면.
도 14a 내지 도 14c는 본 발명의 반도체 장치의 제작 방법의 일례를 도시하는 도면.
도 15a 내지 도 15c는 본 발명의 반도체 장치의 제작 방법의 일례를 도시하는 도면.
본 발명의 실시형태에 관해서 도면을 참조하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세한 것을 여러가지로 변경할 수 있는 것은 당업자이면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 개시하는 실시형태의 기술 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
도 1 내지 4를 참조하여, 레이저광의 조사를 행함으로써, 패턴 정밀도를 높인 액적 토출 장치를 사용하여 반도체 장치를 제조하는 방법을 설명한다. 도 1은 피처리 기판(101)과 액적 토출부의 선단(102)과 액적(103)을 바로 옆에서 본 경우의 위치 관계를 모식적으로 도시하고 있다. 액적 토출부는 압전 소자(피에조 소자), 액적실, 토출구(노즐, 헤드) 등으로 구성되어 있고, 피에조 소자에 소정의 펄스 전압을 인가함으로써, 피에조 소자를 변형시켜, 액적실에 압력을 가하여, 액적을 토출구로부터 토출시킨다.
토출시키는 액적은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 니오브(Nb)로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료, AgPdCu 합금 등으로부터 적절하게 선택된 도전성의 재료를, 용매에 용해 또는 분산시킨 것을 사용한다. 용매에는 아세트산부틸, 아세트산에틸 등의 에스테르류, 이소프로필알콜, 에틸알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제 등을 사용한다. 용매의 농도는 도전성 재료의 종류 등으로 적절하게 결정하면 좋다. 또한 레지스트 재료, 발광 재료 등도 사용할 수 있다.
액적 토출부의 노즐 직경은 수 ㎛ 내지 수십 ㎛이며, 액적의 점도, 표면 장력, 토출 속도 등에 의존하지만, 토출하는 액적의 직경도 거의 같은 정도가 된다. 1회에 토출하는 조성물의 양은 1 내지 100pl, 점도는 100cp 이하, 액적을 구성하는 입자의 직경은 O.1 ㎛ 이하가 바람직하다. 이것은 건조가 일어나는 것을 막기 위해서이며, 또한 점도가 지나치게 높으면, 토출구로부터 조성물을 원활하게 토출할 수 없게 되기 때문이다. 사용하는 용매나, 용도에 맞추어서 조성물의 점도, 표면 장력, 건조 속도 등은 적절하게 조절한다. 단지 배선 등의 미세 패턴을 형성하는 경우에는 펨토리터(femtoliter) 또는 서브펨토리터의 액적이 필요하게 되고, 대응한 액적 토출 장치를 사용할 필요가 있다.
또한 도시하지 않았지만, 액적의 온도 제어는 중요하고, 히터(heater)를 내장함으로써 액적 토출 장치나 기판 온도를 제어한다. 액적 토출 장치로부터 토출되는 조성물은 기판상에서 연속하여 적하하여 선형 또는 스트라이프형으로 형성하는 것이 바람직하다. 그러나, 예를 들면 1 도트마다 등의 소정의 개소마다 적하하여도 좋다.
액적 토출부로부터 압출된 액적(104)은 액적 토출부의 선단(102)과 피처리 기판(101)의 사이의 공간을 비상한 후, 피처리 기판(101)에 착탄하여, 액적(105)이 된다. 액적의 착탄과 동시에, 액적(105)에 레이저광(107)을 조사하여, 액적의 조성물(용질)을 고화하여, 고화된 패턴(106)이 형성된다. 액적의 조성물은 착탄시에 고화되기 때문에, 피처리 기판상을 이동하거나, 확대되거나 하지 않는다.
다음에 피처리 기판에 레이저광을 조사하고 나서, 액적 토출을 하는 방법을 도 2, 도 3을 참조하여 설명한다. 우선 피처리 기판(201, 301)에 레이저광(207, 307)을 조사하여, 피처리 기판의 표면 처리를 한다. 도 2의 피처리 기판(206)에서는 레이저 어블레이션에 의해서, 피처리 기판(201)의 표면에 홈(208)이 형성된다. 도 3의 피처리 기판(306)에서는 레이저 조사에 의해서 피처리 기판(300)에 미세한 요철(308)이 형성된다. 다음에 액적 토출부 선단(202, 302)으로부터 액적(203, 303)을 토출하여, 처리 기판상의 홈(208)이나 요철(308)에 착탄시킨다. 액적 토출부로부터 압출된 액적(204, 304)의 직경은 홈(208)이나 요철 영역(308)의 폭 이하로 함으로써, 액적은 레이저 조사한 영역에 정밀도 좋게 착탄되고, 액적의 조성물( 용질)이 고화하여, 패턴(205, 305)이 형성된다.
다음에 피처리 기판에 액적 토출 장치를 사용하여 액적을 토출하여 패턴을 형성한 후, 패턴에 레이저광을 조사하는 방법에 관해서, 도 4를 참조하여 설명을 한다. 피처리 기판(401)상에 위치하는 액적 토출부 선단(402)으로부터 액적(403)을 토출하고, 압출된 액적(404)을 피처리 기판(401)에 착탄시켜, 패턴(405)이 형성된다. 패턴(405)의 형성에는 도 1 내지 도 3에 설명한 수단을 사용하여도 좋다. 또, 패턴(405)에 레이저광(407)을 조사함으로써, 용융시켜, 재고화시킨 패턴(406)을 얻을 수 있다. 본 발명의 액적 토출 장치에 의해서 복수회의 액적 토출을 하고, 착탄된 액적의 조성물(용질)을 겹침으로써, 선형 패턴이나 대면적의 패턴을 형성할 수 있지만, 이 레이저 조사 처리에 의해서, 각 패턴(액적의 조성물)의 계면물성의 연속성을 향상시킬 수 있다.
도 1 내지 4에 있어서, 레이저광(107, 207, 307, 407)은 실린드리칼(cylindrical) 렌즈나 마이크로 렌즈 어레이를 사용하여, 선형, 또는 점형 등의 소정의 빔 형상으로 하여, 착탄된 액적 전체가 조사되는 크기로 한다. 또한 폴리곤미러(polygon mirror)나 갈바노미러(galvanometer mirror) 등에 의한 기계 주사 방식에 의해서, 레이저광의 조사 위치를 제어하여, 조사 타이밍을 액적 토출과 동기시킬 수 있다. 조사 위치는 피처리 기판을 움직임으로써, 제어를 하여도 좋다. 피처리 기판과 액적 토출부 선단의 좁은 영역에 레이저광을 통과시키기 때문에, 레이저광은 피처리 기판 위쪽으로부터, 기판면으로부터 저각도로 경사로부터 입사된다. 피처리 기판이 유리 등의 레이저광을 투과하는 재료로 이루어지는 경우에는 피처리 기판 이면으로부터 입사될 수도 있다.
레이저광(107, 207, 307, 407)은 Ar 레이저, Kr 레이저, 엑시머 레이저, CO2 레이저, YAG 레이저, Y2O3 레이저, YVO4 레이저, YLE 레이저, YalO3 레이저, 유리 레이저, 루비 레이저, 사파이어 레이저나 반도체 레이저 등을 이용할 수 있다. 액적의 조성물(용질), 용매의 종류에 맞추어 최적의 것을 선택할 수 있다.
본 발명실시형태에 있어서의 처리 기판의 사이즈는 600 mm×720 mm, 680 mm×880 mm, 1000 mm×1200 mm, 1100 mm×1250 mm, 1150 mm×1300 mm, 1500 mm×1800 mm, 1800 mm×2000 mm, 2000 mm×2100 mm, 2200 mm×2600 mm, 또는 2600 mm×3100 mm와 같은 대면적 기판을 사용할 수도 있다.
이러한 대형 기판을 사용함으로써, 제조비용을 삭감할 수 있다. 사용할 수 있는 기판으로서, 코닝사의 #7059 유리나 #1737 유리 등으로 대표되는 바륨붕규산유리나 알루미노붕규산유리 등의 유리 기판이 있다. 또 다른 기판으로서, 석영, 반도체, 플라스틱, 플라스틱 필름, 금속, 유리 에폭시수지, 세라믹 등의 각종의 투광성 기판을 사용할 수도 있다. 또한, 플라스틱 기판으로 대표되는 수지 기판, 또, N형 또는 P형의 단결정 실리콘 기판, GaAs 기판, InP 기판, GaN 기판, 또는 ZnSe 기판 등의 반도체 웨이퍼, SOI(Silicon 0n Insulator) 기판 등, 금속판 등의 도전성 기판을 사용할 수도 있다.
(실시형태 2)
상기 실시형태를 실시하기 위해서 사용하는 액적 토출 장치의 일례에 관해서 도 5 내지 도 7을 참조하여 설명한다.
도 5, 도 6에 도시하는 액적 토출 장치는 장치 내에 액적 토출 수단(501, 601)을 갖고, 이것에 의해 용액을 토출하는 것으로, 기판(502, 602)에 원하는 패턴을 형성하는 것이다. 도시하지 않았지만, 액적 토출 장치에는 액적 토출을 하기 위한 노즐 구동 전원과 노즐 히터가 내장되고, 또한 액적 토출 수단을 이동시키는 위한 이동 수단을 구비하고 있다. 본 액적 토출 장치에 있어서는, 기판(502, 602)으로서 실시형태 1에 표기한 기판을 적용할 수 있다.
도 5, 도 6에 있어서, 기판(502, 602)은 반입구(503, 603)로부터 케이스 바디(504, 604) 내부로 반입된다. 기판(502, 602)은 이동 수단을 구비한 반송대에 설치되고, X-Y 평면 내의 임의의 개소에 이동시킬 수 있다. 액적 토출 처리는 반송대의 이동에 의해 기판(502, 602)이, 액적 토출 수단(501, 601)이 대기하는 소정의 위치에 도달하면 개시된다. 액적 토출 처리는 액적 토출 수단(501, 601)과 기판(502, 602)의 상대적인 이동과, 액적 토출의 소정의 타이밍에 의해서 달성되고, 각각의 이동 속도와, 액적 토출 수단(501, 601)으로부터 액적을 토출하는 주기를 조절하는 것으로, 기판(502, 602)상에 원하는 패턴을 묘화할 수 있다. 특히, 액적 토출 처리는 고도의 정밀도가 요구되기 때문에, 액적 토출시에는 반송대의 이동을 정지시키고, 제어성이 높은 액적 토출 수단(501, 601)만을 주사시키는 것이 바람직하다.
상기 케이스 바디(504, 604)에는 석영창(506, 606)이 설치되고, 케이스 바디 외부에 설치된 레이저 발진기(507, 607)로부터 발진하는 레이저광을 석영창(506, 606)으로부터 입사시킨다. 단지 케이스 바디나 석영창은 반드시 필요한 것은 아니다. 레이저광의 광로에는 셔터(508, 608), 반사 미러(509, 609), 실린드리칼 렌즈 등에 의해서 구성되는 광학계(510, 610)가 설치된다. 도 5에서는 레이저광은 기판(502)의 경사 위쪽으로부터 입사시킨다. 액적 토출 수단(501)의 액적 토출부 선단과 기판(502)의 간격은 수 밀리 정도이기 때문에, 입사시키는 레이저광은 기판(502)의 법선 방향에 대하여 45°이상으로 하는 것이 바람직하다. 도 6에서는 레이저광을 기판(602)의 하면으로부터 조사시키는 경우를 모식적으로 도시하고, 다른 구성은 도 5와 같다. 이 구성은 기판(602)이 레이저광을 투과하는 재질인 경우에 적용할 수 있다.
또 착탄된 액적의 건조를 빠르게 하고, 또한 액적의 용매 성분을 제거하기 위해서 케이스 바디(504, 004)의 배기구(505, 605)에 감압 장치(511, 611)를 설치하여 진공 배기하여 두는 것이 바람직하지만, 대기압하에서 행하는 것도 가능하다. 또한 도시하지 않았지만, 기판상의 패턴에 대한 위치맞춤을 위한 센서나, 기판을 가열하는 수단, 덧붙여 온도, 압력 등, 여러가지의 물성치를 측정하는 수단을, 필요에 따라서 설치하여도 좋다. 또한 이들의 수단도, 케이스 바디(504, 604)의 외부에 설치한 제어 수단에 의해서 일괄 제어하는 것이 가능하다. 또 제어 수단을 LAN 케이블, 무선 LAN, 광섬유 등으로 생산 관리 시스템 등에 접속하면, 공정을 외부에서 일률 관리하는 것이 가능해져, 생산성을 향상시키는 것으로 이어진다.
도 7a에서는 반도체 레이저 발진기(707)를 사용한 액적 토출 장치를 설명한다. 케이스 바디(704), 반입구(703), 배기구(705), 감압 장치(711), 액적 토출 수단(701)을 구비하여, 반도체 레이저 발진기(707)를 사용하는 것을 특징으로 한다. 반도체 레이저 발진기는 복수의 반도체 레이저 어레이로 구성되어, 액적 토출 수단(701)의 각 노즐에 대응하고 있는 것이 바람직하고, 또한 반도체 레이저 발진기(707)와 액적 토출 수단(701)의 액적 토출부는 일체로 형성되어 있어도 좋다. 또한 도시하지 않았지만, 반도체 레이저 발진기(707)와 기판(702)의 사이에 마이크로 렌즈 어레이 등의 광학계를 설치하여, 빔 형상 및, 빔 진로를 조정할 수 있다. 이상의 구성에 의해서 반도체 레이저빔을 소정의 타이밍으로 액적 토출 수단(701)으로부터 토출된 액적에 조사한다.
다음에 도 7b를 사용하여, 반도체 레이저 발진기와 액적 토출 장치의 일례를 도시한다. 레이저 발진기로서 면발광 반도체 레이저 발진기(715)를 설치한다. 면발광 레이저는 반도체 기판에 수직인 방향으로 광을 추출할 수 있고, 반도체 레이저 소자를 집적화하는 것이 가능하다. 도면 중에서 단 1개의 면발광 반도체 레이저 소자를 모식적으로 기재하였지만, 이 반도체 레이저 소자를 지면 안쪽 방향에 두어 배치시켜, 반도체 레이저 어레이를 형성한다. 한편, 액적 토출부(701)는 용액실(716), 용액 공급구(717), 피에조 소자(718), 진동판(719), 노즐(720)로 이루어지고, 피에조 소자에 소정의 펄스 전압을 가함으로써, 용액을 노즐(720)로부터 토출시킬 수 있다. 또한 피에조 소자에 가하는 전압은 새틀라이트(satellite)를 발생시키지 않는 최적의 파형을 선택할 필요가 있다.
반도체 레이저 소자 및 액적 토출부는 모두, 반도체 미세가공을 이용하여 형성하는 것이 가능하고, 미세한 간격으로 다수의 반도체 레이저 소자 및 액적 토출 부를 집적할 수 있고, 또한 1개의 반도체 레이저 소자와 1개의 노즐을 대응시키는 것이 가능하다. 발진기의 설치 각도를 조정하거나, 미러에 의해서 빔 방향을 바꾸어, 기판(702) 표면에 착탄된 액적에 반도체 레이저광을 조사한다. 마이크로 렌즈 어레이를 설치함으로써, 빔 조정을 하여도 좋다. 또한, 반도체 레이저 소자를 냉각하는 수단을 설치하여도 좋다.
본 발명에서는 액적 토출을, 압전 소자를 사용한 이른바 피에조 방식으로 하지만, 용액의 재료에 따라서는 발열체를 발열시켜 거품을 발생시켜 용액을 압출하는, 이른바 서멀 잉크젯 방식을 사용하여도 좋다. 이 경우, 압전 소자를 발열체로 바꾸는 구조가 된다. 또한 액적 토출을 위해서는 용액과, 액실 유로, 예비 액실, 유체 저항부, 가압실, 용액 토출구(노즐, 헤드)와의 습윤성이 중요해진다. 그 때문에 재질과의 습윤성을 조정하기 위한 탄소막, 수지막 등을 각각의 유로에 형성한다.
상기한 장치 구성에 의해서, 액적을 토출하는 수단을 사용하여 피처리 기판상에 정밀도 좋게 패턴 형성을 할 수 있다. 액적 토출 방식에는 용액을 연속하여 토출시켜 연속된 선형의 패턴을 형성하는 이른바 시퀀셜(sequential) 방식과, 용액을 도트형으로 토출하는 이른바 온디맨드 방식이 있다. 본 발명에 있어서의 장치 구성에서는 온디맨드 방식을 개시하였지만, 시퀀셜 방식(도시하지 않음)에 의한 용액 토출 수단을 사용하는 것도 가능하다.
(실시예)
[실시예 1]
실시예 1에 관해서, 도 8a 내지 도 8d를 참조하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 상세한 것을 여러가지로 변경할 수 있는 것은 당업자이면 용이하게 이해된다. 따라서, 본 발명은 이하에 개시하는 실시예의 기재 내용에 한정하여 해석되는 것은 아니다. 여기에서는 본 발명을 사용하여, 구동용 TFT와 스위치용 TFT 및 용량을 동일 기판상에 형성하는 제작 공정에 관해서 설명한다.
기판(800)에는 실시형태 1에서 표기한 기판을 사용할 수 있다. 본 실시예에서는 유리 기판(코닝사제, #7059)을 사용한다. 계속해서 기판(800)상에, 절연막으로 이루어지는 하지막(801)을 형성한다. 하지막(801)은 단층 또는 적층 구조 중 어느 것이어도 좋고, 본 실시예에서는 2층 구조로 하고, 스퍼터링법을 사용하여, 1층째로서 질화산화규소막을 50 nm, 2층째로서 산화질화규소막을 50 nm의 두께로 형성하고, 그 후 CMP법 등 방법에 의해 표면을 평탄화한다.
이어서, 하지막(801)상에 반도체층을 형성한다. 반도체층은 우선 공지의 방법(스퍼터링법, LPCVD법, 플라즈마 CVD법 등)에 의해 25 nm 내지 80 nm의 두께로 비정질 규소막을 성막하고, 이어서 상기 반도체막을 공지의 결정화법(레이저 결정화법, RTA 또는 퍼니스(furnace) 어닐로를 사용하는 열 결정화법)을 사용하여 결정화시킨다.
또한 비정질 규소막은 결정화를 조장하는 금속 원소를 사용하는 열 결정화법을 사용하여 결정화하는 것도 가능하다. Ni를 포함하는 용액을 비정질 규소막상에 유지시키고, 이 비정질 규소막에 탈수소화(500℃, 1시간)를 한 후, 열 결정화(550℃, 4시간)를 하여 결정질 규소막을 형성한다. 또, 레이저 결정화법으로 결정질 반도체막을 제작하는 경우의 레이저는 연속발진 또는 펄스발진의 기체 레이저 또는 고체 레이저를 사용하면 좋다. 전자의 기체 레이저로서는 엑시머 레이저, YAG 레이저 등을 들 수 있고, 후자의 고체 레이저로서는 Cr, Nd 등이 도핑된 YAG, YVO4 등의 결정을 사용한 레이저 등을 들 수 있다. 또 비정질 규소막의 결정화시에, 대입자 직경에 결정을 얻기 위해서는 연속발진이 가능한 고체 레이저를 사용하여, 기본파의 제 2 내지 제 4 고조파를 적용하는 것이 바람직하다. 상기 레이저를 사용하는 경우에는 레이저 발진기로부터 방사된 레이저빔을 광학계에서 선형으로 집광하여, 반도체막에 조사하면 좋다.
결정화를 조장하는 금속 원소를 사용하여 비정질 규소막의 결정화를 한 경우, 상기 금속 원소가 결정질 규소막 중에 잔류하고 있다. 그 때문에, 상기 결정질 규소막상에 50 nm 내지 100 nm의 비정질 규소막을 형성하여, 가열 처리(RTA법, 퍼니스 어닐로를 사용한 열 어닐 등)를 하여, 상기 비정질 규소막 중에 상기 금속 원소를 확산시키고, 상기 비정질 규소막은 가열 처리 후에 에칭을 하여 제거한다. 그 결과, 상기 결정질 규소막 중의 금속 원소의 함유량을 저감 또는 제거할 수 있다.
TFT의 임계치를 제어하기 위해서 미량의 불순물 원소(붕소)의 도핑(채널 도핑)을 한다.
다음에, 얻어진 결정질 규소막을 원하는 형상으로 패터닝하여 섬형상의 반도체층(802 내지 804)을 형성한다. 반도체층(802 내지 804)은 본 발명에 의한 액적 토출 방법에 의해서 형성하는 것이 가능하다. 즉 용액으로서, 레지스트를 사용하여, 레이저광을 조사함으로써 착탄 레지스트의 고화를 하면서, 레지스트 패턴을 형성한다. 계속해서 상기 레지스트 패턴을 마스크로서 드라이 에칭법에 의해서 반도체층(802 내지 804)을 형성한다. 또 상기 반도체층을 형성하는 반도체막으로서는 비정질 반도체막, 미결정 반도체막, 결정질 반도체막 또는 비정질 규소게르마늄 등의 비정질 구조를 갖는 화합물 반도체막 등을 사용하여도 좋다.
이어서, 반도체층(802 내지 804)을 덮는 게이트 절연막(805)을 형성한다. 게이트 절연막(805)은 플라즈마 CVD법이나 스퍼터법을 사용하여, 막 두께를 40 nm 내지 150 nm로 하여 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는 게이트 절연막(805)으로서 플라즈마 CVD법에 의해 두께 115 nm의 산화질화규소막을 형성한다.
다음에, 레이저광 조사와 액적 토출 방법에 의해, 감압 또는 진공 중에서 제 1 도전층(806 내지 809; 게이트 배선, 게이트 전극, 캐패시터 전극)을 형성한다. 본 실시예에서는 Al의 나노 미립자를 계면 활성제를 사용하여 유기 용매 중에 분산시킨 액을 토출시켜, 게이트 패턴을 형성한다. 특히, 게이트 전극의 패턴 정밀도는 트랜지스터 특성을 크게 좌우하기 때문에, 레이저광 조사를 병용하는 것은 액티브 매트릭스형의 디스플레이의 성능을 향상하는 데에 있어서 유효하다. 레이저광 조사는 패턴 전체에 사용하지 않고, 예를 들면 특히 중요한 Si 패턴상의 게이트 전극 부분에만 사용하는 것도 유효하다.
또한, 노즐로부터 토출하는 조성물로서, 은(Ag), 금(Au), 백금(Pt)을 입자 직경 10 nm 이하로 분산시킨 초미립자(나노메탈입자)를 사용하여도 좋다. 이와 같이, 입자 직경이 미세한 입자를 용매에 분산 또는 용해한 조성물을 사용하면, 노즐이 막힌다고 하는 문제를 해결할 수 있다. 또, 액적 토출 방식을 사용하는 본 발명에서는 조성물의 구성 재료의 입자 직경은 노즐의 입자 직경보다도 작은 것이 필요해진다. 또한, 폴리에틸렌디옥시티오펜/폴리스티렌설폰산(PEDT/PSS)수용액 등의 도전성 폴리머(도전성 고분자)를 사용하여도 좋다.
또한, 은 또는 동과 같은 저저항금속을 배선 재료로서 사용하면, 배선 저항의 저저항화를 도모할 수 있기 때문에, 대형의 기판을 사용하는 경우에 바람직하다. 더구나, 이들의 금속 재료는 통상의 드라이 에칭법에 의해서 가공하는 것이 어렵기 때문에, 액적 토출 방법으로 직접 패터닝을 하는 것은 극히 효과적이다. 단, 예를 들면 동 등의 경우에는 트랜지스터의 전기적 특성에 악영향을 미치지 않도록 하기 위해서, 확산을 막는 배리어(barrier)성의 도전막을 설치하는 것이 바람직하다. 배리어성의 도전막에 의해, 트랜지스터가 갖는 반도체에 동이 확산되지 않고, 배선을 형성할 수 있다. 이 배리어성의 도전막으로서는 질화탄탈(TaN), 질화티타늄(TiN) 또는 질화텅스텐(WN)으로부터 선택된 일종 또는 복수종의 적층막을 사용할 수 있다. 또한 밀도가 크고 대단히 치밀한 질화규소막을 사용하는 것이 대단히 유효하다. 또한, 동은 산화하기 쉽기 때문에, 산화방지제 등을 병용하는 것이 바람직하다.
그 후, 제 1 도전층이 형성된 기판에 상압 또는 감압, 또는 진공 중에서, 150℃ 내지 300℃의 범위에서 가열 처리를 실시하는 것으로, 그 용매를 휘발시키고, 그 조성물 밀도를 향상시켜, 저항치가 낮아지도록 한다. 단, 액적 토출 수단으로부터 토출하는 조성물의 용매는 기판 적하 후에 휘발하는 것이 적절하다. 본 실시예와 같이 진공하에서 토출이 행하여지고 있는 경우는 통상의 대기압 하의 경우에 비하여, 증발 속도가 빠른 것이 특징이지만, 특히 톨루엔 등의 휘발성이 높은 용매를 사용하면, 조성물을 기판에 적하 후, 순식간에 휘발한다. 그와 같은 경우에는 가열 처리의 공정은 삭제하여도 상관없다. 그러나, 조성물의 용매는 특별히 한정되지 않고, 적하 후에 휘발하는 용매를 사용한 경우에도, 가열 처리를 실시하는 것으로, 그 조성물 밀도를 향상시켜, 원하는 저항치가 되도록 하여도 좋다. 또한 이 가열 처리는 액적 토출 방법에 의해 패턴을 형성하였을 때마다 행하여도 좋고, 임의의 공정마다 행하여도 좋고, 모든 공정이 종료한 후에 일괄해서 행하여도 좋다.
가열 처리는 가열원에 할로겐 등의 램프를 사용하여, 직접 기판을 고속 가열하는 램프 어닐 장치나, 레이저광을 조사하는 레이저 조사 장치를 사용한다. 양자 모두 가열원을 주사하는 것으로, 원하는 개소에만 가열 처리를 실시할 수 있다. 그 밖의 방법으로서, 소정의 온도로 설정된 퍼니스 어닐을 사용하여도 좋다. 단, 램프를 사용하는 경우에는 가열 처리를 하는 박막의 조성을 파괴하지 않고, 가열만을 가능하게 하는 파장의 광으로, 예를 들면, 400 nm보다도 파장이 긴 광, 즉 적외광 이상의 파장의 광이 바람직하다. 취급의 면에서는 원적외선(대표적인 파장은 4 ㎛ 내지 25 ㎛)을 사용하는 것이 바람직하다. 또한 레이저광을 사용하는 경우, 기판에 있어서의 빔 스폿의 형상은 착탄하는 액적의 나열에 맞추어 열 또는 행의 길이와 같은 길이가 되도록 선형으로 성형하는 것이 바람직하다. 그렇게 하면, 한번의 주사로 레이저 조사를 종료시킬 수 있다.(도 8a)
다음에, 도 8b에 도시하는 바와 같이, 게이트 전극(807 내지 809)을 마스크로서, 반도체층(802 내지 804)에, N형 또는 P형을 부여하는 불순물 원소를 첨가하는 도핑 처리를 한다. 본 실시예에서는, 반도체층(802 및 804)에 N형을 부여하는 불순물 원소를 첨가하고, 반도체층(803)에 P형을 부여하는 불순물 원소를 첨가하여, 불순물 영역을 형성한다.
이 후, 일단 전체면을 덮는 제 1 층간 절연막(815)을 형성한다. 상기 제 1 층간 절연막(815)은 플라즈마 CVD법이나 스퍼터법을 사용하여, 막 두께를 40 nm 내지 150 nm로 하여 규소를 포함하는 절연막으로 형성한다. 또, 마찬가지로 하여 전체면을 덮는 제 2 층간 절연막(816)을 형성한다. 제 2 층간 절연막(816)으로서는 CVD법에 의해서 형성된 산화규소막, SOG(스핀 온 글라스(Spin 0n Glass))법에 의해서 도포된 산화규소막, 아크릴 등의 유기 절연막 또는 비감광성의 유기 절연막을 0.7 ㎛ 내지 5 ㎛의 두께로 형성한다. 또 제 2 층간 절연막(816)은 기판(800)상에 형성된 TFT에 의한 요철을 완화하여, 평탄화하는 의미가 강하기 때문에, 평탄성이 우수한 막이 바람직하다. 또, 제 3 층간 절연막(817)이 되는 질화규소막을 O.1 ㎛의 두께로 형성한다.
이러한 후에, 콘택트 구멍(818 내지 824)을 형성하기 위한 레지스트 패턴을, 상술한 경우와 같이 레이저 조사와 액적 토출의 병용에 의해서 형성한다. 이어서, 상기 레지스트 패턴을 마스크로서 이방성 드라이 에칭법에 의해서 콘택트 구멍(818 내지 824)을 형성한다. 이 콘택트 구멍(818 내지 824)은 본 발명의 레이저 조사에 의해서 형성하는 것도 가능하다. 이 경우, 레지스트 마스크를 일체 필요로 하지 않는다. 또한 토출시키는 용액으로서, HF계 등의 산계 액적을 사용하면, 액적의 토출 수단을 사용한 콘택트 구멍의 형성도 가능하다.
다음에, 도 8c에 도시하는 바와 같이, 레이저광 조사와 액적 토출의 병용에 의해, 제 2 도전층(825 내지 830; 소스 배선, 드레인 배선)을 상기 콘택트 구멍(818 내지 824)의 하부까지 연재하도록 형성한다. 본 실시예에 있어서, 토출하는 조성물로서는 은의 나노 미립자를, 계면 활성제를 사용하여 유기 용매 중에 분산시킨 용액을 사용한다.
다음에, 도 8d에 도시하는 바와 같이, 가열 처리를 한다. 여기까지의 공정에 의해, 절연 표면을 갖는 기판(800)상에 트랜지스터를 형성할 수 있다.
계속해서, 전체면에 제 2 도전층(825)과 전기적으로 접속되도록, 투명 도전체로 이루어지는 화소 전극을 형성한다(도시하지 않음). 화소 전극에는 일례로서, 산화인듐과 산화주석의 화합물(ITO), 산화인듐과 산화아연의 화합물, 산화아연, 산화주석, 산화인듐, 질화티타늄 등을 들 수 있다.
이상, 소스 배선(도시하지 않음)과, 화소부의 스위칭 TFT(1006) 및 용량 소자(1009)로 형성되는 화소부와, 구동용 TFT(1007, 1008)로 형성되는 구동용 회로와, 단자부(도시하지 않음)로 구성되는 액티브 매트릭스 기판을 제작할 수 있다. 그리고, 필요하면, 액티브 매트릭스 기판 또는 대향 기판을 원하는 형상으로 분단한다. 이 후, 공통 전극, 컬러 필터, 블랙 매트릭스 등이 형성된 대향 기판과 접합한다. 그리고 소정의 방법으로 액정을 주입하여, 액정 표시 장치를 완성시킨다. 이상의 공정에 의해서 얻어진 액정 모듈에, 백라이트, 도광판을 설치하고, 커버로 덮으면, 액티브 매트릭스형 액정 표시 장치(투과형)가 완성된다. 또, 커버와 액정 모듈은 접착제나 유기수지를 사용하여 고정한다. 또한, 투과형이기 때문에 편광판은 액티브 매트릭스 기판과 대향 기판의 양쪽에 접합한다.
또한, 본 실시예는 투과형의 예를 도시하였지만, 특별히 한정되지 않고, 반사형이나 반투과형의 액정 표시 장치도 제작할 수 있다. 반사형의 액정 표시 장치를 얻는 경우는 화소 전극으로서 광반사율이 높은 금속막, 대표적으로는 알루미늄 또는 은을 주성분으로 하는 재료막, 또는 이들의 적층막 등을 사용하면 좋다.
이상, 액티브 매트릭스형의 액정 표시 장치에 관해서 설명하였지만, 액티브 매트릭스형 EL(Electro Luminescence) 표시 장치의 경우에 관해서도 마찬가지로 적용하는 것이 가능하다. 또한, 본 발명예에서 언급한 재료, 형성 방법에 관해서도, 본 발명의 취지에 따라 적절하게 선택하여 사용하는 것이 가능하다.
[실시예 2]
다음에, 본 발명을 사용한 전자 기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향 재생 장치(카오디오, 오디오 콤보 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대 정보 단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상 재생 장치(구체적으로는 디지털 다기능 디스크(Digital Versatile Disc ; DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 이들의 전자 기기의 구체예를 도 9에 도시한다.
도 9a는 표시 장치이며, 케이스 바디(9001), 지지대(9002), 표시부(9003), 스피커부(9004), 비디오 입력단자(9005) 등을 포함한다. 본 발명은 표시부(9003)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 9a에 도시하는 표시 장치가 완성된다. 또, 표시 장치는 퍼스널 컴퓨터용, 20 내지 80인치의 텔레비전 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시 장치가 포함된다.
도 9b는 디지털스틸카메라이며, 본체(9101), 표시부(9102), 수상부(9103), 조작키(9104), 외부 접속 포트(9105), 셔터(9106) 등을 포함한다. 본 발명은 표시부(9102)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 9b에 도시하는 디지털스틸카메라가 완성된다.
도 9c는 노트형 퍼스널 컴퓨터이며, 본체(9201), 케이스 바디(9202), 표시부(9203), 키보드(9204), 외부 접속 포트(9205), 포인팅 마우스(9206) 등을 포함한다. 본 발명은 표시부(9203)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 9c에 도시하는 노트형 퍼스널 컴퓨터가 완성된다.
도 9d는 모바일 컴퓨터이며, 본체(9301), 표시부(9302), 스위치(9303), 조작키(9304), 적외선 포트(9305) 등을 포함한다. 본 발명은 표시부(9302)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 9d에 도시하는 모바일 컴퓨터가 완성된다.
도 9e는 기록매체를 구비한 휴대형의 화상 재생 장치(구체적으로는 DVD 재생 장치)이며, 본체(9401), 케이스 바디(9402), 표시부A(9403), 표시부B(9404), 기록매체(DVD 등) 판독부(9405), 조작키(9406), 스피커부(9407) 등을 포함한다. 표시부A(9403)는 주로 화상정보를 표시하고, 표시부B(9404)는 주로 문자정보를 표시하지만, 본 발명은 표시부A(9403), 표시부B(9404)를 구성하는 전기 회로에 사용할 수 있다. 또, 기록매체를 구비한 화상 재생 장치에는 가정용 게임기기 등도 포함된다. 또한 본 발명에 의해, 도 9e에 도시하는 DVD 재생 장치가 완성된다.
도 9f는 고글형 디스플레이(헤드 마운트 디스플레이)이며, 본체(9501), 표시부(9502), 암(arm)부(9503)를 포함한다. 본 발명은 표시부(9502)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 9f에 도시하는 고글형 디스플레이가 완성된다.
도 9g는 비디오 카메라이며, 본체(9601), 표시부(9602), 케이스 바디(9603), 외부 접속 포트(9604), 리모콘 수신부(9605), 수상부(9606), 배터리(9607), 음성 입력부(9608), 조작키(9609), 접안부(9610) 등을 포함한다. 본 발명은 표시부(9602)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 9g에 도시하는 비디오 카메라가 완성된다.
도 9h는 휴대전화이며, 본체(9701), 케이스 바디(9702), 표시부(9703), 음성 입력부(9704), 음성 출력부(9705), 조작키(9706), 외부 접속 포트(9707), 안테나(9708) 등을 포함한다. 본 발명은 표시부(9703)를 구성하는 전기 회로에 사용할 수 있다. 또, 표시부(9703)는 흑색의 배경에 백색의 문자를 표시하는 것으로 휴대전화의 소비전류를 억제할 수 있다. 또한 본 발명에 의해, 도 9h에 도시하는 휴대전화가 완성된다.
이상과 같이, 본 발명의 적용범위는 극히 넓고, 모든 분야의 전자 기기에 사용하는 것이 가능하다. 또한 여기에서 도시한 전자 기기는 본 발명에 있어서 도시하고자 하는 모든 구성의 반도체 장치를 사용하여도 좋다.
[실시예 3]
본 실시예는 액적 토출법을 사용하여, 콘택트 구멍(개공부)에 액적 조성물을 충전시키는 방법에 관해서, 도 10을 참조하여 설명한다.
도 10a에 있어서, 기판(3000)상에 반도체(3001), 상기 반도체(3001)상에 절연체(3002)를 형성한 후, 절연체(3002)에 콘택트 구멍(3003)을 형성한다. 여기에서는 콘택트 구멍의 형성 방법으로서, 액적 토출법을 사용한다. 즉, 노즐로부터 웨트 에칭 용액을 토출하는 것으로, 임의의 영역의 절연막을 에칭하여, 콘택트 구멍(3003)을 형성한다.
다음에 도 10b에 도시하는 바와 같이, 콘택트 구멍(3003)의 위쪽에 노즐(3004)을 이동시켜, 상기 콘택트 구멍(3003)에 액적을 연속적으로 토출하여, 상기 콘택트 구멍(3003)을 액적으로 충전한다.
다음에, 도 10c에 도시하는 바와 같이, 노즐(3004)의 위치를 리셋한 후, 노즐을 위치 A, 위치 B, 위치 C의 순서로 이동하여, 선택적으로 액적을 토출하는 것으로, 콘택트 구멍(3003)에 액적을 충전시킬 수 있다. 본 실시예에, 실시형태 1에 개시되는 바와 같은 레이저광의 조사 공정, 및 실시형태 2에 도시되는 바와 같은 액적 토출 장치를 적응함으로써, 콘택트 구멍 내에 액적의 조성물을 충전한 도전체(3005)를 형성할 수 있다. 이 방법에서는 노즐(3004)은 같은 개소를 복수회 주사한다. 이상의 공정에 의해, 액적 토출법을 사용하여, 콘택트 구멍의 형성과 배선의 형성을 연속적으로 할 수 있다.
또, 본 실시예는 실시예 1 및 실시예 2에 적응할 수 있다.
[실시예 4]
본 실시예에서는 상기와는 다른 주사 방법으로 콘택트 구멍(개공부)에 액적 조성물을 충전시키는 방법에 관해서, 도 11a 내지 11c를 참조하여 설명한다.
실시예 3과 같이, 도 11a와 같은 콘택트 구멍을 형성한다. 또, 도 11a는 도 10a에 상당한다.
다음에, 도 11b에 도시하는 바와 같이, 노즐(3004)을 위치 A, 위치 B, 위치 C로 차례로 이동시키고, 배선을 형성하는 영역에만 선택적으로 액적을 토출하여, 도전체(3006)를 형성한다.
다음에, 도 11c에 도시하는 바와 같이, 콘택트 구멍(3003)의 위쪽으로 노즐(3004)을 이동하여, 상기 콘택트 구멍(3003)에 연속적으로 액적을 토출한다.
그 결과, 콘택트 구멍(3003)에 액적을 충전시킬 수 있다. 본 실시예에, 실시형태 1에 개시되는 바와 같은 레이저광의 조사 공정, 및 실시형태 2에 개시되는 바와 같은 액적 토출 장치를 적응함으로써, 콘택트 구멍 내에 액적의 조성물을 충전한 도전체(3007)를 형성할 수 있다. 이 방법에서는 노즐(3004)은 같은 개소를 복수회 주사한다. 이상의 공정에 의해, 액적 토출법을 사용하여, 콘택트 구멍의 형성과 배선의 형성을 연속적으로 할 수 있다.
또, 본 실시예는 실시예 1 및 실시예 2에 적응할 수 있다.
[실시예 5]
다음에, 상기와는 다른 주사 방법으로 콘택트 구멍(개공부)에 액적 조성물을 충전시키는 방법에 관해서, 도 12a 내지 도 12c를 참조하여 설명한다.
실시예 3과 같이, 도 12a와 같은 콘택트 구멍을 형성한다. 또, 도 12a의 기판, 절연막, 및 콘택트 구멍은 도 10a에 상당한다.
본 실시예에서는 노즐(3004)을 화살표시 방향으로 이동하여, 선택적으로 액적을 토출한다.
다음에, 도 12b에 도시하는 바와 같이, 노즐(3004)이 콘택트 구멍(3003)의 위쪽에 도달하면, 액적을 연속적으로 토출하여, 상기 콘택트 구멍을 액적 조성물로 충전한다.
그 결과, 도 12c에 도시하는 바와 같이, 콘택트 구멍(3003)에 액적 조성물을 충전시킬 수 있다. 본 실시예에, 실시형태 1에 도시되는 바와 같은 레이저광의 조사 공정, 및 실시형태 2에 도시되는 바와 같은 액적 토출 장치를 적응함으로써, 콘택트 구멍 내에 액적의 조성물을 충전한 도전체(3008)를 형성할 수 있다. 이 방법에서는 노즐(3004)은 같은 개소를 복수회 주사하지 않고, 일방향으로 주사하면 된다. 이상의 공정에 의해, 액적 토출법을 사용하여, 콘택트 구멍의 형성과 배선의 형성을 연속적으로 할 수 있다.
또, 본 실시예는 실시예 1 및 실시예 2에 적응할 수 있다.
[실시예 6]
퍼스널 컴퓨터 등에 입력된 회로 배선을 액적 토출법을 사용하여 제작하는 시스템에 관해서, 도 13을 참조하여 간단히 설명한다.
기간(基幹)이 되는 구성요소로서는 CPU(3100), 휘발성 메모리(3101), 불휘발성 메모리(3102) 및 키보드나 조작 버튼 등의 입력 수단(3103), 액적 토출 수단(3104)을 갖는 액적 토출 장치를 들 수 있다. 그 동작에 관해서 간단히 설명하면, 입력 수단(3103)에 의해, 회로 배선의 데이터가 입력되면, 이 데이터는 CPU(3100)를 통해서 휘발성 메모리(3101) 또는 불휘발성 메모리(3102)에 기억된다. 그리고, 이 데이터를 기초로, 액적 토출 수단(3104)이 선택적으로 액적을 토출하는 것으로, 배선을 형성할 수 있다.
또, 본 실시예를 실시예 1 내지 실시예 5에 적응할 수 있다.
상기 구성에 의해, 노광을 목적으로 한 마스크가 불필요하게 되어, 노광, 현상 등의 공정을 대폭적으로 삭감할 수 있다. 그 결과, 스루풋이 높아져, 대폭적으로 생산성을 향상시킬 수 있다. 또한 본 구성은 배선의 단선 개소나, 배선과 전극간의 전기적 접속의 불량 개소 등을 리페어(repair)하는 목적으로 사용하여도 좋다. 이 경우, 예를 들면 퍼스널 컴퓨터 등에 리페어 개소를 입력하여, 상기 개소에 노즐로부터 액적을 토출시키는 것이 적절하다. 또한, 적어도 1변이 1 m를 초과하는 크기의 대형 기판에 대해서도 간단하게 배선을 형성할 수 있고, 또 원하는 개소에 필요한 양의 재료만을 도포하면 되기 때문에, 불필요한 재료가 적어지기 때문에 재료의 이용 효율의 향상, 제작비용의 삭감을 실현한다.
[실시예 7]
본 실시예에서는 실시예 1에 개시한 순스태거(stagger)형의 TFT가 아니라, 역스태거형의 TFT 및 그것을 사용한 액티브 매트릭스형 EL 표시 장치의 제조 방법에 관해서 설명한다.
기판(2000)에는 실시형태 1에서 표기한 기판을 사용할 수 있다. 본 실시예에서는 유리 기판(코닝사제, #7059)을 사용한다.
계속해서, 기판(2000)상에, 레이저광 조사와 액적 토출 방법에 의해, 감압 또는 진공 중에서 제 1 도전층(2001, 2002; 게이트 배선, 게이트 전극, 캐패시터 전극)을 형성한다(도 14a). 본 실시예에서는 Al의 나노 미립자를 계면 활성제를 사용하여 유기 용매 중에 분산시킨 액을 토출하여, 게이트 패턴을 형성한다. 특히, 게이트 전극의 패턴 정밀도는 트랜지스터 특성을 크게 좌우하기 때문에, 레이저광 조사를 병용하는 것은 액티브 매트릭스형의 디스플레이의 성능을 향상하는 데에 있어서 유효하다. 레이저광 조사는 패턴 전체에 사용하지 않고, 예를 들면 특히 중요한 게이트 전극 부분에만 사용하는 것도 유효하다.
또한, 노즐로부터 토출하는 조성물로서, 은(Ag), 금(Au), 백금(Pt)을 입자 직경 10 nm 이하로 분산시킨 초미립자(나노 메탈 입자)를 사용하여도 좋다. 이와 같이, 입자 직경이 미세한 입자를 용매에 분산 또는 용해한 조성물을 사용하면, 노즐이 막힌다고 하는 문제를 해결할 수 있다. 또, 액적 토출 방식을 사용하는 본 발명에서는 조성물의 구성 재료의 입자 직경은 노즐의 입자 직경보다도 작은 것이 필요하게 된다. 또한, 폴리에틸렌디옥시티오펜/폴리스티렌설폰산(PEDT/PSS) 수용액 등의 도전성 폴리머(도전성 고분자)를 사용하여도 좋다.
또한, 은 또는 동과 같은 저저항금속을 배선 재료로서 사용하면, 배선 저항의 저저항화를 도모할 수 있기 때문에, 대형의 기판을 사용하는 경우에 바람직하다. 더구나, 이들의 금속 재료는 통상의 드라이 에칭법에 의해서 가공하는 것이 어렵기 때문에, 액적 토출 방법으로 직접 패터닝을 하는 것은 극히 효과적이다. 단, 예를 들면 동 등의 경우에는 트랜지스터의 전기적 특성에 악영향을 미치지 않도록 하기 위해서, 확산을 방지하는 배리어성의 도전막을 설치하는 것이 바람직하다. 배리어성의 도전막에 의해, 트랜지스터가 갖는 반도체에 동이 확산되지 않고, 배선을 형성할 수 있다. 이 배리어성의 도전막으로서는 질화탄탈(TaN), 질화티타늄(TiN) 또는 질화텅스텐(WN)으로부터 선택된 일종 또는 복수종의 적층막을 사용할 수 있다. 또한 밀도가 크고 대단히 치밀한 질화규소막을 사용하는 것이 대단히 유효하다. 또한, 동은 산화하기 쉽기 때문에, 산화방지제 등을 병용하는 것이 바람직하다.
그 후, 제 1 도전층이 형성된 기판에 상압 또는 감압, 또는 진공 중에서, 150℃ 내지 300℃의 범위로 가열 처리를 실시하는 것으로, 용매를 휘발시키고, 그 조성물 밀도를 향상시켜, 저항치가 낮아지도록 한다. 단, 액적 토출 수단으로부터 토출하는 조성물의 용매는 기판 적하 후에 휘발하는 것이 적절하다. 본 실시예와 같이 진공하에서 토출이 행하여지고 있는 경우에는 통상의 대기압하의 경우와 비교하여, 증발 속도가 빠른 것이 특징이지만, 특히 톨루엔 등의 휘발성이 높은 용매를 사용하면, 조성물을 기판에 적하 후, 순식간에 휘발한다. 그와 같은 경우에는 가열 처리의 공정은 삭제하여도 상관없다. 그러나, 조성물의 용매는 특별히 한정되지 않고, 적하 후에 휘발하는 용매를 사용한 경우에도, 가열 처리를 실시하는 것으로, 그 조성물 밀도를 향상시켜, 원하는 저항치가 되도록 하여도 좋다. 또한 이 가열 처리는 액적 토출 방법에 의해 패턴을 형성하였을 때마다 행하여도 좋고, 임의의 공정마다 행하여도 좋고, 모든 공정이 종료한 후에 일괄해서 행하여도 좋다.
가열 처리는 가열원에 할로겐 등의 램프를 사용하여, 직접 기판을 고속 가열하는 램프 어닐 장치나, 레이저광을 조사하는 레이저 조사 장치를 사용한다. 양자 모두 가열원을 주사하는 것으로, 원하는 개소에만 가열 처리를 실시할 수 있다. 그 밖의 방법으로서, 소정의 온도로 설정된 퍼니스 어닐을 사용하여도 좋다. 단, 램프를 사용하는 경우에는 가열 처리를 하는 박막의 조성을 파괴하지 않고, 가열만을 가능하게 하는 파장의 광이며, 예를 들면, 400 nm보다도 파장이 긴 광, 즉 적외광 이상의 파장의 광이 바람직하다. 취급의 면에서는 원적외선(대표적인 파장은 4 ㎛ 내지 25 ㎛)을 사용하는 것이 바람직하다. 또한 레이저광을 사용하는 경우, 기판에 있어서의 빔 스폿의 형상은 열 또는 행의 길이와 같은 길이가 되도록 선형으로 성형하는 것이 바람직하다. 그렇게 하면, 한번의 주사로 레이저 조사를 종료시킬 수 있다.
다음에, 도 14b에 도시하는 바와 같이, 제 1 도전층(2001, 2002)을 덮도록 게이트 절연막(2003)을 형성한다. 게이트 절연막(2003)은 예를 들면 산화규소, 질화규소 또는 질화산화규소 등의 절연막을 사용할 수 있다. 게이트 절연막(2003)은 단층의 절연막을 사용하여도 좋고, 복수의 절연막을 적층하고 있어도 좋다. 본 실시예에서는 질화규소, 산화규소, 질화규소가 차례로 적층된 절연막을, 게이트 절연막(2003)으로서 사용한다. 또한 성막 방법은 플라즈마 CVD법, 스퍼터링법 등을 사용할 수 있다. 낮은 성막온도로 게이트 누설 전류를 억제할 수 있는 치밀한 절연막을 형성하기 위해서는 아르곤 등의 희가스 원소를 반응가스에 포함하여, 형성되는 절연막간에 혼입시키면 좋다. 또한 질화알루미늄을 게이트 절연막(2003)으로서 사용할 수 있다. 질화알루미늄은 열 전도율이 비교적 높고, TFT에서 발생한 열을 효율적으로 발산시킬 수 있다.
다음에, 제 1 반도체막(2004)을 형성한다. 제 1 반도체막(2004)은 비정질(어몰퍼스) 반도체 또는 세미어몰퍼스 반도체(SAS)로 형성할 수 있다. 또한 다결정 반도체막을 사용하고 있어도 좋다. 본 실시형태에서는 제 1 반도체막(2004)으로서 세미어몰퍼스 반도체를 사용한다. 세미어몰퍼스 반도체는 비정질 반도체보다도 결정성이 높고 높은 이동도를 얻을 수 있고, 또한 다결정 반도체와 달리 결정화시키기 위한 공정을 증가시키지 않고도 형성할 수 있다.
비정질 반도체는 규화물 기체를 글로(glow)방전 분해함으로써 얻을 수 있다. 대표적인 규화물 기체로서는 SiH4, Si2H6을 들 수 있다. 이 규화물 기체를, 수소, 수소와 헬륨으로 희석하여 사용하여도 좋다.
또한 SAS도 규화물 기체를 글로방전 분해함으로써 얻을 수 있다. 대표적인 규화물 기체로서는 SiH4이며, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 또한 수소나, 수소에 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 일종 또는 복수종의 희가스 원소를 가한 가스로, 이 규화물 기체를 희석하여 사용하는 것으로, SAS의 형성을 용이한 것으로 할 수 있다. 희석율은 2배 내지 1000배의 범위로 규화물 기체를 희석하는 것이 바람직하다. 또한, 규화물 기체 중에, CH4, C2H6 등의 탄화물 기체, GeH4, GeF4 등의 게르마늄화 기체, F2 등을 혼입시키고, 에너지 밴드 폭을 1.5 eV 내지 2.4 eV, 또는 0.9 eV 내지 1.1 eV로 조절하여도 좋다. SAS를 제 1 반도체막으로서 사용한 TFT는 1 ㎠/Vsec 내지 10 ㎠/Vsec나, 그 이상의 이동도를 얻을 수 있다.
또한 다른 가스로 형성된 SAS를 복수 적층하는 것으로, 제 1 반도체막을 형성하여도 좋다. 예를 들면, 상술한 각종 가스 중, 불소원자를 포함하는 가스를 사용하여 형성된 SAS와, 수소 원자를 포함하는 가스를 사용하여 형성된 SAS를 적층하여, 제 1 반도체막을 형성할 수 있다.
글로방전 분해에 의한 피막의 반응 생성은 감압하 또는 대기압하에서 할 수 있다. 감압하에서 하는 경우, 압력은 개략 0.1 Pa 내지 133 Pa의 범위에서 행하면 좋다. 글로방전을 형성하기 위한 전력은 1 MHz 내지 120 MHz, 바람직하게는 13 MHz 내지 60 MHz의 고주파 전력을 공급하면 좋다. 압력은 개략 0.1 Pa 내지 133 Pa의 범위, 전원 주파수는 1 MHz 내지 120 MHz, 바람직하게는 13 MHz 내지 60 MHz로 한다. 기판 가열온도는 300℃ 이하로 좋고, 바람직하게는 100℃ 내지 250℃로 한다. 막 중의 불순물 원소로서, 산소, 질소, 탄소 등의 대기 성분의 불순물은 1×1020atoms/㎤ 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019atoms/㎤ 이하, 바람직하게는 1×1019atoms/㎤ 이하로 한다.
또, Si2H6와, GeF4 또는 F2를 사용하여 반도체막을 형성하는 경우, 반도체막의 더욱 기판에 가까운 측으로부터 결정이 성장하기 때문에, 기판과 가까운 측일 수록 반도체막의 결정성이 높다. 따라서, 게이트 전극이 제 1 반도체막보다도 기판에 더욱 가까운 하위 게이트형의 TFT인 경우, 제 1 반도체막 중 기판 가까운 측의 결정성이 높은 영역을 채널 형성 영역으로서 사용할 수 있기 때문에, 이동도를 더욱 높일 수 있어 적절하다.
또한, SiH4과 H2를 사용하여 반도체막을 형성하는 경우, 반도체막의 표면에 더욱 가까운 측일 수록 큰 결정입자를 얻을 수 있다. 따라서, 제 1 반도체막이 게이트 전극보다도 기판에 더욱 가까운 톱 게이트형의 TFT인 경우, 제 1 반도체막 중 기판으로부터 먼 측의 결정성이 높은 영역을 채널 형성 영역으로서 사용할 수 있기 때문에, 이동도를 더욱 높일 수 있어 적절하다.
또한, SAS는 가전자(價電子) 제어를 목적으로 한 불순물을 의도적으로 첨가하지 않을 때에 약한 n형의 도전형을 나타낸다. 이것은 어몰퍼스 반도체를 성막할 때보다도 높은 전력의 글로방전을 하기 때문에 산소가 반도체막 중에 혼입되기 쉽기 때문이다. 그래서, TFT의 채널 형성 영역을 설치하는 제 1 반도체막에 대해서는 p형을 부여하는 불순물을, 이 성막과 동시에, 또는 성막 후에 첨가하는 것으로, 문턱치 제어를 하는 것이 가능해진다. p형을 부여하는 불순물로서는 대표적으로는 붕소이며, B2Ho, BF3 등의 불순물 기체를 1 ppm 내지 1000 ppm의 비율로 규화물 기체에 혼입시키면 좋다. 예를 들면, p형을 부여하는 불순물로서 붕소를 사용하는 경우, 상기 붕소의 농도를 1×1014atoms/㎤내지 6×1016atoms/㎤로 하면 좋다.
다음에, 제 1 반도체막(2004) 중, 채널 형성 영역이 되는 부분과 겹치도록, 제 1 반도체막(2004)상에 보호막(2005, 2006)을 형성한다. 보호막(2005, 2006)은 액적 토출법 또는 인쇄법을 사용하여 형성하여도 좋고, CVD법, 스퍼터링법 등을 사용하여 형성하여도 좋다. 보호막(2005, 2006)으로서, 산화규소, 질화규소, 질화산화규소 등의 무기 절연막, 실록산계 절연막 등을 사용할 수 있다. 또한 이들의 막을 적층하여, 보호막(2005, 2006)으로서 사용하여도 좋다. 본 실시형태에서는 플라즈마 CVD법으로 형성된 질화규소, 액적 토출법으로 형성된 실록산계 절연막을 적층하여, 보호막(2005, 2006)으로서 사용한다. 이 경우, 질화규소의 패터닝은 액적 토출법으로 형성된 실록산계 절연막을 마스크로서 사용하여 행할 수 있다.
제 1 반도체막(2004)의 패터닝을 한다. 제 1 반도체막(2004)의 패터닝은 리소그래피법을 사용하여도 좋고, 액적 토출법으로 형성된 레지스트를 마스크로서 사용하여도 좋다. 후자의 경우, 노광용의 마스크를 별도 준비해 둘 필요가 없어지고, 따라서 비용의 삭감으로 이어진다. 본 실시형태에서는 액적 토출법으로 형성된 레지스트(2007, 2008)를 사용하여, 패터닝하는 예를 나타낸다. 또 레지스트(2007, 2008)는 폴리이미드, 아크릴 등의 유기수지를 사용할 수 있다. 그리고, 레지스트(2007, 2008)를 사용한 드라이 에칭에 의해, 패터닝된 제 1 반도체막(2009, 2010)이 형성된다(도 14c).
다음에, 패터닝 후의 제 1 반도체막(2009, 2010)을 덮도록, 제 2 반도체막을 형성한다. 제 2 반도체막에는 일도전형을 부여하는 불순물을 첨가하여 둔다. n채널형의 TFT를 형성하는 경우에는 제 2 반도체막에, n형을 부여하는 불순물, 예를 들면 인을 첨가하면 좋다. 구체적으로는 규화물 기체에 PH3 등의 불순물 기체를 가하여, 제 2 반도체막을 형성하면 좋다. 일도전형을 갖는 제 2 반도체막은 제 1 반도체막(2009, 2010)과 같이 세미어몰퍼스 반도체, 비정질 반도체로 형성할 수 있다.
또 본 실시예에서는 제 2 반도체막을 제 1 반도체막(2009, 2010)과 접하도록 형성하고 있지만, 본 발명은 이 구성에 한정되지 않는다. 제 1 반도체막과 제 2 반도체막의 사이에, LDD 영역으로서 기능하는 제 3 반도체막을 형성하여 두어도 좋다. 이 경우, 제 3 반도체막은 세미어몰퍼스 반도체 또는 비정질 반도체로 형성한다. 그리고, 제 3 반도체막은 도전형을 부여하기 위한 불순물을 의도적으로 첨가하지 않더라도, 원래 약한 n형의 도전형을 나타낸다. 따라서 제 3 반도체막에는 도전형을 부여하기 위한 불순물을 첨가해도 하지 않아도, LDD 영역으로서 사용할 수 있다.
다음에, 배선(2015 내지 2018)을 액적 토출법을 사용하여 형성하여, 상기 배선(2015 내지 2018)을 마스크로서 사용하여, 제 2 반도체막을 에칭한다. 제 2 반도체막의 에칭은 진공 분위기하 또는 대기압 분위기하에서 있어서의 드라이 에칭으로 할 수 있다. 상기 에칭에 의해, 제 2 반도체막으로부터 소스 영역 또는 드레인 영역으로서 기능한다, 제 2 반도체(2011 내지 2014)가 형성된다. 제 2 반도체막을 에칭할 때, 보호막(2005, 2006)에 의해서, 제 1 반도체막(2009, 2010)이 오버 에칭되는 것을 막을 수 있다.
배선(2015 내지 2018)은 게이트 전극(2001, 2002)과 마찬가지로 형성할 수 있다. 구체적으로는 Ag, Au, Cu, Pd 등의 금속 또는 금속 화합물을 1개 또는 복수 갖는 도전재료를 사용한다. 액적 토출법을 사용하는 경우, 유기계 또는 무기계의 용매에 상기 도전재료를 분산시킨 것을, 노즐로부터 적하한 후, 실온에 있어서 건조 또는 소성하는 것으로, 형성할 수 있다. 분산제에 의해 응집을 억제하여, 용액에 분산시킬 수 있으면, Cr, Mo, Ti, Ta, W, Al 등의 금속 또는 금속 화합물을 1개 또는 복수 갖는 도전재료를 사용하는 것도 가능하다. 소성은 산소 분위기하에서 행하고, 배선(2015 내지 2018)의 저항을 내리도록 하여도 좋다. 또한 액적 토출법에 의한 도전재료의 성막을 복수회 하는 것으로, 복수의 도전막이 적층된 배선(2015 내지 2018)을 형성하는 것도 가능하다.
상기 공정에 의해서, 스위치용 TFT(2019), 구동용 TFT(2020)가 형성된다(도 15a).
다음에, 도 15b에 도시하는 바와 같이, 층간 절연막을 형성하기 전에, 콘택트 홀을 형성하는 영역에 발액성을 갖는 유기 재료(2021)를 액적 토출법 또는 인쇄법 등을 사용하여 도포한다. 이 경우, 층간 절연막을 형성한 후, 발액성을 갖는 유기 재료(2021)를 제거하는 것으로, 에칭을 행하지 않아도 콘택트 홀을 형성할 수 있다. 본 실시예에서는 액적 토출법에 의해, 발액성을 갖는 유기 재료(2021)를 도 포한다. 발액성을 갖는 유기 재료로서는 Rn-Si-X(4-n)(n=1, 2, 3)의 화학식으로 표시되는 실란 커플링 제제를 사용한다. R은 알킬기 등의 비교적 불활성인 기, 또는 비닐기, 아미노기 또는 에폭시기 등의 반응성기를 포함하는 것이다. 또한, X는 할로겐, 메톡시기, 에톡시기 또는 아세톡시기 등 기질 표면의 수산기 또는 흡착물과의 축합에 의해 결합 가능한 가수 분해기로 이루어진다. 본 실시형태에서는 플루오로기를 갖는 플루오로알킬실란(FAS), 대표적으로는 폴리테트라플루오로에틸렌(PTFE)을, n-옥탄올에 용해한 용액을 사용한다. 또한 발액성을 갖는 유기 재료의 제거는 물에 의한 세정, CF4, 02 등을 사용한 드라이 에칭으로 할 수 있다.
다음에, 도 15c에 도시하는 바와 같이, 층간 절연막(2022)을 형성한다. 층간 절연막(2022)은 유기 수지막, 무기 절연막 또는 실록산계 절연막을 사용하여 형성할 수 있다. 층간 절연막(2022)에, 저유전율 재료(low-k 재료)라고 불리는 재료를 사용하여도 좋다.
다음에 전계 발광층(2024)을 형성하기 전에, 층간 절연막(2022)에 흡착된 수분이나 산소 등을 제거하기 위해서, 대기 분위기하에서 가열 처리 또는 진공 분위기하에서 가열 처리(진공 베이크(bake))를 하여도 좋다. 구체적으로는 기판의 온도를 200℃ 내지 450℃, 바람직하게는 250℃ 내지 300℃에서, 0.5시간 내지 20시간 정도, 진공 분위기하에서 가열 처리를 한다. 바람직하게는 3×10-7Torr 이하로 하고, 가능하면 3×10-8Torr 이하로 하는 것이 가장 바람직하다. 그리고, 진공 분위기하에서 가열 처리를 한 후에 전계 발광층을 성막하는 경우, 전계 발광층을 성막하기 직전까지 상기 기판을 진공 분위기하에 두는 것으로, 신뢰성을 더욱 높일 수 있다.
그리고, 층간 절연막(2022)의 콘택트 홀 내에서, 구동용 TFT(2020)의 전극(2018)에 접하도록 제 1 전극(2023)을 형성한다. 또 본 실시예에서는 제 1 전극(2023)이 음극, 나중에 형성되는 제 2 전극(2025)이 양극에 상당하지만, 본 발명은 이 구성에 한정되지 않는다. 제 1 전극(2023)이 양극, 제 2 전극(2025)이 음극에 상당하여도 좋다.
음극은 일함수가 작은 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물 등을 사용할 수 있다. 구체적으로는 Li나 Cs 등의 알칼리금속, 및 Mg, Ca, Sr 등의 알칼리토류 금속, 이들을 포함하는 합금(Mg:Ag, Al:Li, Mg:In 등), 및 이들의 화합물(CaF2, CaN) 외에, Yb나 Er 등의 희토류금속을 사용할 수 있다. 또한 전자 주입층을 설치하는 경우, Al 등의 다른 도전층을 사용하는 것도 가능하다. 또한 음극측으로부터 광을 추출하는 경우는 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 첨가한 산화아연(GZO) 등 그 밖의 투광성 산화물 도전재료를 사용하는 것이 가능하다. ITO 및 산화규소를 포함하는 산화인듐주석(이하, ITSO로 함)이나, 산화규소를 포함한 산화인듐에, 또 2 내지 20%의 산화아연(ZnO)을 혼합한 것을 사용하여도 좋다. 투광성 산화물 도전재료를 사용하는 경우, 나중에 형성되는 전계 발광층(2024)에 전자 주입층을 설치하는 것이 바람직하다. 또한 투광성 산화물 도전재료를 사용하지 않아도, 음극을 광이 투과할 정도의 막 두께(바람직하게는 5nm 내지 30nm 정도)로 형성하는 것으로, 음극측으로부터 광을 추출할 수 있 다. 이 경우, 상기 음극의 위 또는 아래에서 접하도록 투광성 산화물 도전재료를 사용하여 투광성을 갖는 도전층을 형성하여, 음극의 시트 저항을 억제하도록 하여도 좋다.
본 실시의 형태에서는, 양극에 상당하는 제 1 전극(2023)으로서, Mg:Ag을 사용한다. 또 제 1 전극(2023)은 스퍼터링법, 액적 토출법 또는 인쇄법을 사용하여 형성하는 것이 가능하다. 액적 토출법 또는 인쇄법을 사용하는 경우, 마스크를 사용하지 않더라도 제 1 전극(2023)을 형성하는 것이 가능하다. 또한 스퍼터링법을 사용하는 경우에도, 리소그래피법에 있어서 사용하는 레지스트를, 액적 토출법 또는 인쇄법으로 형성하는 것으로, 노광용의 마스크를 별도 준비해 둘 필요가 없어지고, 따라서 비용의 삭감으로 이어진다.
또 제 1 전극(2023)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 세정하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 음극의 표면에 자외선 조사, 산소 플라즈마 처리 등을 하여도 좋다.
다음에, 제 1 전극(2023)과 접하도록, 전계 발광층(2024)을 형성한다. 전계 발광층(2024)은 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도 어느 쪽이나 좋다. 복수의 층으로 구성되어 있는 경우, 음극에 상당하는 제 1 전극(2023)상에, 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 또 제 1 전극(2023)이 양극에 상당하는 경우는 전계 발광층(2024)을, 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층의 순서로 적층하여 형성한다.
또, 전계 발광층(2024)은 고분자계 유기 화합물, 중분자계 유기 화합물, 저분자계 유기 화합물, 무기 화합물 중 어느 것을 사용하고 있어도, 액적 토출법으로 형성하는 것이 가능하다. 또한 중분자계 유기 화합물, 저분자계 유기 화합물, 무기 화합물은 증착법으로 형성하여도 좋다.
그리고 전계 발광층(2024)을 덮도록, 제 2 전극(2025)을 형성한다. 본 실시예에서는 제 2 전극(2025)은 양극에 상당한다. 제 2 전극(2025)의 제작 방법은 증착법, 스퍼터링법, 액적 토출법 등을 재료에 맞추어 구별하여 사용하는 것이 바람직하다.
양극에는 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 첨가한 산화아연(GZO) 등 그 밖의 투광성 산화물 도전재료를 사용하는 것이 가능하다. ITO 및 산화규소를 포함하는 산화인듐주석(이하, ITSO로 함)이나, 산화규소를 포함한 산화인듐에, 또 2% 내지 20%의 산화아연(ZnO)을 혼합한 것을 사용하여도 좋다. 또한 양극으로서 상기 투광성 산화물 도전재료 외에, 예를 들면 TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al 등의 1개 또는 복수로 이루어지는 단층막 외에, 질화티타늄과 알루미늄을 주성분으로 하는 막과의 적층, 질화티타늄막과 알루미늄을 주성분으로 하는 막과 질화티타늄막과의 3층 구조 등을 사용할 수 있다. 단 투광성 산화물 도전재료 이외의 재료로 양극측으로부터 광을 추출하는 경우, 광이 투과할 정도의 막 두께(바람직하게는 5 nm 내지 30 nm 정도)로 형성한다.
제 1 전극(2023)과 전계 발광층(2024)과 제 2 전극(2025)이 겹치는 것으로, 발광 소자가 형성되어 있다.
또, 발광 소자로부터의 광의 추출은 제 1 전극(2023)측으로부터이어도 좋고, 제 2 전극(2025)측으로부터이어도 좋고, 그 양쪽으로부터이어도 좋다. 상기 3개의 구성 중, 목적으로 하는 구성에 맞추어, 양극, 음극 각각의 재료 및 막 두께를 선택하도록 한다. 본 실시형태와 같이 제 2 전극(2025)측으로부터 광을 추출하는 경우, 제 1 전극(2023)측으로부터 광을 추출하는 경우와 비교하여, 더욱 낮은 소비 전력으로 더욱 높은 휘도를 얻을 수 있다.
도 14a 내지 도 14c 및 도 15a 내지 15c에서는 제 1 반도체막과 제 2 반도체막을 각각의 공정에서 패터닝하였지만, 본 발명의 반도체 장치는 이 제작 방법에 한정되지 않는다.
또한, 제 1 반도체막과 제 2 반도체막의 사이에 보호막을 형성하였지만, 본 발명은 이 구성에 한정되지 않고, 보호막은 반드시 형성하지 않아도 좋다.
또, 본 실시예는 다른 실시예에 기재한 구성과 조합하여 실시하는 것이 가능하다.

Claims (39)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 액적을 토출하는 수단;
    레이저 발진기; 및
    상기 액적을 토출하는 상기 수단과 피처리물의 상대 위치를 변화시키는 수단을 포함하고,
    상기 액적의 착탄과 동시에, 상기 레이저 발진기로부터 발진된 레이저 빔에 의해, 상기 액적을 토출하는 상기 수단으로부터 토출된 상기 액적을 개질하는, 액적 토출 장치.
  8. 액적을 토출하는 수단;
    레이저 발진기; 및
    상기 액적을 토출하는 상기 수단과 피처리물의 상대 위치를 변화시키는 수단을 포함하고,
    상기 레이저 발진기로부터 발진된 레이저 빔에 의해, 요철 영역이 상기 피처리물의 표면에 형성되고, 상기 액적은 상기 요철 영역 상에 착탄되는, 액적 토출 장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 레이저 발진기는 기체 레이저 발진기, 고체 레이저 발진기, 금속 레이저 발진기, 또는 반도체 레이저 발진기인, 액적 토출 장치.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 레이저 발진기와 상기 피처리물의 사이에, 상기 레이저 발진기로부터 사출되는 상기 레이저 빔의 빔 형상 또는 빔 진로를 조정하는 수단을 더 포함하는, 액적 토출 장치.
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 레이저 발진기와 상기 피처리물의 사이에, 마이크로 렌즈 어레이를 더 포함하는, 액적 토출 장치.
  12. 제 7 항 또는 제 8 항에 있어서,
    상기 액적의 착탄 위치와 상기 레이저 발진기로부터 사출되는 상기 레이저 빔의 조사 위치를 제어하는 수단을 더 포함하는, 액적 토출 장치.
  13. 토출 수단으로부터 액적을 토출하는 공정;
    상기 액적이 피처리면에 착탄할 때에 상기 액적에 레이저 빔을 조사하는 공정; 및
    상기 액적의 용매를 증발시켜 패턴을 형성하는 공정을 포함하고,
    상기 액적을 착탄하는 시간과 상기 레이저 빔을 상기 피처리면에 조사하는 시간을 동기시키는, 패턴 형성 방법.
  14. 피처리면에 레이저 빔을 조사하여, 상기 피처리면에 홈을 형성하는 공정; 및
    토출 수단으로부터 액적을 토출하여, 상기 홈 상에 상기 액적을 착탄하는 공정을 포함하는, 패턴 형성 방법.
  15. 피처리면에 레이저 빔을 조사하여, 상기 피처리면에 요철 영역을 형성하는 공정; 및
    토출 수단으로부터 액적을 토출하여, 상기 요철 영역 상에 상기 액적을 착탄하는 공정을 포함하는, 패턴 형성 방법.
  16. 토출 수단으로부터 액적을 토출하는 공정;
    상기 액적이 피처리면 상에 착탄할 때에 상기 액적에 제 1 레이저 빔을 조사하는 공정;
    상기 액적의 용매를 증발시키는 공정; 및
    상기 액적의 용질에 제 2 레이저 빔을 조사하여 재결정화시켜 패턴을 형성하는 공정을 포함하고,
    상기 액적을 착탄하는 시간과 상기 제 1 레이저 빔을 상기 피처리면에 조사하는 시간을 동기시키는, 패턴 형성 방법.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 레이저 빔은 기체 레이저 발진기, 고체 레이저 발진기, 금속 레이저 발진기, 또는 반도체 레이저 발진기로부터 사출되는, 패턴 형성 방법.
  18. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 액적은 감압 분위기에서 토출하는 것을 특징으로 하는, 패턴 형성 방법.
  19. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 액적은 대기압 분위기에서 토출하는, 패턴 형성 방법.
  20. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 패턴을 형성한 후, 상기 패턴을 평탄화하는, 패턴 형성 방법.
  21. 삭제
  22. 토출 수단으로부터 액적을 토출하는 공정;
    상기 액적이 피처리면에 착탄할 때에 상기 액적에 레이저 빔을 조사하는 공정; 및
    상기 액적의 용매를 증발시켜 패턴을 형성하는 공정을 포함하고,
    상기 액적을 착탄하는 시간과 상기 레이저 빔을 상기 피처리면에 조사하는 시간을 동기시키는, 반도체 장치 제조 방법.
  23. 피처리면에 레이저 빔을 조사하여 상기 피처리면에 홈을 형성하는 공정; 및
    토출 수단으로부터 액적을 토출하여, 상기 홈 상에 상기 액적을 착탄하는 공정을 포함하는, 반도체 장치 제조 방법.
  24. 피처리면에 레이저 빔을 조사하여, 상기 피처리면에 요철 영역을 형성하는 공정; 및
    토출 수단으로부터 액적을 토출하여, 상기 요철 영역 상에 상기 액적을 착탄하는 공정을 포함하는, 반도체 장치 제조 방법.
  25. 토출 수단으로부터 액적을 토출하는 공정;
    상기 액적이 피처리면 상에 착탄할 때에 상기 액적에 제 1 레이저 빔을 조사하는 공정;
    상기 액적의 용매를 증발시키는 공정; 및
    상기 액적의 용질에 제 2 레이저 빔을 조사하여 재결정화시켜 패턴을 형성하는 공정을 포함하고,
    상기 액적을 착탄하는 시간과 상기 제 1 레이저 빔을 상기 피처리면에 조사하는 시간을 동기시키는, 반도체 장치 제조 방법.
  26. 제 22 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 레이저 빔은 기체 레이저 발진기, 고체 레이저 발진기, 금속 레이저 발진기, 또는 반도체 레이저 발진기로부터 사출되는, 반도체 장치 제조 방법.
  27. 제 22 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 액적은 감압 분위기에서 토출하는, 반도체 장치 제조 방법.
  28. 제 22 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 액적은 대기압 분위기에서 토출하는, 반도체 장치 제조 방법.
  29. 제 22 항 또는 제 25 항에 있어서,
    상기 패턴을 형성한 후, 상기 패턴을 평탄화하는, 반도체 장치 제조 방법.
  30. 제 25 항에 있어서,
    상기 액적의 상기 용질은 도전성 재료, 레지스트 재료, 발광 재료, 또는 반도체 나노 입자인, 반도체 장치 제조 방법.
  31. 삭제
  32. 제 22 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 반도체 장치는 표시 장치, 디지털 스틸 카메라, 퍼스널 랩톱 컴퓨터, 모바일 컴퓨터, 기록 매체를 구비한 휴대용 화상 재생 장치, 고글형 디스플레이, 비디오 카메라, 휴대 전화로 구성된 그룹으로부터 선택된 전자 기기에 사용되는, 반도체 장치 제조 방법.
  33. 제 14 항에 있어서,
    상기 홈의 폭은 상기 홈 상에 착탄되기 전의 상기 액적의 지름보다 넓은, 패턴 형성 방법.
  34. 제 23 항에 있어서,
    상기 홈의 폭은 상기 홈 상에 착탄되기 전의 상기 액적의 지름보다 넓은, 반도체 장치 제조 방법.
  35. 제 13 항 또는 제 16항에 있어서,
    상기 패턴은 게이트 전극인, 패턴 형성 방법.
  36. 제 22 항 또는 제 25 항에 있어서,
    상기 패턴은 게이트 전극인, 반도체 장치 제조 방법.
  37. 제 7 항 또는 제 8 항에 있어서,
    상기 액적을 토출하는 것은 10-2Pa 내지 104Pa 정도의 감압하에서 행해지는, 액적 토출 장치.
  38. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 액적을 토출하는 공정은 10-2Pa 내지 104Pa 정도의 감압하에서 행해지는, 패턴 형성 방법.
  39. 제 22 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 액적을 토출하는 공정은 10-2Pa 내지 104Pa 정도의 감압하에서 행해지는, 반도체 장치 제조 방법.
KR1020057020269A 2003-04-25 2004-04-15 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법 Expired - Fee Related KR101115291B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003121638 2003-04-25
JPJP-P-2003-00121638 2003-04-25
PCT/JP2004/005393 WO2004097915A1 (ja) 2003-04-25 2004-04-15 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20050120807A KR20050120807A (ko) 2005-12-23
KR101115291B1 true KR101115291B1 (ko) 2012-03-05

Family

ID=33410048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020269A Expired - Fee Related KR101115291B1 (ko) 2003-04-25 2004-04-15 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (2) US7585783B2 (ko)
JP (1) JP4731913B2 (ko)
KR (1) KR101115291B1 (ko)
CN (1) CN100380596C (ko)
TW (1) TWI346344B (ko)
WO (1) WO2004097915A1 (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
CN100380596C (zh) 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
KR101100625B1 (ko) * 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
WO2005041280A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
KR101192973B1 (ko) * 2004-03-19 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴 형성 방법, 박막 트랜지스터, 표시 장치 및 그 제조 방법과, 텔레비전 장치
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7491590B2 (en) 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4792781B2 (ja) * 2004-12-06 2011-10-12 凸版印刷株式会社 薄膜トランジスタの製造方法
WO2006064792A1 (ja) * 2004-12-14 2006-06-22 Ulvac, Inc. 塗布装置、有機材料薄膜の形成方法、有機ｅｌパネル製造装置
JP4939809B2 (ja) * 2005-01-21 2012-05-30 株式会社半導体エネルギー研究所 発光装置
JP4932268B2 (ja) * 2005-02-10 2012-05-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN100546034C (zh) 2005-02-10 2009-09-30 株式会社半导体能源研究所 半导体装置及其制造方法
JP2006247489A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp パターン形成方法、識別コード形成方法、液滴吐出装置
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP4636921B2 (ja) * 2005-03-30 2011-02-23 セイコーエプソン株式会社 表示装置の製造方法、表示装置および電子機器
JP2006293148A (ja) * 2005-04-13 2006-10-26 Ulvac Japan Ltd スペーサ塗布装置、スペーサ塗布方法
EP1720389B1 (en) * 2005-04-25 2019-07-03 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP4525559B2 (ja) 2005-11-08 2010-08-18 セイコーエプソン株式会社 液滴吐出装置
KR101163789B1 (ko) * 2006-02-07 2012-07-09 삼성전자주식회사 투명전극 및 그의 제조방법
US7820465B2 (en) * 2006-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance
JP2007296425A (ja) * 2006-04-27 2007-11-15 Seiko Epson Corp パターン形成方法、液滴吐出装置及び回路モジュール
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2008023630A1 (en) 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7795154B2 (en) * 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7927991B2 (en) * 2006-08-25 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7732351B2 (en) 2006-09-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and laser processing apparatus
US7767595B2 (en) * 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2008059940A1 (en) * 2006-11-17 2008-05-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and method for manufacturing the same, and semiconductor device
JP2008176009A (ja) 2007-01-18 2008-07-31 Seiko Epson Corp パターン形成方法
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JP5255870B2 (ja) * 2007-03-26 2013-08-07 株式会社半導体エネルギー研究所 記憶素子の作製方法
KR100884807B1 (ko) * 2007-04-27 2009-02-20 이희영 잉크젯 인쇄 장치
KR100900721B1 (ko) * 2007-05-01 2009-06-05 한국기계연구원 도광판 스템퍼의 제조방법
JP2009038185A (ja) * 2007-08-01 2009-02-19 Konica Minolta Holdings Inc 導電膜パターンの形成方法、および配線基板、表示装置
US8083956B2 (en) * 2007-10-11 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP4691545B2 (ja) * 2007-12-20 2011-06-01 株式会社日立製作所 半導体装置の製造方法
JP2009272511A (ja) * 2008-05-09 2009-11-19 Mimaki Engineering Co Ltd 配線形成装置及び配線形成方法
JP2010028105A (ja) 2008-06-20 2010-02-04 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶素子の作製方法
DE102009008997B4 (de) 2009-02-14 2011-04-07 Ursula Blessing Vorrichtung zur Lenkung von Lichtstrahlen
JP5099061B2 (ja) * 2009-03-26 2012-12-12 セイコーエプソン株式会社 塗膜形成方法および圧電素子の製造方法
JP5375777B2 (ja) * 2010-09-09 2013-12-25 パナソニック株式会社 Ｌｅｄパッケージ製造システムにおける樹脂塗布装置
JP2012059917A (ja) * 2010-09-09 2012-03-22 Panasonic Corp Ｌｅｄパッケージ製造システムにおける樹脂塗布装置
JP5685467B2 (ja) * 2010-09-16 2015-03-18 富士フイルム株式会社 パターン形成方法及びパターン形成装置
JP2012201058A (ja) * 2011-03-28 2012-10-22 Seiko Epson Corp 印刷方法及び印刷装置
JP5413404B2 (ja) * 2011-05-30 2014-02-12 パナソニック株式会社 Ｌｅｄパッケージ製造システムおよびｌｅｄパッケージ製造システムにおける樹脂塗布方法
CN102629549B (zh) * 2011-06-01 2015-05-13 北京京东方光电科技有限公司 一种湿法刻蚀设备及方法
KR20130026062A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 인쇄회로기판 조립체 및 그 제조방법
US9310560B2 (en) 2014-02-26 2016-04-12 TeraDiode, Inc. Systems and methods for multiple-beam laser arrangements with variable beam parameter product
US9859494B1 (en) 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
DE102017003721A1 (de) 2017-03-01 2018-09-06 Docter Optics Se Verfahren zum Herstellen eines Mikroprojektors für ein Projektionsdisplay
DE102017004562A1 (de) 2017-05-14 2018-11-15 Docter Optics Se Verfahren zum Herstellen eines Mikroprojektors und eines Projektionsdisplays
DE102017009563A1 (de) 2017-10-12 2019-04-18 Docter Optics Se Verfahren zurn Herstellen eines Mikroprojektors für ein Projektionsdisplay
KR20210014581A (ko) * 2019-07-30 2021-02-09 가부시키가이샤 니데크 염색 시스템
KR102331697B1 (ko) * 2019-11-26 2021-11-29 한국생산기술연구원 잉크젯 인쇄방법을 이용한 내부구조가 제어된 잉크패턴 제조방법 및 제조장치
CN112034540B (zh) * 2020-09-24 2022-05-27 北京北方华创微电子装备有限公司 微凸透镜阵列结构的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059014A1 (fr) * 1999-03-30 2000-10-05 Seiko Epson Corporation cROCEDE PRODUCTION D'UN FILM DE SILICIUM ET COMPOSITION D'ENCRE POUR IMPRIMANTE A JET D'ENCRE
JP2001179167A (ja) * 1999-12-24 2001-07-03 Nec Corp 薄膜形成方法
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076575A (en) 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
US4400409A (en) 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
JP2540501B2 (ja) * 1983-11-10 1996-10-02 株式会社 半導体エネルギー研究所 レ−ザ加工方法
EP0165685B1 (en) 1984-06-20 1992-09-23 Gould Inc. Laser-based system for the total repair of photomasks
US4612085A (en) 1985-04-10 1986-09-16 Texas Instruments Incorporated Photochemical patterning
EP0432726B1 (en) 1989-12-11 1996-04-17 Ajinomoto Co., Inc. Fluorinated carbon chain-containing aluminum surface modifier
US5626919A (en) 1990-03-01 1997-05-06 E. I. Du Pont De Nemours And Company Solid imaging apparatus and method with coating station
US5303072A (en) 1990-07-05 1994-04-12 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
KR950010661B1 (ko) 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
US5477360A (en) 1993-04-23 1995-12-19 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2682421B2 (ja) 1993-12-28 1997-11-26 日本電気株式会社 半導体光集積回路の製造方法
JPH0862445A (ja) * 1994-08-24 1996-03-08 Hitachi Cable Ltd 光導波路の製造方法
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
JPH08155670A (ja) * 1994-12-05 1996-06-18 Nippondenso Co Ltd レーザ加工機とその加工方法
JP3963974B2 (ja) 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JPH09292633A (ja) 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
US6080606A (en) 1996-03-26 2000-06-27 The Trustees Of Princeton University Electrophotographic patterning of thin film circuits
JP3505186B2 (ja) 1996-06-13 2004-03-08 古河電気工業株式会社 半導体導波路型受光素子とその製造方法
US5962192A (en) 1996-06-19 1999-10-05 Printing Developments, Inc. Photoresists and method for making printing plates
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
JP2002516621A (ja) 1996-11-27 2002-06-04 イーストマン ケミカル カンパニー 光吸収性ポリマー組成物の製造方法
US6195156B1 (en) 1997-03-14 2001-02-27 Kabushiki Kaisha Toshiba Image forming device, image forming process, and pattern forming process, and photosensitive material used therein
EP1376226B1 (en) 1997-08-08 2010-10-13 Dai Nippon Printing Co., Ltd. Structure for pattern formation, method for pattern formation, and application thereof
US6669781B2 (en) * 1997-09-23 2003-12-30 Micron Technology, Inc. Method and apparatus for improving stencil/screen print quality
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JP3173439B2 (ja) 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
US6248151B1 (en) 1997-11-25 2001-06-19 Xerox Corporation Method of manufacturing three dimensional parts using an inert gas
GB9726511D0 (en) 1997-12-13 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
US6396102B1 (en) * 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
US6416583B1 (en) 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
AUPP699698A0 (en) 1998-11-06 1998-12-03 Pacific Solar Pty Limited Indirect laser patterning of resist
US6313435B1 (en) * 1998-11-20 2001-11-06 3M Innovative Properties Company Mask orbiting for laser ablated feature formation
JP4092827B2 (ja) 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
DE60027949T2 (de) 1999-02-23 2007-01-04 Mitsubishi Chemical Corp. Optische Halbleitervorrichtung
JP3679943B2 (ja) 1999-03-02 2005-08-03 大日本印刷株式会社 パターン形成体の製造方法
JP4087000B2 (ja) * 1999-03-08 2008-05-14 日鉱金属株式会社 レードル及びレードルのライニング方法
JP4377984B2 (ja) 1999-03-10 2009-12-02 キヤノン株式会社 カラーフィルタとその製造方法、該カラーフィルタを用いた液晶素子
US6376013B1 (en) * 1999-10-06 2002-04-23 Advanced Micro Devices, Inc. Multiple nozzles for dispensing resist
JP5060695B2 (ja) 1999-12-21 2012-10-31 プラスティック ロジック リミテッド 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
US6541731B2 (en) 2000-01-25 2003-04-01 Aculight Corporation Use of multiple laser sources for rapid, flexible machining and production of vias in multi-layered substrates
JP4132546B2 (ja) 2000-02-29 2008-08-13 富士フイルム株式会社 光拡散板、光拡散板の製造方法および表示装置
US6709806B2 (en) 2000-03-31 2004-03-23 Kabushiki Kaisha Toshiba Method of forming composite member
US6791144B1 (en) 2000-06-27 2004-09-14 International Business Machines Corporation Thin film transistor and multilayer film structure and manufacturing method of same
US6734029B2 (en) 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
US6723576B2 (en) 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP3516441B2 (ja) 2000-07-10 2004-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法
US6552405B2 (en) 2000-07-27 2003-04-22 Kyocera Corporation Photoelectric conversion device and manufacturing method thereof
JP2002208635A (ja) * 2000-11-08 2002-07-26 Komatsu Ltd 多層配線の形成方法と配線溝及びビアホールの形成装置
JP4021177B2 (ja) 2000-11-28 2007-12-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法および有機エレクトロルミネッセンス装置並びに電子機器
TW533446B (en) 2000-12-22 2003-05-21 Koninkl Philips Electronics Nv Electroluminescent device and a method of manufacturing thereof
JP4678805B2 (ja) 2001-02-14 2011-04-27 シャープ株式会社 半導体発光装置およびその製造方法
CN1292496C (zh) 2001-05-23 2006-12-27 造型逻辑有限公司 器件的图案形成
DE60221753T2 (de) 2001-06-29 2007-12-06 Crystal Systems Inc. Beschlagungsresistente transparente Artikel, Stoffe, die eine hydrophile anorganische Schicht hoher Härte bilden und Verfahren zur Herstellung einer beschlagungsarmen Linse
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
US7435515B2 (en) 2001-09-12 2008-10-14 Dai Nippon Printing Co., Ltd. Process for production of pattern-forming body
JP4236081B2 (ja) 2001-10-16 2009-03-11 大日本印刷株式会社 パターン形成体の製造方法
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US6707093B2 (en) 2001-11-30 2004-03-16 Stmicroelectronics, Inc. Selective ionic implantation of fluoropolymer film to modify the sensitivity of underlying sensing capacitors
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP4231645B2 (ja) 2001-12-12 2009-03-04 大日本印刷株式会社 パターン形成体の製造方法
US6740900B2 (en) 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
US6878445B2 (en) 2002-03-08 2005-04-12 Fuji Photo Film Co., Ltd. Nanoparticle coated material and production method of same
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2003309344A (ja) 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
JP3823870B2 (ja) 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
JP3835352B2 (ja) 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US20040009304A1 (en) * 2002-07-09 2004-01-15 Osram Opto Semiconductors Gmbh & Co. Ogh Process and tool with energy source for fabrication of organic electronic devices
US6957608B1 (en) * 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
US7749684B2 (en) 2002-08-28 2010-07-06 Dai Nippon Printing Co., Ltd. Method for manufacturing conductive pattern forming body
JP4232415B2 (ja) 2002-08-30 2009-03-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器
JP4170049B2 (ja) 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
TWI256732B (en) 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP4474108B2 (ja) 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
JP2004145092A (ja) 2002-10-25 2004-05-20 Seiko Epson Corp デバイスとその製造方法及びそのデバイスを備えた電子機器
US7018779B2 (en) 2003-01-07 2006-03-28 International Business Machines Corporation Apparatus and method to improve resist line roughness in semiconductor wafer processing
JP4907088B2 (ja) 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
EP1592049A1 (en) 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
EP1592054A4 (en) 2003-02-05 2010-08-25 Semiconductor Energy Lab DISPLAY METHOD
KR20110038165A (ko) 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
CN101848594B (zh) 2003-02-06 2013-03-13 株式会社半导体能源研究所 等离子体装置
JPWO2004070809A1 (ja) 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4526951B2 (ja) 2003-02-06 2010-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4244382B2 (ja) * 2003-02-26 2009-03-25 セイコーエプソン株式会社 機能性材料定着方法及びデバイス製造方法
WO2004076610A1 (ja) 2003-02-26 2004-09-10 Japan Science And Technology Agency 細胞培養用マイクロチャンバー加工装置及び方法
WO2004086487A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
KR101167534B1 (ko) * 2003-04-25 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴의 제작방법 및 액적 토출장치
JPWO2004096449A1 (ja) 2003-04-25 2006-07-13 株式会社半導体エネルギー研究所 荷電ビームを用いた液滴吐出装置及び該装置を用いてのパターンの作製方法
CN100380596C (zh) 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
US7364769B2 (en) 2003-05-13 2008-04-29 Ricoh Company, Ltd. Apparatus and method for formation of a wiring pattern on a substrate, and electronic devices and producing methods thereof
JP4366116B2 (ja) 2003-05-20 2009-11-18 キヤノン株式会社 電界効果型有機トランジスタ
JP4727135B2 (ja) 2003-05-26 2011-07-20 富士フイルム株式会社 レーザアニール装置
KR100532281B1 (ko) 2003-05-26 2005-11-29 삼성전자주식회사 면굴절 입사형 수광소자 및 그 제조방법
JP2004351272A (ja) 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
CN100459174C (zh) 2004-01-13 2009-02-04 松下电器产业株式会社 太阳电池及其制造方法
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
TWI366701B (en) 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7691685B2 (en) 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101127889B1 (ko) 2004-02-17 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US20050196710A1 (en) 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7208401B2 (en) 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
KR101192973B1 (ko) 2004-03-19 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴 형성 방법, 박막 트랜지스터, 표시 장치 및 그 제조 방법과, 텔레비전 장치
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7476572B2 (en) 2004-03-25 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7732334B2 (en) 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006066488A (ja) 2004-08-25 2006-03-09 Mitsubishi Electric Corp 半導体受光素子およびその製造方法
US7977253B2 (en) 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7449372B2 (en) 2004-12-17 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of substrate having conductive layer and manufacturing method of semiconductor device
US7820465B2 (en) 2006-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance
JP2007311093A (ja) 2006-05-17 2007-11-29 Sony Corp 平面型表示装置、並びに、スペーサ
US20080001538A1 (en) 2006-06-29 2008-01-03 Cok Ronald S Led device having improved light output

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059014A1 (fr) * 1999-03-30 2000-10-05 Seiko Epson Corporation cROCEDE PRODUCTION D'UN FILM DE SILICIUM ET COMPOSITION D'ENCRE POUR IMPRIMANTE A JET D'ENCRE
JP2001179167A (ja) * 1999-12-24 2001-07-03 Nec Corp 薄膜形成方法
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Also Published As

Publication number Publication date
CN100380596C (zh) 2008-04-09
US7585783B2 (en) 2009-09-08
US8528497B2 (en) 2013-09-10
JPWO2004097915A1 (ja) 2006-07-13
US20060158482A1 (en) 2006-07-20
CN1781184A (zh) 2006-05-31
US20090314203A1 (en) 2009-12-24
WO2004097915A1 (ja) 2004-11-11
TWI346344B (en) 2011-08-01
TW200425248A (en) 2004-11-16
JP4731913B2 (ja) 2011-07-27
KR20050120807A (ko) 2005-12-23

Similar Documents

Publication Publication Date Title
KR101115291B1 (ko) 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
JP5256315B2 (ja) 表示装置の作製方法
KR101111995B1 (ko) 박막 트랜지스터, 디스플레이 장치 및 액정 디스플레이장치, 그리고 그 제조방법
US7919411B2 (en) Method for manufacturing wiring, thin film transistor, light emitting device and liquid crystal display device, and droplet discharge apparatus for forming the same
JP4741192B2 (ja) 半導体装置の作製方法
WO2005041286A1 (en) Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
KR101110766B1 (ko) 액정표시장치 및 액정표시장치의 제조 방법
KR101132266B1 (ko) 반도체 장치의 제조 방법
JP4737971B2 (ja) 液晶表示装置および液晶表示装置の作製方法
CN100592478C (zh) 薄膜晶体管、显示器件和液晶显示器件、及其制造方法
JP4593969B2 (ja) 配線の作製方法及び表示装置の作製方法
JP4583904B2 (ja) 表示装置の作製方法
JP4623986B2 (ja) 表示装置の作製方法
JP4683898B2 (ja) 半導体装置の作製方法
JP2005136403A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20051025

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090414

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110401

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111202

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120206

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120207

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141230

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160119

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170119

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181117