[go: up one dir, main page]

KR100986000B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100986000B1
KR100986000B1 KR1020080053667A KR20080053667A KR100986000B1 KR 100986000 B1 KR100986000 B1 KR 100986000B1 KR 1020080053667 A KR1020080053667 A KR 1020080053667A KR 20080053667 A KR20080053667 A KR 20080053667A KR 100986000 B1 KR100986000 B1 KR 100986000B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
conductive paste
bump
manufacturing
Prior art date
Application number
KR1020080053667A
Other languages
English (en)
Other versions
KR20090127605A (ko
Inventor
목지수
유제광
이응석
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080053667A priority Critical patent/KR100986000B1/ko
Priority to US12/222,177 priority patent/US20090301767A1/en
Publication of KR20090127605A publication Critical patent/KR20090127605A/ko
Application granted granted Critical
Publication of KR100986000B1 publication Critical patent/KR100986000B1/ko
Priority to US13/403,380 priority patent/US8592135B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/026Nanotubes or nanowires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0514Photodevelopable thick film, e.g. conductive or insulating paste
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이고, 보다 상세하게는 탄소나노튜브와 감광성 바인더를 포함하는 도전성 페이스트로 형성된 범프를 포함하는 인쇄회로기판 및 그 제조방법에 관한 것이다. 본 발명에 따른 인쇄회로기판은 카본나노튜브 성분을 갖는 도전성 페이스트로 형성된 범프를 포함하기 때문에 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 양호하고, 범프가 미세피치로 형성되기 때문에 고밀도로 구현된 회로층을 가진다.
탄소나노튜브, 감광성, 바인더, 인쇄회로기판

Description

인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD AND A METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이고, 보다 상세하게는 탄소나노튜브와 감광성 바인더를 포함하는 도전성 페이스트로 형성된 범프를 포함하는 인쇄회로기판 및 그 제조방법에 관한 것이다.
기판 상에 솔더 범프를 형성하는 종래의 방법으로는, 기판 또는 웨이퍼 상에 프린팅 방식으로 솔더 페이스트를 프린팅한 후 리플로우 하는 방법(도 1(a) 내지 도 1(e) 참조), 무전해 도금을 이용하는 방법, 그리고 전해도금을 이용하는 방법이 있다.
도 1(a)를 참조하면, 패드(13)를 구비하는 기판(11) 상에는 솔더 레지스트(15)가 형성되어 있다. 솔더 레지스트(15)는 패드(13)의 사이에 형성되며 추후 범프(23)의 형성시 솔더 페이스트(19)가 흘러 내리는 것을 방지하는 역할을 한다.
그리고 도 1(b)에 도시된 바와 같이 솔더 레지스트(15) 상에 인쇄 마스크(17)를 위치시킨다. 인쇄 마스크(17)는 추후 솔더페이스트를 인쇄하는 과정에서 솔더 레지스트(15) 상에 솔더 페이스트가 도포되지 않도록 함과 동시에, 패드(13) 상에 도포되는 솔더 페이스트가 일정한 높이를 갖도록 한다. 그리고 도 1(c)에 도시된 바와 같이, 스퀴지 브레이드(21)를 이용하여 솔더 페이스트(19)를 패드(13) 상에 인쇄한다. 솔더 페이스트(19)는 도 1(c)에 도시된 바와 같이 솔더 레지스트(15) 및 인쇄 마스크(17)로 이루어지는 홈 사이에 충전된다.
그리고 도 1(d)에 도시된 바와 같이, 솔더 레지스트(15) 상에 위치시킨 인쇄 마스크(17)를 제거한 후 리플로우(reflow) 공정을 이용하여 도 1(e)에 도시된 바와 같은 범프(23)를 구비하는 인쇄회로기판을 제작한다.
이와 같이, 프린팅(printing) 방식을 이용하는 인쇄회로기판의 범프 형성 방법은 120㎛ 이하의 미세 피치(pitch)를 갖는 범프를 구현하기가 어렵다는 문제점을 가진다. 따라서 프린팅 방식을 이용하는 범프 형성 방법은 미세한 범프를 형성하는 경우 범프가 형성되지 않거나, 형성되더라도 부피가 매우 작게 형성되는 문제점을 초래한다.
또한, 프린팅 방식을 이용하여 범프 형성이 가능한 인쇄회로기판의 사이즈(Size)가 현재로서는 쿼드(Quad) 또는 하프(Half) 사이즈 정도 수준에 있다. 따라서, 대면적(Panel Size) 범핑 작업이 불가능 하다는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창출된 것으로서, 탄소나노튜브 및 감광성 바인더가 포함된 도전성 페이스트를 활용하여 미세피치를 갖는 인쇄회로기판 및 대면적(Panel Size) 기판에 범핑 작업이 가능한 인쇄회로기판의 제조방법을 제안한다.
본 발명에 따른 인쇄회로기판은, 전기 신호를 도통하는 회로층을 갖는 회로기판 본체; 및 상기 회로층에 전기적으로 접속되는 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트로 이루어진 범프;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 회로기판 본체는 최외각 회로층에 노출된 외부접속단자를 더 포함하고, 상기 범프는 상기 외부접속단자 상에 형성된 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 범프는 단차진 원기둥 형상인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 도전성 페이스트는 금속 파우더를 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 감광성 바인더는 아크릴계 수지, 스티렌 수지, 노볼락계 에폭시 수지, 또는 폴리에스테르 수지 중에서 선택된 어느 하나인 것에 있다.
본 발명에 따른 인쇄회로기판의 제조방법은, (A) 전기 신호를 도통하는 회로층을 갖는 회로기판 본체의 범프형성영역에 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트를 도포하는 단계; 및 (B) 상기 도전성 페이스트를 패터닝하여 범프를 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 도전성 페이스트는 금속 파우더를 더 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 회로기판 본체는 최외각 회로층에 노출된 외부접속단자를 더 포함하고, 상기 범프형성영역은 상기 외부접속단자가 노출된 영역을 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 범프를 형성하는 단계는, (ⅰ) 범프 형성용 광 차단 패턴을 가지는 마스크를 상기 도전성 페이스트 상부에 배치하는 단계; 및 (ⅱ) 상기 마스크 상부에서 광을 조사하여 상기 도전성 페이스트를 선택적으로 노광하고, 현상하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (ⅲ) 단계 이후에, 상기 범프를 건조하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 마스크는 유리 마스크인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (ⅱ) 단계는, Na2CO3, KCO3, 또는 KOH 중 어느 하나를 현상액으로 사용하여 현상하는 단계를 포함하는 것에 있 다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판은 카본나노튜브 성분을 갖는 도전성 페이스트로 형성된 범프를 포함하기 때문에 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 양호하고, 범프가 미세피치로 형성되기 때문에 고밀도로 구현된 회로층을 가진다.
본 발명에 따른 인쇄회로기판의 제조방법은 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트를 사용하기 때문에 대면적 기판에도 범핑 작업이 가능하고, 미세한 피치를 갖는 범프를 형성할 수 있는 장점을 가진다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생 략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다. 도 2에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판은 전기 신호를 도통하는 회로층을 갖는 회로기판 본체(10), 및 상기 회로층에 전기적으로 접속되는 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트(30)로 이루어진 범프(35)를 포함하는 구성이다.
회로기판 본체(10)는 전자기기의 부품실장 및 배선에 사용되는 것으로, 일반적으로 금속층을 회로패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로층을 구성하고, 최외각 회로층에 부품들을 부착 탑재시키기 위한 범프(35) 및 홀(hall)을 형성하여 제조되는 인쇄회로기판(Printed Circuit Board; PCB)이다. 여기서, 회로기판 본체(10)는 절연기판의 한쪽 면에만 회로층을 형성한 단면 PCB, 양쪽 면에 회로층을 형성한 양면 PCB 및 복수의 회로층을 갖는 MLB(다층인쇄회로기판;Multi Layered Board)가 될 수 있다.
회로층은 설계된 패턴을 따라 전기신호를 전달하는 회로패턴들로 이루어진다. 회로패턴은 절연기판 상에 형성된 전도성 라인으로 일반적으로 전도성이 높은 구리, 니켈 등의 금속으로 구성된다. 회로층 중에 회로기판 본체(10)의 최외각에 배치되는 회로층을 최외각 회로층이라 하고, 회외각 회로층은 전자부품들과 접속할 수 있는 외부접속단자(15)를 구비한다. 이때, 외부접속단자(15)는 회로층을 구성하 는 금속 외에도 표면처리층인 니켈층 또는 금층을 더 포함할 수 있다. 한편, 최외각 회로층의 부식 및 식각을 방지하기 위해 외부접속단자(15)를 제외한 부분은 솔더레지스트층(13)으로 덮어 보호한다.
범프(35)는 다층으로 구성된 인쇄회로기판의 각 층 사이를 전기적으로 접속하거나, 전자부품과 인쇄회로기판을 전기적, 물리적으로 접속하기 위해 외부접속단자(15) 상에 형성되는 전도성 부재이다. 본 상세한 설명에서는 전자부품과 인쇄회로기판을 접속하기 위한 범프에 대해 예시적으로 도시 및 서술하기로 한다.
도 2에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판의 범프(35)는 단차진 원기둥 형상이 될 수 있으며, 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트(30)로 구성된다. 이외에도, 본 실시예에서 사용되는 도전성 페이스트(30)는 금속 파우더, 경화제, 칙소제 등을 더 포함할 수 있다. 구체적으로 본 실시예에 사용되는 도전성 페이스트(30)의 성분은 하기 표 1과 같다. 표 1에 나타난 성분은 예시적인 것이고 본 발명에 이에 제한되는 것은 아니다.
성분 비율(wt%) 비고
카본나노튜브(CNT) 50~90 SWNT 또는 MWNT 사용
금속 파우더
(Size: 1㎛ 이하)
10~30 Ag, Cu, Sn, Bi, Sn/Ag, Sn/Bi, Ag/Cu/Sn 등
Sn:기타금속=7:3 비율로 혼합
감광성 바인더 5~20 감광성 수지 바인더(에폭시 계 등)
첨가제 0.5~5.0 경화제, 칙소제
용제 5~10 -
< 도전성 페이스트(30)의 성분 >
여기서, 카본 나노 튜브는 다른 물질(예를 들면, copper)과 비교할 경우 뛰어난 전기적 특성을 갖는다. 예를 들어, 아래의 표 2에는 카본 나노 튜브와 다른 물질과의 특성을 비교하고 있다.
물리적 특징
(Physical property)
카본나노튜브
(carbon nano tube)
비교물질
(comparative materials)
밀도
(density)
1.33~1.40g/cm3 2.7g/cm3
전류밀도
(current density)
1×109A/cm2 1×106A/cm2(copper cable)
열전도도
(thermal conductivity)
6000W/mK 400W/mk(copper)
비저항
(specific resistance)
1×10-10·Ω·cm 1×10-10·Ω·cm(copper)
< 카본나노튜브와 비교물질의 특성비교 >
이상의 표와 같이, 카본 나노 튜브는 알루미늄이나 구리와 같이 비교적 전기적 전도도와 비저항 면에서 우수한 성질을 가지는 금속물질보다 더 좋은 전기적 성질을 가진다. 따라서 본 실시예에 따른 인쇄회로기판은 카본나노튜브를 포함하는 성분을 가지는 범프(35)를 구비함으로써 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 다른 물질로 구성된 범프(35)를 갖는 인쇄회로기판보다 양호하다.
여기서, 감광성 바인더는 아크릴계 수지, 스티렌 수지, 노볼락계 에폭시 수지, 또는 폴리에스테르 수지 중에서 선택된 어느 하나가 될 수 있다.
이상에서 서술한 것과 같이, 본 실시예에 따른 인쇄회로기판은 본 실시예에 따른 인쇄회로기판은 카본나노튜브 성분을 갖는 도전성 페이스트로 형성된 범프를 포함하기 때문에 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 양호하다.
이하, 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법에 대해 서술한다. 도 3 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.
먼저, 도 3에 도시된 바와 같이, 전기 신호를 도통하는 회로층을 갖는 회로기판 본체(10)가 제공된다. 회로기판 본체(10)는 상술한 바와 같이 단면 PCB, 양쪽 면에 회로층을 형성한 양면 PCB 및 복수의 회로층을 갖는 다층인쇄회로기판이 될 수 있으며, 최외각 회로층에 노출된 외부접속단자(15)를 포함한다.
외부접속단자(15)는 회로기판 본체(10)의 최외각 회로층 전 면적에 걸쳐 골고루 분포할 수 있으나, 일반적으로 도 3에 도시된 바와 같이, 최외각 회로층의 특정부분, 즉 전자부품이 실장되는 위치에 밀집하여 형성되는 것이 보통이다. 서술의 편의상 외부접속단자(15)가 밀집하여 존재하는 영역을 범프형성영역(17)이라 명명한다. 본 실시예의 회로기판 본체(10)는 최외각 회로층 중심부에 12개의 외부접속단자(15)가 노출된 범프형성영역(17)을 갖는다.
다음, 도 4에 도시된 바와 같이, 범프형성영역(17)에 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트(30)를 도포한다. 도전성 페이스트(30)의 구체적인 성분은 상술한 바와 같다. 본 실시예에서는 범프형성영역(17)에 해당하는 개구부를 구비하는 메탈마스크를 사용하여 프린팅 방식으로 도전성 페이스트(30)를 도포하였다. 그러나, 도전성 페이스트(30)의 도포방식이 이에 제한되는 것은 아니며, 회로기판의 최외각층 전 면적에 걸쳐 도포하는 것도 가능함을 밝혀둔다.
한편, 도전성 페이스트(30)에 포함된 감광성 바인더는 네가티브형과 포지티브형 감광성 바인더가 될 수 있으며, 본 실시예에서 사용되는 감광성 바인더는 포지티브형 감광성 바인더, 즉, 광을 조사받지 않는 부분이 경화되는 감광성 바인더이며, 이에 대해서는 후술한다.
이후, 도전성 페이스트(30)의 도포가 완료되면, 노광 및 현상 공정을 통해 도전성 페이스트(30)를 패터닝 하여 범프(35)를 형성한다. 노광 및 현상 공정을 통한 도전성 페이스트(30)의 패터닝은 프린팅 방식보다 더 정밀한 제어가 가능하고 대면적 기판에도 적용가능하다는 장점이 있다.
도 5에 도시된 바와 같이, 범프(35)가 형성되는 위치에 광 차단패턴(55)을 가지는 유리 마스크(50)를 도전성 페이스트(30) 상부에 배치하고, 유리 마스크(50)를 통해 자외선 광을 조사하여 도전성 페이스트(30)의 범프(35)가 형성될 부분을 경화한다. 상술한 바와 같이, 본 실시예에서 사용되는 도전성 페이스트(30)는 포지티브 감광성 바인더를 포함하기 때문에 광을 조사받지 않은 부분, 즉 범프(35) 부분이 경화된다.
본 실시예에서는 유리 마스크(50)를 사용하는 방식에 대해 서술하지만, 이에 제한되는 것은 아니며, 아크 워크 필름 등 다른 소재의 마스크를 사용하는 것도 가능하다. 그러나 미세피치로 범프(35)를 형성하기 위해서 유리 마스크(50)를 사용하는 것이 바람직할 것이다.
다음, 도 6에 도시된 바와 같이, 경화되지 않은 도전성 페이스트(30)를 현상공정에 의해 제거한다. 현상액으로 Na2CO3, KCO3, 또는 KOH 중 어느 하나를 사용할 수 있다. 이후, 건조공정을 수행하여 도 2에 도시된 것과 같은 단차진 원기둥 형상의 범프(35)를 완성할 수 있다. 건조공정은 통상적으로 160℃ 내지 180℃의 온도에서 30분 내지 90분 동안 수행된다.
상술한 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조방법은 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트(30)를 사용하기 때문에 대면적 기판에도 범핑 작업이 가능하고, 미세한 피치를 갖는 범프(35)를 형성할 수 있는 장점을 가진다.
한편, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래의 솔더 페이스트를 프린팅한 후 리플로우 하는 방식으로 인쇄회로기판을 제조하는 공정을 공정순서대로 도시하는 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 탄소나노튜브와 감광성 바인더를 포함하는 도전성 페이스트로 형성된 범프를 포함하는 인쇄회로기판의 단면도이다.
도 3 내지 도 6은 본 발명의 바람직한 실시예에 따른 탄소나노튜브와 감광성 바인더를 포함하는 도전성 페이스트로 형성된 범프를 포함하는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.

Claims (12)

  1. 전기 신호를 도통하는 최외각 회로층에 구비된 외부접속단자와 상기 외부접속단자에 대응한 개구부가 형성되도록 상기 최외각 회로층에 도포된 솔더레지스트층을 갖는 회로기판 본체; 및
    상기 개구부를 통해서 상기 외부접속단자에 전기적으로 접속되고, 아크릴계 수지, 스티렌 수지, 노볼락계 에폭시 수지, 또는 폴리에스테르 수지 중에서 선택된 어느 하나인 감광성 바인더 및 카본나노튜브를 포함하는 도전성 페이스트로 이루어진 범프;
    를 포함하는 인쇄회로기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 범프는 단차진 원기둥 형상인 인쇄회로기판.
  4. 제1항에 있어서,
    상기 도전성 페이스트는 금속 파우더를 더 포함하는 인쇄회로기판.
  5. 삭제
  6. (A) 전기 신호를 도통하는 최외각 회로층에 구비된 외부접속단자와 상기 외부접속단자에 대응한 개구부가 형성되도록 상기 최외각 회로층에 도포된 솔더레지스트층을 갖는 회로기판 본체를 준비하는 단계;
    (B) 상기 솔더레지스트층의 범프형성영역에 카본나노튜브 및 감광성 바인더를 포함하는 도전성 페이스트를 도포하는 단계; 및
    (C) 상기 도전성 페이스트를 노광 및 현상을 통해서 패터닝하여 상기 개구부를 통해서 상기 외부접속단자와 전기적으로 접속되는 범프를 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 도전성 페이스트는 금속 파우더를 더 포함하는 인쇄회로기판.
  8. 삭제
  9. 제6항에 있어서,
    상기 범프를 형성하는 단계는,
    (ⅰ) 범프 형성용 광 차단 패턴을 가지는 마스크를 상기 도전성 페이스트 상부에 배치하는 단계; 및
    (ⅱ) 상기 마스크 상부에서 광을 조사하여 상기 도전성 페이스트 중 상기 범프가 형성될 부분을 경화시키고, 비경화된 상기 도전성 페이스트를 현상하여 제거하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 (ⅱ) 단계 이후에,
    상기 범프를 건조하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  11. 제9항에 있어서,
    상기 마스크는 유리 마스크인 인쇄회로기판의 제조방법.
  12. 제9항에 있어서,
    상기 (ⅱ) 단계는, Na2CO3, KCO3, 또는 KOH 중 어느 하나를 현상액으로 사용하여 현상하는 단계를 포함하는 인쇄회로기판의 제조방법.
KR1020080053667A 2008-06-09 2008-06-09 인쇄회로기판 및 그 제조방법 KR100986000B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080053667A KR100986000B1 (ko) 2008-06-09 2008-06-09 인쇄회로기판 및 그 제조방법
US12/222,177 US20090301767A1 (en) 2008-06-09 2008-08-04 Printed circuit board and method of manufacturing the same
US13/403,380 US8592135B2 (en) 2008-06-09 2012-02-23 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080053667A KR100986000B1 (ko) 2008-06-09 2008-06-09 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090127605A KR20090127605A (ko) 2009-12-14
KR100986000B1 true KR100986000B1 (ko) 2010-10-06

Family

ID=41399250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053667A KR100986000B1 (ko) 2008-06-09 2008-06-09 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US20090301767A1 (ko)
KR (1) KR100986000B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969437B1 (ko) * 2008-06-13 2010-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조방법
SG10201500798UA (en) * 2010-02-05 2015-03-30 Cambrios Technologies Corp Photosensitive ink compositions and transparent conductors and method of using the same
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196714A (ja) * 2000-01-17 2001-07-19 Jsr Corp 回路基板およびその製造方法
JP2003101231A (ja) * 2001-09-25 2003-04-04 Nippon Zeon Co Ltd 多層回路基板の製造方法
US20040099438A1 (en) 2002-05-21 2004-05-27 Arthur David J. Method for patterning carbon nanotube coating and carbon nanotube wiring
JP2008519452A (ja) * 2004-11-04 2008-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路のナノチューブをベースにした基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3030271B2 (ja) * 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP2006120665A (ja) 2004-10-19 2006-05-11 Sumitomo Metal Mining Co Ltd 銀とカーボンナノチューブを含む導電性樹脂ペースト組成物およびこれを用いた半導体装置
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196714A (ja) * 2000-01-17 2001-07-19 Jsr Corp 回路基板およびその製造方法
JP2003101231A (ja) * 2001-09-25 2003-04-04 Nippon Zeon Co Ltd 多層回路基板の製造方法
US20040099438A1 (en) 2002-05-21 2004-05-27 Arthur David J. Method for patterning carbon nanotube coating and carbon nanotube wiring
JP2008519452A (ja) * 2004-11-04 2008-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路のナノチューブをベースにした基板

Also Published As

Publication number Publication date
US8592135B2 (en) 2013-11-26
US20090301767A1 (en) 2009-12-10
KR20090127605A (ko) 2009-12-14
US20120148960A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
KR100295732B1 (ko) 인쇄배선기판홀충진방법
US6598291B2 (en) Via connector and method of making same
JP5125470B2 (ja) 配線基板及びその製造方法
US7537668B2 (en) Method of fabricating high density printed circuit board
US20060014327A1 (en) Method of fabricating PCB including embedded passive chip
WO1991014015A1 (en) Method and materials for forming multi-layer circuits by an additive process
JP2008300691A (ja) 配線基板およびその製造方法
JPH09246719A (ja) 基板の導体層の形成方法
CN101534609A (zh) 线路板上的线路结构及其制造方法
KR100986000B1 (ko) 인쇄회로기판 및 그 제조방법
US6303881B1 (en) Via connector and method of making same
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
CN106332442B (zh) 电路板及其制作方法
KR101110361B1 (ko) 인쇄회로기판 및 그 제조방법
KR100693145B1 (ko) 인쇄회로기판의 제조방법
WO2013111995A1 (ko) 다층 인쇄 회로 기판 및 이의 제조 방법
JP2007300038A (ja) 電子部品実装体とその製造方法
JP4806926B2 (ja) 電子部品搭載装置の製造方法
JP3527965B2 (ja) プリント配線板
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2007227788A (ja) 配線基板の製造方法および半田ペースト
KR100932535B1 (ko) 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법
JP3059961B2 (ja) 配線基板の製造方法
JP2007067189A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080609

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100310

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100728

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100930

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130624

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140701

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160809