[go: up one dir, main page]

KR100969437B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100969437B1
KR100969437B1 KR1020080055783A KR20080055783A KR100969437B1 KR 100969437 B1 KR100969437 B1 KR 100969437B1 KR 1020080055783 A KR1020080055783 A KR 1020080055783A KR 20080055783 A KR20080055783 A KR 20080055783A KR 100969437 B1 KR100969437 B1 KR 100969437B1
Authority
KR
South Korea
Prior art keywords
layer
buildup
bump
binder
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080055783A
Other languages
English (en)
Other versions
KR20090129719A (ko
Inventor
이응석
유제광
류창섭
황준오
박준형
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080055783A priority Critical patent/KR100969437B1/ko
Priority to US12/222,176 priority patent/US20090308650A1/en
Publication of KR20090129719A publication Critical patent/KR20090129719A/ko
Application granted granted Critical
Publication of KR100969437B1 publication Critical patent/KR100969437B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명에 따른 인쇄회로기판은 제1 금속층에 카본 나노 튜브 또는 카본 나노 파이버를 포함하는 소성형 페이스트로 범프를 형성하고, 소성공정을 수행한 후, 절연층 및 제2 금속층을 적층한 후에 제1 및 제2 금속층을 패터닝함으로써 제조되어 제조공정이 간단할 뿐만 아니라, 전기적 특성이 우수한 카본 나노 튜브 또는 카본 나노 파이버를 포함하는 소성형 페이스트로 이루어진 범프가 회로층을 연결함으로써 비저항이 감소되고, 전기전도도 및 방열성능을 향상된다.
카본 나노 튜브, 카본 나노 파이버, 금속 미립자, 소성, 산세, 바인더, 반응성 이온 에칭.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and a fabricating method of the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 카본 나노 튜브 또는 카본 나노 파이버를 포함하는 소성형 페이스트로 형성된 범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 부품의 고기능화, 경박단소화에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도화가 요구되고 있으며, 이러한 요구에 대응하기 위한 기술중의 하나로 회로패턴의 층간 전기적 도통 기술에 대한 연구가 활발히 진행되고 있다.
현재 회로패턴의 층간 전기적 도통 기술로는 레이저 비아(laser via)를 이용하는 층간 연결 공법 및 도전성 페이스트 범프를 이용하는 층간 연결 공법이 상용화되어 있는 실정이다.
여기서, 레이저 비아를 이용하는 공법은 CO2 레이저 또는 UV 레이저를 이용하여 절연층에 비아홀을 가공하고, 이 비아홀에 도금층을 형성하여 비아(via)를 통 해 층간 연결을 하는 것이고, 도전성 페이스트 범프를 이용하는 층간 연결 공법은 동박상에 예를 들어, 은(Ag)과 같은 도전성 페이스트를 인쇄하여 원추형의 범프를 형성하고, 프리프레그(prepreg)를 관통시킨 후 동박과 적층 프레스함으로써 층간 접속을 하는 것이다.
그러나, 레이저 비아를 이용하는 공법은 도금층을 형성하기 위해 각종 화학 약품을 사용함에 따라 환경문제를 유발할 뿐만 아니라 많은 비용이 소모되었다. 또한, 비아홀을 가공하기 위한 드릴링 작업으로 인한 리드 타임(lead-time)이 길어져 양산성이 긴 문제점이 있었다.
한편, 도전성 페이스트 범프를 이용하는 층간 연결 공법은 동도금을 이용하여 층간 연결하는 것보다 비저항이 높고, 페이스트 조성 중 폴리머 성분 때문에 전기전도성이 좋지 않은 문제점이 있었다.
따라서, 최근에는 도전성 페이스트 범프를 이용하는 층간 연결 공법의 장점을 이용하면서 전기 전도성을 높이기 위해 구리 대비 최대 허용 전류가 약 1000배 정도 큰 카본 나노 튜브(carbon nano tube)를 이용한 층간 연결 방법에 대한 연구가 활발히 진행되고 있다.
종래에는 실리콘 기판에 카본 나노 튜브를 화학 기상 성장법(Chemical Vapor Deposition; CVD)을 이용하여 수직방향으로 수직성장시켜 층간 연결하였으며, 도 1 내지 도 4에는 종래기술에 따른 층간 연결을 위한 카본 나노 튜브를 실리콘기판에 형성하는 방법을 설명하기 위한 공정단면도가 도시되어 있다.
먼저, 도 1에 도시한 바와 같이, 실리콘 기판(11) 상에 나노 크기의 촉매 금 속 입자(12)를 증착하고, 그 위로 절연층(13)을 형성한다.
다음, 도 2에 도시한 바와 같이, 절연층(13)에 레이저 비아홀(14)을 가공한다.
다음, 도 3에 도시한 바와 같이, 레이저 비아홀에 고온(500℃~1000℃) 합성 방법인 화학 기상 성장법을 이용하여 카본 나노 튜브(15)를 수직방향으로 성장시킨다.
다음, 도 4에 도시한 바와 같이, 절연층(13) 상에 상기 카본 나노 튜브(15)와 전기적으로 연결되도록 동박층(16)을 증착함으로써 카본 나노 튜브(15)를 층간 연결 도구로 사용하였다.
그러나, 종래기술에 따라 카본 나노 튜브(15)를 형성하기 위해서는 고온(약 500℃ ~ 약 4000℃)의 공정 온도를 수반하는 화학 기상 성장법이 요구되었고, 이에 따라 카본 나노 튜브(15)를 수직 방향으로 성장시키기 위해 고온에서도 사용될 수 있는 기제, 예를 들어, 실리콘 기판(11)과 같은 기제가 요구되었을 뿐만 아니라 제조시간 및 제조비용이 많이 들고, 제조공정 또한 복잡한 문제점이 있었다.
또한, 별도의 금속촉매(12)가 필요할 뿐만 아니라 실리콘 기판(11) 위에 나노 크기의 금속촉매(12)를 형성하기 위해 밀폐성이 높은 특수 용기가 필요하여 장비 비용이 상승하는 문제점이 있었다.
이와 같이 화학 기상 성장법을 이용하여 카본 나노 튜브를 형성하는 것은 인쇄회로기판의 제조공정에 직접 적용하는데 부적합한 면이 많았다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 카본 나노 튜브 또는 카본 나노 파이버를 포함하는 소성형 페이스트로 형성된 범프를 이용하여 층간 연결시킴으로써 전기전도도를 향상시킬 수 있는 구조를 가지며, 그 제조공정이 간단한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 절연층, 상기 절연층의 양면에 형성된 제1 회로층 및 제2 회로층, 및 상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 범프를 포함하고, 상기 범프는 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 상기 바인더가 제거되어 형성되는 것을 특징으로 한다.
여기서, 상기 소성형 페이스트는 은, 구리, 또는 이들의 결합물로 구성된 금속 미립자를 더 포함하는 것을 특징으로 한다.
또한, 상기 제1 회로층 및 상기 제2 회로층 상에 형성되는 빌드업 절연층과 빌드업 회로층을 포함하는 빌드업층을 더 포함하는 것을 특징으로 한다.
삭제
또한, 상기 빌드업 회로층과 상기 제1 회로층 및 제2 회로층은 빌드업 범프로 층간 연결되고, 상기 빌드업 범프는 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 상기 바인더가 제거되어 형성되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 제1 금속층에 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트로 범프를 형성하는 단계, (B) 상기 범프가 형성된 제1 금속층을 소성하고, 상기 소성 공정에 의해 상기 바인더를 제거하는 단계, (C) 상기 범프가 형성된 상기 제1 금속층에 절연층을 형성하는 단계, (D) 상기 절연층에 상기 범프와 전기적으로 연결되도록 제2 금속층을 적층하는 단계, 및 (E) 상기 제1 금속층 및 상기 제2 금속층을 패터닝 하여 제1 회로층 및 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 소성형 페이스트는 은, 구리, 또는 이들의 결합물로 구성된 금속 미립자를 더 포함하는 것을 특징으로 한다.
삭제
삭제
또한, 상기 (B) 단계 이후에, (B1) 반응성 이온 에칭(Reactive ion etching; RIE) 공정에 의해 상기 소성 공정에 의해 제거되지 않은 상기 바인더를 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계 이후에, (B2) 상기 소성 공정에 의해 상기 제1 금속층에 형성된 산화물을 제거하기 위해 산세공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, (F) 상기 제1 회로층 및 상기 제2 회로층 상에 형성되는 빌드업 절연층과 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 빌드업 회로층과 상기 제1 회로층 및 제2 회로층은 빌드업 범프로 층간 연결되고, 상기 빌드업 범프는 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 상기 바인더가 제거되어 형성되는 것을 특징으로 한다.
본 발명에 따르면, 카본 나노 튜브 또는 카본 나노 파이버를 포함하는 소성형 페이스트로 형성된 범프를 이용하여 층간 연결시킴으로써 비저항을 감소시키고 전기전도도를 향상시킬 뿐만 아니라 방열 성능을 개선시킨다.
또한, 본 발명에 따르면, 카본 나노 튜브 또는 카본 나노 파이버를 이용한 층간 연결구조를 간단한 공정에 의해 제공한다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도로서, 이를 참조하여 인쇄회로기판(100)을 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)은 절연층(104), 이 절연층(104)의 양면에 형성된 제1 회로층(101a) 및 제2 회로층(105a), 및 제1 회로층(101a)과 제2 회로층(105a) 사이에 전기적 접속을 위해 형성된 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 바인더가 제거되어 형성되는 범프(102)를 포함하는 것을 특징으로 한다.
여기서, 범프(102)는 카본 나노 튜브 또는 카본 나노 파이버, 금속미립자, 및 첨가제 등을 포함하며, 특히, 카본 나노 튜브 또는 카본 나노 파이버는 아래의 표 1에 나타난 바와 같이, 알루미늄이나 구리와 같이 비교적 전기적 전도도와 비저항 면에서 우수한 성질을 가지는 금속물질보다 더 좋은 전기적 성질을 가지는바, 층간 연결의 신뢰성을 향상시키고 방열효율을 증가시킨다.
물리적 특징
(Physical property)		 카본나노튜브
(carbon nano tube)		 비교물질
(comparative materials)
밀도
(density)		 1.33~1.40g/cm3 2.7g/cm3(알루미늄)
전류밀도
(current density)		 1×109A/cm2 1×106A/cm2(copper cable)
열전도도
(thermal conductivity)		 6000W/mK 400W/mk(copper)
비저항
(specific resistance)		 1×10-10·Ω·cm 1×10-10·Ω·cm(copper)
한편, 카본 나노 튜브는 단일벽(single wall) 또는 다중벽(multi wall) 카본 나노 튜브를 단독 또는 혼합하여 사용할 수 있으나, 전도특성이 직경에 비례하는 다중벽 카본 나노 튜브를 사용하는 것이 바람직하다.
또한, 금속 미립자는 고전도성 금속으로 은(Ag) 또는 구리(Cu), 및 이들을 적절히 결합하여 사용할 수 있으며, 접착성 및 전도효율을 증대시킨다.
또한, 첨가제는 접착성 및 인쇄성을 제어하는 요소로서, 유기/무기 충전제, 염료, 안료, 증점제, 윤활제, 소포제, 분산제, 레벨링제, 난연제, 칙소성 부여제, 광택제, 분자 내에 수지와 결합할 수 있는 소수성 관능기와 무기충전제와 결합할 수 있는 친수성 관능기를 동시에 갖는 커플링제 등을 필요에 따라 단독 또는 2종 이상을 혼합하여 사용된다. 여기서, 무기 충전제는 열팽창율을 낮추는 기능을 수행하기 위한 것으로, 구상/평판/무정형 등의 실리카, 알루미나, 규소토 등이 사용된다. 한편, 첨가제는 산화물의 제거를 위해 파인 타르(pine tar) 등과 같은 산화물 첨가제를 포함할 수 있다.
도 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 순서도이고, 도 7 내지 도 13은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, S1은 제1 금속층(101) 상에 카본 나노 튜브를 포함하는 소성형 페이스트로 범프(102)를 인쇄하는 단계로서, 도 7은 이에 상응하는 공정이다.
여기서, 범프(102)는 스크린 프린트(screen print) 방식에 의해 인쇄될 수 있다. 스크린 프린트는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 방식이다. 즉, 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고, 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 제1 금속층(101) 상에 전사되며, 원하는 모양과 높이로 인쇄하는 것이 가능하다. 물론, 다른 공지의 방법으로 범프(102)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다.
한편, 카본 나노 튜브를 포함하는 소성형 페이스트는 바인더 성분 내에 분말 상태의 카본 나노 튜브 또는 카본 나노 파이버 파우더(powder)가 혼합된 물질로서, 금속 미립자, 첨가제 등을 더 포함할 수 있다.
여기서, 소성형 페이스트는 카본 나노 튜브 또는 카본 나노 파이버가 약 75~85%, 바인더가 약 5~10%, 첨가제가 약 5%의 중량비를 갖는 것이 바람직하다. 참고로, 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자, 첨가제에 대한 설명은 앞서 설명한 바와 같으므로 생략하기로 한다.
한편, 바인더는 소성형 페이스트의 탄성 및 접착력을 제어하기 위한 것으로 필요에 따라 중량부를 조절하여 사용가능하다. 예를 들어, 바인더는 에폭시(epoxy) 수지, 시안산 에스테르(cyanic acid ester) 수지, 비스말레이미드(bismaleimide; BMI) 수지, 폴리이미드(polyimide) 수지, 벤조시크로브텐 수지(BCB), 페놀 수지 등의 열경화성 수지 또는 폴리우레탄(polyurethane) 수지, 폴리아미드이미드(Polyamideimide) 수지, 폴리페닐렌 에테르(Poly phenylene ether) 수지 등의 열가소성 수지, 또는 UV 경화수지 등이 단독 또는 2종 이상을 혼합하여 사용된다. 한편, 바인더는 폴리에틸렌 옥사이드, 폴리프로필렌카보네이트 및 이들의 혼합물로 이루어진 군으로부터 선택하여 사용할 수 있으며, 이는 보다 낮은 온도 범위에서 소성이 가능할 뿐만 아니라, 소성공정에서 바인더의 분해가 잘 이루어져 카본 나노 튜브 또는 카본 나노 파이버의 열화를 방지함으로써, 열전도도를 크게 향상시킬 수 있다.
다음, S2은 소성공정을 수행하는 단계로서, 도 8은 이에 상응하는 공정이다.
이때, 소성형 페이스트는 약 500℃ 이상의 온도에서 가열처리되는 소성공정을 거치면서, 내부에 존재하던 바인더는 카본 나노 튜브 또는 카본 나노 파이버를 상호간 접속시키고 열분해 되어 사라지게 된다. 즉, 소성형 페이스트 범프(102)는 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자 및 첨가제를 포함하는 소성체로 이루어지게 된다.
그러나, 소성공정 후에도 바인더가 잔존하는 경우, 전기전도성의 향상을 위하여 반응성 이온 에칭(Reactive Ion Etching; RIE) 공정을 수행하여 바인더를 제거하는 공정을 더 수행하는 것이 바람직하다. 반응성 이온 에칭 기술이란, 반응성 가스의 플라즈마에 존재하는 활성종을 에칭재료 표면의 원자와 반응시켜 휘발성의 반응생성물을 생성시키고, 이것을 재료 표면에서 이탈시켜 에칭하는 기술로서, 본 발명에서는 아르곤(Ar) 또는 헬륨(He)과 같은 비활성 기체를 이용한 유전체 장벽 방전(Dielectric Barrier Discharge; DBD)을 이용하여 수행될 수 있다.
다음, S21은 산세공정을 수행하는 단계로서, 도 9는 이에 상응하는 공정이다. 본 단계에서는 소성 공정에 의해 제1 금속층(101)에 형성된 산화피막(103)을 제거하며, 필요에 따라 선택적으로 실시되는 것이 바람직하다.
산세공정은 산화피막(scale)을 제거하는 공정으로서, 염욕처리, 기계적 박리, 전해산세, 강산(황산, 질산 등)에 의한 산세, 초음파에 의한 산세 등이 있다.
범프(102)가 인쇄된 제1 금속층(101)이 소성공정을 거치게 되면 제1 금속층(101)에 산화피막(103)이 형성될 수 있다. 특히, 범프(102)가 인쇄된 제1 금속층(101)의 일면은 이후 절연층이 형성되는 부분으로 별도의 산세공정이 요구되지 않으나, 범프(102)가 인쇄되지 않은 제1 금속층(101)의 타면은 이후 회로층으로 형성되기 때문에 산세공정에 의해 산화피막(103)을 제거하는 것이 더욱 바람직하다.
다음, S3는 범프(102)가 인쇄된 제1 금속층(101)에 절연층(104)을 적층하는 단계로서, 도 10은 이에 상응하는 공정이다.
이때, 절연층(104)이 인쇄된 범프(102)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하며, 이는 접촉 또는 무접촉 방식에 의해 형성될 수 있다.
여기서, 접촉 방식은 범프(102)가 형성된 제1 금속층(101)에 절연층(104)을 적층하는 것이다. 여기서, 범프(102)는 절연층(104)을 관통하도록 절연층(104) 보다 강도가 큰 것이 바람직하며, 절연층(104)은 열경화성 수지로 형성된 반경화 상태의 프리프레그가 바람직하다. 바람직하게는, 절연층(104)은 범프(102)의 높이보다 작은 두께를 가지므로, 범프(102)는 그 높이만큼 절연층(104)을 관통하게 된다.
한편, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이 비접촉 방식은, 접촉방식에서 범프(102)가 절연층(104)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 범프(102)의 형상 변화 또는 범프(102)와 절연층(104) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용하다.
다음, S4는 절연층(104) 상에 제2 금속층(105)을 적층하는 단계로서, 도 11은 이에 상응하는 공정이다.
여기서, 제2 금속층(105)은 진공상태에서 절연층(104) 및 범프(102)를 연화 온도 이상으로 가열하여 반경화 상태로 만들고, 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 절연층(104) 상에 적층된다. 이와 같이, 제2 금속층(105)을 가압함으로써 제2 금속층(105)은 범프(102)와 연결되게 된다.
한편, 표면이 평평한 프레스판에 의해 가압되기 때문에 그 압력이 절연층(104)에 균등하게 전달됨으로써 기판 전체의 휨이나 뒤틀림을 방지할 수 있으며, 진공상태에서 가압하기 때문에 절연층(104) 등에 기포 등이 발생하지 않게 된다.
다음, S5는 제1 금속층(101) 및 제2 금속층(105)을 패터닝하여 제1 회로층(101a) 및 제2 회로층(105a)을 형성하는 단계로서, 도 12는 이에 상응하는 공정이다.
여기서, 제1 회로층(101a) 및 제2 회로층(105a)은 서브트랙티브(subtractive) 방식과 같은 통상의 회로층 형성공정을 이용하여 제조될 수 있다. 즉, 제1 금속층(101) 및 제2 금속층(105) 상에 드라이 필름(dry film; DF)층을 적층하고, 노광, 현상 및 에칭 공정에 의해 제1 회로층(101a) 및 제2 회로층(105a)을 형성한다.
이와 같은 제조공정에 의해 도 5에 도시한 바와 같은 인쇄회로기판(100)이 제조된다.
한편, 도 13에 도시한 바와 같이, 다층 구조를 갖는 인쇄회로기판을 제조하기 위해 제1 회로층(101a) 및 제2 회로층(105a)의 일면 또는 양면에 빌드업 절연층(107)과 빌드업 회로층(108)을 포함하는 빌드업층(109)을 형성할 수 있다. 이때, 제1 및 제2 회로층(105a)은 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 바인더가 제거되어 형성되는 범프(106)로 전기적으로 연결되는 것이 바람직하다.
여기서, 빌드업층(109)은 예를 들어, 도 7 내지 도 10의 제조공정에 의해 형성된 카본 나노 튜브를 포함하는 빌드업 범프(106)가 인쇄된 빌드업 금속층에 빌드업 절연층(107)을 형성한 후, 제1 회로층(101a) 및/또는 제2 회로층(105a)과 빌드업 범프(106)가 대향하도록 배치한 후 가압하고, 빌드업 금속층을 패터닝하여 빌드업 회로층(108)을 형성하여 제조되는 것이 바람직하다. 한편, 도 13에는 설명의 편의를 위해 제1 회로층(101a) 위로 빌드업층(109)을 형성하는 것으로 도시하였으나, 제2 회로층(105a)에도 빌드업층(109)을 형성하는 것도 본 발명의 범주 내에 포함된다고 할 것이다.
이는, 제1 회로층(101a) 및/또는 제2 회로층(105a)에 빌드업 범프(106)를 형성하고, 소성공정을 거치는 경우 절연층(104)이 고온에서 제거될 수 있기 때문에 상술한 바와 같은 가압 적층 공정에 의해 형성하는 것이 바람직하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자부품 내장형 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 4에는 종래기술에 따른 층간 연결을 위한 카본 나노 튜브를 인쇄회로기판에 형성하는 방법을 설명하기 위한 공정단면도이다.
도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
도 6는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 순서도이다.
도 7 내지 13는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
<도면부호의 설명>
101 : 제1 금속층 102 : 범프
103 : 산화피막 104 : 절연층
105 : 제2 금속층 101a : 제1 회로층
105a: 제2 회로층 109 : 빌드업층

Claims (13)

  1. 절연층;
    상기 절연층의 양면에 형성된 제1 회로층 및 제2 회로층; 및
    상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 범프를 포함하고,
    상기 범프는 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 상기 바인더가 제거되어 형성되는 것을 특징으로 하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 소성형 페이스트는 은, 구리, 또는 이들의 결합물로 구성된 금속 미립자를 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 제1 회로층 및 상기 제2 회로층 상에 형성되는 빌드업 절연층과 빌드업 회로층을 포함하는 빌드업층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 4에 있어서,
    상기 빌드업 회로층과 상기 제1 회로층 및 제2 회로층은 빌드업 범프로 층간 연결되고, 상기 빌드업 범프는 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 상기 바인더가 제거되어 형성되는 것을 특징으로 하는 인쇄회로기판.
  6. (A) 제1 금속층에 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트로 범프를 형성하는 단계;
    (B) 상기 범프가 형성된 제1 금속층을 소성하고, 상기 소성 공정에 의해 상기 바인더를 제거하는 단계;
    (C) 상기 범프가 형성된 상기 제1 금속층에 절연층을 형성하는 단계;
    (D) 상기 절연층에 상기 범프와 전기적으로 연결되도록 제2 금속층을 적층하는 단계; 및
    (E) 상기 제1 금속층 및 상기 제2 금속층을 패터닝 하여 제1 회로층 및 제2 회로층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 소성형 페이스트는 은, 구리, 또는 이들의 결합물로 구성된 금속 미립자를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 삭제
  9. 삭제
  10. 청구항 6에 있어서,
    상기 (B) 단계 이후에,
    (B1) 반응성 이온 에칭(Reactive ion etching; RIE) 공정에 의해 상기 소성 공정에 의해 제거되지 않은 상기 바인더를 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 6에 있어서,
    상기 (B) 단계 이후에,
    (B2) 상기 소성 공정에 의해 상기 제1 금속층에 형성된 산화물을 제거하기 위해 산세공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 6에 있어서,
    상기 (E) 단계 이후에,
    (F) 상기 제1 회로층 및 상기 제2 회로층 상에 형성되는 빌드업 절연층과 빌 드업 회로층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 빌드업 회로층과 상기 제1 회로층 및 제2 회로층은 빌드업 범프로 층간 연결되고, 상기 빌드업 범프는 카본 나노 튜브 또는 카본 나노 파이버, 및 바인더를 포함하는 소성형 페이스트의 소성에 의해 상기 바인더가 제거되어 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020080055783A 2008-06-13 2008-06-13 인쇄회로기판 및 그 제조방법 Expired - Fee Related KR100969437B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080055783A KR100969437B1 (ko) 2008-06-13 2008-06-13 인쇄회로기판 및 그 제조방법
US12/222,176 US20090308650A1 (en) 2008-06-13 2008-08-04 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055783A KR100969437B1 (ko) 2008-06-13 2008-06-13 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090129719A KR20090129719A (ko) 2009-12-17
KR100969437B1 true KR100969437B1 (ko) 2010-07-14

Family

ID=41413733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055783A Expired - Fee Related KR100969437B1 (ko) 2008-06-13 2008-06-13 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20090308650A1 (ko)
KR (1) KR100969437B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196714A (ja) * 2000-01-17 2001-07-19 Jsr Corp 回路基板およびその製造方法
JP2003023256A (ja) * 2002-05-27 2003-01-24 Toshiba Corp 印刷配線板およびその製造方法
US20040099438A1 (en) * 2002-05-21 2004-05-27 Arthur David J. Method for patterning carbon nanotube coating and carbon nanotube wiring
US20080017981A1 (en) 2006-05-26 2008-01-24 Nano-Proprietary, Inc. Compliant Bumps for Integrated Circuits Using Carbon Nanotubes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2197653A (en) * 1936-05-23 1940-04-16 Sharon Steel Corp Method of electrically pickling and cleaning stainless steel and other metals
JPS5975695A (ja) * 1982-10-23 1984-04-28 日本碍子株式会社 セラミツク厚膜回路基板
JPS63170994A (ja) * 1986-05-30 1988-07-14 古河電気工業株式会社 多層プリント配線板及びその製造方法
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
US7180184B2 (en) * 2002-11-22 2007-02-20 Yu-Nung Shen Conductive bump for semiconductor device and method for making the same
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
US7354988B2 (en) * 2003-08-12 2008-04-08 General Electric Company Electrically conductive compositions and method of manufacture thereof
US20070145097A1 (en) * 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
US20080023665A1 (en) * 2006-07-25 2008-01-31 Weiser Martin W Thermal interconnect and interface materials, methods of production and uses thereof
KR100866577B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법
KR20090047328A (ko) * 2007-11-07 2009-05-12 삼성전기주식회사 도전성 페이스트 및 이를 이용한 인쇄회로기판
US7884488B2 (en) * 2008-05-01 2011-02-08 Qimonda Ag Semiconductor component with improved contact pad and method for forming the same
KR100986000B1 (ko) * 2008-06-09 2010-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196714A (ja) * 2000-01-17 2001-07-19 Jsr Corp 回路基板およびその製造方法
US20040099438A1 (en) * 2002-05-21 2004-05-27 Arthur David J. Method for patterning carbon nanotube coating and carbon nanotube wiring
JP2003023256A (ja) * 2002-05-27 2003-01-24 Toshiba Corp 印刷配線板およびその製造方法
US20080017981A1 (en) 2006-05-26 2008-01-24 Nano-Proprietary, Inc. Compliant Bumps for Integrated Circuits Using Carbon Nanotubes

Also Published As

Publication number Publication date
US20090308650A1 (en) 2009-12-17
KR20090129719A (ko) 2009-12-17

Similar Documents

Publication Publication Date Title
US6518514B2 (en) Circuit board and production of the same
US8461462B2 (en) Circuit substrate, laminated board and laminated sheet
US7791897B2 (en) Multi-layer embedded capacitance and resistance substrate core
KR101456088B1 (ko) 절연 시트, 그 제조방법 및 그 절연 시트를 사용한 구조체의 제조방법
KR101423534B1 (ko) 구조체 및 그 제조 방법
US9485877B2 (en) Structure for circuit board used in electronic devices and method for manufacturing the same
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
KR100866577B1 (ko) 인쇄회로기판의 층간 도통방법
KR101022954B1 (ko) 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법
JP5961703B2 (ja) 配線基板およびその実装構造体
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
US8607445B1 (en) Substrate having internal capacitor and method of making same
JP5363886B2 (ja) 配線基板の製造方法
CN101207971A (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
KR100969437B1 (ko) 인쇄회로기판 및 그 제조방법
JP2002198658A (ja) プリプレグ及びその製造方法、並びにそれを用いた配線基板の製造方法
JP2013046012A (ja) 配線基板およびその実装構造体
JPH11103165A (ja) 多層配線基板及びその製造方法
CN112752394A (zh) 一种具有散热层的金属印刷电路板
KR102836401B1 (ko) 절연 구조물 및 이를 포함하는 인쇄회로기판
JP2013201305A (ja) 配線基板およびその実装構造体
JP5783837B2 (ja) 金属箔付積層板および配線基板
JP3064237B2 (ja) 配線基板およびその製造方法
JP2004322482A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
WO2025068301A1 (en) Component carrier with fillers at an interface, and manufacture method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080613

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100305

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100702

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130624

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150609