JP2007067189A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007067189A JP2007067189A JP2005251608A JP2005251608A JP2007067189A JP 2007067189 A JP2007067189 A JP 2007067189A JP 2005251608 A JP2005251608 A JP 2005251608A JP 2005251608 A JP2005251608 A JP 2005251608A JP 2007067189 A JP2007067189 A JP 2007067189A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring board
- ink
- insulating material
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 238000007639 printing Methods 0.000 claims abstract description 61
- 239000011810 insulating material Substances 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 29
- 238000013461 design Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 33
- 239000010419 fine particle Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000003475 lamination Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 118
- 239000000976 ink Substances 0.000 description 114
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 29
- 229910052802 copper Inorganic materials 0.000 description 27
- 239000010949 copper Substances 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 17
- 238000007747 plating Methods 0.000 description 17
- 239000002243 precursor Substances 0.000 description 17
- 238000012545 processing Methods 0.000 description 12
- 238000011049 filling Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000007641 inkjet printing Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- BGHCVCJVXZWKCC-UHFFFAOYSA-N tetradecane Chemical compound CCCCCCCCCCCCCC BGHCVCJVXZWKCC-UHFFFAOYSA-N 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- KXDHJXZQYSOELW-UHFFFAOYSA-N Carbamic acid Chemical class NC(O)=O KXDHJXZQYSOELW-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 150000003973 alkyl amines Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 簡単、短時間かつ安価に、しかも様々な配線デザインが可能であり、高密度配線の要求に対応でき、必要に応じて多層構造も可能な配線基板を提供すること。
【解決手段】 絶縁性の材料からなる基板と、該基板に形成されたビア及び（又は）貫通孔とを備えた配線基板において、基板が、絶縁性材料からなる基板形成性インクを繰り返し印刷することにより形成された少なくとも２層の絶縁性材料の層の積層体からなり、かつビア及び（又は）貫通孔が、絶縁性材料の層の形成の都度絶縁性材料の層と同一平面においてビア及び（又は）貫通孔の形成部位に印刷されたキャビティ形成性インクを積層体の完成後に除去することによって形成されたものであるように、構成する。
【選択図】 図２
【解決手段】 絶縁性の材料からなる基板と、該基板に形成されたビア及び（又は）貫通孔とを備えた配線基板において、基板が、絶縁性材料からなる基板形成性インクを繰り返し印刷することにより形成された少なくとも２層の絶縁性材料の層の積層体からなり、かつビア及び（又は）貫通孔が、絶縁性材料の層の形成の都度絶縁性材料の層と同一平面においてビア及び（又は）貫通孔の形成部位に印刷されたキャビティ形成性インクを積層体の完成後に除去することによって形成されたものであるように、構成する。
【選択図】 図２
Description
本発明は、配線基板に関し、さらに詳しく述べると、様々な配線デザインを実現できる印刷積層体からなる配線基板と、そのような配線基板を印刷法を使用して製造する方法に関する。
配線基板は、電気絶縁性の基板に電気良導体である金属、すなわち、導体金属で配線パターンや電極、外部接続端子などを形成したものであり、ＬＳＩ等の半導体素子やその他の電子部品を実装するためなどに広く使用されている。
図１は、現在使用されている配線基板の典型例を模式的に示したものである。図示の配線基板において、コアとなる基板１０１は、プリプレグの加工によって形成されたものであり、貫通孔（スルーホール）１０２やビア１０５を形成した後、貫通電極１０３や配線パターン１０４を形成している。また、この配線基板の場合、はんだバンプ１０６を介してＬＳＩチップ１２０を搭載している。
図示のような配線基板は、いろいろな方法で製造することができるが、一般的には、用意した基板にレーザーやドリルを使用して貫通孔やビアを穴あけする工程が必要である。但し、レーザーなどを使用して穴あけを行う場合、基板に対して垂直方向にしか穴あけをできず、例えば高密度実装を実現するために電極を基板に対して斜めあるいはその他のパターンで形成できないという不具合がある。また、貫通孔やビアに導体金属を充填する工程も必要であるが、この工程は、めっきによって実施することが一般的であり、めっき作業が長時間に及ぶという不具合がある。さらに、配線パターンを形成するため、プリプレグに積層された銅箔をパターニングする工程が必要となるが、この工程は、フォトレジストの塗布、露光、現像、銅箔のエッチングを含む一連の処理プロセスを必要とするため、煩雑であり、また、微細な配線パターンの形成が困難である。
具体例を示すと、特許文献１は、セミアディティブ法を使用してプリント配線板を製造する方法を記載している。この方法によると、プリント配線板は、下記の工程：
基板の上下両面に内層導体回路を形成すること、
めっきレジストを形成し、パターニング（露光及び現像）すること、
パターニングによって形成されたレジスト開口部に電解めっきを行い、引き続いてめっきレジストを除去すること、
層間絶縁樹脂を全面に塗布すること、
層間絶縁樹脂のビアホール形成用の開口部を形成すること（レーザーあるいは露光及び現像による）、
全面に無電解めっきを行うこと、
ドライフィルムレジストをラミネートし、パターニングすること、
ドライフィルムレジストにできた開口部に電解めっきを行うこと、
ドライフィルムレジストを除去し、さらに下地の無電解めっき膜も除去すること、
外層導体回路にソルダーレジスト層を形成すること、
ソルダーレジスト層をパターニングして開口部を形成すること、
開口部に無電解ニッケルめっき及び無電解金めっきを順次行うこと、及び
金めっき層上にはんだペーストを印刷し、はんだバンプを形成すること
によって製造することができる。しかし、この方法は、上述のように数多くの異なる処理工程を必要とし、処理時間も長く、また、それぞれの工程に専門の高価な処理装置が必要である。
基板の上下両面に内層導体回路を形成すること、
めっきレジストを形成し、パターニング（露光及び現像）すること、
パターニングによって形成されたレジスト開口部に電解めっきを行い、引き続いてめっきレジストを除去すること、
層間絶縁樹脂を全面に塗布すること、
層間絶縁樹脂のビアホール形成用の開口部を形成すること（レーザーあるいは露光及び現像による）、
全面に無電解めっきを行うこと、
ドライフィルムレジストをラミネートし、パターニングすること、
ドライフィルムレジストにできた開口部に電解めっきを行うこと、
ドライフィルムレジストを除去し、さらに下地の無電解めっき膜も除去すること、
外層導体回路にソルダーレジスト層を形成すること、
ソルダーレジスト層をパターニングして開口部を形成すること、
開口部に無電解ニッケルめっき及び無電解金めっきを順次行うこと、及び
金めっき層上にはんだペーストを印刷し、はんだバンプを形成すること
によって製造することができる。しかし、この方法は、上述のように数多くの異なる処理工程を必要とし、処理時間も長く、また、それぞれの工程に専門の高価な処理装置が必要である。
本発明の目的は、従来一般的に使用されるセミアディティブ法やその他の手法を使用しないで、簡単、短時間かつ安価に、しかも様々な配線デザインを実現可能であり、高密度配線の要求に対応でき、必要に応じて多層構造も可能な配線基板を提供することにある。
また、本発明の目的は、上記のような本発明の配線基板を簡単かつ短時間に歩留まりよく製造でき、しかも高価な処理装置を必要としない配線基板の製造方法を提供することにある。
本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
本発明者は、上記した課題を解決すべく鋭意研究の結果、製造プロセスを従来のフォトリソグラフィ中心の手法から印刷中心の手法に切り替え、基板を印刷積層体の形で形成することで、多くの課題を同時に解決できるということを発見し、本発明を完成した。
本発明は、絶縁性の材料からなる基板と、該基板に形成されたビア及び（又は）貫通孔とを備えた配線基板であって、その構成要素、例えば基板、ビア、貫通孔、電極、配線等が印刷法に基づいて形成されたものであることを特徴とする配線基板と、そのような印刷法による配線基板の製造方法にある。
特に、本発明は、１つの面において、絶縁性の材料からなる基板と、該基板に形成されたビア及び（又は）貫通孔とを備えた配線基板であって、
前記基板が、絶縁性材料からなる基板形成性インクを繰り返し印刷することにより形成された少なくとも２層の絶縁性材料の層の積層体からなり、かつ
前記ビア及び（又は）貫通孔が、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、前記ビア及び（又は）貫通孔の形成部位に印刷されたキャビティ形成性インクを前記積層体の完成後に除去することによって形成されたものであることを特徴とする配線基板にある。
前記基板が、絶縁性材料からなる基板形成性インクを繰り返し印刷することにより形成された少なくとも２層の絶縁性材料の層の積層体からなり、かつ
前記ビア及び（又は）貫通孔が、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、前記ビア及び（又は）貫通孔の形成部位に印刷されたキャビティ形成性インクを前記積層体の完成後に除去することによって形成されたものであることを特徴とする配線基板にある。
また、本発明は、そのもう１つの面において、絶縁性の材料からなる基板と、該基板に形成されたビア及び（又は）貫通孔とを備えた配線基板を製造する方法であって、
前記基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも２層の絶縁性材料の層の積層体の形で形成すること、及び
前記ビア及び（又は）貫通孔を、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、キャビティ形成性インクを前記ビア及び（又は）貫通孔の形成部位に印刷しかつその印刷物を、前記積層体の完成後、その積層体から除去することによって形成すること
を特徴とする配線基板の製造方法にある。
前記基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも２層の絶縁性材料の層の積層体の形で形成すること、及び
前記ビア及び（又は）貫通孔を、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、キャビティ形成性インクを前記ビア及び（又は）貫通孔の形成部位に印刷しかつその印刷物を、前記積層体の完成後、その積層体から除去することによって形成すること
を特徴とする配線基板の製造方法にある。
本発明による配線基板及びその製造方法は、本発明の範囲内においていろいろな形態で有利に実施することができる。例えば、基板形成性インク及び前記キャビティ形成性インクを、それぞれ、インクジェット法を用いて有利に印刷することができる。
また、本発明の配線基板において、それに形成されたビアや貫通孔は、それらの開口部の内壁面にさらに導体パターン（本発明では、総称して「配線パターン層」と呼ぶ）を有することが好ましく、また、かかる配線パターン層は、必要に応じてめっきなどの常用の手法を用いて形成したよいが、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インクを印刷することによって形成することが好ましい。さらに、かかる配線パターン層を形成するための印刷法としては、インクジェット法を有利に使用することができる。
さらに加えて、本発明は、本発明の配線基板と、その配線基板の表面及び（又は）内部に実装された少なくとも１種類の電子部品とを含んでなることを特徴とする電子装置にある。
以下の詳細な説明から理解されるように、本発明によれば、簡単、短時間かつ安価に、しかも様々な配線デザインを実現可能であり、高密度配線の要求に対応でき、必要に応じて多層構造も可能な配線基板を提供することができる。
また、本発明によれば、配線基板の製造に従来一般的に使用されてきたセミアディティブ法を使用しなくても済むので、フォトレジストやドライフィルムレジストの使用に起因した問題を解消することができる。例えば、本発明の配線基板では、配線パターンを直接印刷して形成できるので、解像度や密着性の低下の問題が生じることがなく、また、レジストパターンの倒れやレジスト残りなどの問題も回避することができる。
さらに、本発明によれば、上記のような本発明の配線基板を製造するに当たって、簡単な処理工程のみで短時間にかつ歩留まりよく配線基板を製造することができ、しかもその際に高価な処理装置を使用しないで済むという利点がある。
さらにまた、本発明によれば、様々な配線デザインを備えた本発明の配線基板に半導体素子等の電子部品を実装した小形で高性能な電子装置を提供することができる。
本発明による配線基板及びその製造方法は、それぞれ、いろいろな形態で有利に実施することができる。以下、本発明をその好ましい実施形態について説明する。
本発明は、ビアや貫通孔が形成された基板と、その上面、内部及び（又は）下面に形成された配線パターン層とを備えた配線基板にある。ここで、配線基板は、本発明の要件を満足させる限り、その構成が特に限定されるものではなく、以下に図示して示す一例のほか、常用の配線基板（回路基板、プリント回路板、プリント配線板などとも呼ばれる）で採用されているものに類似の構成を有することができる。また、本発明の配線基板は、各種の機能部品（以下、総称して「電子部品」という）を実装し、支持するためのものであり、実装可能な電子部品の典型例としては、以下に列挙するものに限定されるわけではないけれども、例えばＩＣチップ、ＬＳＩチップなどの半導体素子や、コンデンサ素子（キャパシタ）、リアクタ素子、インダクタ素子などを挙げることができる。
本発明の配線基板において、その主体は基板である。基板は、配線基板の構成に応じていろいろな絶縁性材料から形成することができる。本発明の実施に適当な絶縁性材料は、基板が、絶縁性材料を印刷によって塗布し、硬化させること及び２層以上の絶縁性材料の印刷層を積層することによって形成されることを考慮して、例えば、ソルダーレジスト、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などを包含する。ソルダーレジストは、例えば、熱硬化性又は紫外線硬化性の樹脂、例えば、エポキシ樹脂、アクリル樹脂などである。これらの絶縁性材料は、好ましくは、インク（本発明では、「基板形成性インク」と呼ぶ）の形で用いられる。基板形成性インクは、その印刷法によって変更可能であるが、選ばれた印刷法に好適な組成及び粘度を有することが好ましい。また、基板形成性インクの印刷には、いろいろな印刷法を使用することができるが、汎用性があり、装置も単純で安価であり、微細なパターンも正確にかつ容易に描画することができることから、特にインクジェット印刷法を有利に使用することができる。また、基板形成性インクを用いて印刷を実施するに当たり、所望とする配線デザインに応じて印刷パターンを任意に変更することができる。
本発明の配線基板において、その基板にはビアや貫通孔が形成されている。これらの開口部や、必要に応じて存在していてもよいその他の開口部は、本発明に従い、印刷法によって形成されていることを特徴とし、従来の方法のようにレーザーやドリルを用いて穴あけする工程を必要としない。
ビアや貫通孔などの開口部は、いろいろな手法を使用して形成することができるけれども、絶縁性材料の層を印刷によって形成する都度、すなわち、１枚の絶縁性材料の層を形成するたび毎に、基板形成性インクの印刷の前もしくはその後あるいは基板形成性インクの印刷とほぼ同時に、絶縁性材料の層と同一平面において、後段の処理工程で選択的に除去され（換言すると、絶縁性材料の層のみを残し）、その絶縁性材料の層に島状に開口部を形成可能なインク（本発明では、「キャビティ形成性インク」と呼ぶ）を印刷することによって有利に形成することができる。キャビティ形成性インクは、好ましくは、ビアや貫通孔などの開口部の形成部位に絶縁性材料の層とほぼ同一の厚さで印刷かつその印刷を絶縁性材料の層の印刷と同様に繰り返し実施する。最後に、最終的に得られた、２層以上の絶縁性材料の層からなる積層体からキャビティ形成性インクに由来する印刷物を除去すると、ビアや貫通孔などの開口部が得られる。印刷物の除去は、いろいろな手法によって実施することができるが、例えば、キャビティ形成性インクがエッチングによって除去可能である場合、エッチング、例えばエッチング液を使用したウエットエッチングを有利に利用することができる。
ビアや貫通孔などの開口部の形成のため、いろいろな種類のキャビティ形成性インクを使用することができる。ここで使用するキャビティ形成性インクは、印刷に好適な組成や粘度などを有しており、かつ最終的には絶縁性材料の層から分離されて所望とする開口部を形成できる限り、特に限定されるものではない。本発明の実施に適当なキャビティ形成性インクは、例えば、エッチングレジスト、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などを包含する。エッチングレジストは、例えば、熱硬化性又は紫外線硬化性の樹脂、例えば、エポキシ樹脂、アクリル樹脂などである。また、キャビティ形成性インクの印刷には、いろいろな印刷法を使用することができるが、汎用性があり、装置も単純で安価であり、微細なパターンも正確にかつ容易に描画することができることから、特にインクジェット印刷法を有利に使用することができる。インクジェット印刷法を使用すれば、複数個のヘッドを備えたプリンタを使用することで、基板形成性インクの印刷とキャビティ形成性インクの印刷を所望とする印刷パターンに応じて任意に連続して印刷し、１つの層を簡単かつ短時間に形成し、直ちに次の層の形成に移行できるからである。なお、インクジェット印刷に使用するインクは、通常、樹脂成分を他の成分とともに溶媒に溶解して調製された溶液であるが、所望ならば、樹脂成分を溶融して得た溶融物であってもよい。また、キャビティ形成性インクを用いて印刷を実施するに当たり、所望とする配線デザインに応じて印刷パターンを任意に変更することが好ましい。
本発明の配線基板において、その基板はさらに配線パターン層を備えている。配線パターン層の形成部位としては、例えば、ビアや貫通孔などの開口部の内壁面、基板の上面や下面、基板の内部などを挙げることができる。すなわち、本発明において使用した場合、「配線パターン層」なる語は、広義で用いられており、この技術分野において常用の用語である「配線回路」、「配線層」、「配線パターン」、「電極」などの他、「貫通電極」、「フィルドビア」、「外部接続端子」なども包含する。配線パターン層は、所望とする導電特性などが得られる限り特に限定されるものではなく、例えば、任意の導体金属、例えば、金、銀、銅、ニッケル、アルミニウム、クロム、パラジウム、インジウム、スズなどあるいはその合金から有利に形成することができる。また、必要ならば、インジウムスズ酸化物（ＩＴＯ）からこれらの配線パターン層を形成してもよい。
ビアや貫通孔などの開口部の内壁面あるいはその他の場所において配線パターン層を形成する場合、印刷法によって形成することが好ましく、特に、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インク（いわゆるナノインク）の印刷によって形成することが好ましい。また、ナノインクを使用した印刷法によって配線パターン層を形成する場合、上記したような基板や開口部の形成などにあわせて、印刷法としてインクジェット法を採用することが推奨される。インクジェット法は、汎用性があり、装置も単純で安価であり、微細なパターンも正確にかつ容易に描画することができ、開口部におけるインクの充填も容易に可能であるばかりでなく、基板や開口部の形成などと共通して、同じプリンタを利用できるからである。
ここで、本発明の実施に使用可能なナノインクについて説明する。ナノインクは、上記した通り、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性の液体であり、導電性金属としては、例えば、以下に列挙するものに限定されないが、金、銀、銅、ニッケル、パラジウム、インジウム、ＩＴＯなどを挙げることができる。これらの金属種に由来する微粒子は、通常、約２〜２００ｎｍの平均粒径を有している。これらの金属の微粒子は、インクを調製するため、分散剤（例えば、アルキルアミン、カルボン酸アミド、アミノカルボン酸塩など）及び溶剤（例えば、トルエン、キシレン、テトラデカン等の有機溶剤、アルコール類、水など）と一緒に用いられる。ナノインク中の金属微粒子の濃度は、広い範囲で変更することができるものの、通常、約６０重量％以下であり、好ましくは約５〜５５重量％の範囲である。また、ナノインクの粘度は、通常、約５〜２０ｃｐｓである。
配線パターン層は、上記したように印刷法によって形成するのが好ましいが、必要ならば、簡単な手法で厚膜に形成できるので、めっき法、好ましくは電解めっき法を併用してもよく、必要ならば、無電解めっき法と電解めっき法を組み合わせて使用してもよい。また、もしも許容し得るのであるならば、例えばスパッタリング、蒸着などの常用の薄膜形成法を使用して配線パターン層を形成してもよい。
本発明による配線基板は、いろいろな手法を使用して製造することができるけれども、下記の工程を含むようにして製造するのが有利である。
（１）基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも２層の絶縁性材料の層の積層体の形で形成すること、
（２）ビア及び（又は）貫通孔を、絶縁性材料の層の形成の都度、基板形成性インクの印刷の前もしくはその後あるいは基板形成性インクの印刷とほぼ同時に、絶縁性材料の層と同一平面において、キャビティ形成性インクをビア及び（又は）貫通孔の形成部位に印刷しかつその印刷物を、少なくとも２層の絶縁性材料の層からなる積層体の完成後、その積層体から除去することによって形成すること、及び
（３）ビア及び（又は）貫通孔の内壁面に、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インク（ナノインク）を印刷することによって配線パターン層を形成すること。
なお、これらの処理工程において、基板形成性インク、キャビティ形成性インク及び導電性インクの印刷は、上記したように、インクジェット法を使用して共通的に実施することが好ましい。
（１）基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも２層の絶縁性材料の層の積層体の形で形成すること、
（２）ビア及び（又は）貫通孔を、絶縁性材料の層の形成の都度、基板形成性インクの印刷の前もしくはその後あるいは基板形成性インクの印刷とほぼ同時に、絶縁性材料の層と同一平面において、キャビティ形成性インクをビア及び（又は）貫通孔の形成部位に印刷しかつその印刷物を、少なくとも２層の絶縁性材料の層からなる積層体の完成後、その積層体から除去することによって形成すること、及び
（３）ビア及び（又は）貫通孔の内壁面に、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インク（ナノインク）を印刷することによって配線パターン層を形成すること。
なお、これらの処理工程において、基板形成性インク、キャビティ形成性インク及び導電性インクの印刷は、上記したように、インクジェット法を使用して共通的に実施することが好ましい。
本発明の配線基板の製造方法は、さらに具体的には、例えば、次のようにして有利に実施することができる。
１）配線基板の完成後に取り除かれるべき仮の支持体を用意する。ここで使用する支持体は、基板から支持体を除去するために使用される方法（例えば、エッチング、研削など）に応じて最適なものを選択することができる。例えば、安価であり、加工が容易な点から、銅板、ガラス板、ポリイミド樹脂板などを有利に使用することができる。
２）用意した仮の支持体の上に、絶縁性のインク（基板形成性インク、例えばソルダーレジスト、ポリイミド樹脂など）で第１の基板層を形成する。インクジェット法を使用して、予め定められたパターンで絶縁性のインクを塗布するのが好ましい。
３）第１の基板層の形成段階において、絶縁性のインクを塗布する前、その間あるいはその後に、ビア、貫通孔などの開口部の形成が予定されている部位（絶縁性のインクを塗布しない領域）に、エッチング可能なインク（キャビティ形成性インク、例えばエッチングレジストなど）で第１のキャビティ層を形成する。第１のキャビティ層も、第１の基板層と同様に、インクジェット法を使用して塗布するのが好ましい。また、エッチング可能なインクは、処理の簡略化のため、絶縁性のインクと同時に、すなわち、同一の条件下で、塗布し、硬化可能であることが好ましい。
４）それぞれ塗布したままの第１の基板層及び第１のキャビティ層を同時に硬化させる。例えば、２つの層が紫外線硬化性である場合、紫外線を一括照射して硬化させる。第１のキャビティ層を組み込んだ、所定の厚さを有する第１の基板層が得られる。
５）上記した工程２）〜４）を所定の回数（ｎ回）にわたって繰り返すことで、第１〜第ｎの基板層からなる積層体（基板前駆体）を形成する。
６）得られた積層体から、第１〜第ｎのキャビティ層のみを選択的に除去する。ここでキャビティ層の形成に使用されたキャビティ形成性インクは、エッチング可能であるので、例えばエッチング液を使用したウエットエッチングにより残渣を残すことなくキャビティ層のみを完全に除去し、所期の開口部（ビア、貫通孔など）を得ることができる。
なお、得られた開口部は、通常配線や貫通電極などの形成に用いられるが、印刷パターンの調整に応じて開口部の形状やパターンを任意に変更可能であり、したがって、斜めに配置された配線や電極を容易に形成可能である。
７）第１〜第ｎの基板層からなる積層体に形成された開口部に金属ナノインクを充填する。なお、金属ナノインクの充填は、好ましくはインクジェット印刷又はディップコーティングによって行うことができるが、必要ならば、導電性ペーストの充填や金属めっきによって行ってもよい。
金属ナノインクを開口部に充填する場合、開口部を埋め尽くす形で充填を行った後に金属ナノインクを加熱して金属成分を焼結させてもよいが、焼結効果などを高めるため、金属ナノインクの充填及び加熱を複数回に分けて実施してもよい。すなわち、開口部に金属ナノインクを充填し、加熱する工程を、開口部内の金属層の厚さが所望の厚さになるまで繰り返すことができる。また、もしも金属ナノインクをディップコーティングによって行った場合には、基板表面に余分な金属が付着するので、その金属を例えば化学的機械的研磨法（ＣＭＰ法）で除去することが推奨される。
８）上記のような一連の処理工程を経て、配線、ビア、貫通孔などが形成された配線基板（例えば、ソルダーレジストの硬化積層体からなる配線基板）が得られる。この配線基板には、常法にしたがって、例えばはんだバンプを介してＬＳＩチップやその他の電子部品を搭載することができる。
１）配線基板の完成後に取り除かれるべき仮の支持体を用意する。ここで使用する支持体は、基板から支持体を除去するために使用される方法（例えば、エッチング、研削など）に応じて最適なものを選択することができる。例えば、安価であり、加工が容易な点から、銅板、ガラス板、ポリイミド樹脂板などを有利に使用することができる。
２）用意した仮の支持体の上に、絶縁性のインク（基板形成性インク、例えばソルダーレジスト、ポリイミド樹脂など）で第１の基板層を形成する。インクジェット法を使用して、予め定められたパターンで絶縁性のインクを塗布するのが好ましい。
３）第１の基板層の形成段階において、絶縁性のインクを塗布する前、その間あるいはその後に、ビア、貫通孔などの開口部の形成が予定されている部位（絶縁性のインクを塗布しない領域）に、エッチング可能なインク（キャビティ形成性インク、例えばエッチングレジストなど）で第１のキャビティ層を形成する。第１のキャビティ層も、第１の基板層と同様に、インクジェット法を使用して塗布するのが好ましい。また、エッチング可能なインクは、処理の簡略化のため、絶縁性のインクと同時に、すなわち、同一の条件下で、塗布し、硬化可能であることが好ましい。
４）それぞれ塗布したままの第１の基板層及び第１のキャビティ層を同時に硬化させる。例えば、２つの層が紫外線硬化性である場合、紫外線を一括照射して硬化させる。第１のキャビティ層を組み込んだ、所定の厚さを有する第１の基板層が得られる。
５）上記した工程２）〜４）を所定の回数（ｎ回）にわたって繰り返すことで、第１〜第ｎの基板層からなる積層体（基板前駆体）を形成する。
６）得られた積層体から、第１〜第ｎのキャビティ層のみを選択的に除去する。ここでキャビティ層の形成に使用されたキャビティ形成性インクは、エッチング可能であるので、例えばエッチング液を使用したウエットエッチングにより残渣を残すことなくキャビティ層のみを完全に除去し、所期の開口部（ビア、貫通孔など）を得ることができる。
なお、得られた開口部は、通常配線や貫通電極などの形成に用いられるが、印刷パターンの調整に応じて開口部の形状やパターンを任意に変更可能であり、したがって、斜めに配置された配線や電極を容易に形成可能である。
７）第１〜第ｎの基板層からなる積層体に形成された開口部に金属ナノインクを充填する。なお、金属ナノインクの充填は、好ましくはインクジェット印刷又はディップコーティングによって行うことができるが、必要ならば、導電性ペーストの充填や金属めっきによって行ってもよい。
金属ナノインクを開口部に充填する場合、開口部を埋め尽くす形で充填を行った後に金属ナノインクを加熱して金属成分を焼結させてもよいが、焼結効果などを高めるため、金属ナノインクの充填及び加熱を複数回に分けて実施してもよい。すなわち、開口部に金属ナノインクを充填し、加熱する工程を、開口部内の金属層の厚さが所望の厚さになるまで繰り返すことができる。また、もしも金属ナノインクをディップコーティングによって行った場合には、基板表面に余分な金属が付着するので、その金属を例えば化学的機械的研磨法（ＣＭＰ法）で除去することが推奨される。
８）上記のような一連の処理工程を経て、配線、ビア、貫通孔などが形成された配線基板（例えば、ソルダーレジストの硬化積層体からなる配線基板）が得られる。この配線基板には、常法にしたがって、例えばはんだバンプを介してＬＳＩチップやその他の電子部品を搭載することができる。
上記の製造方法では、工程２）〜４）を繰り返すことで積層体（基板前駆体）を形成しているが、必要に応じて、積層体の形成を途中で中断し、硬化処理によって形成された第１の基板の上に半導体チップやキャパシタなどの電子部品を作り込んでもよい。引き続いて工程２）〜４）を再び繰り返すことで残りの積層体を形成し、最終的には電子部品を内蔵した配線基板を形成することができる。
本発明は、さらに、本発明の配線基板と、その配線基板に実装された少なくとも１種類の電子部品とを含んでなることを特徴とする電子装置にある。ここで、配線基板に実装されるべき電子部品は、以下に列挙するものに限定されるわけではないけれども、例えば前記したように、ＩＣチップ、ＬＳＩチップなどの半導体素子や、コンデンサ素子（キャパシタ）、リアクタ素子、インダクタ素子などを包含する。もちろん、これらの電子部品は、配線基板の表面に実装してもよく、配線基板の内部に実装してもよく、あるいは表面と内部に組み合わせて実装してもよい。また、これらの電子部品は、所望とする機能に応じて、単独で使用してもよく、２種以上を組み合わせて使用してもよい。さらに、それぞれの電子部品は、フリップチップ法、ワイヤボンディング法などによって相互に電気的に接続したり、配線基板の配線パターン層や外部接続端子などと相互に電気的に接続することができる。
引き続いて、本発明のいくつかの実施例を添付の図面を参照して説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。
図２は、本発明による配線基板の一例を示した断面図である。配線基板１０は、絶縁性の材料からなる基板１と、導体金属を充填された貫通孔、すなわち、貫通電極１Ｂとを備えている。この配線基板１０において、基板１は、絶縁性材料からなる基板形成性インク、すなわち、例えばソルダーレジストのような絶縁性インク１Ａを繰り返し印刷することにより形成されたものであり、図示のように、６層の基板層、すなわち、第１の基板層１（１）〜第６の基板層１（６）の積層体からなる。また、貫通電極１Ｂは、除去可能なキャビティ形成性インクを貫通孔の形成部位に印刷し、さらにそれを除去して貫通孔を形成した後、その貫通孔に金属ナノインクを充填し、硬化させることによって形成されたものである。金属ナノインクは、例えば、銅ナノインクなどである。本例の場合、第１の基板層１（１）〜第６の基板層１（６）を形成する度ごとに、それらの層と同一平面において貫通孔の形成部位に例えばエッチングレジストのようなキャビティ形成性インクを印刷し、第１〜第６の基板層の形成と同時に第１〜第６のキャビティ層を形成し、得られた積層体を硬化させた後、第１〜第６のキャビティ層をエッチングによって選択的に除去することによって貫通孔を形成した。また、本例の場合、貫通孔は、斜めの貫通電極１Ｂをあわせて形成するため、図から理解されるように、基板１に対して垂直に形成された貫通孔と斜めに形成された貫通孔の２種類を用意した。斜めに形成された貫通孔は、本発明によればいかようなデザインでも配線パターンを形成可能であることを示している。
配線基板１０は、その上面に電子部品（本例では、ＬＳＩチップ）２０を搭載している。ＬＳＩチップ２０は、配線基板１０に予め形成された電極１１のところで、はんだバンプ（例えば、Ｐｂ／Ｓｎ）２１を介して搭載されている。電極１１は、貫通電極１Ｂの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で、例えば銅めっきなどによって形成してもよい。また、配線基板１０は、その下面に電極１２を有している。電極１２は、貫通電極１Ｂの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で、例えば銅めっきなどによって形成してもよい。
図３は、本発明による配線基板のもう１つの例を示した断面図である。配線基板１０は、絶縁性の材料からなる基板１と、導体金属を充填された貫通孔、すなわち、貫通電極１Ｂとを備えている。この配線基板１０において、基板１は、図２を参照して先に説明した例と同様に、絶縁性材料からなる基板形成性インク、すなわち、絶縁性インク１Ａを繰り返し印刷することにより形成されたものであり、図示されないが、複数の基板層の積層体からなる。また、貫通電極１Ｂは、除去可能なキャビティ形成性インクを貫通孔の形成部位に印刷し、さらにそれを除去して貫通孔を形成した後、その貫通孔に金属ナノインクを充填し、硬化させることによって形成されたものである。本例の場合も、それぞれの基板層を形成する度ごとに、その層と同一平面において貫通孔の形成部位に例えばエッチングレジストのようなキャビティ形成性インクを印刷し、それぞれの基板層の形成と同時にその基板層に対応したキャビティ層を形成し、得られた積層体を硬化させた後、キャビティ層のみをエッチングによって選択的に除去することによって貫通孔を形成している。また、本例の場合、貫通孔は、基板１に対して垂直に形成したものではなく、所望とする配線パターンに応じて、一方の貫通孔は斜めに段差を設けて、他方の貫通孔は螺旋状に、それぞれ形成している。すなわち、本例のような手法を採用することによって、配線や貫通電極の形状を任意に変更することができ、設計の自由度が格段に増加する。
配線基板１０は、その上面に電子部品（本例では、ＬＳＩチップ）２０を搭載している。ＬＳＩチップ２０は、配線基板１０に予め形成された電極１１のところで、はんだバンプ（例えば、Ｐｂ／Ｓｎ）２１を介して搭載されている。電極１１は、貫通電極１Ｂの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。また、配線基板１０は、その下面に電極１２を有している。電極１２は、貫通電極１Ｂの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。さらに、図示の電極１２にははんだバンプ（例えば、Ｐｂ／Ｓｎ）１３も備わっている。
図４は、本発明による配線基板のさらにもう１つの例を示した断面図である。配線基板１０は、絶縁性の材料からなる基板１と、導体金属を充填された貫通孔、すなわち、貫通電極１Ｂとを備えている。この配線基板１０において、基板１は、図２を参照して先に説明した例と同様に、絶縁性材料からなる基板形成性インク、すなわち、絶縁性インク１Ａを繰り返し印刷することにより形成されたものであり、図示されないが、複数の基板層の積層体からなる。また、貫通電極１Ｂは、除去可能なキャビティ形成性インクを貫通孔の形成部位に印刷し、さらにそれを除去して貫通孔を形成した後、その貫通孔に金属ナノインクを充填し、硬化させることによって形成されたものである。本例の場合も、それぞれの基板層を形成する度ごとに、その層と同一平面において貫通孔の形成部位に例えばエッチングレジストのようなキャビティ形成性インクを印刷し、それぞれの基板層の形成と同時にその基板層に対応したキャビティ層を形成し、得られた積層体を硬化させた後、キャビティ層のみをエッチングによって選択的に除去することによって貫通孔を形成している。但し、本例の場合、配線基板１０の内部に電子部品（本例では、チップキャパシタ）３０が内蔵されている。チップキャパシタ３０は、本例の場合、基板１の形成を２段階で実施することによって、配線基板１０の所望の位置に容易に組み込むことができる。すなわち、第１の基板を作製し、その基板の上にチップキャパシタ３０を搭載する。内層配線１Ｃは、第１の基板の貫通配線１Ｂの形成と同時に形成することができる。次いで、チップキャパシタ３０を搭載した後の第１の基板の上に、第１の基板の作製と同様な手法によって第２の基板を作製する。なお、図では１個のチップキャパシタ３０が内蔵されているが、内蔵される電子部品の種類や数は限定されるものではない。
配線基板１０は、その上面に電子部品（本例では、ＬＳＩチップ）２０を搭載している。ＬＳＩチップ２０は、配線基板１０に予め形成された電極１１のところで、はんだバンプ（例えば、Ｐｂ／Ｓｎ）２１を介して搭載されている。電極１１は、貫通電極１Ｂの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。また、配線基板１０は、その下面に電極１２を有している。電極１２は、貫通電極１Ｂの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。さらに、図示の電極１２にははんだバンプ（例えば、Ｐｂ／Ｓｎ）１３も備わっている。
さらに具体的に説明すると、図２に示したタイプの配線基板１０は、例えば、図５〜図９に順を追って示すような手法によって有利に製造することができる。なお、図５（Ａ）は、図５（Ｂ）の線分Ａ−Ａに沿った断面図であり、また、図６（Ａ）は、図６（Ｂ）の線分Ａ−Ａに沿った断面図である。
まず、図５（Ａ）に示されるように、配線基板の作製中に基盤として使用し、配線基板の完成後に取り除く仮の支持体として、銅板３１を用意する。銅板３１の大きさは、任意に変更可能である。例えば、銅板３１の大きさは、配線基板の１個分の面積にほぼ同じ大きさであってもよく、さもなければ、もしも複数個の配線基板を一括して製造することを意図するのであれば、それらの配線基板の合計面積にほぼ同じ大きさであってもよい。
次いで、用意した銅板３１の上に第１の基板層１（１）を形成する。本例の場合、絶縁性のインク（ソルダーレジスト）１ａをインクジェットプリンタで予め定められたパターンで印刷して第１の基板層１（１）を形成した。なお、図ではインクジェットプリンタのヘッド３２が１個しか示されていないが、実際には、短時間で印刷を完了するとともに、以下に説明するが、キャビティ形成性インクも平行して、ほぼ同時に印刷するため、２個以上のインクジェットヘッドを使用するのが有利である。
本例の場合、２個のインクジェットヘッド３２を使用して、ソルダーレジストの印刷と同時に、エッチング可能なキャビティ形成性インク（エッチングレジスト）を印刷し、第１のキャビティ層１ｂを形成する。第１のキャビティ層１ｂは、図から理解される通り、貫通孔の形成が予定されている部位（ソルダーレジストが印刷されない領域）に形成される。なお、エッチングレジストの印刷は、上記したように、ソルダーレジストの印刷とほぼ同時に実施するのが好ましいが、必要ならば、第１の基板層１（１）の形成段階において、ソルダーレジストを印刷する前あるいはその後に実施してもよい。
ソルダーレジスト及びエッチングレジストの印刷が完了した後、まだ未硬化の状態にあるこれらのレジストを同時に硬化させる。本例の場合、どちらのレジストも紫外線硬化型であったので、予め定められた量の紫外線を照射して両者を一括して硬化させた。図示のように、第１のキャビティ層１ｂを貫通孔形成部位に組み込んだ、ソルダーレジスト１ａからなる第１の基板層１（１）が得られる。なお、第１の基板層１（１）の厚さは、約３〜１０μｍである。
第１の基板層１（１）の形成が完了した後、ソルダーレジスト及びエッチングレジストの印刷パターンを変更する違いを除いて、上記と同様な手法に従ってソルダーレジスト及びエッチングレジストを印刷し、第２、第３、・・・の基板層を順次形成する。本例の場合、図示される通り、合計６層の基板層、すなわち、第１の基板層１（１）〜第６の基板層１（６）の積層体を形成した。なお、この積層体は、最終的な基板の形態に至っていないので、本発明では特に「基板前駆体」と呼ぶ。
次いで、得られた基板前駆体から、第１〜第６のキャビティ層１ｂを構成するエッチングレジストを選択的に除去する。本例では、エッチングレジストに見合ったエッチング液を用意し、ウエットエッチングによりエッチングレジストを除去した。図７に示されるように、レジスト残渣を残すことなく貫通孔１Ｃが得られた。
引き続いて、図８に示されるように、基板前駆体の開口部１Ｃに金属ナノインクを充填する。本例では、金属ナノインクとして銅ナノインクを使用し、このインクを、２個のヘッド３３を有するインクジェットプリンタで開口部１Ｃに流し込んだ。また、本例では、開口部における銅ナノインクの充填及び加熱（銅の焼結）を複数回に分けて実施し、開口部１Ｃ内に金属層１Ｂを所望の厚さで充填した。
上記のような一連の処理工程を経て、図９に示されるように、貫通電極１Ｂが形成された積層構造をもった配線基板（ソルダーレジストの硬化積層体からなる配線基板）１０が得られた。この配線基板１０には、先に図２を参照して説明したように、ＬＳＩチップやその他の電子部品を搭載することができる。
図４に示したチップキャパシタ内蔵タイプの配線基板１０も、上記した図２の配線基板１０の製造方法と同様な方法によって製造することができる。以下、チップキャパシタ内蔵配線基板１０の製造方法を、図１０を参照して説明する。
まず、図１０（Ａ）に示されるように、銅板３１の上に第１の基板層１（１）及び第２の基板層１（２）を順次形成する。本例の場合、絶縁性のインク（ソルダーレジスト）１ａをインクジェットプリンタで印刷してこれらの基板層を形成した。また、これらの基板層の形成と同時に、エッチング可能なキャビティ形成性インク（エッチングレジスト）をインクジェットプリンタで印刷し、第１及び第２のキャビティ層１ｂを形成した。なお、第２のキャビティ層の形成では、貫通電極と同時に内層配線を形成するため、エッチングレジストの印刷パターンを図示のように変更した。また、それぞれの基板層の形成において、ソルダーレジスト及びエッチングレジストの印刷が完了した後、まだ未硬化の状態にあるこれらのレジストを紫外線照射により硬化させた。図示のように、第１のキャビティ層１ｂを貫通孔形成部位に組み込んだ、ソルダーレジスト１ａからなる第１の基板層１（１）と、第１のキャビティ層１ｂを貫通孔形成部位及び内層配線形成部位に組み込んだ、ソルダーレジスト１ａからなる第２の基板層１（２）とを備えた第１の基板前駆体が得られた。
次いで、得られた第１の基板前駆体から、第１及び第２のキャビティ層１ｂを構成するエッチングレジストを選択的に除去する。本例では、ウエットエッチングによりエッチングレジストを除去した。このようにして第１の基板前駆体の貫通孔形成部位及び内層配線形成部位に開口部を形成した後、図１０（Ｂ）に示されるように、第１の基板前駆体の開口部に金属ナノインクを充填する。本例では、金属ナノインクとして銅ナノインクを使用し、このインクをインクジェットプリンタ（図示せず）で開口部に流し込んだ。その後、銅ナノインクを加熱し、インク中の銅を焼結させた。
引き続いて、図１０（Ｃ）に示されるように、第１の基板前駆体の上にＡｕバンプ（図示せず）を介してチップキャパシタ３０を搭載した。なお、Ａｕバンプは、銅ナノインク由来の内層配線（銅）を介して貫通電極（銅）１Ｂに接続されている。
上記のようにしてチップキャパシタ３０を搭載した第１の基板前駆体を形成した後、図１０（Ｃ）に示されるように、第３の基板層１（３）〜第６の基板層１（６）の積層体らなる第２の基板前駆体を形成する。第２の基板前駆体の形成は、上記した第１の基板前駆体の形成と同様に、ソルダーレジスト及びエッチングレジストの印刷及び硬化の工程を反復することによって実施することができる。
上記のようにして第２の基板前駆体を作製した後、第３〜第６のキャビティ層１ｂを構成するエッチングレジストを選択的に除去する。次いで、第２の基板前駆体に形成された開口部に、第１の基板前駆体の場合と同様に、銅ナノインクをインクジェットプリンタで流し込み、さらに加熱（銅の焼結）する。図１０（Ｅ）に示されるように、貫通電極１Ｂが形成されかつチップキャパシタ３０を内蔵した、積層構造をもった配線基板（ソルダーレジストの硬化積層体からなる配線基板）１０が得られる。
引き続いて、図１０（Ｅ）に示されるように、チップキャパシタ３０を内蔵した配線基板１にＬＳＩチップ２０を搭載する。本例の場合、はんだバンプ（Ｐｂ／Ｓｎ）２１を介してＬＳＩチップ２０を搭載した。最後に、不要となった仮の支持体（銅板）３１をエッチングによって除去したところ、図１０（Ｆ）に示されるように、目的とする構造をもったデバイスが得られた。
１ 基板
１０ 配線基板
２０ ＬＳＩチップ
３０ チップキャパシタ
３１ 支持体
３２ インクジェットヘッド
３３ インクジェットヘッド
１０ 配線基板
２０ ＬＳＩチップ
３０ チップキャパシタ
３１ 支持体
３２ インクジェットヘッド
３３ インクジェットヘッド
Claims (12)
- 絶縁性の材料からなる基板と、該基板に形成されたビア及び（又は）貫通孔とを備えた配線基板であって、
前記基板が、絶縁性材料からなる基板形成性インクを繰り返し印刷することにより形成された少なくとも２層の絶縁性材料の層の積層体からなり、かつ
前記ビア及び（又は）貫通孔が、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、前記ビア及び（又は）貫通孔の形成部位に印刷されたキャビティ形成性インクを前記積層体の完成後に除去することによって形成されたものであることを特徴とする配線基板。 - 前記基板形成性インクが、ソルダーレジスト又は絶縁性樹脂を含むことを特徴とする請求項１に記載の配線基板。
- 前記キャビティ形成性インクが、エッチングレジストを含むことを特徴とする請求項１又は２に記載の配線基板。
- 前記基板形成性インク及び前記キャビティ形成性インクが、所望とする配線デザインに応じて異なる印刷パターンで印刷されたものであることを特徴とする請求項１〜３のいずれか１項に記載の配線基板。
- 前記基板形成性インク及び前記キャビティ形成性インクが、それぞれインクジェット法を用いて印刷されたものであることを特徴とする請求項１〜４のいずれか１項に記載の配線基板。
- 前記ビア及び（又は）貫通孔が、その内壁面において少なくとも、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インクの印刷によって形成された配線パターン層をさらに有していることを特徴とする請求項１〜５のいずれか１項に記載の配線基板。
- 前記導電性インクが、インクジェット法を用いて印刷されたものであることを特徴とする請求項６に記載の配線基板。
- 前記基板が、その少なくとも一方の表面及び（又は）内部に配線パターン層をさらに有していることを特徴とする請求項１〜７のいずれか１項に記載の配線基板。
- 絶縁性の材料からなる基板と、該基板に形成されたビア及び（又は）貫通孔とを備えた配線基板を製造する方法であって、
前記基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも２層の絶縁性材料の層の積層体の形で形成すること、及び
前記ビア及び（又は）貫通孔を、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、キャビティ形成性インクを前記ビア及び（又は）貫通孔の形成部位に印刷しかつその印刷物を、前記積層体の完成後、その積層体から除去することによって形成すること
を特徴とする配線基板の製造方法。 - 前記基板形成性インク及び前記キャビティ形成性インクを、それぞれ、インクジェット法を用いて印刷することを特徴とする請求項９に記載の配線基板の製造方法。
- 前記ビア及び（又は）貫通孔の内壁面に、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インクを印刷することによって配線パターン層を形成する工程をさらに含むことを特徴とする請求項９又は１０に記載の配線基板の製造方法。
- 前記導電性インクをインクジェット法を用いて印刷することを特徴とする請求項１１に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005251608A JP2007067189A (ja) | 2005-08-31 | 2005-08-31 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005251608A JP2007067189A (ja) | 2005-08-31 | 2005-08-31 | 配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007067189A true JP2007067189A (ja) | 2007-03-15 |
Family
ID=37929024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005251608A Pending JP2007067189A (ja) | 2005-08-31 | 2005-08-31 | 配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007067189A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074645A (ja) * | 2010-09-30 | 2012-04-12 | Seiko Instruments Inc | パッケージ、パッケージ製造方法、圧電振動子 |
| JP2015076436A (ja) * | 2013-10-07 | 2015-04-20 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP2015159277A (ja) * | 2014-01-23 | 2015-09-03 | パナソニック株式会社 | 電子デバイスの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61229549A (ja) * | 1985-04-05 | 1986-10-13 | 松下電器産業株式会社 | セラミツク多層配線基板の製造方法 |
| JPH11163499A (ja) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | プリント配線板の製造方法及びこの製造方法によるプリント配線板 |
-
2005
- 2005-08-31 JP JP2005251608A patent/JP2007067189A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61229549A (ja) * | 1985-04-05 | 1986-10-13 | 松下電器産業株式会社 | セラミツク多層配線基板の製造方法 |
| JPH11163499A (ja) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | プリント配線板の製造方法及びこの製造方法によるプリント配線板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074645A (ja) * | 2010-09-30 | 2012-04-12 | Seiko Instruments Inc | パッケージ、パッケージ製造方法、圧電振動子 |
| JP2015076436A (ja) * | 2013-10-07 | 2015-04-20 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP2015159277A (ja) * | 2014-01-23 | 2015-09-03 | パナソニック株式会社 | 電子デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9253882B2 (en) | Electronic component built-in multi-layer wiring board and method of manufacturing the same | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| TWI296843B (en) | A method for manufacturing a coreless package substrate | |
| US7754598B2 (en) | Method for manufacturing coreless packaging substrate | |
| JP2008300636A (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
| US20060016553A1 (en) | Method of fabricating high density printed circuit board | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| JP6467814B2 (ja) | 配線基板の製造方法、並びに半導体装置の製造方法 | |
| JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
| JP5261756B1 (ja) | 多層配線基板 | |
| US20150156883A1 (en) | Printed circuit board and manufacturing method thereof | |
| KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
| JP6881889B2 (ja) | 所定のビアパターンを有する電子パッケージおよびそれを製造ならびに使用する方法 | |
| JP2004193292A (ja) | スル−ホ−ル配線基板およびその製造方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| US20120266463A1 (en) | Method for manufacturing printed circuit board | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JP2007067189A (ja) | 配線基板及びその製造方法 | |
| KR100777021B1 (ko) | 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판 | |
| JP2008016805A (ja) | 印刷回路基板及びその製造方法 | |
| JP4282161B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| WO2018047612A1 (ja) | 部品内蔵基板及びその製造方法 | |
| JP2011222962A (ja) | プリント基板およびその製造方法 | |
| JP5439165B2 (ja) | 多層配線板及びその製造方法 | |
| JP4806926B2 (ja) | 電子部品搭載装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |