JP5261756B1 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP5261756B1 JP5261756B1 JP2012081966A JP2012081966A JP5261756B1 JP 5261756 B1 JP5261756 B1 JP 5261756B1 JP 2012081966 A JP2012081966 A JP 2012081966A JP 2012081966 A JP2012081966 A JP 2012081966A JP 5261756 B1 JP5261756 B1 JP 5261756B1
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- terminal
- printed wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims description 44
- 239000011347 resin Substances 0.000 claims description 44
- 239000011295 pitch Substances 0.000 claims description 36
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 27
- 238000007747 plating Methods 0.000 description 27
- 239000010410 layer Substances 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc. Chemical compound 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】低コストで薄型化を図り、基板強度を低下させずに接続信頼性を向上させる。
【解決手段】多層配線基板１は、少なくとも一方の面に配線１２，３２が形成され導電性ペーストビア１３，３３が形成された第１及び第３プリント配線基板１０，３０を第２プリント配線基板２０と共に積層してなり、電子部品端子１９及び電子部品端子１９と端子ピッチが異なる基板端子３９を有すると共に、電子部品９０が搭載される基板である。電子部品９０の搭載部の下部に、第１プリント配線基板１０よりも配線ピッチが小さい第４プリント配線基板４０が内蔵され、第４プリント配線基板４０は、第１プリント配線基板１０の導電性ペーストビア１３を介して電子部品端子１９と接続され、その両面に電子部品９０との接続ピッチを拡大させる配線パターン４２，４３が形成されている。
【選択図】図１
【解決手段】多層配線基板１は、少なくとも一方の面に配線１２，３２が形成され導電性ペーストビア１３，３３が形成された第１及び第３プリント配線基板１０，３０を第２プリント配線基板２０と共に積層してなり、電子部品端子１９及び電子部品端子１９と端子ピッチが異なる基板端子３９を有すると共に、電子部品９０が搭載される基板である。電子部品９０の搭載部の下部に、第１プリント配線基板１０よりも配線ピッチが小さい第４プリント配線基板４０が内蔵され、第４プリント配線基板４０は、第１プリント配線基板１０の導電性ペーストビア１３を介して電子部品端子１９と接続され、その両面に電子部品９０との接続ピッチを拡大させる配線パターン４２，４３が形成されている。
【選択図】図１
Description
この発明は、電子部品が搭載される多層配線基板に関する。
近年の電子機器の小型化に伴い、半導体チップ等の電子部品の高密度化や小型化及び電子部品端子の狭ピッチ化などが進んでいる。これに付随して、電子部品を実装する配線基板の実装面積の縮小化や微細化も進展している。このような現状の下、配線基板の多層化も推し進められており、層間接続における接続信頼性の確保は必須の要件となっている。
配線基板を多層化した構造の多層配線基板は、例えば微細な配線ピッチを有する電子部品を、マザーボードなどの比較的配線ピッチが粗い実装基板に実装するためのインターポーザを備えた基板として用いられることがある（特許文献１，２参照）。
しかしながら、上述した特許文献１に開示された従来技術の多層配線基板では、インターポーザである耐熱性基板がシリコン（Ｓｉ）基板からなるため、電子部品端子数が増えれば増えるほど薄型化が難しく、結果として基板全体の厚みが増してしまうという問題がある。また、上記の従来技術は基本的にはビルドアップ型であり、製造コストも高い。
また、上述した特許文献２に開示された従来技術の多層配線基板では、プリント基板からなるインターポーザを最表層に配置しているため、コスト及び物理的安定性の面で改良の余地を有する。
この発明は、上述した従来技術による問題点を解消し、低コストで薄型化を図り、基板強度を低下させずに接続信頼性を向上させることができる多層配線基板を提供することを目的とする。
本発明に係る多層配線基板は、少なくとも一方の面に配線パターンが形成され導電性ペーストビアが形成された複数の配線基板を、接着層を介して積層してなり、電子部品端子及び前記電子部品端子と端子ピッチが異なる基板端子を有すると共に、前記電子部品端子を介して電子部品が搭載される多層配線基板において、前記複数の配線基板は、同様の厚さの第１の配線基板、第２の配線基板、第３の配線基板及び第４の配線基板を有し、前記第２の配線基板は、前記第４の配線基板が収容される開口部を有し、前記開口部に収容された前記第４の配線基板と共に前記第１の配線基板及び前記第３の配線基板の間に配置され、前記第４の配線基板は、前記第１の配線基板、前記第２の配線基板及び前記第３の配線基板よりも配線ピッチが小さく、前記電子部品の搭載部の下部の前記１の配線基板及び前記第３の配線基板の間に内蔵され、前記第１の配線基板の導電性ペーストビアを介して前記電子部品端子と接続され、その両面に前記電子部品端子から前記基板端子へと前記端子ピッチを拡大させるパターンが形成され、前記両面のパターンを接続するビアを有することを特徴とする。
本発明に係る多層配線基板によれば、電子部品の搭載部の下部に、第１の配線基板を介して、インターポーザとしての第４の配線基板が内蔵され、第４の配線基板には、両面に電子部品端子から基板端子へと端子ピッチを拡大させるパターンが形成され、両面のパターンを接続するビアを有するものとなっている。このように、導電性ペーストビアが形成された第１の配線基板を積層する際の内蔵電子部品と同様の工程で電子部品と接続されるインターポーザとしての第４の配線基板を内蔵しているので、従来のものと比較して低コストで薄型化を図ることができると共に、基板強度を低下させずに接続信頼性を向上させることができる。
本発明の一実施形態においては、前記第４の配線基板は、単層であり、また、前記第１の配線基板、前記第２の配線基板、前記第３の配線基板及び前記第４の配線基板は、樹脂基板により形成されたものである。
本発明の他の実施形態においては、前記電子部品端子のうち、最も外側の電子部品端子は、前記電子部品が搭載される前記第１の配線基板の前記電子部品端子と連続するパターンによって端子ピッチを拡大されて前記第４の配線基板を介さずに前記導電性ペーストビアを介して前記基板端子と接続されている。
本発明によれば、低コストで薄型化を図り、基板強度を低下させずに接続信頼性を向上させることができる。また、効率的に配線ピッチを拡大することもできる。
以下、添付の図面を参照して、この発明の実施の形態に係る多層配線基板を詳細に説明する。
図１は、本発明の一実施形態に係る多層配線基板の構造を示す断面図である。図１に示すように、本実施形態に係る多層配線基板１は、第１の配線基板である第１プリント配線基板１０と、第２プリント配線基板２０と、第３プリント配線基板３０とを熱圧着により一括積層した多層構造を備えている。
また、多層配線基板１は、第２プリント配線基板２０の第２樹脂基材２１に形成された開口部２９内に、第１及び第３プリント配線基板１０，３０間に挟まれた状態で内蔵された第２の配線基板である第４プリント配線基板４０を備えている。第４プリント配線基板４０の配線ピッチは、後述するように、第１〜第３プリント配線基板１０，２０，３０のそれよりも遙かに小さい。なお、多層配線基板１には、第１プリント配線基板１０上に実装された電子部品９０が備えられている。
第１〜第３プリント配線基板１０〜３０は、それぞれ第１樹脂基材１１、第２樹脂基材２１及び第３樹脂基材３１と、これら第１〜第３樹脂基材１１〜３１の少なくとも片面に形成された配線１２，２２，３２とを備える。また、第１及び第３プリント配線基板１０，３０は、それぞれ第１及び第３樹脂基材１１，３１に形成された５０〜１５０μｍ程度の径のビアホール２，３内に充填形成された導電性ペーストビア１３，３３を備える。
更に、第２プリント配線基板２０は、第２樹脂基材２１に形成された１００μｍ程度の径のビアホール４内に第２樹脂基材２１の両面を導通するように形成されためっきビア２３を備える。これら第１〜第３プリント配線基板１０〜３０は、例えば片面銅張積層板（片面ＣＣＬ）や両面銅張積層板（両面ＣＣＬ）等を用いることができる。
本例では、第２プリント配線基板２０が両面ＣＣＬに基づき形成され、それ以外の第１及び第３プリント配線基板１０，３０が片面ＣＣＬに基づき形成されている。従って、第２プリント配線基板２０の配線２２は第２樹脂基材２１の両面に形成され、めっきビア２３はこれら両面の配線２２を層間接続している。
なお、めっきビア２３は、例えば一方の配線２２を貫通させることなく、他方の配線２２側から形成した貫通孔内にめっきを施した構造のＬＶＨのめっきビアからなるもので、例えば銅（Ｃｕ）めっきにより形成されている。従って、一方の配線２２上にはめっき層が形成されている。
その他、図示は省略するが、第２プリント配線基板２０には、貫通孔内をめっきするめっきビア２３の代わりに、貫通孔内に導電性ペーストを充填させた構造のビアを形成したり、配線２２間を貫通する貫通穴内にめっきを施した構造のめっきスルーホールを形成したりしても良い。
一方、第４プリント配線基板４０は、第４樹脂基材４１と、この第４樹脂基材４１の両面に形成された配線パターン４２，４３と、第４樹脂基材４１に形成された１０〜３０μｍ程度の径のビアホール５内にめっき形成されて、これら配線パターン４２，４３を導通するフィルドめっきビア４４とを備えている。
配線パターン４２，４３は、電子部品９０と多層配線基板１との接続ピッチを拡大させるようなパターンに形成され、ここでは上方の配線パターン４２のパターンピッチよりも下方の配線パターン４３のパターンピッチの方が広くなるように形成されている。本例では、第１〜第３プリント配線基板１０，２０，３０の配線１２，２２，３２の配線ピッチが８０μｍであるのに対し、第４プリント配線基板の配線パターン４２，４３の配線ピッチは、２０μｍ程度に設定されている。
ここで、配線パターン４２，４３の配置態様について説明する。図２は、多層配線基板１の第４プリント配線基板４０における両面の配線パターン４２，４３の一部を示す平面図である。また、図３は第４プリント配線基板４０の一方の面の配線パターン４２の一部を示す平面図、図４は第４プリント配線基板４０の他方の面の配線パターン４３の一部を示す平面図である。なお、これら図２〜図４における配線パターン４２，４３は、その配置態様をより把握し易くするために、図１における第４プリント配線基板４０とはレイアウトや寸法等を異にして表示している。なお、図示の例は、配線パターン４２，４３の角の部分を一部示したものであって、実際には、縦方向下側及び横方向左側にも同様のパターンが連続する。
すなわち、図２に示すように、配線パターン４２，４３は、第４樹脂基材４１にそれぞれパターンピッチが異なるようにパターン形成されているので、図示のように非常に細かくレイアウトして平面方向外側に引き出すことが可能となる。レイアウトの設計条件によって、例えば一方の面の配線パターン４２において８行×８列分の電子部品端子１９の端子ピッチを拡大することができるので、他方の面の配線パターン４３と合わせると、１６行×１６列分の端子ピッチを一層分の厚みで拡大させることが可能となる。このような微細なレイアウトは、シリコンインターポーザ等では実現するためには厚みが著しく増すこととなるが、本実施形態の多層配線基板１であれば、一層分の厚みであっても、図３及び図４に示すように、微細な配線パターン４２，４３が短絡等することなく効率的に配線ピッチを拡大することができる。
第１〜第４樹脂基材１１〜４１は、それぞれ例えば厚さ２５μｍ程度の樹脂フィルムにより形成されている。ここで、樹脂フィルムとしては、例えばポリイミド（ＰＩ）、ポリオレフィン（ＰＯ）、液晶ポリマー（ＬＣＰ）などからなる樹脂フィルムや、熱硬化性のエポキシ樹脂（ＥＰ）からなる樹脂フィルム等を用いることができる。
電子部品９０は、例えばＩＣチップなどの半導体部品や受動部品等であり、再配線を施したＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）からなる。電子部品９０の電極形成面９１ｂには、図示しないパッド上に形成された複数の再配線電極９１が設けられている。また、再配線電極９１の周囲の電極形成面９１ｂ上には、図示しない絶縁層が形成されている。なお、配線１２，２２，３２は、銅箔などの導電材をパターン形成してなる。
導電性ペーストビア１３，３３を形成する導電性ペーストは、金、銀、銅、アルミニウム、鉄等から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含む。導電性ペーストは、例えばこれらの金属粒子に、エポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
このように構成された導電性ペーストは、含有された低融点の金属粒子が２００℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。従って、導電性ペーストビア１３，３３と配線１２，２２，３２，４２，４３及びめっきビア２３との接続部は、一括積層の熱圧着時に金属間化合物により合金化される。
この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電性ペーストのビアホール２，３内への充填方法としては、例えば印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを採用することができる。
なお、第１〜第４プリント配線基板１０〜４０は、予め第１及び第３プリント配線基板１０，３０に設けられた接着層９を介して積層されている。接着層９は、例えば熱硬化性樹脂や熱可塑性樹脂からなる。第４プリント配線基板４０の配線パターン４２，４３及びフィルドめっきビア４４は、第１〜第３プリント配線基板１０〜３０の配線１２，２２，３２及び導電性ペーストビア１３，３３並びにめっきビア２３と比べて、非常にファインピッチに形成されている。また、多層配線基板１は、第１プリント配線基板１０の表面側に形成された電子部品端子１９と、第３プリント配線基板３０の裏面側に形成された基板端子３９とを備える。
これら電子部品端子１９及び基板端子３９は、例えば半田などからなり、第１プリント配線基板１０の第１樹脂基材１１の表面側に形成された配線１２上のソルダーレジスト１８が被覆していない部分や、第３プリント配線基板３０の第３樹脂基材３１の裏面側に形成された配線３２上のソルダーレジスト３８が被覆していない部分に形成されている。
電子部品端子１９は、電子部品９０の再配線電極９１と接続され、基板端子３９は、実装基板のランドと接続される。電子部品端子１９は、再配線電極９１に配置ピッチ合わせて狭い端子ピッチで形成され、基板端子３９は、電子部品端子１９の端子ピッチよりも広い端子ピッチで形成されている。
このように構成された多層配線基板１においては、第１プリント配線基板１０において、電子部品９０の最外側の再配線電極９１と接続される電子部品端子１９が形成された配線１２が、電子部品９０の搭載部を中心として平面方向外側に広がるようにレイアウトされて形成され、その配線１２の外側端部近傍の下方に導電性ペーストビア１３が形成されている。
一方、第１プリント配線基板１０において、その他の内側の電子部品端子１９が形成された配線１２は、再配線電極９１の配置ピッチとほぼ合わせたレイアウトで形成され、その配線１２の下方に導電性ペーストビア１３が形成されている。従って、この第１プリント配線基板１０では、第１段目で最外側の電子部品端子１９とその内側の電子部品端子１９との端子ピッチが広がるように配線１２及び導電性ペーストビア１３が形成されている。
次に、第２プリント配線基板２０においては、配線２２及びめっきビア２３により、配線２２と接続される導電性ペーストビア１３よりもめっきビア２３と接続される導電性ペーストビア１３の方が平面方向外側に配置されるようにレイアウトがなされている。これと共に、第２プリント配線基板２０においては、開口部２９内に収容された第４プリント配線基板４０において、上記内側の電子部品端子１９が形成された配線１２の下方に形成された導電性ペーストビア１３が配線パターン４２と接続される。
第４プリント配線基板４０には、上述したようにこの配線パターン４２よりもパターンピッチが広い配線パターン４３が形成され、これらがフィルドめっきビア４４により接続されているので、配線パターン４２と接続される導電性ペーストビア１３よりも配線パターン４３と接続される導電性ペーストビア３３の方が平面方向外側に配置されるようにレイアウトがなされている。従って、第４プリント配線基板４０では、上述した最外側の電子部品端子１９の内側に形成された電子部品端子１９の端子ピッチがそれぞれ広がるようになる。
このように、第２プリント配線基板２０及びこれに内蔵された第４プリント配線基板４０によって、電子部品端子１９の端子ピッチは、第２段目でほぼ全てが拡大される。従って、第３プリント配線基板３０においては、導電性ペーストビア３３の配置ピッチに合わせるように配線３２及び基板端子３９を形成するだけで良い。
従って、本実施形態に係る多層配線基板１によれば、従来のシリコンインターポーザと比較して電子部品端子１９の数が増えても薄型化が可能で、基板全体の厚みを抑えることが可能となる。また、第４プリント配線基板４０を内蔵するため、最表層に配置するようなものと比較して基板全体の強度を維持して接続信頼性を向上させることが可能となる。
更に、第２プリント配線基板２０の一部に第４プリント配線基板４０を内蔵するため、第２プリント配線基板２０全体を第４プリント配線基板４０のようにファインピッチで形成する場合と比較して、安価に形成することができる。このため、低コストで薄型化を図り、基板強度を低下させずに接続信頼性を向上させることが可能となる。なお、第４プリント配線基板４０を安価に製造することが可能となれば、第２プリント配線基板２０に代えて第１及び第３プリント配線基板１０，３０間の全面に第４プリント配線基板４０を配置した構造としても良い。
次に、本実施形態に係る多層配線基板１の製造方法について説明する。
図５〜図８は、多層配線基板１の製造工程を示すフローチャートである。図９〜図１２は、多層配線基板１を製造工程毎に示す断面図である。なお、図５及び図９は、第１プリント配線基板１０について、図６及び図１０は、第２プリント配線基板２０について、図７及び図１１は、第４プリント配線基板４０について、図８及び図１２は、多層配線基板１の最終工程についてそれぞれの製造工程を示している。第３プリント配線基板３０については、第１プリント配線基板１０と同様の工程で製造することができるので、特に明記しない限りは説明を省略する。
図５〜図８は、多層配線基板１の製造工程を示すフローチャートである。図９〜図１２は、多層配線基板１を製造工程毎に示す断面図である。なお、図５及び図９は、第１プリント配線基板１０について、図６及び図１０は、第２プリント配線基板２０について、図７及び図１１は、第４プリント配線基板４０について、図８及び図１２は、多層配線基板１の最終工程についてそれぞれの製造工程を示している。第３プリント配線基板３０については、第１プリント配線基板１０と同様の工程で製造することができるので、特に明記しない限りは説明を省略する。
まず、図５を参照しながら第１プリント配線基板１０の製造工程について説明する。図９（ａ）に示すように、第１樹脂基材１１の一方の面にベタ状態の銅箔等からなる導体層８が形成された片面ＣＣＬを準備する（ステップＳ１００）。次に、導体層８上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、図９（ｂ）に示すように、配線１２等の配線パターンを形成する（ステップＳ１０２）。
ステップＳ１００にて使用する片面ＣＣＬは、例えば厚さ１２μｍ程度の銅箔からなる導体層８に、厚さ２５μｍ程度の第１樹脂基材１１を貼り合わせた構造からなる。この片面ＣＣＬとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを使用することができる。
その他、片面ＣＣＬとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層８を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたものなどを用いることもできる。
なお、第１樹脂基材１１は必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマー等のプラスチックフィルムからなるものであってもよい。また、ステップＳ１０２でのエッチングには塩化第二鉄や塩化第二銅などを主成分とするエッチャントを用いることができる。
配線１２を形成したら、図９（ｃ）に示すように、第１樹脂基材１１の配線１２形成面側と反対側の面に、接着材９ａ及びマスク材７を加熱圧着により貼り付ける（ステップＳ１０４）。ステップＳ１０４にて貼り付けられる接着材９ａとしては、例えば厚さ２５μｍ程度のエポキシ系熱硬化性フィルムを用いることができる。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて接着材９ａが硬化しない温度で０．３ＭＰａの圧力によりプレスしてこれらを貼り合わせることが挙げられる。
なお、接着層９や接着材９ａに用いられる層間接着材は、エポキシ系の熱硬化性樹脂のみならず、アクリル系の接着材や、熱可塑性ポリイミドなどに代表される熱可塑性接着材などが挙げられる。また、層間接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであってもよい。マスク材７は、上述した樹脂フィルムやＰＥＴ，ＰＥＮなどのプラスチックフィルムの他、ＵＶ照射によって接着や剥離が可能な各種フィルムを用いることができる。
そして、貼り付けたマスク材７側から、配線１２に向かって、例えばＵＶ−ＹＡＧレーザ装置を用いてレーザ光を照射して、マスク材７、接着材９ａ及び第１樹脂基材１１を貫通するビアホール２を所定箇所に形成する（ステップＳ１０６）。このときのビアホール２は、直径が５０μｍ〜１５０μｍ程度となるように形成される。なお、ビアホール２内には、形成後にプラズマデスミア等のデスミア処理が施される。
ステップＳ１０６にて形成されるビアホール２は、その他、炭酸ガスレーザ（ＣＯ２レーザ）やエキシマレーザなどで形成してもよいし、ドリル加工や化学的なエッチングなどにより形成してもよい。また、デスミア処理は、ＣＦ４及びＯ２（四フッ化メタン＋酸素）の混合ガスにより行うことができるが、Ａｒ（アルゴン）などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。
その後、図９（ｄ）に示すように、形成したビアホール２内に、例えばスクリーン印刷により導電性ペーストを充填して導電性ペーストビア１３を形成し（ステップＳ１０８）、マスク材７を剥離して除去し（ステップＳ１１０）、図９（ｅ）に示すように、配線１２及び導電性ペーストビア１３が形成されると共に、接着層９が備えられた第１樹脂基材１１を有する第１プリント配線基板１０を形成する。なお、上記と同様の処理を行って、大きさや配置ピッチの異なる配線３２や導電性ペーストビア３３を有する第３プリント配線基板３０を製造して準備しておく。
次に、図６を参照しながら第２プリント配線基板２０の製造工程について説明する。なお、既に説明した箇所には同一の符号を附して説明を割愛する場合があり、各ステップの具体的な処理内容については上述した内容を適用可能であるとする。まず、図１０（ａ）に示すように、第２樹脂基材２１の両面に導体層８が形成された両面銅張積層板（両面ＣＣＬ）を準備し（ステップＳ１２０）、図１０（ｂ）に示すように、所定箇所にビアホール４を形成して（ステップＳ１２２）、例えばプラズマデスミア処理を行う。
次に、図１０（ｃ）に示すように、第２樹脂基材２１の片面にパネルめっき処理を施して（ステップＳ１２４）、導体層８上及びビアホール４内にめっき層２３ａを形成する。なお、図１０（ｃ）においては、上側の導体層８上のめっき層は図示を省略している。ビアホール４内のめっき層２３ａは後にめっきビア２３として用いられるものであり、第２樹脂基材２１の両面の導体層８を電気的に導通している。
そして、図１０（ｄ）に示すように、第２樹脂基材２１の両面にエッチング等により配線２２やめっきビア２３などの配線パターンを形成する（ステップＳ１２６）。最後に、図１０（ｅ）に示すように、第４プリント配線基板４０が内蔵される部分の第２樹脂基材２１をＵＶレーザなどにより除去し、開口部２９を形成して（ステップＳ１２８）、第２プリント配線基板２０を形成する。
次に、図７を参照しながら第４プリント配線基板４０の製造工程について説明する。
図１１（ａ）に示すように、まず、ポリイミド樹脂フィルムなどからなる第４樹脂基材４１を準備し（ステップＳ１３０）、図１１（ｂ）に示すように、第４樹脂基材４１の所定箇所にエキシマレーザ等を用いて直径１０μｍ〜３０μｍ程度のビアホール５を形成する（ステップＳ１３２）。
図１１（ａ）に示すように、まず、ポリイミド樹脂フィルムなどからなる第４樹脂基材４１を準備し（ステップＳ１３０）、図１１（ｂ）に示すように、第４樹脂基材４１の所定箇所にエキシマレーザ等を用いて直径１０μｍ〜３０μｍ程度のビアホール５を形成する（ステップＳ１３２）。
ビアホール５を形成したら、プラズマデスミア等のデスミア処理を行って（ステップＳ１３４）、図示しないめっきレジストを形成して、例えばセミアディティブ法により、図１１（ｃ）に示すように、配線パターン４２，４３及びフィルドめっきビア４４を形成する（ステップＳ１３８）。
そして、めっきレジストを除去し（ステップＳ１４０）、最後に、図１１（ｄ）に示すように、図示しないダイサー等の機器を用いて所定の大きさに切断して個片化し（ステップＳ１４２）、第４プリント配線基板４０を複数製造する。
こうして、第１〜第４プリント配線基板１０〜４０を作製したら、図１２（ａ）に示すように、第４プリント配線基板４０の配線パターン４２と第１プリント配線基板１０の導電性ペーストビア１３とを、電子部品用実装機を用いて位置合わせし、第１プリント配線基板１０の接着層９及び導電性ペーストビア１３の導電性ペーストが硬化していない状態で、第４プリント配線基板４０を第１プリント配線基板１０に仮留め接着する。
その後、図８に示すように、各プリント配線基板１０〜４０を位置決めし、積層する（ステップＳ１５０）。そして、例えば真空キュアプレス機を用いて、１ｋＰａ以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層する（ステップＳ１５２）。これにより、図１２（ｂ）に示すような多層配線基板１を製造する。このとき、層間の各接着層９や各樹脂基材１１〜４１等の硬化と同時に、ビアホールに充填された導電性ペーストの硬化及び合金化が行われる。従って、導電性ペーストと接する配線等との間には、上述したように金属間化合物の合金層が形成される。
その後、図１２（ｃ）に示すように、多層配線基板１における第１プリント配線基板１０及び第３プリント配線基板３０の配線１２，３２側の第１及び第３樹脂基材１１，３１上に、ソルダーレジスト１８，３８をパターン形成する。最後に、各配線１２，３２上に電子部品端子１９及び基板端子３９となるバンプを形成して、電子部品端子１９に電子部品９０の再配線電極９１を接続して実装すれば、図１に示すような多層配線基板１が完成する。
このように、本実施形態に係る多層配線基板１は、上記のような簡単な製造工程で製造することができる。特に、第４プリント配線基板４０は、電子部品を搭載するための通常の電子部品用実装機を用いてプリント配線基板に搭載し、一括積層により多層配線基板１内に内蔵することができるため、低コストで薄型化を図りつつ基板強度を下げずに接続信頼性を向上させることができる多層配線基板１を容易に製造することが可能となる。
１ 多層配線基板
２，３，４，５ ビアホール
７ マスク材
８ 導体層
９ 接着層
１０ 第１プリント配線基板
１１ 第１樹脂基材
１２，２２，３２ 配線
１３，３３ 導電性ペーストビア
１８，３８ ソルダーレジスト
１９ 電子部品端子
２０ 第２プリント配線基板
２１ 第２樹脂基材
２３ めっきビア
３０ 第３プリント配線基板
３１ 第３樹脂基材
３９ 基板端子
４０ 第４プリント配線基板
４１ 第４樹脂基材
４２，４３ 配線パターン
４４ フィルドめっきビア
９０ 電子部品
９１ 再配線電極
２，３，４，５ ビアホール
７ マスク材
８ 導体層
９ 接着層
１０ 第１プリント配線基板
１１ 第１樹脂基材
１２，２２，３２ 配線
１３，３３ 導電性ペーストビア
１８，３８ ソルダーレジスト
１９ 電子部品端子
２０ 第２プリント配線基板
２１ 第２樹脂基材
２３ めっきビア
３０ 第３プリント配線基板
３１ 第３樹脂基材
３９ 基板端子
４０ 第４プリント配線基板
４１ 第４樹脂基材
４２，４３ 配線パターン
４４ フィルドめっきビア
９０ 電子部品
９１ 再配線電極
Claims (4)
- 少なくとも一方の面に配線パターンが形成され導電性ペーストビアが形成された複数の配線基板を、接着層を介して積層してなり、電子部品端子及び前記電子部品端子と端子ピッチが異なる基板端子を有すると共に、前記電子部品端子を介して電子部品が搭載される多層配線基板において、
前記複数の配線基板は、同様の厚さの第１の配線基板、第２の配線基板、第３の配線基板及び第４の配線基板を有し、
前記第２の配線基板は、前記第４の配線基板が収容される開口部を有し、前記開口部に収容された前記第４の配線基板と共に前記第１の配線基板及び前記第３の配線基板の間に配置され、
前記第４の配線基板は、前記第１の配線基板、前記第２の配線基板及び前記第３の配線基板よりも配線ピッチが小さく、前記電子部品の搭載部の下部の前記１の配線基板及び前記第３の配線基板の間に内蔵され、前記第１の配線基板の導電性ペーストビアを介して前記電子部品端子と接続され、その両面に前記電子部品端子から前記基板端子へと前記端子ピッチを拡大させるパターンが形成され、前記両面のパターンを接続するビアを有する
ことを特徴とする多層配線基板。 - 前記第４の配線基板は、単層である
ことを特徴とする請求項１記載の多層配線基板。 - 前記第１の配線基板、前記第２の配線基板、前記第３の配線基板及び前記第４の配線基板は、樹脂基板により形成されたものである
ことを特徴とする請求項１又は２記載の多層配線基板。 - 前記電子部品端子のうち、最も外側の電子部品端子は、前記電子部品が搭載される前記第１の配線基板の前記電子部品端子と連続するパターンによって端子ピッチを拡大されて前記第４の配線基板を介さずに前記導電性ペーストビアを介して前記基板端子と接続されている
ことを特徴とする請求項１〜３のいずれか１項記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012081966A JP5261756B1 (ja) | 2012-03-30 | 2012-03-30 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012081966A JP5261756B1 (ja) | 2012-03-30 | 2012-03-30 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5261756B1 true JP5261756B1 (ja) | 2013-08-14 |
| JP2013211479A JP2013211479A (ja) | 2013-10-10 |
Family
ID=49053019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012081966A Active JP5261756B1 (ja) | 2012-03-30 | 2012-03-30 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5261756B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9699921B2 (en) | 2014-08-01 | 2017-07-04 | Fujikura Ltd. | Multi-layer wiring board |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI632231B (zh) | 2013-05-13 | 2018-08-11 | 東洋合成工業股份有限公司 | 化學放大阻劑組成物和製造裝置之方法 |
| US9650357B2 (en) | 2013-06-24 | 2017-05-16 | Toyo Gosei Co., Ltd. | Reagent for enhancing generation of chemical species |
| US9790241B2 (en) | 2013-06-27 | 2017-10-17 | Toyo Goesi Co., Ltd. | Reagent for enhancing generation of chemical species |
| JP6537118B2 (ja) | 2013-08-07 | 2019-07-03 | 東洋合成工業株式会社 | 化学増幅フォトレジスト組成物及び装置の製造方法 |
| JP6413654B2 (ja) * | 2014-11-04 | 2018-10-31 | 味の素株式会社 | 回路基板及びその製造方法 |
| JP6413831B2 (ja) * | 2015-02-24 | 2018-10-31 | 味の素株式会社 | 回路基板及びその製造方法 |
| WO2024228284A1 (ja) * | 2023-05-01 | 2024-11-07 | 株式会社村田製作所 | 配線基板、電子モジュール、及び配線基板の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11317582A (ja) * | 1998-02-16 | 1999-11-16 | Matsushita Electric Ind Co Ltd | 多層配線基板およびその製造方法 |
| JP4880277B2 (ja) * | 2005-10-06 | 2012-02-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP5306634B2 (ja) * | 2007-11-22 | 2013-10-02 | 新光電気工業株式会社 | 配線基板及び半導体装置及び配線基板の製造方法 |
| WO2009141928A1 (ja) * | 2008-05-19 | 2009-11-26 | イビデン株式会社 | プリント配線板及びその製造方法 |
| TWI401000B (zh) * | 2008-07-23 | 2013-07-01 | Nec Corp | 無核心層配線基板、半導體裝置及其製造方法 |
| JP2011159855A (ja) * | 2010-02-02 | 2011-08-18 | Panasonic Corp | 局所多層回路基板、および局所多層回路基板の製造方法 |
-
2012
- 2012-03-30 JP JP2012081966A patent/JP5261756B1/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9699921B2 (en) | 2014-08-01 | 2017-07-04 | Fujikura Ltd. | Multi-layer wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013211479A (ja) | 2013-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5261756B1 (ja) | 多層配線基板 | |
| JP5583828B1 (ja) | 電子部品内蔵多層配線基板及びその製造方法 | |
| US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
| JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP5526276B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| US20090316373A1 (en) | PCB having chips embedded therein and method of manfacturing the same | |
| KR101281410B1 (ko) | 다층 배선기판 | |
| KR101868680B1 (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
| JP2010098278A (ja) | ラウンド型半田バンプを有するプリント基板およびその製造方法 | |
| JP2013211480A (ja) | 部品内蔵基板 | |
| JP5555368B1 (ja) | 配線基板の製造方法 | |
| US9699921B2 (en) | Multi-layer wiring board | |
| US8058568B2 (en) | Circuit board and method for fabricating the same | |
| JP2007073866A (ja) | 部品内蔵配線板 | |
| US20090288293A1 (en) | Metal core package substrate and method for manufacturing the same | |
| JP2008182039A (ja) | 多層配線板およびその製造方法 | |
| JP6637608B2 (ja) | 部品内蔵基板及びその製造方法 | |
| JP5385699B2 (ja) | 積層配線基板の製造方法 | |
| JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| JP5621311B2 (ja) | 回路基板の製造方法 | |
| JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
| JP5408754B1 (ja) | 多層配線基板及びその製造方法 | |
| JP5311162B1 (ja) | 部品実装基板の製造方法 | |
| JP6028256B2 (ja) | 部品内蔵基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5261756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |