[go: up one dir, main page]

JP2013211480A - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
JP2013211480A
JP2013211480A JP2012081971A JP2012081971A JP2013211480A JP 2013211480 A JP2013211480 A JP 2013211480A JP 2012081971 A JP2012081971 A JP 2012081971A JP 2012081971 A JP2012081971 A JP 2012081971A JP 2013211480 A JP2013211480 A JP 2013211480A
Authority
JP
Japan
Prior art keywords
electronic component
component
printed wiring
plating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012081971A
Other languages
English (en)
Inventor
Yukinori Ota
行紀 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2012081971A priority Critical patent/JP2013211480A/ja
Publication of JP2013211480A publication Critical patent/JP2013211480A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】放熱特性を向上させる。
【解決手段】部品内蔵基板1は、電子部品90を内蔵する第1〜第3プリント配線基板10〜30を積層した多層構造の基板である。第2プリント配線基板20の開口部29内に収容される電子部品90は、側面91cに形成された複数の溝部94を備える。これら溝部94には、銅等からなる金属層93が形成されている。第2プリント配線基板20には、配線22、めっきビア23及びめっき層22aからなる放熱配線(放熱板)が形成され、開口部29の内周面にはめっき層22aが形成されている。電子部品90は、金属層93が導電性ペースト等からなる放熱体99を介して第2樹脂基材21に形成された放熱配線に接続されている。
【選択図】図1

Description

この発明は、電子部品が内蔵された多層構造の部品内蔵基板に関する。
電子部品の高密度実装を実現するため、電子部品を多層構造の基板内に内蔵した部品内蔵基板が知られている。このような部品内蔵基板は、電子部品が基板に形成された絶縁層に埋設されるため、電子部品で発生する熱を如何に効率良く外部へ放出するかが課題となる。従来の部品内蔵基板は、熱伝導性に優れた絶縁層を介して、絶縁層上に形成された金属部材からなる放熱用内層パターンに伝導し、電子部品で発生する熱を放熱させるようにしている(特許文献1参照)。
特開2009−277784号公報
しかしながら、上述した特許文献1に開示された従来技術の部品内蔵基板では、電子部品と放熱用内層パターンとの間に絶縁層等の樹脂が介在しているので、必ずしも十分な放熱効果を得ることができない場合があるという問題がある。
この発明は、上述した従来技術による問題点を解消し、放熱特性を向上させることができる部品内蔵基板を提供することを目的とする。
本発明に係る部品内蔵基板は、少なくとも一方の面に配線パターンが形成され導電性ペーストビアが形成された配線基板を積層すると共に電子部品を内蔵した多層構造の部品内蔵基板において、前記電子部品と同一層に配置される配線基板は、一部に開口部が形成されると共に前記開口部の周囲に前記配線パターンからなる放熱配線が形成され、前記電子部品が前記配線基板の開口部に収容され、前記電子部品の側面が放熱体を介して前記放熱配線に接続されていることを特徴とする。
本発明に係る部品内蔵基板によれば、内蔵される電子部品の側面が放熱配線に放熱体を介して接続されているので、電子部品からの熱は、側面に接続された放熱体を介して放熱配線に効率良く伝導された上で放熱される。これにより、従来のものと比較して放熱効果を高め放熱特性を向上させることができる。
本発明の一実施形態においては、前記放熱体は、半田又は導電性ペーストである。
本発明の他の実施形態においては、前記電子部品は、前記側面に複数の溝部を有する。この場合、前記電子部品の溝部には、金属層が形成されているとより望ましい。前記金属層は、前記電子部品の溝に沿って形成されているか、又は前記電子部品の溝を埋めるように形成することができる。
本発明の更に他の実施形態においては、前記金属層は、めっきにより形成される。
本発明によれば、放熱特性を向上させることができる。
本発明の一実施形態に係る部品内蔵基板の構造を示す断面図である。 図1のA−A’断面図である。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 図11の製造工程の一部を示す平面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 本発明の他の実施形態に係る部品内蔵基板の一部を示す断面図である。 本発明の更に他の実施形態に係る部品内蔵基板の一部を示す断面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板を詳細に説明する。
図1は、本発明の一実施形態に係る部品内蔵基板の構造を示す断面図である。図2は、図1のA−A’断面図である。図1に示すように、部品内蔵基板1は、第1プリント配線基板10と、第2プリント配線基板20と、第3プリント配線基板30とを、例えば熱圧着により一括積層した構造を備えている。なお、部品内蔵基板1は、図示しない実装基板の実装面上に実装されても良い。
また、部品内蔵基板1は、第2プリント配線基板20の第2樹脂基材21に形成された開口部29内に、第1プリント配線基板10及び第3プリント配線基板30に挟まれた状態で内蔵された電子部品90を備えている。更に、部品内蔵基板1は、第3プリント配線基板30の上記図示しない実装基板への実装面30b側に形成されたソルダーレジスト38及び半田からなるバンプ39を備えている。
第1〜第3プリント配線基板10〜30は、それぞれ第1、第2及び第3樹脂基材11,21,31と、これら第1〜第3樹脂基材11〜31の少なくとも片面に形成された配線12,22,32とを備える。また、第1及び第3プリント配線基板10,30は、それぞれ第1樹脂基材11に形成されたビアホール2及び接着層9に形成されたビアホール3内に充填形成された導電性ペーストビア14,34を備える。
めっきビア23は、第2樹脂基材21の両面の配線22を導通するように形成されている。同様に、第3プリント配線基板30は、第3樹脂基材31に形成されたビアホール4内に第3樹脂基材31の両面の配線32を導通するように形成されためっきビア33を備える。
これら第1〜第3プリント配線基板10〜30は、例えば片面銅張積層板(片面CCL)や両面銅張積層板(両面CCL)等を用いることができる。本例では、第2及び第3プリント配線基板20,30が両面CCLに基づき形成され、第1プリント配線基板10が片面CCLに基づき形成されている。従って、第2及び第3プリント配線基板20,30の配線22,32は、第2及び第3樹脂基材21,31の両面に形成され、めっきビア23,33はこれら両面の配線22,32を層間接続している。
なお、めっきビア23,33は、例えば一方の配線22,32を貫通させることなく、他方の配線22,32から形成した貫通孔にめっきを施した構造のLVHのめっきビアからなるもので、例えば銅(Cu)めっきにより形成されている。従って、少なくともめっきビア23,33形成面と反対側の面に形成された配線22,32上にはめっき層22a,32aが形成されている。
そして、第2プリント配線基板20においては、開口部29内の第2樹脂基材21の側面にもめっき層22aがめっきビア23と連続するように形成されている。この第2プリント配線基板20の配線22、めっきビア23及びめっき層22aは、部品内蔵基板1の内部の放熱配線(放熱板)としても機能する。同様に第3プリント配線基板30の配線32、めっきビア33及びめっき層32aも、放熱配線(放熱板)としても機能する。
その他、図示は省略するが、第2及び第3プリント配線基板20,30には、貫通孔内をめっきするめっきビア23,33の代わりに、貫通孔内に導電性ペーストを充填させた構造のビアを形成したり、両面の配線22,32間をそれぞれ貫通する貫通穴内にめっきを施した構造のめっきスルーホールを形成したりしても良い。
第1〜第3樹脂基材11〜31は、それぞれ例えば厚さ25μm程度の樹脂フィルムにより形成されている。ここで、樹脂フィルムとしては、例えばポリイミド(PI)、ポリオレフィン(PO)、液晶ポリマー(LCP)などからなる樹脂フィルムや、熱硬化性のエポキシ樹脂(EP)からなる樹脂フィルム等を用いることができる。
電子部品90は、例えばICチップなどの半導体部品や受動部品等であり、再配線を施したWLP(Wafer Level Package)からなる。電子部品90の電極形成面91bには、図示しないパッド上に形成された複数の再配線電極91が設けられている。また、再配線電極91の周囲の電極形成面91b上には、図示しない絶縁層が形成されている。
更に電子部品90の側面91cには、全周にわたって銅などの金属部材からなる金属層93が形成されている。この電子部品90の側面91cには、図2に示すように、例えば波状の複数の溝部94が形成されており、金属層93は、例えばこれら複数の溝部94の形状に沿った形状となるように形成されている。なお、電子部品90の側面91cと金属層93との間には、酸化膜などからなる絶縁層を介しても良い。
そして、第2プリント配線基板20の開口部29内のめっき層22aとこの開口部29内に収容された電子部品90の側面91cの金属層93との間には、導電性ペーストや半田等の導電部材からなる放熱体99が、めっき層22aと金属層93とを全周にわたって接続する状態で配置されている。
これにより、電子部品90で発生した熱は、例えば側面91cから金属層93、放熱体99、めっき層22a、配線22及びめっきビア23、導電性ペーストビア34、めっき層32a及び配線32、めっきビア33を伝わって、バンプ39を介して実装基板に効率良く伝わる。
このように、電子部品90の熱は、再配線電極91からの放熱経路よりも短い経路でバンプ39を介して伝わるので、効果的に外部に放熱することが可能となる。また、電子部品90の側面91cが、複数の溝部94が形成された波状の形状を備えているので、金属層93と放熱体99との接触面積を平面形状と比べて増加させることができるので、効率良く熱を伝えることが可能となる。更に、めっき層22a、放熱体99及び金属層93を同様の金属材料で構成することで、互いの密着性が高まり、熱伝導効率が向上する。なお、第1〜第3プリント配線基板10〜30の配線12,22,32は、銅箔などの導電材をパターン形成してなる。
導電性ペーストビア14,34及び放熱体99を構成する導電性ペーストは、金、銀、銅、アルミニウム、鉄等から選択される少なくとも1種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも1種類の低融点の金属粒子とを含む。導電性ペーストは、例えばこれらの金属粒子に、エポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
このように構成された導電性ペーストは、含有された低融点の金属粒子が200℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。従って、導電性ペーストビア14,34と配線12、再配線電極91、めっきビア23、めっき層32aとの接続部や、放熱体90と金属層93及びめっき層22aとの接続部は、一括積層の熱圧着時に金属間化合物により合金化される。
この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電性ペーストのビアホール2,3内、或いは開口部29内のめっき層22a上や金属層93上への塗布・充填方法としては、例えば印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを採用することができる。
なお、第1〜第3プリント配線基板10〜30及び開口部29内の電子部品90は、予め第1及び第3プリント配線基板10,30に設けられた接着層9を介して積層されている。接着層9は、例えば熱硬化性樹脂や熱可塑性樹脂からなる。第2プリント配線基板20の開口部29内に配置された電子部品90は、上述したように側面91cが、第2プリント配線基板20の開口部29内のめっき層22aと放熱体99を介して接触した状態で、上記接着層9により開口部29内に固定される。
次に、本実施形態に係る部品内蔵基板1の製造方法について説明する。
図3〜図7は、部品内蔵基板の製造工程を示すフローチャートである。図8〜図11及び図13は、部品内蔵基板を製造工程毎に示す断面図である。図12は、図11の製造工程の一部を示す平面図である。なお、図3及び図8は第1プリント配線基板10について、図4及び図9は第2プリント配線基板20について、図5及び図10は第3プリント配線基材30について、図6、図11及び図12は電子部品について、図7及び図13は部品内蔵基板の最終工程について、それぞれの製造工程の詳細を示している。
まず、図3を参照しながら第1プリント配線基板10の製造工程について説明する。図8(a)に示すように、第1樹脂基材11の一方の面にベタ状態の銅箔等からなる導体層8が形成された片面CCLを準備する(ステップS100)。次に、導体層8上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、図8(b)に示すように、配線12等の配線パターンを形成する(ステップS102)。
ステップS100にて使用する片面CCLは、例えば厚さ12μm程度の銅箔からなる導体層8に、厚さ25μm程度の第1樹脂基材11を貼り合わせた構造からなる。この片面CCLとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを使用することができる。
その他、片面CCLとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層8を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたものなどを用いることもできる。
なお、第1樹脂基材11は必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマー等のプラスチックフィルムからなるものであってもよい。また、ステップS102でのエッチングには塩化第二鉄や塩化第二銅などを主成分とするエッチャントを用いることができる。
配線12を形成したら、図8(c)に示すように、第1樹脂基材11の配線12形成面側と反対側の面に、接着材9a及びマスク材7を加熱圧着により貼り付ける(ステップS104)。ステップS104にて貼り付けられる接着材9aとしては、例えば厚さ25μm程度のエポキシ系熱硬化性フィルムを用いることができる。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて接着材9aが硬化しない温度で0.3MPaの圧力によりプレスしてこれらを貼り合わせることが挙げられる。
なお、接着層9や接着材9aに用いられる層間接着材は、エポキシ系の熱硬化性樹脂のみならず、アクリル系の接着材や、熱可塑性ポリイミドなどに代表される熱可塑性接着材などが挙げられる。また、層間接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであってもよい。マスク材7は、上述した樹脂フィルムやPET,PENなどのプラスチックフィルムの他、UV照射によって接着や剥離が可能な各種フィルムを用いることができる。
そして、図8(d)に示すように、貼り付けたマスク材7側から、配線12に向かって、例えばUV−YAGレーザ装置を用いてレーザ光を照射して、マスク材7、接着材9a及び第1樹脂基材11を貫通するビアホール2を所定箇所に形成する(ステップS106)。なお、ビアホール2内には、形成後にプラズマデスミア等のデスミア処理が施される。
ステップS106にて形成されるビアホール2は、その他、炭酸ガスレーザ(COレーザ)やエキシマレーザなどで形成してもよいし、ドリル加工や化学的なエッチングなどにより形成してもよい。また、デスミア処理は、CF及びO(四フッ化メタン+酸素)の混合ガスにより行うことができるが、Ar(アルゴン)などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。
その後、図8(e)に示すように、形成したビアホール2内に、例えばスクリーン印刷により導電性ペーストを充填して導電性ペーストビア13を形成し(ステップS108)、マスク材7を剥離して除去し(ステップS110)、配線12及び導電性ペーストビア13が形成されると共に、接着層9が備えられた第1樹脂基材11を有する第1プリント配線基板10を形成する。
次に、図4を参照しながら第2プリント配線基板20の製造工程について説明する。なお、既に説明した箇所には同一の符号を附して説明を割愛する場合があり、各ステップの具体的な処理内容については上述した内容を適用可能であるとする。まず、図9(a)に示すように、第2樹脂基材21の両面に導体層8が形成された両面銅張積層板(両面CCL)を準備し(ステップS120)、図9(b)に示すように、所定箇所にビアホール3を形成すると共に開口部29を形成して(ステップS122)、例えばプラズマデスミア処理を行う。
次に、図9(c)に示すように、第2樹脂基材21の全面にパネルめっき処理を施して(ステップS124)、導体層8上、ビアホール3内及び開口部29内にめっき層22aを形成する。なお、ビアホール3内のめっき層22aは後にめっきビア23として用いられるものであり、第2樹脂基材21の両面の導体層8を電気的に導通している。
最後に、図9(d)に示すように、第2樹脂基材21の両面にエッチング等により配線22やめっきビア23などの配線パターンを形成し(ステップS126)、第2プリント配線基板20を形成する。
次に、図5を参照しながら第3プリント配線基板30の製造工程について説明する。まず、図10(a)に示すように、第3樹脂基材31の両面に導体層8が形成された両面銅張積層板(両面CCL)を準備し(ステップS130)、図10(b)に示すように、所定箇所にビアホール4を形成して(ステップS132)、プラズマデスミア処理を行う。
次に、図10(c)に示すように、第3樹脂基材31の全面にパネルめっき処理を施して(ステップS134)、導体層8上及びビアホール4内にめっき層32aを形成する。なお、ビアホール4内のめっき層32aは後にめっきビア33として用いられるものであり、第3樹脂基材31の両面の導体層8を電気的に導通している。
そして、図10(d)に示すように、第3樹脂基材31の両面にエッチング等により配線32やめっきビア33などの配線パターンを形成し(ステップS135)、図10(e)に示すように、第2樹脂基材31のめっきビア33の開口側と反対側の面に、接着材9a及びマスク材7を加熱圧着により貼り付ける(ステップS136)。
次に、図10(f)に示すように、貼り付けたマスク材7側から、めっき層32aに向かってレーザ光を照射して、マスク材7及び接着材9aを貫通するビアホール3を所定箇所に形成する(ステップS137)。なお、ビアホール3内には上記のようなデスミア処理が施される。
最後に、図10(g)に示すように、ビアホール3内に導電性ペーストを充填して(ステップS138)、導電性ペーストビア34を形成し、マスク材7を剥離して除去し(ステップS139)、第3プリント配線基板30を形成する。このように、接着層9は、第3プリント配線基板30の導電性ペーストビア34がめっきビア23に接続可能な状態となるように第3樹脂基材31の上面に配置される。
次に、図6を参照しながら第2プリント配線基板20の開口部29内に内蔵される電子部品90の製造工程について説明する。まず、図11(a)に示すように、酸化ケイ素や窒化ケイ素などの無機絶縁層が形成されたダイシング前のウェハ98を準備する(ステップS140)。
次に、図11(b)及び図12に示すように、製造する個々の電子部品90の側面となる部分に沿って、複数の穴90aを開け(ステップS142)、図11(c)に示すように、各穴90aの内周面にめっき処理等により金属層93を形成する(ステップS146)。
金属層93を形成したら、図11(d)に示すように、ダイシングを行って穴90aの中間部で切断して個片化し(ステップS148)、電子部品90を製造する。なお、説明は省略するが、上記工程には、再配線電極91の製造工程も含まれている。この場合には、電子部品90の上に酸化膜を形成し、更に金属層93を形成することになる。また、このような工程は、貫通配線と同様の工程であることから、この工程において、電子部品90に同時に貫通配線を形成することも可能である。
こうして、第1〜第3プリント配線基板10〜30及び電子部品90を作製したら、これらを一括積層するための最終工程が行われる。最終工程については、図7を参照しながら説明する。まず、図13(a)に示すように、第2プリント配線基板20の開口部29内におけるめっき層22a上に、導電性ペースト等からなる放熱体99の一部99aを、例えばインクジェット方式やディスペンサ等を利用して塗布する(ステップS150)。
次に、図13(b)に示すように、電子部品90の再配線電極91と導電性ペーストビア14の端面とを電子部品用実装機で位置合わせして、電子部品90を第1プリント配線基板10に実装する(ステップS152)。
そして、図13(c)に示すように、第1及び第3プリント配線基板10,30の接着層9や、第1及び第3プリント配線基板10,30の導電性ペーストビア14,34の導電性ペースト、或いは放熱体99の一部99aがそれぞれ硬化していない状態で、各プリント配線基板10〜30及び電子部品90を位置決めし、積層する(ステップS156)。
その後、例えば真空キュアプレス機を用いて、1kPa以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層する(ステップS158)。これにより、図13(d)に示すような部品内蔵基板1を製造する。このとき、層間の各接着層9や各樹脂基材11〜41等の硬化と同時に、ビアホール等に充填された導電性ペーストの硬化及び合金化並びに放熱体99の一部99aが接合することによる放熱体99の形成が行われる。従って、導電性ペーストや放熱体99と接する配線等との間には、上述したように金属間化合物の合金層が形成される。
なお、放熱体99は、例えば電子部品90の側面91cに形成された金属層93上に一部を塗布して形成したり、第1プリント配線基板10に第2プリント配線基板20を積層した後に、開口部29内のめっき層22a及び金属層93間にインクジェット、印刷方式等で直接充填等して形成したりしても良い。その後、図示は省略するが、部品内蔵基板1における第3プリント配線基板30の第3樹脂基材31の実装面30b側に、ソルダーレジスト38をパターン形成する。最後に、バンプ39を形成すれば、図1に示すような部品内蔵基板1が完成する。
このように、本実施形態に係る部品内蔵基板1によれば、内蔵される電子部品90の側面91cに金属層93が形成された複数の溝部94が形成され、金属層93が配線22、めっきビア23及びめっき層22aからなる放熱配線に放熱体99を介して接続されている。このため、電子部品90からの熱は、側面91cの溝部94の金属層93及び放熱体99を介して放熱板に効率良く伝導された上で放熱されるので、放熱効果を高め放熱特性を向上させることができる。
図14は、本発明の他の実施形態に係る部品内蔵基板の一部を示す断面図である。図14に示すように、本実施形態に係る部品内蔵基板は、電子部品90の側面91c上に形成された金属層93が、少なくとも一つの再配線電極91と接続されており、これを介して導電性ペーストビア14と接続されている点が、先の実施形態に係るものと相違している。このような構造により、部品内蔵基板の表裏両面側から電子部品90の熱を放出することができるので、更に放熱効果を高め放熱特性を向上させることができる。
図15は、本発明の更に他の実施形態に係る部品内蔵基板の一部を示す断面図である。図15に示すように、本実施形態に係る部品内蔵基板は、電子部品90の側面91c上に形成された金属層93が、溝部94の内部に埋め込まれている例を示している。この実施形態の部品内蔵基板は、図12に示した穴開け工程後、穴90aの内部に金属材料を埋め込み、その後、ダイシングによって電子部品90の個片化を行うことにより形成することができる。この実施形態によれば、側面が直線状になっているため、先の実施形態のように側面に凹凸がある場合に比べて欠けが生じ難いという利点の他、放熱体99よりも金属層93の放熱性が高い場合、全体的な放熱効率は向上するという利点がある。
1 部品内蔵基板
2,3,4 ビアホール
7 マスク材
8 導体層
9 接着層
10 第1プリント配線基板
11 第1樹脂基材
12,22,32 配線
14,34 導電性ペーストビア
20 第2プリント配線基板
21 第2樹脂基材
22a,32a 放熱配線(めっき層)
23,33 放熱配線(めっきビア)
29 開口部
30 第3プリント配線基板
31 第3樹脂基材
38 ソルダーレジスト
39 バンプ
90 電子部品
90a 穴
91 再配線電極
91b 電極形成面
91c 側面
93 金属層
94 溝部
99 放熱体

Claims (7)

  1. 少なくとも一方の面に配線パターンが形成され導電性ペーストビアが形成された配線基板を積層すると共に電子部品を内蔵した多層構造の部品内蔵基板において、
    前記電子部品と同一層に配置される配線基板は、一部に開口部が形成されると共に前記開口部の周囲に前記配線パターンからなる放熱配線が形成され、
    前記電子部品が前記配線基板の開口部に収容され、前記電子部品の側面が放熱体を介して前記放熱配線に接続されている
    ことを特徴とする部品内蔵基板。
  2. 前記放熱体は、半田又は導電性ペーストである
    ことを特徴とする請求項1記載の部品内蔵基板。
  3. 前記電子部品は、前記側面に複数の溝部を有する
    ことを特徴とする請求項1又は2記載の部品内蔵基板。
  4. 前記電子部品の溝部には、金属層が形成されている
    ことを特徴とする請求項3記載の部品内蔵基板。
  5. 前記金属層は、前記電子部品の溝部に沿って形成されている
    ことを特徴とする請求項4記載の部品内蔵基板。
  6. 前記金属層は、前記電子部品の溝部を埋めるように形成されている
    ことを特徴とする請求項4記載の部品内蔵基板。
  7. 前記金属層は、めっきにより形成される
    ことを特徴とする請求項1〜4のいずれか1項記載の部品内蔵基板。
JP2012081971A 2012-03-30 2012-03-30 部品内蔵基板 Pending JP2013211480A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012081971A JP2013211480A (ja) 2012-03-30 2012-03-30 部品内蔵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081971A JP2013211480A (ja) 2012-03-30 2012-03-30 部品内蔵基板

Publications (1)

Publication Number Publication Date
JP2013211480A true JP2013211480A (ja) 2013-10-10

Family

ID=49529053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081971A Pending JP2013211480A (ja) 2012-03-30 2012-03-30 部品内蔵基板

Country Status (1)

Country Link
JP (1) JP2013211480A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133387A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 配線基板、配線基板の製造方法
JP2016219798A (ja) * 2015-05-15 2016-12-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品パッケージ及びパッケージオンパッケージ構造
US9564417B2 (en) 2014-09-24 2017-02-07 Samsung Electronics Co., Ltd. Multi-stacked structures of semiconductor packages
WO2018047612A1 (ja) * 2016-09-09 2018-03-15 株式会社フジクラ 部品内蔵基板及びその製造方法
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
CN111132442A (zh) * 2018-10-31 2020-05-08 先丰通讯股份有限公司 通道式电路板
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
JP2020102577A (ja) * 2018-12-25 2020-07-02 Tdk株式会社 半導体ic内蔵回路基板及びその製造方法
US11490503B2 (en) 2020-07-17 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Substrate with electronic component embedded therein
CN117241466A (zh) * 2023-11-13 2023-12-15 信丰迅捷兴电路科技有限公司 一种内埋器件的液冷电路板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277784A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 部品内蔵プリント配線板、同配線板の製造方法および電子機器
JP2010073851A (ja) * 2008-09-18 2010-04-02 Denso Corp 半導体装置
JP2011077305A (ja) * 2009-09-30 2011-04-14 Nec Corp 機能素子内蔵基板及びその製造方法、並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277784A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 部品内蔵プリント配線板、同配線板の製造方法および電子機器
JP2010073851A (ja) * 2008-09-18 2010-04-02 Denso Corp 半導体装置
JP2011077305A (ja) * 2009-09-30 2011-04-14 Nec Corp 機能素子内蔵基板及びその製造方法、並びに電子機器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133387A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 配線基板、配線基板の製造方法
US9564417B2 (en) 2014-09-24 2017-02-07 Samsung Electronics Co., Ltd. Multi-stacked structures of semiconductor packages
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
JP2016219798A (ja) * 2015-05-15 2016-12-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品パッケージ及びパッケージオンパッケージ構造
US11871524B2 (en) 2016-09-09 2024-01-09 Fujikura Ltd. Component-incorporated substrate and method for manufacturing same
JPWO2018047612A1 (ja) * 2016-09-09 2019-06-24 株式会社フジクラ 部品内蔵基板及びその製造方法
WO2018047612A1 (ja) * 2016-09-09 2018-03-15 株式会社フジクラ 部品内蔵基板及びその製造方法
CN111132442A (zh) * 2018-10-31 2020-05-08 先丰通讯股份有限公司 通道式电路板
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102713129B1 (ko) 2018-10-31 2024-10-07 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
US12148708B2 (en) 2018-10-31 2024-11-19 Samsung Electronics Co., Ltd. Semiconductor package and antenna module comprising the same
JP2020102577A (ja) * 2018-12-25 2020-07-02 Tdk株式会社 半導体ic内蔵回路基板及びその製造方法
JP7225787B2 (ja) 2018-12-25 2023-02-21 Tdk株式会社 半導体ic内蔵回路基板及びその製造方法
US11490503B2 (en) 2020-07-17 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Substrate with electronic component embedded therein
CN117241466A (zh) * 2023-11-13 2023-12-15 信丰迅捷兴电路科技有限公司 一种内埋器件的液冷电路板及其制备方法
CN117241466B (zh) * 2023-11-13 2024-01-26 信丰迅捷兴电路科技有限公司 一种内埋器件的液冷电路板及其制备方法

Similar Documents

Publication Publication Date Title
JP5406389B2 (ja) 部品内蔵基板及びその製造方法
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP2013211480A (ja) 部品内蔵基板
JP5411362B2 (ja) 積層配線基板及びその製造方法
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP5261756B1 (ja) 多層配線基板
US9699921B2 (en) Multi-layer wiring board
JP2013135113A (ja) 部品内蔵基板の製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2014045092A (ja) 部品内蔵基板
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP6998744B2 (ja) 部品内蔵基板
JP5408754B1 (ja) 多層配線基板及びその製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法
US20220248530A1 (en) Wiring substrate
JP5311162B1 (ja) 部品実装基板の製造方法
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP2014027083A (ja) 多層プリント配線基板
JP2013247239A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329