[go: up one dir, main page]

KR100900538B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100900538B1
KR100900538B1 KR1020020053532A KR20020053532A KR100900538B1 KR 100900538 B1 KR100900538 B1 KR 100900538B1 KR 1020020053532 A KR1020020053532 A KR 1020020053532A KR 20020053532 A KR20020053532 A KR 20020053532A KR 100900538 B1 KR100900538 B1 KR 100900538B1
Authority
KR
South Korea
Prior art keywords
voltage
data
pixel
liquid crystal
gate
Prior art date
Application number
KR1020020053532A
Other languages
Korean (ko)
Other versions
KR20040021883A (en
Inventor
김희섭
양영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020053532A priority Critical patent/KR100900538B1/en
Publication of KR20040021883A publication Critical patent/KR20040021883A/en
Application granted granted Critical
Publication of KR100900538B1 publication Critical patent/KR100900538B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것이다.

본 발명에 따른 액정 표시 장치에서는, LCD 패널 내의 화소부가 현재 데이터 라인을 통해 인가되는 계조 전압을 충전시켜 영상이 표시되도록 하는 화소 전압을 생성하는 기본 전극부와, 이렇게 생성된 화소 전압과, 전단 게이트 라인을 통해 수신되는 주사 신호에 의해 턴온된 트랜지스터를 통해 인가되는 제2 및 제3 전압을 충전시켜 보조 전압을 생성하는 보조 전극부를 각각 포함하며, 이러한 보조 전극부의 충분한 보조 전압 공급을 통해 액정 배향 및 텍스쳐 안정화를 이룰 수 있도록 한다.

Figure R1020020053532

액정 표시 장치, 보조 전압, 안정화, 텍스쳐(texture) 및 액정 배향

The present invention relates to a liquid crystal display device.

In the liquid crystal display according to the present invention, a basic electrode portion for generating a pixel voltage for charging an gradation voltage applied through a current data line in a pixel panel to display an image, a pixel voltage generated in this way, and a front gate And an auxiliary electrode portion for charging the second and third voltages applied through the transistor turned on by the scan signal received through the line to generate an auxiliary voltage, respectively. Allows for texture stabilization.

Figure R1020020053532

Liquid crystal display, auxiliary voltage, stabilization, texture and liquid crystal alignment

Description

액정 표시 장치{A LIQUID CRYSTAL DISPLAY}Liquid crystal display device {A LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 전체적인 블록 구성도이다. 1 is an overall block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 보조 전극부 및 이를 포함하는 화소부의 세부적인 회로 구성도이다.FIG. 2 is a detailed circuit diagram illustrating the auxiliary electrode shown in FIG. 1 and a pixel part including the same.

도 3은 도트 반전 구동 방식에 따른 화소별 극성을 도시한 도면이다.3 is a diagram illustrating polarity of each pixel according to the dot inversion driving method.

도 4는 본 발명의 제1 실시예에 따른 화소부의 세부적인 회로 구성도이다.4 is a detailed circuit diagram illustrating a pixel unit according to a first exemplary embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 화소부의 세부적인 회로 구성도이다.5 is a detailed circuit diagram illustrating a pixel unit according to a second exemplary embodiment of the present invention.

도 6은 수직 라인 반전 구동 방식에 따른 화소별 극성을 도시한 도면이다.6 is a diagram illustrating polarity of each pixel according to the vertical line inversion driving method.

도 7은 본 발명의 제3 실시예에 따른 화소부의 세부적인 회로 구성도이다.7 is a detailed circuit diagram illustrating a pixel unit according to a third exemplary embodiment of the present invention.

도 8은 본 발명의 제4 실시예에 따른 화소부의 세부적인 회로 구성도이다.8 is a detailed circuit diagram illustrating a pixel unit according to a fourth exemplary embodiment of the present invention.

※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※

10 : 타이밍 제어부 20 : 데이터 구동부10: timing controller 20: data driver

30 : 게이트 구동부 40 : LCD 패널30: gate driver 40: LCD panel

41 : 기본 전극부 42 : 보조 전극부41: basic electrode portion 42: auxiliary electrode portion

43 : 화소부43: pixel portion

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

근래 들어 퍼스널 컴퓨터나 텔레비전 등의 경량화, 박형화에 따라 디스플레이 장치도 경량화, 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube: CRT) 대신 액정 표시 장치(liquid crystal display: LCD)와 같은 플랫 패널형 디스플레이가 개발되고 있다. Recently, display devices are also required to be lighter and thinner in accordance with lighter and thinner personal computers and televisions, and according to such demands, liquid crystal displays (LCDs) instead of cathode ray tubes (CRTs) are required. Flat panel displays are being developed.

일반적으로 액정 표시 장치는 대향 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 대향 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which an opposite electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

또한, 액정 표시 장치는 주사 신호를 전달하는 다수의 게이트선과 이 게이트선에 교차하여 형성되며 화상 데이터를 전달하는 데이터선을 포함하며, 이들 게이트선과 데이터선에 의해 둘러싸인 영역에 형성되며 각각 게이트선 및 데이터선과 스위칭 소자를 통해 연결되는 행렬 형태의 다수의 화소를 포함한다. In addition, the liquid crystal display includes a plurality of gate lines that transmit scan signals and data lines that are formed to intersect the gate lines, and which transfer image data, and are formed in regions surrounded by the gate lines and the data lines, respectively, and include gate lines and It includes a plurality of pixels in the form of a matrix connected through a data line and a switching element.

이러한 액정 표시 장치는 액정이 꼬인(twisted) 형태로 동작하는 초기 TN(Twist Nematic) 모드에서 시작하여, IPS(In-Plane Switching) 모드, VA(Vertically Aligned) 모드, FFS(Fringe Field Switching) 모드 등으로 발전해 오고 있으며, 그 제작에 있어서도 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함) 등의 반도체 기술과 접목되어 보다 첨단화되고 있다.The liquid crystal display starts from an initial twist nematic (TN) mode in which a liquid crystal is twisted, and includes an in-plane switching (IPS) mode, a vertically aligned (VA) mode, and a fringe field switching (FFS) mode. It has been developed in recent years, and its production has been further advanced by incorporating semiconductor technologies such as thin film transistors (hereinafter referred to as TFTs).

그런데, 이러한 액정 표시 장치의 여러 모드 중, VA 모드에 따른 액정 표시 장치는 일반적인 데이터 구동 전압 외에 텍스쳐(texture) 및 액정 배향 등의 안정화를 위한 목적으로 소정 크기의 보조 전압이 필요하다. 그러나, 기존의 액정 표시 장치는 이러한 기능의 보조 전압 상승분이 크질 않아, 단색 구동의 경우 약하게나마 텍스쳐가 발생하기도 한다.However, among various modes of the liquid crystal display, the liquid crystal display according to the VA mode requires an auxiliary voltage having a predetermined size for stabilization of texture and liquid crystal alignment, in addition to the general data driving voltage. However, in the conventional liquid crystal display, the auxiliary voltage rise of such a function is not large, so that a texture may be weakly generated in the case of the monochromatic driving.

본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서, 충분한 보조 전압을 공급하여 액정 배향 및 텍스쳐를 안정화시키는 액정 표시 장치를 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to solve such a problem, and to provide a liquid crystal display device which supplies a sufficient auxiliary voltage to stabilize liquid crystal alignment and texture.

이러한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치는, 다수의 게이트 라인 및 상기 다수의 게이트 라인과 행렬 형태로 교차되도록 형성된 다수의 데이터 라인, 상기 게이트 라인과 상기 데이터 라인간에 격자 배열된 일정 영역에 형성되며, 상기 게이트 라인 및 상기 데이터 라인에 연결되어 있는 다수의 화소부가 포함되어 있는 LCD 패널; 상기 다수의 데이터 라인에 화상 데이터에 따른 계조 전압을 인가하는 데이터 구동부; 및 상기 다수의 게이트 라인에 주사 신호를 순차적으로 인가하는 게이트 구동부를 포함하며, 상기 화소부는, 현재 데이터 라인을 통해 인가되는 계조 전압을 충전시켜 영상이 표시되도록 하는 화소 전압을 생성하는 기본 전극부; 및 상기 생성된 화소 전압과, 전단 게이트 라인을 통해 수신되는 주사 신호에 의해 턴온된 트랜지스터를 통해 인가되는 제2 및 제3 전압을 충전시켜 보조 전압을 생성하는 보조 전극부 한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a plurality of data lines formed to intersect a plurality of gate lines and the plurality of gate lines in a matrix form, and a predetermined region in which a grid is arranged between the gate lines and the data lines. An LCD panel formed on the LCD panel, the LCD panel including a plurality of pixel parts connected to the gate line and the data line; A data driver which applies a gray voltage according to image data to the plurality of data lines; And a gate driver sequentially applying scan signals to the plurality of gate lines, wherein the pixel unit includes: a basic electrode unit configured to generate a pixel voltage to charge an gray voltage applied through a current data line to display an image; And an auxiliary electrode unit configured to charge the generated pixel voltage and second and third voltages applied through a transistor turned on by a scan signal received through a front gate line to generate an auxiliary voltage.

이때, 본 발명의 실시예에 따른 보조 전극부는, 상기 전단 게이트 라인을 통해 인가되는 주사 신호에 의해 턴온되어 상기 제2 및 제3 전압을 전달하는 제2 및 제3 트랜지스터; 및 상기 제2 및 제3 트랜지스터를 통해 전달되는 제2 및 제3 전압의 차이를 충전하는 제2 커패시터를 포함한다.At this time, the auxiliary electrode unit according to an embodiment of the present invention, the second and third transistors are turned on by the scan signal applied through the front gate line to transfer the second and third voltage; And a second capacitor charging the difference between the second and third voltages transmitted through the second and third transistors.

또한, 본 발명의 실시예에 따른 데이터 구동부는 하나의 화소열을 이루고 있는 각각의 화소에 서로 다른 극성을 가지는 계조 전압을 전달하거나 또는 동일 극성을 가지는 계조 전압을 전달한다.In addition, the data driver according to the exemplary embodiment of the present invention transmits a gray voltage having different polarities or a gray voltage having the same polarity to each pixel forming one pixel column.

또한, 이러한 계조 전압을 전달하는 제2 및 제3 트랜지스터의 소스 단자는 공통 전극 전압 단자, 전단 데이터 라인 또는 보조 데이터 라인과 연결될 수 있다.In addition, source terminals of the second and third transistors that transfer the gray voltage may be connected to a common electrode voltage terminal, a front data line, or an auxiliary data line.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명하면 다음과 같다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 전체적인 블록 구성도이다. 1 is an overall block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 1을 보면, 본 발명의 실시예에 따른 액정 표시 장치는 타이밍 제어부(10), 데이터 구동부(20), 게이트 구동부(30) 및 LCD 패널(40)을 포함하며, LCD 패널은(40)은 다수의 화소부(43)로 이루어지며, 각 화소부(43)는 기본 전극부(41) 및 보조 전극부(42)를 각각 포함한다. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a timing controller 10, a data driver 20, a gate driver 30, and an LCD panel 40. Comprising a plurality of pixel portion 43, each pixel portion 43 includes a basic electrode portion 41 and the auxiliary electrode portion 42, respectively.                     

타이밍 제어부(10)는 외부의 그래픽 컨트롤러(미도시)로부터 R, G, B 화상 데이터(RGB)와 라인을 구별하기 위한 수평동기신호(Hsync), 각 프레임을 구별하기 위한 수직동기신호(Vsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호(DE) 및 메인 클럭 신호(MCLK)가 입력되면, 입력된 신호에 기초하여 데이터 구동부(20)와 게이트 구동부(30)의 구동을 제어하기 위한 신호를 생성하여 전달한다. The timing controller 10 may include a horizontal synchronous signal Hsync for distinguishing lines from R, G, and B image data RGB from an external graphic controller (not shown), and a vertical synchronous signal Vsync for distinguishing each frame. When the data enable signal DE and the main clock signal MCLK, which are at a high level, are input only during a period in which data is output to indicate an area where data enters, the data driver 20 and the gate are based on the input signal. It generates and transmits a signal for controlling the driving of the driver 30.

데이터 구동부(20)는 클록에 동기되어 타이밍 제어부(10)로부터 전송되는 R, G, B 화상 데이터(RGB)를 각각 대응하는 계조 전압으로 바꾼 후, 바뀐 계조 전압을 타이밍 제어부(10)로부터 전송되는 로드(LOAD) 신호에 따라, 각각의 데이터 라인에 전달한다. The data driver 20 converts the R, G, and B image data RGB transmitted from the timing controller 10 into corresponding gray voltages in synchronization with a clock, and then transfers the changed gray voltages from the timing controller 10. According to the LOAD signal, it is delivered to each data line.

게이트 구동부(30)는 타이밍 제어부(10)로부터 게이트 클럭 신호(Gate Clk)와 수직 라인 시작 신호(STV)를 제공받고, 구동 전압 발생부(미도시)로부터 전압(Von, Voff)을 제공받아 복수의 게이트 온 신호(G1, G2, ..., Gn)를 순차적으로 LCD 패널(40)의 게이트선에 출력하여 각 화소의 전압 값이 해당 화소에 전달되도록 길을 열어준다. The gate driver 30 receives the gate clock signal Gate Clk and the vertical line start signal STV from the timing controller 10, and receives the voltages Von and Voff from the driving voltage generator (not shown). The gate-on signals G1, G2, ..., Gn are sequentially output to the gate lines of the LCD panel 40, thereby opening the way for the voltage value of each pixel to be transmitted to the corresponding pixel.

LCD 패널(40)은 열방향으로 배열되어 있는 m개의 데이터 라인과, 상기 데이터 라인과 직교하여 행방향으로 배열되어 있는 n개의 게이트 라인 및, 보조 전극에 인가되기 위한 보조 데이터 라인이 포함될 수 있으며, 상기 데이터 라인과 상기 게이트 라인간에 격자 배열된 일정 영역에 형성되며, 일단이 상기 게이트 라인에 연결되고, 타단이 상기 데이터 라인에 연결되는 다수의 화소부(43)를 포함한다. The LCD panel 40 may include m data lines arranged in a column direction, n gate lines arranged in a row direction orthogonal to the data lines, and an auxiliary data line for being applied to an auxiliary electrode. And a plurality of pixel parts 43 formed in a predetermined region lattice arranged between the data line and the gate line, one end of which is connected to the gate line and the other end of which is connected to the data line.                     

다수의 화소부(43)는 현재 데이터 라인을 통해 전달되는 계조 전압이 충전되어 영상을 디스플레이 할 수 있도록 하는 화소 전압을 생성하는 기본 전극부(41)와, 상기 생성된 화소 전압과 전단 데이터 라인 및 공통전극 전압 또는 보조 데이터 라인을 통해 인가되는 전압을 충전시켜 그에 따른 보조 전압을 생성하는 보조 전극부(42)를 각각 포함한다. 이때, 보조 전극부(42)를 통해 생성되는 보조 전압은 텍스쳐 및 액정 배향 안정화 등을 위한 목적으로 사용되기도 하며, 경우에 따라서는 다른 목적으로 사용되기도 한다.The plurality of pixel parts 43 may include a basic electrode part 41 for generating a pixel voltage for charging an gray voltage transmitted through a current data line to display an image, the generated pixel voltage, a front data line, Each of the auxiliary electrode units 42 may be configured to charge a voltage applied through the common electrode voltage or the auxiliary data line to generate an auxiliary voltage according thereto. In this case, the auxiliary voltage generated through the auxiliary electrode part 42 may be used for the purpose of stabilizing texture and liquid crystal alignment, and in some cases, may be used for other purposes.

이러한 기본 전극부(41) 및 보조 전극부(42)를 포함하는 화소부(43)에 대한 실시예가 도 2에 도시되어 있다. 도 2는 도 1에 도시된 화소부(43)의 세부적인 회로 구성도이다.An embodiment of the pixel portion 43 including the basic electrode portion 41 and the auxiliary electrode portion 42 is shown in FIG. 2. FIG. 2 is a detailed circuit diagram of the pixel unit 43 shown in FIG. 1.

도 2에 도시되어 있듯이, 본 발명의 실시예에 따른 화소부(43)는 제1 트랜지스터(Tn)와 제1 커패시터(Cn)를 포함하는 기본 전극부(41)와, 제2 및 제3 트랜지스터(T1, T2)와 제2 커패시터(Cn')을 포함하는 보조 전극부(42)로 이루어진다. As shown in FIG. 2, the pixel portion 43 according to an exemplary embodiment of the present invention includes a basic electrode portion 41 including a first transistor Tn and a first capacitor Cn, and second and third transistors. And an auxiliary electrode portion 42 including T1 and T2 and a second capacitor Cn '.

이러한 구조를 이루는 화소부(43)의 각 연결 관계에 대해 알아보면 다음과 같다.Each connection relationship between the pixel units 43 constituting such a structure will be described below.

먼저, 기본 전극부(41) 내 제1 트랜지스터(Tn)의 소스 단자는 현재 데이터 라인(Dn)과 연결되어 있고, 게이트 단자는 현재 게이트 라인(Gn)과 연결되어 있으며, 드레인 단자는 제1 커패시터(Cn)의 일측 단자와 연결되어 있다. 이때, 제1 커패시터(Cn)의 타측 단자는 공통 전극 전압(Vcom) 단자와 연결되어 있다.First, the source terminal of the first transistor Tn in the basic electrode part 41 is connected to the current data line Dn, the gate terminal is connected to the current gate line Gn, and the drain terminal is the first capacitor. It is connected to one terminal of (Cn). In this case, the other terminal of the first capacitor Cn is connected to the common electrode voltage Vcom terminal.

다음으로, 보조 전극부(42)의 제2 및 제3 트랜지스터(T2, T3)의 게이트 단자 는 서로 연결되어 전단 게이트 라인(Gn-1)과 연결되어 있고, 제2 및 제3 트랜지스터(T1, T2)의 소스 단자는 제1 및 제2 외부 전압 단자(E1, E2)와 각각 연결되어 있으며, 각각의 드레인 단자는 제2 커패시터(Cn')의 일측 및 타측 단자에 각각 연결되어 있다. Next, the gate terminals of the second and third transistors T2 and T3 of the auxiliary electrode part 42 are connected to each other and are connected to the front gate line Gn-1, and the second and third transistors T1, The source terminal of T2) is connected to the first and second external voltage terminals E1 and E2, respectively, and each drain terminal is connected to one side and the other terminal of the second capacitor Cn ', respectively.

여기서, 외부로부터 인가되는 제1 및 제2 전압(VE1, VE2)은 공통 전극 전압(Vcom)이 될 수도 있으며, 전단 데이터 라인(Dn-1)을 통해 인가되는 계조 전압 또는 보조 데이터 라인을 통해 인가되는 전압이 될 수도 있다.Here, the first and second voltages V E1 and V E2 applied from the outside may be the common electrode voltage Vcom, and the gray voltage or the auxiliary data line applied through the front data line Dn-1. It may be a voltage applied through.

이러한 구조를 이루는 화소부(43)의 동작 과정에 대해 알아보면 다음과 같다.An operation process of the pixel unit 43 having such a structure will be described below.

먼저, 전단 게이트 라인(Gn-1)을 통해 게이트 온 전압(Von)이 인가되면, 전단 게이트 라인(Gn-1)과 연결되어 있는 제2 및 제3 트랜지스터(T1, T2)가 턴 온(turn on) 되면서 제2 커패시터(Cn')에는 제1 및 제2 외부 전압차(VE1-E2) 만큼의 외부 전압이 충전된다.First, when the gate-on voltage Von is applied through the front gate line Gn-1, the second and third transistors T1 and T2 connected to the front gate line Gn-1 are turned on. On, the second capacitor Cn 'is charged with an external voltage equal to the first and second external voltage differences V E1 -E2 .

이후, 전단 게이트 라인(Gn-1)에 게이트 오프 전압(Voff)이 인가되고 현재 게이트 라인(Gn)에 게이트 온 전압(Von)이 인가되면, 제1 트랜지스터(Tn)가 턴 온(turn on) 되면서 제1 커패시터(Cn)에는 현재 데이터 라인(Dn)을 통해 인가되는 전압(VDn)이 충전된다. 이때, 제2 및 제3 트랜지스터(T1, T2)는 턴 오프(turn off)된 상태이므로, 제2 커패시터(Cn')에 충전된 전압은 방전될 경로가 없으므로 그대로 유지된다. Thereafter, when the gate-off voltage Voff is applied to the front gate line Gn-1 and the gate-on voltage Von is applied to the current gate line Gn, the first transistor Tn is turned on. As a result, the first capacitor Cn is charged with the voltage V Dn currently applied through the data line Dn. At this time, since the second and third transistors T1 and T2 are turned off, the voltage charged in the second capacitor Cn 'is maintained because there is no path to be discharged.

따라서, 보조 전극부(42)를 통한 보조 전압은, {현재 데이터 라인을 통해 인가되는 전압(VDn) + 외부 전압차(VE1-E2)} 전압으로 결정된다. Therefore, the auxiliary voltage through the auxiliary electrode part 42 is determined as the voltage {current voltage V Dn + external voltage difference V E1 -E2 applied} through the data line.

이때, 본 발명에 따른 보조 전극부(42)는 외부 전압차(VE1-E2)가 현재 데이터 라인에 공급되는 구동 전압(VDn)의 크기 만큼 될 수 있도록 조정하여, 보조 전압의 크기를 데이터 전압(VDn)의 최대 2배까지 될 수 있도록 할 수 있다. 예를 들어, 기본 전극부(41)를 통해 생성되는 기본 전압(데이터 전압, VDn)이 5V 라면, 보조 전극부(42)를 통해 생성되는 보조 전압은 최대 10V가 되도록 할 수 있다.In this case, the auxiliary electrode unit 42 according to the present invention adjusts the external voltage difference V E1 -E2 to be as large as the driving voltage V Dn supplied to the current data line, thereby adjusting the size of the auxiliary voltage. It can be up to twice the voltage (V Dn ). For example, when the basic voltage (data voltage, V Dn ) generated through the basic electrode part 41 is 5V, the auxiliary voltage generated through the auxiliary electrode part 42 may be 10V maximum.

이렇게 생성된 보조 전압은 액정 표시 장치를 구성하는 액정 분자들의 틸트(tilt) 방향을 일정한 방향으로 제어하여 액정 배향 안정화 및 텍스쳐 감소를 이룰 수 있도록 한다. 이에 대해 잠시 언급하면 다음과 같다.The generated auxiliary voltage controls the tilt direction of the liquid crystal molecules constituting the liquid crystal display device in a predetermined direction to achieve liquid crystal alignment stabilization and texture reduction. If this is mentioned for a while, it is as follows.

일반적으로 액정 표시 장치란, 공통 전극과 컬러 필터 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써, 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표시하는 장치이다. In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying, it forms an electric field to change the arrangement of the liquid crystal molecules, and through this to adjust the light transmittance is an apparatus for displaying an image.

그런데, 이러한 액정 표시 장치의 화소 전극과 공통 전극에 서로 다른 전위를 인가하기 전, 본 발명의 실시예에 따라 생성된 보조 전압을 해당 전극에 인가하게 되면 크게 두 가지 효과에 의해 액정 배향 및 텍스쳐 안정화를 이룰 수 있다. However, before applying different potentials to the pixel electrode and the common electrode of the liquid crystal display, if the auxiliary voltage generated according to the embodiment of the present invention is applied to the corresponding electrode, the liquid crystal alignment and texture stabilization are largely performed by two effects. Can be achieved.                     

일반적으로, 데이터 전압이 인가되는 화소 전극과 보조 전극의 전압이 다르기 때문에, 이로 인해 전극 수평 방향 전계가 발생하게 되며, 발생된 수평 전계의 방향에 의해 액정의 틸트(tilt)방향이 결정된다. 이는 다음의 두 가지 효과를 초래한다. 첫째, 인가된 보조 전압에 의해 액정 분자가 미리 특정한 방향으로 기울어지게 된다. 따라서 뒤따라 인가되는 화상 신호에 의하여 기울어지는 액정 분자들은 보조 전압에 의하여 미리 기울어져 있는 액정 분자들을 따라 기울어지게 된다. 이때, 초기에 보조 전압에 의하여 결정된 액정의 기울기 방향이 액정층 전체의 액정 분자의 기울기 방향을 주도하게 된다. In general, since the voltages of the pixel electrode and the auxiliary electrode to which the data voltage is applied are different, this generates an electrode horizontal electric field, and the tilt direction of the liquid crystal is determined by the generated horizontal electric field. This has two effects. First, the liquid crystal molecules are inclined in a specific direction in advance by the applied auxiliary voltage. Therefore, the liquid crystal molecules inclined by the image signal subsequently applied are inclined along the liquid crystal molecules inclined in advance by the auxiliary voltage. At this time, the inclination direction of the liquid crystal initially determined by the auxiliary voltage leads the inclination direction of the liquid crystal molecules of the entire liquid crystal layer.

둘째, 이 수평 전계의 방향에 의해 액정의 틸트(tilt)방향이 프레임 주기 동안 변하지 않고, 일정하게 유지하는 역할을 하게 한다. 이와 같은 원리에 의해 액정 배향 및 텍스쳐 안정화를 이룰 수 있게 된다.Second, the tilt direction of the liquid crystal does not change during the frame period by the direction of the horizontal electric field, and serves to keep it constant. This principle makes it possible to achieve liquid crystal alignment and texture stabilization.

다음으로, 이와 같은 실시예를 도트 반전 구동 방식의 액정 표시 장치에 적용시킨 제1 및 제2 실시예에 대해 알아보면 다음과 같다.Next, the first and second embodiments in which such an embodiment is applied to the liquid crystal display of the dot inversion driving method will be described below.

먼저, 도트 반전 구동 방식이란, 액정이 열화되는 것을 방지하기 위해 화상 신호를 공통 전극에 대해 양, 음 반복되도록 구동하는 방식으로서, 이러한 방식의 표시예가 도 3에 도시되어 있다. First, the dot inversion driving method is a method of driving an image signal to be positively and negatively repeated with respect to the common electrode in order to prevent the liquid crystal from deteriorating. An example of such a display is shown in FIG.

도 3은 도트 반전 구동 방식에 따른 화소별 극성을 도시한 도면으로서, 도시되어 있듯이, 하나의 화소열을 이루는 각각의 화소들이 서로 다른 극성을 가지며, 이러한 화소열과 순차적으로 인접하고 있는 화소열 내의 화소들 역시 서로 다른 극성을 가진다. FIG. 3 is a diagram illustrating polarity of each pixel according to a dot inversion driving method. As illustrated, pixels in one pixel column have different polarities, and pixels in a pixel column sequentially adjacent to the pixel column are illustrated. They also have different polarities.                     

이러한 도트 반전 구동 방식의 액정 표시 장치에서 보조 전압을 생성하는 과정 및 그 구조에 대해 알아보면 다음과 같다.A process of generating an auxiliary voltage in the dot inversion driving type liquid crystal display and a structure thereof will be described below.

도 4는 본 발명의 제1 실시예에 따른 화소부(43)의 세부적인 회로 구성도이다. 4 is a detailed circuit diagram of the pixel portion 43 according to the first embodiment of the present invention.

도 4를 보면, 본 발명의 제1 실시예에 따른 화소부(43)는, 앞서 언급한 실시예와 같이 기본 전극부(41)와 보조 전극부(42)로 이루어지며, 이러한 기본 전극부(41) 및 보조 전극부(42)의 구성 역시 동일한 구성을 갖는다. Referring to FIG. 4, the pixel portion 43 according to the first embodiment of the present invention includes the basic electrode portion 41 and the auxiliary electrode portion 42, as in the above-described embodiment. 41 and the auxiliary electrode portion 42 also have the same configuration.

다만, 보조 전극부(42) 내의 내부 연결 구조가 다른 것을 특징으로 한다. 즉, 본 발명의 제1 실시예에서는 제1 외부 전압(VE1)이 공통 전극 전압(Vcom)이며, 제2 외부 전압(VE2)이 전단 데이터 라인(Dn-1)에 인가되는 데이터 전압(VDn-1)이다. 또한, 전단 데이터 전압(VDn-1)은 현재 화소의 극성과 반대의 극성을 가지는 전압이며, 공통 전극 전압(Vcom)은 0V이다. However, the internal connection structure in the auxiliary electrode part 42 is different. That is, in the first embodiment of the present invention, the first external voltage V E1 is the common electrode voltage Vcom, and the second external voltage V E2 is applied to the data voltage Dn-1. V Dn-1 ). In addition, the front end data voltage V Dn-1 is a voltage having a polarity opposite to that of the current pixel, and the common electrode voltage Vcom is 0V.

이러한 특징을 가지는 화소부의 연결 구조에 대해 알아보면 다음과 같다. 이에 앞서, 추후에 설명되는 제2 내지 제4 실시예에 따른 기본 전극부(41)의 내부 구성 및 연결 구조는 앞서 언급한 실시예와 동일하므로 생략하기로 한다. 따라서, 추후에 설명할 제2 내지 제3 실시예에서도 보조 전극부의 내부 연결 구조 및 그를 통한 화소부의 동작 과정에 대해서만 설명하기로 한다.A connection structure of the pixel unit having such a characteristic is as follows. Prior to this, the internal configuration and connection structure of the basic electrode portion 41 according to the second to fourth embodiments to be described later are the same as the above-described embodiment will be omitted. Therefore, in the second to third embodiments to be described later, only the internal connection structure of the auxiliary electrode unit and the operation process of the pixel unit will be described.

설명하면, 보조 전극부(42)의 제2 및 제3 트랜지스터(T1, T2)의 각 게이트 단자는 서로 연결되어 전단 게이트 라인(Gn-1)과 연결되어 있으며, 제2 트랜지스터(T1)의 소스 단자는 제1 외부 전압 단자(E1, 공통 전극 전압 단자)와 연결되어 있고, 드레인 단자는 제2 커패시터(Cn')의 일측 단자와 연결되어 있다. In other words, each gate terminal of the second and third transistors T1 and T2 of the auxiliary electrode part 42 is connected to each other and is connected to the front gate line Gn-1, and the source of the second transistor T1 is provided. The terminal is connected to the first external voltage terminal E1 (common electrode voltage terminal), and the drain terminal is connected to one terminal of the second capacitor Cn '.

제2 커패시터(Cn')의 타측 단자는 제3 트랜지스터(T2)의 드레인 단자와 연결되어 있으며, 제3 트랜지스터(T2)의 소스 단자는 전단 데이터 라인(Dn-1)과 연결되어 있는 구조를 이룬다.The other terminal of the second capacitor Cn 'is connected to the drain terminal of the third transistor T2, and the source terminal of the third transistor T2 is connected to the front end data line Dn-1. .

이러한 연결 구조를 이루는 화소부(43)의 동작 과정에 대해 알아보면 다음과 같다. An operation process of the pixel unit 43 forming the connection structure will be described below.

먼저, 전단 게이트 라인(Gn-1)을 통해 게이트 온 전압(Von)이 인가되면, 전단 게이트 라인(Gn-1)과 연결되어 있는 제2 및 제3 트랜지스터(T1, T2)가 턴 온(turn on) 되면서 제2 커패시터(Cn')에는 제2 외부 전압(VE2), 즉, 전단 데이터 라인(Dn-1)에 인가되는 데이터 전압(VDn-1, 현재 화소의 극성과 반대의 극성을 가지는 전압, 예를 들어 5V 정도)이 충전된다.First, when the gate-on voltage Von is applied through the front gate line Gn-1, the second and third transistors T1 and T2 connected to the front gate line Gn-1 are turned on. on, the second capacitor Cn 'is provided with a second external voltage V E2 , that is, a data voltage V Dn-1 , which is applied to the front data line Dn-1 . A voltage having a polarity opposite to that of the current pixel, for example, about 5V, is charged.

이후, 전단 게이트 라인(Gn-1)에 게이트 오프 전압(Voff)이 인가되고, 현재 게이트 라인(Gn)에 게이트 온 전압(Von)이 인가되면, 제1 트랜지스터(Tn)가 턴 온 (turn on) 되면서 제1 커패시터(Cn)에는 현재 데이터 라인(Dn)에 인가되는 데이터 전압(VDn, 예를 들어, 5V 정도)이 충전된다. 이때, 제2 및 제3 트랜지스터(T1, T2)는 턴 오프(turn off)된 상태이므로, 제2 커패시터(Cn')에 충전된 전압은 방전될 경로가 없으므로 그대로 유지된다. Thereafter, when the gate-off voltage Voff is applied to the front gate line Gn-1 and the gate-on voltage Von is applied to the current gate line Gn, the first transistor Tn is turned on. ), The first capacitor Cn is charged with a data voltage V Dn (for example, about 5V) currently applied to the data line Dn. At this time, since the second and third transistors T1 and T2 are turned off, the voltage charged in the second capacitor Cn 'is maintained because there is no path to be discharged.

따라서, 보조 전극부(42)를 통해 생성되는 보조 전압은 전단 및 현재 데이터 라인에 공급되는 데이터 전압(VDn-1, VDn)의 합인 10V이며, 기본 전극부(41)를 통해 생성되는 기본 전압은 현재 데이터 라인(VDn)에 공급되는 구동 전압인 5V가 된다. Therefore, the auxiliary voltage generated through the auxiliary electrode part 42 is the data voltage V Dn-1 , which is supplied to the front end and the current data line. The sum of V Dn ) is 10V, and the basic voltage generated through the basic electrode part 41 becomes 5V, which is a driving voltage currently supplied to the data line V Dn .

즉, 보조 전극부(42)를 통해 기본 전압의 두 배에 해당하는 보조 전압이 생성된다.That is, the auxiliary voltage corresponding to twice the basic voltage is generated through the auxiliary electrode part 42.

다음으로, 제2 실시예에 따른 액정 표시 장치에 대해 알아보면 다음과 같다. 도 5는 본 발명의 제2 실시예에 따른 화소부(43)의 세부적인 회로 구성도이다.Next, the liquid crystal display according to the second embodiment will be described. 5 is a detailed circuit diagram of the pixel portion 43 according to the second embodiment of the present invention.

도 5에 도시되어 있듯이, 본 발명의 제2 실시예에 따른 화소부(43)는, 앞서 언급한 바와 같이 기본 전극부(41)와 보조 전극부(42)로 이루어지며, 기본 전극부(41)의 내부 구성 및 연결 구조 역시 동일하다.As illustrated in FIG. 5, the pixel portion 43 according to the second exemplary embodiment of the present invention includes the basic electrode portion 41 and the auxiliary electrode portion 42, as mentioned above, and the basic electrode portion 41. The internal structure and connection structure of) are also the same.

다만, 본 발명의 제2 실시예에서는 제1 외부 전압(VE1)이 전단 데이터 라인(Dn-1)에 인가되는 데이터 전압(VDn-1)이며, 제2 외부 전압(VE2)이 공통 전극 전압(Vcom)이며, 경우에 따라서는 보조 데이터 라인을 통해 인가되는 전압일 수도 있다. 또한, 전단 데이터 전압(VDn-1)이 현재 화소의 극성과 동일한 극성을 가진다.However, in the second embodiment of the present invention, the first external voltage V E1 is the data voltage V Dn-1 applied to the front data line Dn-1 , and the second external voltage V E2 is common. The electrode voltage Vcom may be a voltage applied through the auxiliary data line in some cases. In addition, the front end data voltage V Dn-1 has the same polarity as that of the current pixel.

이러한 특징을 가지는 화소부 내의 보조 전극부에 대해 알아보면 다음과 같다.The auxiliary electrode in the pixel portion having such characteristics will be described below.

보조 전극부(42)의 제2 및 제3 트랜지스터(T1, T2)의 게이트 단자는 서로 연결되어 전단 게이트 라인(Gn-1)과 연결되어 있으며, 제2 트랜지스터(T1)의 소스 단자는 현재 화소의 극성과 동일한 극성을 가지는 전압(VDn-1)을 인가 받을 수 있는 전 단 데이터 라인(Dn-1)과 연결되어 있으며, 제2 트랜지스터(T1)의 드레인 단자는 제2 커패시터(Cn')의 일측 단자와 연결되어 있다. Gate terminals of the second and third transistors T1 and T2 of the auxiliary electrode part 42 are connected to each other and are connected to the front gate line Gn-1, and a source terminal of the second transistor T1 is a current pixel. Is connected to the data line Dn-1 that can receive the voltage V Dn-1 having the same polarity as that of. The drain terminal of the second transistor T1 is connected to the second capacitor Cn '. It is connected to one terminal of.

제2 커패시터(Cn')의 타측 단자는 제3 트랜지스터(T2)의 드레인 단자와 연결되어 있으며, 제3 트랜지스터(T2)의 소스 단자는 제2 외부 전압 단자(E2)인 공통 전극 전압 단자와 연결되어 있다. The other terminal of the second capacitor Cn 'is connected to the drain terminal of the third transistor T2, and the source terminal of the third transistor T2 is connected to the common electrode voltage terminal, which is the second external voltage terminal E2. It is.

이러한 연결 구조를 이루는 화소부(43)의 동작 과정에 대해 알아보면 다음과 같다. An operation process of the pixel unit 43 forming the connection structure will be described below.

먼저, 전단 게이트 라인(Gn-1)을 통해 게이트 온 전압(Von)이 인가되면, 제2 및 제3 트랜지스터(T1, T2)가 턴 온(turn on) 되면서 제2 커패시터(Cn')에는 전단 데이터 전압(VDn-1, 현재 화소의 극성과 동일한 극성을 가지는 전압, 예를 들어 5V 정도)이 충전된다. First, when the gate-on voltage Von is applied through the front gate line Gn-1, the second and third transistors T1 and T2 are turned on, and the second capacitor Cn 'is sheared. The data voltage V Dn-1 , a voltage having the same polarity as that of the current pixel, for example, about 5 V, is charged.

이후, 전단 게이트 라인(Gn-1)에 게이트 오프 전압(Voff)이 인가되고, 현재 게이트 라인(Gn)에 게이트 온 전압(Von)이 인가되면, 제1 트랜지스터(Tn)가 턴 온 (turn on) 되면서 제1 커패시터(Cn)에는 현재 데이터 라인(Dn)에 인가되는 데이터 전압(VDn, 예를 들어 5V 정도)이 충전된다. Thereafter, when the gate-off voltage Voff is applied to the front gate line Gn-1 and the gate-on voltage Von is applied to the current gate line Gn, the first transistor Tn is turned on. ), The first capacitor Cn is charged with a data voltage V Dn (for example, about 5V) currently applied to the data line Dn.

이때, 제2 및 제3 트랜지스터(T1, T2)는 턴 오프(turn off)된 상태이므로, 제2 커패시터(Cn')에 충전된 전압은 방전될 경로가 없으므로 그대로 유지된다. At this time, since the second and third transistors T1 and T2 are turned off, the voltage charged in the second capacitor Cn 'is maintained because there is no path to be discharged.

따라서, 보조 전극부(42)를 통한 보조 전압은, 전단 및 현재 데이터 전압(VDn-1, VDn)의 합인 10V 전압으로 충전된다. Therefore, the auxiliary voltage through the auxiliary electrode part 42 is equal to the front end and current data voltages V Dn−1 , Is charged to a voltage of 10V, which is the sum of V Dn ).

다음으로, 이와 같은 실시예를 수직 라인 반전 구동 방식의 액정 표시 장치에 적용시킨 제3 및 제4 실시예에 대해 알아보면 다음과 같다.Next, the third and fourth embodiments in which such an embodiment is applied to the liquid crystal display of the vertical line inversion driving method will be described below.

먼저, 수직 라인(Vertical line) 반전 구동 방식이란, 수직 라인별 극성이 양, 음을 반복하도록 구동하는 방식으로서, 이러한 방식의 표시예가 도 6에 도시되어 있다. First, the vertical line inversion driving method is a method of driving the polarity of each vertical line to repeat positive and negative, and a display example of such a method is illustrated in FIG. 6.

도 6은 수직 라인 반전 구동 방식에 따른 라인별 극성을 도시한 도면으로서, 도시되어 있듯이, 하나의 화소열을 이루는 다수의 화소가 동일한 극성을 가지며, 이러한 화소열과 순차적으로 인접하고 있는 화소열 내의 각 화소들 역시 동일한 극성을 가진다. 단, 화소열 단위로 서로 다른 극성을 가진다.FIG. 6 is a diagram illustrating polarity for each line according to the vertical line inversion driving method. As illustrated, a plurality of pixels constituting one pixel column have the same polarity, and each pixel in a pixel column sequentially adjacent to the pixel column is illustrated. The pixels also have the same polarity. However, each pixel column has different polarities.

이러한 수직 라인 반전 구동 방식에 따른 액정 표시 장치의 보조 전압 생성하는 원리 및 그 구조에 대해 알아보면 다음과 같다.The principle and structure of the auxiliary voltage generation of the liquid crystal display according to the vertical line inversion driving method will be described below.

도 7은 본 발명의 제3 실시예에 따른 화소부(43)의 세부적인 회로 구성도이다.7 is a detailed circuit diagram of the pixel portion 43 according to the third embodiment of the present invention.

도 7에 도시되어 있듯이, 본 발명의 제3 실시예에 따른 화소부(43)는, 앞서 언급한 바와 같이 기본 전극부(41)와 보조 전극부(42)로 이루어지며, 이러한 기본 전극부(41)와 보조 전극부(42)의 구성 및 연결 구조 역시 앞서 언급한 제1 실시예와 동일하다.As illustrated in FIG. 7, the pixel portion 43 according to the third exemplary embodiment of the present invention includes the basic electrode portion 41 and the auxiliary electrode portion 42, as described above. The configuration and connection structure of the 41 and the auxiliary electrode unit 42 are also the same as in the first embodiment.

다만, 본 발명의 제3 실시예에서는 전단 데이터 라인(Dn-1)을 통해 인가되는 데이터 전압(VDn-1)이 현재 화소에 인가되는 데이터 전압과 동일한 극성을 가진다 However, in the third embodiment of the present invention, the data voltage V Dn-1 applied through the front data line Dn-1 has the same polarity as the data voltage currently applied to the pixel.

이러한 화소부 내의 보조 전극부에 대해 알아보면 다음과 같다.The auxiliary electrode in the pixel portion will now be described.

보조 전극부(42)의 제2 및 제3 트랜지스터(T1, T2)의 게이트 단자는 서로 연결되어 전단 게이트 라인(Gn-1)과 연결되어 있으며, 제2 트랜지스터(T1)의 소스 단자는 제1 외부 전압 단자(E1)인 공통 전극 전압 단자와 연결되어 있으며, 제2 트랜지스터(T1)의 드레인 단자는 제2 커패시터(Cn')의 일측 단자와 연결되어 있다. Gate terminals of the second and third transistors T1 and T2 of the auxiliary electrode part 42 are connected to each other and are connected to the front gate line Gn-1, and a source terminal of the second transistor T1 is connected to the first terminal. The drain terminal of the second transistor T1 is connected to one terminal of the second capacitor Cn ', which is connected to the common electrode voltage terminal which is the external voltage terminal E1.

제2 커패시터(Cn')의 타측 단자는 제3 트랜지스터(T2)의 드레인 단자와 연결되어 있으며, 제3 트랜지스터(T2)의 소스 단자는 현재 화소의 극성과 동일한 극성의 데이터 전압을 전달하는 전단 데이터 라인(Dn-1)과 연결되어 있다.The other terminal of the second capacitor Cn 'is connected to the drain terminal of the third transistor T2, and the source terminal of the third transistor T2 transfers the data voltage having the same polarity as that of the current pixel. It is connected to the line Dn-1.

이러한 연결 구조를 이루는 화소부(43)의 동작 과정에 대해 알아보면 다음과 같다. An operation process of the pixel unit 43 forming the connection structure will be described below.

먼저, 전단 게이트 라인(Gn-1)을 통해 게이트 온 전압(Von)이 인가되면, 제2 및 제3 트랜지스터(T1, T2)가 턴 온(turn on) 되면서 제2 커패시터(Cn')에는 전단 데이터 전압(VDn-1, 현재 화소의 극성과 동일한 극성을 가지는 데이터 전압, 예를 들어 5V 정도)이 충전된다. First, when the gate-on voltage Von is applied through the front gate line Gn-1, the second and third transistors T1 and T2 are turned on, and the second capacitor Cn 'is sheared. The data voltage V Dn-1 , a data voltage having the same polarity as that of the current pixel, for example, about 5 V, is charged.

이후, 현재 게이트 라인(Gn)에 게이트 온 전압(Von)이 인가되면, 제1 트랜지스터(Tn)가 턴 온(turn on) 되면서 제1 커패시터(Cn)에는 현재 데이터 라인(Dn)에 인가되는 데이터 전압(VDn, 예를 들어 5V 정도)이 충전된다. 이때, 제2 및 제3 트랜지스터(T1, T2)는 턴 오프(turn off)된 상태이므로, 제2 커패시터(Cn')에 충전된 전압은 방전될 경로가 없으므로 그대로 유지된다. Then, when the gate-on voltage (Von) is applied to the current gate line (Gn), the first transistor (Tn) is turned on (turn on), the data applied to the current data line (Dn) to the first capacitor (Cn) The voltage V Dn , for example about 5V, is charged. At this time, since the second and third transistors T1 and T2 are turned off, the voltage charged in the second capacitor Cn 'is maintained because there is no path to be discharged.

따라서, 보조 전극부(42)를 통한 보조 전압은, 전단 및 현재 데이터 전압(VDn-1, VDn)의 합인 10V 전압으로 충전되며, 기본 전극부(41)를 통해 생성되는 기본 전압은 현재 데이터 라인(VDn)에 공급되는 구동 전압인 5V가 된다. Therefore, the auxiliary voltage through the auxiliary electrode part 42 is equal to the front end and current data voltages V Dn−1 , Charged to a voltage of 10V, which is the sum of V Dn ), the basic voltage generated through the basic electrode part 41 becomes 5V, which is a driving voltage currently supplied to the data line V Dn .

즉, 보조 전극부(42)를 통해 기본 전압의 두 배에 해당하는 보조 전압이 생성되며, 이렇게 생성된 보조 전압은 액정 표시 장치를 구성하는 액정 분자들의 선경사(pre-tit)를 제어하여 그로 인한 액정 배향 안정화 및 텍스쳐 감소를 이룰 수 있도록 한다. That is, the auxiliary voltage corresponding to twice the basic voltage is generated through the auxiliary electrode part 42, and the generated auxiliary voltage controls the pre-tit of the liquid crystal molecules constituting the liquid crystal display. Liquid crystal orientation stabilization and texture reduction due to this.

다음으로, 본 발명의 제4 실시예에 대해 알아보면 다음과 같다.Next, a fourth embodiment of the present invention will be described.

도 8은 본 발명의 제4 실시예에 따른 화소부(43)의 세부적인 회로 구성도이다.8 is a detailed circuit diagram of the pixel portion 43 according to the fourth embodiment of the present invention.

도 8에 도시되어 있듯이, 본 발명의 제4 실시예에 따른 화소부(43)는, 앞서 언급한 바와 같이 기본 전극부(41)와 보조 전극부(42)로 이루어지며, 이러한 기본 전극부(41) 및 보조 전극부(42) 내의 연결 구조 역시 앞서 언급한 제2 실시예와 동일한 구성 및 연결 구조를 갖는다.As illustrated in FIG. 8, the pixel portion 43 according to the fourth exemplary embodiment of the present invention includes the basic electrode portion 41 and the auxiliary electrode portion 42, as described above. 41) and the connection structure in the auxiliary electrode part 42 also have the same structure and connection structure as the above-mentioned 2nd Embodiment.

다만, 본 발명의 제4 실시예에서는 전단 데이터 전압(VDn-1)이 현재 화소의 극성과 서로 다른 극성을 가지는 전압이다.However, in the fourth exemplary embodiment of the present invention, the front data voltage V Dn-1 is a voltage having a polarity different from that of the current pixel.

이러한 특징을 가지는 화소부 내의 보조 전극부에 대해 알아보면 다음과 같다.The auxiliary electrode in the pixel portion having such characteristics will be described below.

보조 전극부(42)의 제2 및 제3 트랜지스터(T1, T2)의 게이트 단자는 서로 연 결되어 전단 게이트 라인(Gn-1)과 연결되어 있으며, 제2 트랜지스터(T1)의 소스 단자는 현재 화소의 극성과 서로 다른 극성을 가지는 데이터 전압(VDn-1)을 전달하는 전단 데이터 라인(Dn-1)과 연결되어 있으며, 제2 트랜지스터(T1)의 드레인 단자는 제2 커패시터(Cn')의 일측 단자와 연결되어 있다. Gate terminals of the second and third transistors T1 and T2 of the auxiliary electrode part 42 are connected to each other and are connected to the front gate line Gn-1, and a source terminal of the second transistor T1 is currently The drain terminal of the second transistor T1 is connected to the front data line Dn-1 that transfers the data voltage V Dn-1 having a polarity different from that of the pixel. It is connected to one terminal of.

제2 커패시터(Cn')의 타측 단자는 제3 트랜지스터(T2)의 드레인 단자와 연결되어 있으며, 제3 트랜지스터(T2)의 소스 단자는 현재 데이터 라인(Dn)과 연결되어 있다. The other terminal of the second capacitor Cn 'is connected to the drain terminal of the third transistor T2, and the source terminal of the third transistor T2 is currently connected to the data line Dn.

이러한 연결 구조를 이루는 화소부(43)의 동작 과정에 대해 알아보면 다음과 같다. An operation process of the pixel unit 43 forming the connection structure will be described below.

먼저, 전단 게이트 라인(Gn-1)을 통해 게이트 온 전압(Von)이 인가되면, 제2 및 제3 트랜지스터(T1, T2)가 턴 온(turn on) 되면서 제2 커패시터(Cn')에는 전단 데이터 전압(VDn-1, 현재 화소의 극성과 반대의 극성을 가지는 전압, 예를 들어 5V 정도)이 충전된다. First, when the gate-on voltage Von is applied through the front gate line Gn-1, the second and third transistors T1 and T2 are turned on, and the second capacitor Cn 'is sheared. The data voltage V Dn-1 , a voltage having a polarity opposite to that of the current pixel, for example, about 5 V, is charged.

이후, 전단 게이트 라인(Gn-1)에 게이트 오프 전압(Voff)이 인가되고, 현재 게이트 라인(Gn)에 게이트 온 전압(Von)이 인가되면, 제1 트랜지스터(Tn)가 턴 온 (turn on) 되면서 제1 커패시터(Cn)에는 현재 데이터 라인(Dn)에 인가되는 데이터 전압(VDn, 예를 들어 5V 정도)이 충전된다. Thereafter, when the gate-off voltage Voff is applied to the front gate line Gn-1 and the gate-on voltage Von is applied to the current gate line Gn, the first transistor Tn is turned on. ), The first capacitor Cn is charged with a data voltage V Dn (for example, about 5V) currently applied to the data line Dn.

이때, 제2 및 제3 트랜지스터(T1, T2)는 턴 오프(turn off)된 상태이므로, 제2 커패시터(Cn')에 충전된 전압은 방전될 경로가 없으므로 그대로 유지된다. At this time, since the second and third transistors T1 and T2 are turned off, the voltage charged in the second capacitor Cn 'is maintained because there is no path to be discharged.                     

따라서, 제2 커패시터(Cn')에 충전되는 전압은 전단 및 현재 데이터 전압(VDn-1, VDn)의 합인 10V 전압이며, 이렇게 충전된 보조 전압은 액정 배향 및 텍스쳐 안정화를 위해 사용된다.Therefore, the voltage charged in the second capacitor Cn 'is equal to the front end and the current data voltages V Dn-1,. 10 V is the sum of V Dn ), and this charged auxiliary voltage is used for liquid crystal alignment and texture stabilization.

도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The drawings and detailed description of the invention are merely exemplary of the invention, which are used for the purpose of illustrating the invention only and are not intended to limit the scope of the invention as defined in the claims or in the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명에 따른 액정 표시 장치는 전단 및 현재 데이터 라인을 통해 각각 전달되는 데이터 전압을 모두 충전시킨 보조 전압을 통해 액정 배향 및 텍스쳐 안정화를 이룰 수 있는 효과가 있다.
The liquid crystal display according to the present invention has an effect of achieving liquid crystal alignment and texture stabilization through an auxiliary voltage charged with both data voltages transmitted through front and current data lines.

Claims (8)

다수의 게이트 라인 및 상기 다수의 게이트 라인과 행렬 형태로 교차되도록 형성된 다수의 데이터 라인, 상기 게이트 라인과 상기 데이터 라인간에 격자 배열된 일정 영역에 형성되며, 상기 게이트 라인 및 상기 데이터 라인에 연결되어 있는 다수의 화소부가 포함되어 있는 LCD 패널; A plurality of data lines formed to intersect the plurality of gate lines and the plurality of gate lines in a matrix form, and are formed in a predetermined region lattice arranged between the gate lines and the data lines, and are connected to the gate lines and the data lines An LCD panel including a plurality of pixel parts; 상기 다수의 데이터 라인에 화상 데이터에 따른 계조 전압을 인가하는 데이터 구동부; 및A data driver which applies a gray voltage according to image data to the plurality of data lines; And 상기 다수의 게이트 라인에 주사 신호를 순차적으로 인가하는 게이트 구동부A gate driver sequentially applying scan signals to the plurality of gate lines 를 포함하며,Including; 상기 화소부는,The pixel portion, 상기 게이트 라인을 통해 인가되는 주사 신호에 의해 턴온되어 상기 데이터 라인을 통해 인가되는 계조 전압을 전달하는 제1 트랜지스터;A first transistor turned on by a scan signal applied through the gate line and transferring a gray voltage applied through the data line; 상기 제1 트랜지스터를 통해 전달되는 계조 전압을 충전시켜 화소 전압을 생성하는 제1 커패시터;A first capacitor generating a pixel voltage by charging a gray voltage transferred through the first transistor; 전단 게이트 라인을 통해 인가되는 주사 신호에 의해 턴온되어 제2 및 제3 전압을 전달하는 제2 및 제3 트랜지스터; 및Second and third transistors turned on by a scan signal applied through a front gate line to transfer second and third voltages; And 상기 제2 및 제3 트랜지스터를 통해 전달되는 상기 제2 및 제3 전압의 차이를 충전하여 보조 전압을 생성하는 제2 커패시터A second capacitor generating an auxiliary voltage by charging a difference between the second and third voltages transmitted through the second and third transistors 를 포함하는 액정 표시 장치.Liquid crystal display comprising a. 삭제delete 삭제delete 제1 항에 있어서,According to claim 1, 상기 데이터 구동부는, The data driver, 하나의 화소열을 이루고 있는 각각의 화소에 서로 다른 극성을 가지는 계조 전압을 전달하는 것을 특징으로 하는 액정 표시 장치.And a gray voltage having different polarities to each pixel forming one pixel column. 제1 항에 있어서,According to claim 1, 상기 데이터 구동부는, The data driver, 하나의 화소열을 이루고 있는 각각의 화소에 동일 극성을 가지는 계조 전압을 전달하는 것을 특징으로 하는 액정 표시 장치.And a gray voltage having the same polarity to each pixel of one pixel column. 제4 항 또는 제5 항에 있어서,The method according to claim 4 or 5, 상기 제2 및 제3 트랜지스터의 소스 단자는 공통 전극 전압 단자 또는 전단 데이터 라인 또는 보조 데이터 라인과 연결되는 것을 특징으로 하는 액정 표시 장치.The source terminals of the second and third transistors are connected to a common electrode voltage terminal, a front end data line, or an auxiliary data line. 삭제delete 제1항에 있어서,The method of claim 1, 상기 제2 전압은 공통 전압이고, 상기 제3 전압은 전단 데이터 라인에 인가되는 데이터 전압인 액정 표시 장치.And wherein the second voltage is a common voltage and the third voltage is a data voltage applied to a front end data line.
KR1020020053532A 2002-09-05 2002-09-05 Liquid crystal display KR100900538B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020053532A KR100900538B1 (en) 2002-09-05 2002-09-05 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053532A KR100900538B1 (en) 2002-09-05 2002-09-05 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20040021883A KR20040021883A (en) 2004-03-11
KR100900538B1 true KR100900538B1 (en) 2009-06-02

Family

ID=37325858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053532A KR100900538B1 (en) 2002-09-05 2002-09-05 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100900538B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119346A (en) * 1991-10-25 1993-05-18 Sanyo Electric Co Ltd Liquid crystal display device
JPH06138486A (en) * 1992-10-28 1994-05-20 Toshiba Corp Liquid crystal display device and its driving method
KR970016713A (en) * 1995-09-26 1997-04-28 구자홍 LCD panel with switching thin film transistor
JPH1184417A (en) * 1997-09-08 1999-03-26 Matsushita Electric Ind Co Ltd Active matrix type display element and its driving method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119346A (en) * 1991-10-25 1993-05-18 Sanyo Electric Co Ltd Liquid crystal display device
JPH06138486A (en) * 1992-10-28 1994-05-20 Toshiba Corp Liquid crystal display device and its driving method
KR970016713A (en) * 1995-09-26 1997-04-28 구자홍 LCD panel with switching thin film transistor
JPH1184417A (en) * 1997-09-08 1999-03-26 Matsushita Electric Ind Co Ltd Active matrix type display element and its driving method

Also Published As

Publication number Publication date
KR20040021883A (en) 2004-03-11

Similar Documents

Publication Publication Date Title
US8368630B2 (en) Liquid crystal display
KR101318043B1 (en) Liquid Crystal Display And Driving Method Thereof
US11081040B2 (en) Pixel circuit, display device and driving method
US8416231B2 (en) Liquid crystal display
KR101285054B1 (en) Liquid crystal display device
KR101354386B1 (en) Liquid crystal display
JP4330059B2 (en) Liquid crystal display device and drive control method thereof
JP2009169438A (en) Liquid crystal display device and method for driving the same
KR101281979B1 (en) Liquid crystal display
KR20060094775A (en) LCD and its driving method
US20150015564A1 (en) Display device
KR101354432B1 (en) Liquid Crystal Display and Driving Method Thereof
KR100481217B1 (en) Method and apparatus for driving liquid crystal display device
KR100900538B1 (en) Liquid crystal display
KR101177581B1 (en) LCD and drive method thereof
KR20070121284A (en) LCD and its driving method
CN108154854B (en) Panel display device and data reverse compensation method thereof
KR20110030882A (en) LCD Display
KR101264705B1 (en) LCD and drive method thereof
KR20080003193A (en) LCD and its driving method
JP2003223152A (en) Active matrix liquid crystal display device and picture display device using the same
KR100604272B1 (en) LCD and its driving method
JP2007193217A (en) Liquid crystal display device
KR20070120824A (en) LCD and its driving method
KR20070117360A (en) LCD and its driving method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020905

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070905

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020905

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080827

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20090203

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090428

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090527

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120515

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee