[go: up one dir, main page]

JPH05119346A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH05119346A
JPH05119346A JP27972891A JP27972891A JPH05119346A JP H05119346 A JPH05119346 A JP H05119346A JP 27972891 A JP27972891 A JP 27972891A JP 27972891 A JP27972891 A JP 27972891A JP H05119346 A JPH05119346 A JP H05119346A
Authority
JP
Japan
Prior art keywords
gate
liquid crystal
pixel electrode
electrode
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27972891A
Other languages
Japanese (ja)
Inventor
Ryuji Nishikawa
龍司 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27972891A priority Critical patent/JPH05119346A/en
Publication of JPH05119346A publication Critical patent/JPH05119346A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To provide a liquid crystal display device where short driving is executed during the ON-period of a gate signal by providing an auxiliary switching element and executing charging till common potential by means of the gate signal of a preceding stage gate line. CONSTITUTION:The device is constituted in such a way that drain lines DL and gate lines GL which are arrayed in the shape of a matrix and a picture element electrode which is arrayed in the shape of the matrix between the both lines are provided, the auxiliary switching element 2 whose gate is connected with the preceding stage gate line GL is provided, the picture element electrode 20 is charged till common potential by the preceding stage gate signal and charging is executed till picture element electrode potential VP by the present stage gate signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置、特にゲー
ト信号のON期間の短い駆動ができる液晶表示装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device which can be driven with a short ON period of a gate signal.

【0002】[0002]

【従来の技術】薄膜トランジスタ(TFT)を用いたア
クティブマトリックス方式の液晶表示装置は、ディスプ
レイとして携帯テレビ、ビデオモニター、液晶プロジェ
クタとして利用化されている。この技術動向を詳細に説
明したものとして、日経BP社が発行している「フラッ
トパネル・ディスプレイ 1991」がある。この中に
は、種々の構造の液晶表示装置が記載されているが、こ
こではTFTを用いたアクティブマトリックス液晶表示
装置を説明する。
2. Description of the Related Art An active matrix type liquid crystal display device using a thin film transistor (TFT) is used as a display for a portable television, a video monitor and a liquid crystal projector. As a detailed explanation of this technical trend, there is "Flat Panel Display 1991" issued by Nikkei BP. Although liquid crystal display devices having various structures are described therein, an active matrix liquid crystal display device using a TFT will be described here.

【0003】このアクティブ・マトリックス液晶表示装
置は、例えば図4の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板(11)がある。このガラス
基板(11)上には、TFTの一構成要素となるゲート
(12)および補助容量電極(13)が、例えばMo−
Ta合金等より形成されている。更に全面にはSiNx
から成る膜(14)が積層されている。続いて前記ゲー
ト(12)に対応するSiNx膜(14)上には、ノン
ドープのアモルファス・シリコン膜(15)およびN+
型のアモルファス・シリコン膜(16)が積層され、こ
の2層のアモルファス・シリコン膜(15)(16)の
間には、半導体保護膜(17)が設けられている。続い
てN+型のアモルファス・シリコン膜(16)上には、
それぞれソース電極 (18)およびドレイン電極(1
9)が、例えばMoとAlの積層体で設けられている。
更には前記補助容量電極(13)に対応する前記SiN
x膜(14)上に、例えばITOより成る画素電極(2
0)が設けられ、前記ソース電極(18)と電気的に接
続されている。さらに全面に保護のため、SiNX
(21)をパッシベーションし、その上に配向膜(2
2)を付着している。
This active matrix liquid crystal display device has a structure as shown in FIG. 4, for example. First there is a transparent insulating substrate, for example a glass substrate (11). On the glass substrate (11), a gate (12) and an auxiliary capacitance electrode (13), which are constituent elements of the TFT, are formed on, for example, Mo-.
It is made of Ta alloy or the like. Furthermore, SiNx is formed on the entire surface.
A film (14) made of is laminated. Then, on the SiNx film (14) corresponding to the gate (12), a non-doped amorphous silicon film (15) and N +.
Type amorphous silicon films (16) are laminated, and a semiconductor protective film (17) is provided between the two layers of amorphous silicon films (15) and (16). Then, on the N + type amorphous silicon film (16),
Source electrode (18) and drain electrode (1
9) is provided as a laminated body of Mo and Al, for example.
Furthermore, the SiN corresponding to the auxiliary capacitance electrode (13)
On the x film (14), the pixel electrode (2
0) is provided and is electrically connected to the source electrode (18). Further, for protection of the entire surface, a SiN x film (21) is passivated and an alignment film (2
2) is attached.

【0004】前記ガラス基板(11)と対向して、別の
ガラス基板(23)が設けられ、このガラス基板(2
3)上に対向電極(25)が設けられている。TFTに
対向する部分に遮光膜(24)を設け、全面に共通の対
向電極(25)を形成し、その上に配向膜(26)を付
着する。そしてこの一対のガラス基板(11)(23)
間に液晶(27)が注入され、液晶表示装置と成る。
Another glass substrate (23) is provided so as to face the glass substrate (11).
3) A counter electrode (25) is provided on it. A light-shielding film (24) is provided in a portion facing the TFT, a common counter electrode (25) is formed on the entire surface, and an alignment film (26) is attached thereon. And this pair of glass substrates (11) (23)
Liquid crystal (27) is injected between them to form a liquid crystal display device.

【0005】かかる液晶表示装置の各画素は図5に示す
ように、行列状に配列されたドレインラインDLとゲー
トラインGLにTFTのドレインとゲートを接続してマ
トリックス状に配列されている。斜線を付した液晶容量
Lは画素電極(20)と対向電極(25)間で形成さ
れ、斜線のない補助容量CAは画素電極(20)と補助
容量電極(13)間で形成されている。
As shown in FIG. 5, each pixel of the liquid crystal display device is arranged in a matrix by connecting the drain and gate of the TFT to the drain line DL and the gate line GL arranged in a matrix. The shaded liquid crystal capacitance C L is formed between the pixel electrode (20) and the counter electrode (25), and the non-slanted auxiliary capacitance C A is formed between the pixel electrode (20) and the auxiliary capacitance electrode (13). There is.

【0006】[0006]

【発明が解決しようとする課題】かかる液晶表示装置で
は、1本のゲートラインGLに多数の画素が接続されて
表示を行うので、ゲートラインGLから供給されるゲー
ト信号のON期間が短いと、ゲートラインGLの抵抗成
分でそのゲートラインGLの端部にある画素のTFTに
は信号遅延により十分なON期間のゲート信号が伝達さ
れず、液晶への十分な充電が行えない問題点があった。
この結果、例えばノーマリホワイトのとき、ゲートライ
ンGLの入力側では画素が黒であったものが、端部では
同じ黒の信号でも灰色がかってしまう。
In such a liquid crystal display device, since a large number of pixels are connected to one gate line GL for display, if the ON period of the gate signal supplied from the gate line GL is short, Due to the resistance component of the gate line GL, the gate signal of a sufficient ON period is not transmitted to the TFT of the pixel at the end of the gate line GL due to a signal delay, which causes a problem that the liquid crystal cannot be sufficiently charged. ..
As a result, for example, when the pixel is black on the input side of the gate line GL in the case of normally white, the same black signal is grayed at the end.

【0007】また画素数の増加に伴い、ゲートラインG
Lも増加するため、ゲートラインGL(走査線)の本数
も増加し、1ゲートラインGLのON期間も短くなる問
題点もある。例えば、ゲートラインGLが240本のと
きON期間は63μsecとなり、480本になるとON
期間は32μsecとなる。このために、ゲートラインG
Lの端部の液晶は十分な充電時間を得られない。
As the number of pixels increases, the gate line G
Since L also increases, the number of gate lines GL (scanning lines) also increases, and the ON period of one gate line GL also becomes short. For example, when the gate line GL is 240 lines, the ON period is 63 μsec, and when it is 480 lines, it is ON.
The period is 32 μsec. To this end, the gate line G
The liquid crystal at the end of L cannot obtain sufficient charging time.

【0008】[0008]

【課題を解決するための手段】本発明は斯る諸々の問題
点に鑑みてなされ、補助スイッチング素子により前段の
ゲートラインGLのゲ−ト信号で本段の液晶をあらかじ
め充電することにより、ON期間の短い液晶表示装置を
実現するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of these problems, and the auxiliary switching element turns on by precharging the liquid crystal of the main stage with the gate signal of the gate line GL of the previous stage. A liquid crystal display device with a short period is realized.

【0009】[0009]

【作用】本発明によれば、補助スイッチング素子により
前段のゲートラインGLのゲート信号で共通電位まで第
1次の充電を行い、続いて本段のスイッチング素子でゲ
ート信号により所定のフィールド信号まで第2次の充電
を行っているので、各ゲートラインGLのゲート信号の
ON期間を第2次の充電が行える期間まで短縮できる。
According to the present invention, the auxiliary switching element performs the primary charging to the common potential by the gate signal of the preceding gate line GL, and then the switching element of the present stage performs the first charging until the predetermined field signal by the gate signal. Since the secondary charging is performed, the ON period of the gate signal of each gate line GL can be shortened to the period during which the secondary charging can be performed.

【0010】[0010]

【実施例】以下に本発明の実施例を図1〜図3を参照し
て説明する。図1は、本発明の液晶表示装置の等価回路
図である。ゲートラインGLは横軸方向に多数本配列さ
れ、ドレインラインDLはゲ−トラインGLに直交する
ように多数本配列されている。従って、ゲートラインG
LとドレインラインDLとは絶縁されて行列状、あるい
は格子状に配列され、その間に形成された正方形状の空
間に1画素が形成されている。1画素には、スイッチン
グ素子(1)、補助スイッチング素子(2)および画素
電極(20)が形成されている。
Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 is an equivalent circuit diagram of the liquid crystal display device of the present invention. A large number of gate lines GL are arranged in the horizontal axis direction, and a large number of drain lines DL are arranged so as to be orthogonal to the gate lines GL. Therefore, the gate line G
The L and the drain line DL are insulated and arranged in a matrix or a lattice, and one pixel is formed in a square space formed therebetween. A switching element (1), an auxiliary switching element (2) and a pixel electrode (20) are formed in one pixel.

【0011】スイッチング素子(1)はTFTで形成さ
れ、ドレインをドレインラインDLに接続され、ゲート
をゲートラインGLに接続され、ソースを画素電極(2
0)に接続されている。斜線を付した液晶容量CLは画
素電極(20)と対向電極(25)間で形成され、斜線
のない補助容量CAは画素電極(20)と補助容量電極
(13)間で形成されている。
The switching element (1) is formed of a TFT, the drain is connected to the drain line DL, the gate is connected to the gate line GL, and the source is connected to the pixel electrode (2).
0). The shaded liquid crystal capacitance C L is formed between the pixel electrode (20) and the counter electrode (25), and the non-slanted auxiliary capacitance C A is formed between the pixel electrode (20) and the auxiliary capacitance electrode (13). There is.

【0012】本発明の特徴とする補助スイッチング素子
(2)は、ドレインを補助容量電極(13)に接続さ
れ、ゲートを前段のゲートラインGLに接続され、ソ−
スを画素電極(20)に接続されている。なお補助容量
電極(13)は対向電極(25)と接続され、ともに白
丸印で示す共通電位COM(本実施例では接地電位)に
なっている。
In the auxiliary switching element (2), which is a feature of the present invention, the drain is connected to the auxiliary capacitance electrode (13), the gate is connected to the preceding gate line GL, and
Is connected to the pixel electrode (20). The auxiliary capacitance electrode (13) is connected to the counter electrode (25) and both have a common potential COM (ground potential in this embodiment) indicated by a white circle.

【0013】かかる液晶表示装置は、図2に示すように
動作する。点線で示す前段のゲート信号VG1により補助
スイッチング素子(2)が導通すると、並列に接続され
た液晶容量CLと補助容量CAに第1次の充電が始まり、
共通電位COM(接地電位)まで充電される。続いて本
段のゲート信号VG2によりスイッチング素子(2)が導
通し、液晶容量CLと補助容量CAに第2次の充電が始ま
り、共通電位から正の画素電極電位VPまで充電され
る。なお液晶表示装置は交流駆動されているので、次の
前段のゲート信号VG1で液晶容量CLと補助容量CAに充
電された正の画素電極電位VPは共通電位COM(接地
電位)まで放電され、本段のゲート信号VG2で反転した
画素電極電位−VPまで放電される。
Such a liquid crystal display device operates as shown in FIG. When the auxiliary switching element (2) is turned on by the gate signal V G1 at the previous stage shown by the dotted line, the primary charging starts in the liquid crystal capacitance C L and the auxiliary capacitance C A connected in parallel,
It is charged to the common potential COM (ground potential). Then, the switching element (2) is turned on by the gate signal V G2 of the main stage, the second charge is started in the liquid crystal capacitance C L and the auxiliary capacitance C A, and the common potential is charged to the positive pixel electrode potential V P. It Since the liquid crystal display device is driven by an alternating current, the positive pixel electrode potential V P charged in the liquid crystal capacitance C L and the auxiliary capacitance C A by the next gate signal V G1 reaches the common potential COM (ground potential). is discharged, it is discharged to the pixel electrode potential -V P inverted by the gate signal V G2 of the main stage.

【0014】ゲート信号は1フィールド信号内にゲート
ラインGLの本数だけ位相をずらせて形成されているの
で、前段と本段のゲート信号で2段階の充放電を交互に
行っている。次に図3を参照して、具体的に画素の構造
について説明する。断面構造は図4に示す従来のものと
同一であるので、ここでは図4の符号を用いて平面構造
を説明する。
Since the gate signal is formed by shifting the phase by the number of gate lines GL in one field signal, two-stage charging / discharging is alternately performed by the gate signals of the preceding stage and the present stage. Next, the structure of the pixel will be specifically described with reference to FIG. Since the cross-sectional structure is the same as the conventional one shown in FIG. 4, the planar structure will be described here using the reference numerals of FIG.

【0015】ガラス基板上には斜線を付したゲートライ
ンGL(3)を多数本、横軸方向に平行に設け、ゲート
ラインGL(3)に沿って補助容量電極(13)を平行
に設けている。ゲートラインGL(3)および補助容量
電極(13)は、Mo−Ta合金等の蒸着で形成され、
その表面を陽極酸化膜(28)で被覆している。この上
を全面にSiNXからなる絶縁膜(14)で覆う。この
絶縁膜(14)上にアモルファス・シリコン膜(15)
およびN+型のアモルファス・シリコン膜(16)を積
層する。本発明の特徴とする補助スイッチング素子
(2)は、前段のゲートラインGL(3)と本段の補助
容量電極(13)の間に設けられ、スイッチング素子
(1)は本段のゲートラインGL(3)のすぐ上で、と
もにドレインラインDL(4)の近くに形成される。即
ち、両アモルファス・シリコン膜(15)(16)をエ
ッチングして、チャンネル領域を形成するアモルファス
・シリコン膜(15)を残し、そのチャンネル領域上に
は半導体保護膜(17)を設け、N+型のアモルファス
・シリコン膜(16)を半導体保護膜(17)上で離間
して、ソース領域(5)およびドレイン領域(6)を形
成する。ソース領域(5)およびドレイン領域(6)上
には、MOとAlの積層構造のソース電極(18 )とド
レイン電極(19)が形成されている。絶縁膜(14)
の残余部分にはITOよりなる画素電極(20)が設け
られ、ソース電極(18)によりソース領域(5)と接
続されている。なおドレインラインDL(4)はドレイ
ン電極(19)を形成するときに同時に形成され、ゲー
トラインGL(3)と直交するように配列されている。
またゲートラインGL(3)はスイッチング素子(1)
のゲートと次段の補助スイッチング素子(2)のゲート
を構成するように上下に突出してそれぞれのチャンネル
領域下に延在されている。さらに補助容量電極(13)
も補助スイッチング素子(2)のドレインと接続されて
いる。さらにまた補助容量電極(13)は対向電極(2
5)と接続されている。
A large number of hatched gate lines GL (3) are provided on the glass substrate in parallel with the horizontal axis direction, and auxiliary capacitance electrodes (13) are provided in parallel along the gate lines GL (3). There is. The gate line GL (3) and the auxiliary capacitance electrode (13) are formed by vapor deposition of Mo-Ta alloy or the like,
The surface is covered with an anodic oxide film (28). The entire surface is covered with an insulating film (14) made of SiN x . Amorphous silicon film (15) is formed on this insulating film (14).
And an N + type amorphous silicon film (16) are laminated. The auxiliary switching element (2), which is a feature of the present invention, is provided between the preceding gate line GL (3) and the auxiliary capacitance electrode (13) of the main stage, and the switching element (1) is the gate line GL of the main stage. Immediately above (3), both are formed near the drain line DL (4). That is, both amorphous silicon films (15) and (16) are etched to leave an amorphous silicon film (15) forming a channel region, and a semiconductor protective film (17) is provided on the channel region, and N + A source amorphous silicon film (16) is separated on the semiconductor protective film (17) to form a source region (5) and a drain region (6). On the source region (5) and the drain region (6), a source electrode (18) and a drain electrode (19) having a laminated structure of M O and Al are formed. Insulating film (14)
A pixel electrode (20) made of ITO is provided on the remaining portion of the pixel and is connected to the source region (5) by the source electrode (18). The drain line DL (4) is formed at the same time when the drain electrode (19) is formed, and is arranged so as to be orthogonal to the gate line GL (3).
The gate line GL (3) is a switching element (1).
And a gate of the auxiliary switching element (2) of the next stage are formed so as to project vertically and extend under the respective channel regions. Furthermore, auxiliary capacitance electrode (13)
Is also connected to the drain of the auxiliary switching element (2). Furthermore, the auxiliary capacitance electrode (13) is the counter electrode (2
5) is connected.

【0016】なお本実施例のドレインラインDL(4)
をソースラインと呼ぶ場合もありますが、本発明の実施
の範囲内であることは明らかである。
The drain line DL (4) of this embodiment
Is sometimes referred to as a source line, but it is clear that it is within the scope of the present invention.

【0017】[0017]

【発明の効果】本発明によれば、補助スイッチング素子
(2)を設けて前段のゲート信号で共通電位まで第1次
の充電を行い、本段のゲート信号で画素電極電位VP
で第2次の充電を行うので、2段階充電により液晶表示
装置を駆動できる。この結果、ゲート信号のON期間を
従来の駆動に比較して半分に短くできる利点を有する。
従って、ゲートラインGLの多い大型液晶表示装置に極
めて有効である。
According to the present invention, the auxiliary switching element (2) is provided to perform the primary charging to the common potential by the gate signal of the previous stage, and the second charge up to the pixel electrode potential V P by the gate signal of this stage. Since the next charging is performed, the liquid crystal display device can be driven by the two-stage charging. As a result, there is an advantage that the ON period of the gate signal can be shortened to half as compared with the conventional driving.
Therefore, it is extremely effective for a large-sized liquid crystal display device having many gate lines GL.

【0018】また本発明では、ゲートラインGL(3)
の抵抗があっても、2段階の充放電により2つのゲート
信号で液晶を駆動するので、ゲートラインGL(3)の
電極材料を高価なMO等の材料を用いなくても、Cr等
の安価な材料に変更できる。さらに大型パネルでは、ゲ
ートラインGL(3)の本数を多くするほど鮮明な画像
を得られるが、本発明の駆動方法を用いると、ゲートラ
インGL(3)の線幅を狭くでき高精細な液晶表示装置
が実現できる。
In the present invention, the gate line GL (3) is used.
Of even resistance, because the charge and discharge of the second stage to drive the liquid crystal with two gate signals, without using a material expensive M O like the electrode material of the gate line GL (3), such as Cr Can be changed to inexpensive materials. Further, in a large-sized panel, a clearer image can be obtained as the number of gate lines GL (3) is increased. However, when the driving method of the present invention is used, the line width of the gate lines GL (3) can be narrowed and a high-definition liquid crystal can be obtained. A display device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に依る液晶表示装置の等価回路図を説明
する回路図である。
FIG. 1 is a circuit diagram illustrating an equivalent circuit diagram of a liquid crystal display device according to the present invention.

【図2】本発明に依る液晶表示装置の動作を説明する波
形図である。
FIG. 2 is a waveform diagram illustrating the operation of the liquid crystal display device according to the present invention.

【図3】本発明に依る液晶表示装置の画素の構造を説明
する平面図である。
FIG. 3 is a plan view illustrating a pixel structure of a liquid crystal display device according to the present invention.

【図4】従来の液晶表示装置を説明する断面図である。FIG. 4 is a cross-sectional view illustrating a conventional liquid crystal display device.

【図5】従来の液晶表示装置の等価回路図を説明する回
路図である。
FIG. 5 is a circuit diagram illustrating an equivalent circuit diagram of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 スイッチング素子 2 補助スイッチング素子 3 ゲートラインGL 4 ドレインラインDL 5 ソース領域 6 ドレイン領域 11 ガラス基板 12 ゲート 13 補助容量電極 14 絶縁膜 15 アモルファス・シリコン膜 16 N+型のアモルファス・シリコン膜 17 半導体保護膜 18、19 ソース電極、ドレイン電極 20 画素電極 27 液晶1 Switching Element 2 Auxiliary Switching Element 3 Gate Line GL 4 Drain Line DL 5 Source Region 6 Drain Region 11 Glass Substrate 12 Gate 13 Auxiliary Capacitance Electrode 14 Insulating Film 15 Amorphous Silicon Film 16 N + Type Amorphous Silicon Film 17 Semiconductor Protection Films 18 and 19 Source electrode and drain electrode 20 Pixel electrode 27 Liquid crystal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 行列状に配列されたドレインラインとゲ
ートラインと、両ライン間にマトリックス状に配列され
た画素電極と、前記ドレインラインにドレインを前記ゲ
ートラインにゲートを前記画素電極にソースを接続した
スイッチング素子と、前記画素電極と対向電極の間に設
けた液晶材料とを具備した液晶表示装置において、前記
画素電極に接続され前段のゲートラインにゲートを接続
された補助スイッチング素子を設け、前記前段のゲート
ラインのゲート信号で前記画素電極に略共通電位まで充
電し、本段のゲートラインのゲート信号で前記画素電極
に所定の電位まで充電することを特徴とする液晶表示装
置。
1. A drain line and a gate line arranged in a matrix, a pixel electrode arranged in a matrix between both lines, a drain on the drain line, a gate on the gate line and a source on the pixel electrode. In a liquid crystal display device including a connected switching element and a liquid crystal material provided between the pixel electrode and a counter electrode, an auxiliary switching element connected to the pixel electrode and having a gate connected to a preceding gate line is provided, A liquid crystal display device, wherein the pixel signal is charged to a substantially common potential by the gate signal of the gate line of the preceding stage, and the pixel electrode is charged to a predetermined potential by the gate signal of the gate line of the present stage.
【請求項2】 行列状に配列されたドレインラインとゲ
ートラインと、両ライン間にマトリックス状に配列され
た画素電極と、前記画素電極下に延在された補助容量電
極と、前記ドレインラインにドレインを前記ゲートライ
ンにゲートを前記画素電極にソースを接続したスイッチ
ング素子と、前記画素電極と対向電極の間に設けた液晶
材料とを具備した液晶表示装置において、前記画素電極
にソースを接続され前段のゲートラインにゲートを接続
され前記補助容量電極にドレインを接続された補助スイ
ッチング素子を設け、前記前段のゲートラインのゲート
信号で前記画素電極に略補助容量電極の電位まで充電
し、本段のゲートラインのゲート信号で前記画素電極に
所定の電位まで充電することを特徴とする液晶表示装
置。
2. A drain line and a gate line arranged in a matrix, a pixel electrode arranged in a matrix between both lines, an auxiliary capacitance electrode extending under the pixel electrode, and the drain line. In a liquid crystal display device comprising a switching element having a drain connected to the gate line and a gate connected to the pixel electrode to the source, and a liquid crystal material provided between the pixel electrode and a counter electrode, the source is connected to the pixel electrode. An auxiliary switching element having a gate connected to the gate line of the previous stage and a drain connected to the auxiliary capacitance electrode is provided, and the pixel signal is charged to substantially the potential of the auxiliary capacitance electrode by the gate signal of the gate line of the previous stage. 2. The liquid crystal display device, wherein the pixel electrode is charged to a predetermined potential by the gate signal of the gate line.
【請求項3】 行列状に配列されたドレインラインとゲ
ートラインと、両ライン間にマトリックス状に配列され
た画素電極と、前記画素電極下に延在された補助容量電
極と、前記ドレインラインにドレインを前記ゲートライ
ンにゲートを前記画素電極にソースを接続したスイッチ
ング素子と、前記画素電極と対向電極の間に設けた液晶
材料とを具備した液晶表示装置において、前記画素電極
にソースを接続され前段のゲートラインにゲートを接続
され前記補助容量電極にドレインを接続された補助スイ
ッチング素子を設け、前記補助容量電極と前記対向電極
とを接続し、前記前段のゲートラインのゲート信号で前
記画素電極に略対向電極の電位まで充電し、本段のゲー
トラインのゲート信号で前記画素電極に所定の電位まで
充電することを特徴とする液晶表示装置。
3. A drain line and a gate line arranged in a matrix, a pixel electrode arranged in a matrix between both lines, an auxiliary capacitance electrode extending under the pixel electrode, and the drain line. In a liquid crystal display device comprising a switching element having a drain connected to the gate line and a gate connected to the pixel electrode to the source, and a liquid crystal material provided between the pixel electrode and a counter electrode, the source is connected to the pixel electrode. An auxiliary switching element having a gate connected to a preceding gate line and a drain connected to the auxiliary capacitance electrode is provided, the auxiliary capacitance electrode and the counter electrode are connected to each other, and the pixel electrode is supplied with a gate signal of the preceding gate line. Is characterized in that the pixel electrode is charged to a potential substantially opposite to that of the counter electrode, and the pixel electrode is charged to a predetermined potential by the gate signal of the gate line of the main stage. Liquid crystal display device.
JP27972891A 1991-10-25 1991-10-25 Liquid crystal display device Pending JPH05119346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27972891A JPH05119346A (en) 1991-10-25 1991-10-25 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27972891A JPH05119346A (en) 1991-10-25 1991-10-25 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH05119346A true JPH05119346A (en) 1993-05-18

Family

ID=17615058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27972891A Pending JPH05119346A (en) 1991-10-25 1991-10-25 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH05119346A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006064731A (en) * 2004-08-24 2006-03-09 Kyocera Corp Liquid crystal display device and display device
JP2006313349A (en) * 2005-05-04 2006-11-16 Samsung Electronics Co Ltd Thin film transistor display panel and liquid crystal display including the same
JP2008077053A (en) * 2006-09-18 2008-04-03 Samsung Electronics Co Ltd Array substrate and display apparatus having the same
WO2008053612A1 (en) 2006-11-02 2008-05-08 Sharp Kabushiki Kaisha Active matrix substrate, and display device having the substrate
KR100900538B1 (en) * 2002-09-05 2009-06-02 삼성전자주식회사 Liquid crystal display
JP2009157381A (en) * 2007-12-25 2009-07-16 Tpo Displays Corp Transient control drive method and circuit, and image display system thereof
US20090207113A1 (en) * 2008-02-20 2009-08-20 Samsung Electronics Co., Ltd. Display device and method of driving the same
JP2010244007A (en) * 2009-04-06 2010-10-28 Chunghwa Picture Tubes Ltd Liquid crystal display device and method of the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900538B1 (en) * 2002-09-05 2009-06-02 삼성전자주식회사 Liquid crystal display
JP4713109B2 (en) * 2004-08-24 2011-06-29 京セラ株式会社 Liquid crystal display device and display device
JP2006064731A (en) * 2004-08-24 2006-03-09 Kyocera Corp Liquid crystal display device and display device
JP2006313349A (en) * 2005-05-04 2006-11-16 Samsung Electronics Co Ltd Thin film transistor display panel and liquid crystal display including the same
US8098342B2 (en) 2005-05-04 2012-01-17 Samsung Electronics Co., Ltd. Thin film transistor array panel comprising a pixel electrode connected to first and second thin film transistors and formed on the same layer as the shielding electrode and liquid crystal display including the same
JP2008077053A (en) * 2006-09-18 2008-04-03 Samsung Electronics Co Ltd Array substrate and display apparatus having the same
WO2008053612A1 (en) 2006-11-02 2008-05-08 Sharp Kabushiki Kaisha Active matrix substrate, and display device having the substrate
US8107032B2 (en) 2006-11-02 2012-01-31 Sharp Kabushiki Kaisha Active matrix substrate and display device having the same
JP2009157381A (en) * 2007-12-25 2009-07-16 Tpo Displays Corp Transient control drive method and circuit, and image display system thereof
US20090207113A1 (en) * 2008-02-20 2009-08-20 Samsung Electronics Co., Ltd. Display device and method of driving the same
US8797244B2 (en) 2008-02-20 2014-08-05 Samsung Display Co., Ltd. Display device and method of driving the same
KR101480002B1 (en) * 2008-02-20 2015-01-08 삼성디스플레이 주식회사 Display device and driving method thereof
JP2010244007A (en) * 2009-04-06 2010-10-28 Chunghwa Picture Tubes Ltd Liquid crystal display device and method of the same
US8243219B2 (en) 2009-04-06 2012-08-14 Chunghwa Picture Tubes, Ltd. LCD display and method thereof

Similar Documents

Publication Publication Date Title
JP3069930B2 (en) Liquid crystal display
JPH05232512A (en) Liquid crystal display device
JPH05232509A (en) Liquid crystal display device
JPH10293286A (en) Driving method for liquid crystal display device
JPH0728091A (en) Liquid crystal display device
JP2002006331A (en) Liquid crystal display device
JP3194873B2 (en) Active matrix type liquid crystal display device and driving method thereof
JP4065645B2 (en) Active matrix liquid crystal display device
KR960014824B1 (en) Opposing Active Matrix Liquid Crystal Display with Thin Film Transistor and Liquid Crystal Cell
JPH0474714B2 (en)
JPS6317432A (en) flat display device
JP2004145346A (en) Liquid crystal display device and method for manufacturing the same
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
JPH05119346A (en) Liquid crystal display device
JPH0713196A (en) Active matrix type liquid crystal display device
JP4728045B2 (en) Liquid crystal display
JP3251490B2 (en) Liquid crystal display
KR100494701B1 (en) Apparatus for fringe field switching liquid crystal display device
JPH0473929B2 (en)
JPS63292114A (en) Active matrix type liquid crystal display device
JP3427664B2 (en) Horizontal electric field type active matrix liquid crystal display
JP2007511787A (en) Liquid crystal display using double selection diode
JPH0933890A (en) Driving method for liquid crystal display device
JPH02304532A (en) Active matrix type liquid crystal display device
JPH0370209B2 (en)