[go: up one dir, main page]

KR100881825B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100881825B1
KR100881825B1 KR1020070075590A KR20070075590A KR100881825B1 KR 100881825 B1 KR100881825 B1 KR 100881825B1 KR 1020070075590 A KR1020070075590 A KR 1020070075590A KR 20070075590 A KR20070075590 A KR 20070075590A KR 100881825 B1 KR100881825 B1 KR 100881825B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
conductive
semiconductor device
forming
Prior art date
Application number
KR1020070075590A
Other languages
English (en)
Inventor
정성웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070075590A priority Critical patent/KR100881825B1/ko
Priority to US11/866,950 priority patent/US7663188B2/en
Priority to TW096137957A priority patent/TWI353061B/zh
Priority to CN2007101632475A priority patent/CN101355085B/zh
Priority to JP2008103016A priority patent/JP2009033103A/ja
Application granted granted Critical
Publication of KR100881825B1 publication Critical patent/KR100881825B1/ko
Priority to US12/705,513 priority patent/US7943444B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 튜브 채널을 형성하고, 채널 내에 반도체 기판과 연결되는 바이어스 전극을 형성하며, 채널 외측에 써라운드 게이트(Surrounding gate) 전극을 형성하여 플로팅 바디 셀(Floating body cell)을 구현함으로써, 전하를 축적할 충분한 면적을 확보하여 소자의 집적도를 향상시킬 수 있고, 데이터 리텐션 시간을 개선하여 소자 성능을 향상시킬 수 있는 기술이다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 레이아웃.
도 2는 본 발명의 일 실시 예에 따른 반도체 소자의 사시도.
도 3a 내지 3s는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
도 4a 내지 4d는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
102: 채널 영역 104: 바이어스 전극 영역
106: 소스 라인 영역 108: 워드 라인 영역
110: 비트 라인 영역 120: 소자 분리 영역
210: 반도체 기판 220: 소스 라인
230: 채널 구조 240: 바이어스 전극
250: 게이트 전극 260: 비트 라인
270: 비트 라인 콘택 플러그 310: 반도체 기판
312: 제 1 실리콘층 314: 제 2 실리콘층
316: 제 1 하드 마스크층 316a: 제 2 하드 마스크 패턴
318: 제 1 스페이서 320: 제 1 실리콘층 패턴
322: 실리콘 필러 324: 제 1 절연막
326: 제 2 절연막 328: 제 3 절연막
330: 실리콘 튜브 332: 제 1 도전층
340: 바이어스 전극 342: 게이트 절연막
344: 제 2 도전층 346: 게이트 전극
348: 제 4 절연막 350: 워드 라인
352: 제 5 절연막 370: 비트 라인 콘택 플러그
372: 제 4 도전층 360: 비트 라인
410: 반도체 기판 412: 제 1 실리콘층
416: 제 1 하드 마스크 패턴 420: 제 1 실리콘층 패턴
422: 실리콘 필러 424: 제 6 절연막
426: 제 7 절연막 428: 제 2 스페이서
430: 실리콘 튜브 432: 공간
434: 제 2 스페이서
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 특히 수직형 플로 팅 바디 셀(Floating body cell)을 구비한 반도체 소자 및 그 제조 방법에 관한 것이다.
현재, 1개의 트랜지스터와 1개의 캐패시터로 이루어진 셀 구조의 한계를 극복하려는 새로운 노력들이 시도되고 있다. 이중 메모리의 고집적화의 가장 큰 제약 요소 중 하나인 캐패시터를 없애고 한 개의 트랜지스터로 메모리 셀을 구성하려는 시도가 가장 대표적이라 할 수 있다. 이것이 플로팅 바디 셀(Floating Body Cell: FBC)이라 한다. 플로팅 바디 셀(FBC)은 트랜지스터의 채널 바닥 면에 전하가 쌓이게 되면 문턱전압이 바뀌게 되는 현상을 이용한 것이다.
특히 엔모스(NMOS)에 정공(hole)을 주입/축적(injection/accumulation)시키면 플로팅 바디 이팩트가 발생하여 채널의 문턱전압이 낮아지고, 트랜지스터의 전류가 증가한다. 이때 채널 바닥의 정공(hole)을 가능한 긴 시간 동안 머물 수 있도록 해주기 위해 실리콘-온-절연막(Silicon-on-insulator: SOI) 기판을 사용해야 한다. 한편, 플로팅 바디 셀(FBC)은 T. Shino et al., "Floating body RAM technology and its scalability to 32nm node and beyond", IEDM, 2006에 개시되어 있고, 자세한 구조 및 동작 설명은 이를 참조하기로 한다.
일반적 디램(DRAM)의 경우, 1개의 셀 트랜지스터(Cell Tr)에 캐패시터 1개가 붙어 있기 때문에 이를 형성하기 위해 매우 복잡한 공정을 수행한다. 또한, 트랜지스터의 특성 향상을 위해 고온 열처리 공정을 수행해야 한다. 플로팅 바디 셀(FBC) 기술은 이러한 복잡한 공정을 피할 수 있어 더욱 고집적화시킬 수 있다. 또한, 플로팅 바디 셀(FBC)은 캐패시터가 없는 로직(LOGIC) 회로 등과 합쳐진 임베디드 디 램(Embedded DRAM)의 구현을 용이하게 한다. 따라서, 다양한 어플리게이션(Application)을 형성할 수 있다.
그러나 플로팅 바디 셀(FBC)이 평면 트랜지스터로 구현되어 채널 길이가 짧아지게 되면 전하를 축적할 수 있는 면적이 감소하게 된다. 또한, 생성된 전하들이 소스/드레인 영역으로 되돌아가는 재결합(Recombination)이 활발해져 자료(Data)를 오래 보존하는데 문제가 발생한다. 따라서 트랜지스터의 크기를 감소시키가 용이하지 않는다. 또한, 실리콘-온-인슐레이터(SOI) 웨이퍼 사용에 의한 소자의 제조 가격이 증가하여 플로팅 바디 셀(FBC)의 상용화를 제한한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 특히 튜브 채널 을 형성하고, 채널 내에 반도체 기판과 연결되는 바이어스 전극을 형성하며, 채널 외측에 써라운드 게이트(Surrounding gate) 전극을 형성하여 플로팅 바디 셀(Floating body cell)을 구현함으로써, 전하를 축적할 충분한 면적을 확보하여 소자의 집적도를 향상시킬 수 있고, 소자의 데이터 리텐션 시간을 개선하여 성능을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공함에 있다.
본 발명의 일 실시 예에 따른 반도체 소자는,
플로팅 바디 셀(Floating body cell) 구조를 갖는 반도체 소자로서, 반도체 기판 상부에 형성되며, 제 1 및 제 2 도전 라인과 연결되는 튜브 형 채널과, 튜브 형 채널 내측에 매립되어 반도체 기판과 연결되는 바이어스 전극과, 튜브 형 채널과 바이어스 전극 사이에 위치하는 절연막과, 튜브 형 채널 외측에 형성되는 써라운드 게이트(Surrounding gate) 전극을 포함하는 것을 특징으로 한다.
그리고 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은,
반도체 기판 상부에 도전성 필러(Pillar)를 형성하는 단계와, 도전성 필러의 내측과 그 하부의 반도체 기판의 일부를 식각하여 도전성 튜브를 형성하는 단계와, 도전성 튜브의 내부 측벽에 절연막을 형성하는 단계와, 도전성 튜브를 매립하며, 그 하부의 반도체 기판과 연결되는 바이어스 전극을 형성하는 단계와, 도전성 튜브의 외부 측벽에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상부에 써라운드 게이트(Surrounding gate) 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 레이아웃이다. 반도체 소자는 소자 분리 영역(120)에 의해 정의되는 채널 영역(102), 바이어스 전극 영역(104), 소스 라인 영역(106), 워드 라인 영역(108) 및 비트 라인 영역(110)을 포함한다. 소스 라인 영역(106)은 반도체 기판 상부에 일측 방향으로 연장된다. 채널 영역(102)은 소스 라인 영역(106) 상부에 위치하며, 수직 튜브 구조로 형성한다. 또한, 바이어스 전극 영역(104)은 채널 영역(102) 내측에 위치하도록 형성한다.
채널 영역(102) 외측의 선폭은 F인 것이 바람직하다(단, F는 인접한 두 채널 영역(102) 사이의 거리이다). 또한, 채널 영역(102)의 상부 면은 원형 또는 타원형 구조로도 형성할 수 있다. 한편, 본 발명의 채널 영역(102)의 상부 면은 장방형으 로 구현하는 것으로 개시되어 있으나, 이는 그 설명을 위한 것이며 제한하기 위한 것이 아님을 주의하여야 한다.
워드 라인 영역(108)은 소스 라인 영역(106)과 교차하도록 일측으로 연장되며, 채널 영역(102)의 외측에 써라운드 게이트(Surrounding gate) 구조로 형성한다. 또한, 비트 라인 영역(110)은 채널 영역(102) 상부에 위치하고, 소스 라인 영역(106)과 중첩하며, 일측으로 연장된다. 한편, 워드 라인 영역(108)의 선폭은 채널 영역(102)을 충분히 덮도록 채널 영역(102)의 선폭보다 큰 것이 바람직하다.
도 2는 본 발명의 일 실시 예에 따른 반도체 소자의 사시도이다. 반도체 소자는 반도체 기판(210), 소스 라인(220), 채널 구조(230), 바이어스 전극(240), 워드 라인(250) 및 비트 라인(260)을 포함한다. 소스 라인(220)은 반도체 기판(210) 상부에 일측으로 연장되어 형성한다.
채널 구조(230)는 소스 라인(220) 상부에 수직 튜브 구조로 형성한다. 이때, 채널 구조(230) 내부 측벽에 절연막(미도시)을 형성하여 채널 구조(230) 내에 SOI(Silicon-on-Insulator) 구조를 형성한다. 또한, 채널 구조(230) 외부 측벽에 게이트 절연막(미도시)을 형성한다. 바이어스 전극(240)은 반도체 기판(210)과 연결되도록 절연막이 구비된 채널 구조(230) 내측에 형성한다. 이때, 바이어스 전극(240)은 바디 전압(Body voltage)을 인가하여 채널 구조(230) 내에 캐리어(즉, 정공 또는 전자)를 가두는 역할을 한다. 따라서, 바이어스 전극(240)으로 데이터 리텐션 시간을 증가시킬 수 있다. 한편, 본 발명의 채널 구조(230)는 원통 구조로 구현토록 개시되어 있으나, 이는 그 설명을 위한 것이며 제한하기 위한 것이 아님 을 주의하여야 한다. 한편, 채널 구조(230)는 수직 튜브 구조로 형성할 수도 있다.
또한, 게이트 전극(250)은 게이트 절연막을 포함하는 채널 구조(230)의 외측에 써라운드 게이트 구조로 형성하며, 소스 라인(220)과 교차하도록 일측으로 연장되어 형성한다. 이때, 게이트 전극(250)의 선폭은 채널 구조(230)를 충분히 덮도록 채널 구조(230) 외측의 선폭보다 커야 한다. 비트 라인(260)은 소스 라인(220)과 나란하며, 채널 구조(230) 상부에 형성한다. 이때, 비트 라인(260)과 채널 구조(230)를 연결하도록 그 사이에 비트 라인 콘택 플러그(270)를 더 형성할 수 있다.
도 3a 내지 3s는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다. 도 3a(i) 내지 3s(i)는 도 1의 I-I'에 따른 단면도들이고, 도 3a(ii) 내지 3s(ii)는 도 1의 II-II'에 따른 단면도들이다. 반도체 기판(310)의 표면에 세정 공정을 수행하여 표면의 잔류 산화막을 제거한다 이후, 반도체 기판(310) 상에 제 1 형의 불순물이 도핑된 제 1 실리콘층(312)을 형성한다. 다음으로, 제 1 실리콘층(312) 상부에 제 2 형의 불순물이 도핑된 제 2 실리콘층(314)을 형성한다. 그 다음, 제 2 실리콘층(314) 상부에 제 1 하드 마스크층(316)을 형성한다.
이때, 제 1 실리콘층(312)은 400 내지 1,000℃의 온도와 1 내지 760mTorr의 압력하에서 사염화규소(SiCl4)/실란(SiH4) 및 디클로로실란(SiH2Cl2)을 포함한 소스 가스와 염산(HCl) 또는 수소(H2)를 포함한 첨가 가스를 이용하여 실리콘 단결정층으 로 형성하는 것이 바람직하다. 제 1 실리콘층(312)의 두께는 100 내지 5,000Å인 것이 바람직하다. 또한, 제 1 실리콘층(312)은 n형 실리콘층으로 형성하는 것이 바람직하다. 이때, n형 실리콘층은 단결정층에 포스핀(PH3)을 주입하여 형성하거나, 단결정층 형성 시 포스핀(PH3)을 동시에 주입하여 형성할 수 있다. 한편, 제 1 실리콘층(312)은 반도체 기판(310)에 제 1형의 불순물 이온을 주입하여 형성할 수도 있다. 제 1 실리콘층(312) 형성 시 주입된 제 1형의 불순물은 인(P)이며, 주입된 농도는 1E18 내지 1E21ion/㎤인 것이 바람직하다.
또한, 제 2 실리콘층(314)은 400 내지 1,000℃의 온도와 1 내지 760mTorr의 압력하에서 사염화규소(SiCl4)/실란(SiH4) 및 디클로로실란(SiH2Cl2)을 포함한 원료 가스와 염산(HCl) 또는 수소(H2)을 포함한 첨가 가스를 이용하여 언도프트 단결정층을 형성하는 것이 바람직하다. 그리고, 제 2 실리콘층(314)에 주입된 제 2형의 불순물은 보론(B)을 포함한 p형 불순물인 것이 바람직하다. 한편, 제 2 실리콘층(314)은 단결정층 형성 시 보론(B)을 포함한 p형 불순물을 함께 주입하여 p형 실리콘층으로 형성할 수 있다. 또한, 제 2 실리콘층(314)을 채널로 사용하기 위하여 실리콘층에 보론(B)을 포함한 p형 불순물을 주입해야 한다. 그리고, 제 2 실리콘층(314)에 주입된 제 2형의 불순물 농도는 1E17 내지 1E19ions/㎤인 것이 바람직하다. 한편, 본 발명은 수직형 채널 구조를 제 2 실리콘층으로 구현한다. 그러나, 채널 구조는 이에 제한되는 것이 아니며, 티타늄 질화(TiN), 탄탈늄 질화(TaN)막 및 텅스텐(W)층을 포함하는 금속층으로 형성할 수 있다.
또한, 제 1 하드 마스크층(316)은 산화막, 질화막 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나인 것이 바람직하다. 이때, 산화막은 테오스(TEOS(Si(OC2H5)4)) 또는 실란(SiH4)을 포함한 소스 가스를 이용하는 플라즈마 CVD 방법으로 형성하는 것이 바람직하다. 그리고, 질화막은 디클로로실란(SiH2Cl2)과 암모니아(NH3)를 포함한 소스 가스를 이용한 저압 화학 증착(LPCVD) 방법으로 형성하는 것이 바람직하다. 더욱이, 제 1 하드 마스크층(316)의 두께는 500 내지 5,000Å인 것이 바람직하다. 한편, 제 1 하드 마스크층(316)은 실리콘층보다 식각 선택비 차이가 큰 것이 바람직하며, 식각 시 식각 속도가 실리콘층의 그것보다 절반 이하인 물질인 것이 바람직하다.
도 3b를 참조하면, 제 1 하드 마스크층(316)을 도 1의 채널 영역(102)을 정의하는 마스크로 식각하여 제 1 하드 마스크 패턴(미도시)을 형성한다. 제 1 하드 마스크 패턴을 등방성 식각하여 크기를 줄어든 제 2 하드 마스크 패턴(316a)을 형성한다. 이후, 제 2 실리콘층(314) 상부 및 제 2 하드 마스크 패턴(316a) 상부에 제 2 하드 마스크 패턴(미도시)을 형성한다. 다음으로, 제 2 하드 마스크층을 선택 식각하여 제 2 하드 마스크 패턴(316a)의 측벽에 제 1 스페이서(318)를 형성한다. 본 발명의 일 실시 예에 따르면, 채널 영역(102)을 정의하는 마스크는 상하 좌우의 폭이 F을 갖는 장방형인 것이 바람직하다(단, F는 인접한 채널 구조 사이의 거리이다). 한편, 본 발명의 활성 영역(102)은 장방형으로 구현하기 위한 것이나, 이는 장방형 모양에 한정되는 것은 아니다. 또한, 본 발명의 또 다른 실시 예에 따르면, 활성 영역(102)은 원형이나 타원형으로 구현할 수도 있다.
그리고, 제 2 하드 마스크층은 디클로로실란(SiH2Cl2)과 암모니아(NH3)를 소스 가스로 이용한 저압 화학 증착(LPCVD) 방법으로 실리콘 질화막을 형성하는 것이 바람직하다. 또한, 제 1 스페이서(318)의 두께는 100 내지 500Å인 것이 바람직하다. 한편, 제 2 하드 마스크층은 실리콘층과의 식각 선택비 차이가 큰 것이 바람직하며, 식각 시 식각 속도가 실리콘층의 그것보다 절반 이하인 물질인 것이 바람직하다. 또한, 제 2 하드 마스크층은 제 1 하드 마스크층과의 식각 선택비 차이가 큰 것이 바람직하며, 식각 시 식각 속도가 제 1 하드 마스크층의 그것보다 절반 이하인 물질인 것이 바람직하다.
도 3c 및 3d를 참조하면, 제 1 스페이서(318)와 제 2 하드 마스크 패턴(316a)을 식각 마스크로 제 2 실리콘층(314)을 식각하여 실리콘 필러(322)를 형성한다. 반도체 기판(310), 예를 들면 제 1 실리콘층(312), 실리콘 필러(322), 제 1 스페이서(318) 및 제 2 하드 마스크 패턴(316a) 상부에 제 1 절연막(324)을 형성하여 실리콘 필러(322)를 매립한다. 이후, 제 2 하드 마스크 패턴(316a)을 노출할 때까지 제 1 절연막(324)을 평탄화 식각한다. 다음으로, 도 1의 소스 라인 영역(106)을 정의하는 마스크로 제 1 절연막(324), 제 1 실리콘층(312) 및 반도체 기판(310)의 일부를 식각하여 소스 라인으로 예정된 제 1 실리콘층 패턴(320)을 형성한다. 이후, 반도체 기판(310), 예를 들면 반도체 기판(310), 제 1 실리콘층 패턴(320) 및 제 1 절연막(324) 상부에 제 2 절연막(326)을 형성하여 제 1 실리콘층 패턴(320)을 전기적으로 분리시킨다.
이때, 제 1 절연막(324)은 실리콘 산화막으로 형성하는 것이 바람직하다. 또한, 제 1 실리콘 패턴(320)은 라인형으로 형성하는 것이 바람직하다. 그리고, 제 1 실리콘 패턴(320) 형성을 위한 식각 공정은 스페이서 패터닝 기술(Spacer patterning technology: SPT)과 같은 식각 방법으로 수행하는 것이 바람직하다. 예를 들면, 피치(패턴과 인접한 스페이스의 선폭)가 최소 선폭의 두 배 이상이나, 스페이스가 최소 선폭보다 작은 경우, 최소 선폭으로 패턴을 형성한 후, 그의 측벽에 스페이서를 형성하여 최소 선폭보다 좁은 스페이스를 정의하여 식각할 수 있다. 한편, 본 발명에서 최소 선폭보다 좁은 영역을 식각하는 공정은 SPT 식각 방법으로 구현할 수 있으나, 이에 한정되는 것은 아니다.
또한, 인접한 제 1 실리콘 패턴(320)들 사이의 거리는 G인 것이 바람직하다(단, 0.5F<G<0.7F). 또한, 제 1 절연막(324)에 대한 평탄화 식각 공정은 CMP 방법이나 에치-백 방법으로 수행하는 것이 바람직하다. 본 발명의 다른 실시 예에 따르면, 제 2 절연막(326)은 CVD 방법이나 ALD 방법을 이용하여 실리콘 산화막으로 형성하는 것이 바람직하다.
도 3e 내지 3h를 참조하면, 제 2 하드 마스크 패턴(316a)을 제거하여 그 하부의 실리콘 필러(322)를 노출한다. 이때, 제 2 하드 마스크 패턴(316a)의 제거 공정 시 제 1 절연막(324)과 제 2 절연막(326)을 식각하여 제 1 절연막(324)과 제 2 절연막(326)의 높이를 낮출 수 있다. 이후, 노출된 실리콘 필러(322), 제 1 실리콘층 패턴(320) 및 반도체 기판(310)의 일부를 식각하여 채널 영역으로 예정된 실리 콘 튜브(330)를 형성한다. 실리콘 튜브(330)의 내측에 제 3 절연막(328)을 형성한다. 이때, 제 3 절연막(328)은 SOI 구조의 배리어 산화막과 같은 역할을 한다. 이후, 제 3 절연막(328)을 선택 식각하여 실리콘 튜브(330) 하부의 반도체 기판(310)을 노출한다.
이때, 제 2 하드 마스크 패턴(316a)에 대한 제거 공정은 불산(HF)을 포함한 습식 식각 방법으로 제거하는 것이 바람직하다. 또한, 제 2 하드 마스크 패턴(316a)에 대한 제거 공정은 제 1 스페이서(318)와의 식각 선택비 차이가 우수한 식각 방법을 이용하여 제거할 수도 있다. 특히, 이러한 식각 방법은 탄화불화수소 가스(CHF), 산소(O2), 염산(HCl), 아르콘(Ar), 헬륨(He) 및 이들의 조합으로 이루어진 그룹으로부터 선택된 어느 하나를 이용한 직접(Direct) 또는 원격 플라즈마(Remote plasma) 식각 방법을 이용하는 것이 바람직하다. 한편, 탄화불화수소(CHF)의 C, H, F의 비율은 적절히 선택할 수 있다.
또한, 제 3 절연막(328)은 실리콘 표면을 200 내지 1,000℃의 온도하에서 산소(O2), 산화수소(H2O), 수소(H2), 오존(O3) 및 이들의 조합으로 이루어진 일군으로부터 선택된 분위기에 노출시켜 실리콘 산화막으로 형성하는 것이 바람직하다. 한편, 실리콘 튜브(330)에 다양한 실리콘 결정면이 존재하기 때문에, 제 3 절연막(328)의 두께를 일정하게 유지하기 위하여 라디컬 실리콘 산화(Radical silicon oxidation) 방법으로 제 3 절연막(328)을 형성하는 것이 바람직하다. 또한, 제 3 절연막(328)의 두께는 1 내지 100㎚인 것이 바람직하다. 그리고, 제 3 절연막(328) 에 대한 선택 식각 공정은 건식 식각 방법으로 수행하는 것이 바람직하다.
도 3i 내지 3k를 참조하면, 반도체 기판(310), 즉 실리콘 튜브(330)의 내측, 제 1 절연막(324), 제 2 절연막(326) 및 제 1 스페이서(318) 상부에 제 1 도전층(332)을 형성하여 실리콘 튜브(330)의 내측을 매립한다. 이후, 제 1 도전층(332)을 선택 식각하여 실리콘 튜브(330)의 내부에 고립된 바이어스 전극(340)을 형성한다. 다음으로, 제 1 실리콘층 패턴(320)을 노출할 때까지 제 1 절연막(324)을 선택 식각하여 실리콘 튜브(330)의 외측을 노출한다. 그 다음, 반도체 기판(310), 예를 들면 제 1 실리콘층 패턴(320), 실리콘 튜브(330) 및 바이어스 전극(340) 상부에 게이트 절연막(342)을 형성한다.
이때, 바이어스 전극(340)이 반도체 기판(310)과 전기적으로 잘 연결되도록 반도체 기판(310)의 표면을 세정하는 공정을 제 1 도전층(332) 형성 전에 수행하는 것이 바람직하다. 또한, 제 1 도전층(332)은 p형 불순물이 도핑된 폴리실리콘층으로 형성하는 것이 바람직하다. p형 폴리실리콘층은 폴리실리콘층 형성 시 p형 불순물을 함께 주입하는 화학 증착(CVD) 방법으로 형성하는 것이 바람직하다. 그리고, 제 1 도전층(332)에 보론(B)의 확산을 방지하기 위한 플라즈마 질화 공정을 더 수행하는 것이 바람직하다. 또한, 제 1 도전층(332) 상부에 실리콘 질화막을 더 형성할 수도 있다. 한편, 제 1 도전층(332)에 대한 선택 식각 공정은 에치-백 방법으로 수행하는 것이 바람직하다.
또한, 제 1 절연막(324)에 대한 선택 식각은 건식 또는 습식 에치-백 방법으로 수행하는 것이 바람직하다. 그리고, 게이트 절연막(342)은 실리콘 표면을 200 내지 1,000℃의 온도하에서 산소(O2), 산화수소(H2O), 수소(H2), 오존(O3) 및 이들의 조합으로 이루어진 일군으로부터 선택된 분위기에 노출시켜 실리콘 산화막으로 형성하는 것이 바람직하다. 한편, 실리콘 튜브(330)에 다양한 실리콘 결정면이 존재하기 때문에, 게이트 절연막(342)의 두께를 일정하게 유지하기 위하여 라디컬 실리콘 산화(Radical silicon oxidation) 방법으로 게이트 절연막(342)을 형성하는 것이 바람직하다. 또한, 게이트 절연막(342)의 두께는 1 내지 100㎚인 것이 바람직하다. 또한, 게이트 절연막(342) 형성 후 게이트 절연막(342)에 플라즈마를 이용하여 질화시킬 수 있다.
그리고, 게이트 절연막(342)은 실리콘 산화막, 하프늄 산화막, 알루미늄 산화막, 지르코늄 산화막, 하프늄 실리콘 질화산화막, 실리콘 질화막 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나인 것이 바람직하다. 또한, 게이트 절연막(342)의 두께는 1 내지 20㎚인 것이 바람직하다.
도 3l 내지 3n를 참조하면, 반도체 기판(310), 즉 게이트 절연막(342), 제 2 절연막(326) 및 제 1 스페이서(318) 상부에 제 2 도전층(344)을 형성하여 실리콘 튜브(330) 사이를 매립한다. 제 2 도전층(344)을 선택 식각하여 실리콘 튜브(330)의 외측에 써라운드 게이트(Surrounding gate) 전극(346)을 형성한다. 반도체 기판(310), 예를 들면 써라운드 게이트 전극(346) 및 제 1 스페이서(318) 상부에 제 4 절연막(348)을 형성하여 써라운드 게이트 전극(346), 바이어스 전극(340) 및 제 1 스페이서(318)를 매립한다.
이때, 제 2 도전층(344)은 하부 도전층(미도시)과 상부 도전층(미도시)의 적층구조로 형성하는 것이 바람직하다. 또한, 하부 도전층은 불순물이 도핑된 폴리실리콘층으로 형성하는 것이 바람직하다. 그리고 상부 도전층은 티타늄(Ti)층, 티타늄 질화(TiN)막, 탄탈륨 질화(TaN)막, 텅스텐(W)층, 알루미늄(Al)층, 구리(Cu)층, 텅스텐 실리사이드(WSix)층 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나인 것이 바람직하다. 한편, 하부 도전층은 폴리실리콘층 형성 시 인(P) 또는 보론(B)을 함께 주입하는 CVD 방법으로 형성하는 것이 바람직하다.
또한, 제 2 도전층(344)에 대한 선택 식각 공정은 에치-백 방법으로 수행하는 것이 바람직하다. 본 발명의 다른 실시 예에 따르면, 제 1 스페이서(318)의 측벽에 제 2 도전층(344)이 남지 않도록 습식 식각을 포함한 세정 공정을 더 수행하는 것이 바람직하다. 이때, 게이트 전극(346)의 상부 면의 높이는 실리콘 튜브(330)의 내측에 형성된 바이어스 전극(340)과 전기적으로 분리되기 위하여 실리콘 튜브(330)의 상부 면보다 낮게 위치하도록 형성하는 것이 바람직하다. 한편, 제 4 절연막(348)은 실리콘 산화막으로 형성하는 것이 바람직하다.
도 3o 및 3p를 참조하면, 도 1의 워드 라인 영역(108)을 정의하는 마스크로 제 4 절연막(348) 및 게이트 전극(346)을 패터닝하여 게이트 전극(346)이 분리된 워드 라인(350)을 형성한다. 이후, 반도체 기판(310), 즉 워드 라인(350) 및 제 4 절연막(348) 상부에 제 5 절연막(352)을 형성한다. 다음으로, 제 5 절연막(352) 및 제 4 절연막(348)을 선택 식각하여 제 1 스페이서(318)를 노출한다.
이때, 제 5 절연막(352)은 실리콘 산화막으로 형성하는 것이 바람직하다. 또 한, 도 1의 워드 라인 영역(108)을 정의하는 마스크는 라인형으로 형성하는 것이 바람직하다. 한편, 워드 라인(350) 형성에 대한 패터닝 공정은 SPT 식각 방법으로 구현할 수 있으나, 이에 한정되는 것은 아니다. 또한, 인접한 워드 라인 사이의 거리는 H인 것이 바람직하다(단, 0.5F<H<0.7F). 그리고, 제 4 절연막(348) 및 제 5 절연막(352)에 대한 선택 식각 공정은 CMP 방법으로 수행하는 것이 바람직하다.
도 3q 내지 3s를 참조하면, 제 1 스페이서(318)를 제거하여 실리콘 튜브(330)의 상부 면을 노출한다. 이후, 반도체 기판(310), 예를 들면 실리콘 튜브(330)의 상부 면과 제 4 절연막(348) 상부에 제 3 도전층(미도시)을 형성한다. 제 4 절연막(348)을 노출할 때까지 제 3 도전층을 식각하여 비트 라인 콘택 플러그(370)를 형성한다. 반도체 기판(310), 예를 들면 비트 라인 콘택 플러그(370)와 제 4 절연막(348) 상부에 제 4 도전층(372)을 형성한다. 다음으로, 도 1의 비트 라인 영역(110)을 정의하는 마스크로 제 4 도전층(372)을 패터닝하여 비트 라인(360)을 형성한다. 한편, 상술한 본 발명의 일 실시 예에 따른 반도체 소자는 4F2의 셀 면적을 구현할 수 있으나, 이에 한정되는 것은 아니다.
이때, 제 1 스페이서(318)의 제거 공정은 습식 식각 방법으로 수행하는 것이 바람직하다. 또한, 제 1 스페이서(318)의 제거 공정은 인산을 포함한 습식 식각 방법으로 수행하는 것이 바람직하다. 그리고, 노출된 실리콘 튜브(330)의 상부 면에 불산(HF)을 포함한 세정 공정을 더 수행하는 것이 바람직하다. 한편, 제 3 도전층 및 제 4 도전층(372)은 n+ 폴리실리콘층, 티타늄 질화(TiN)막, 텅스텐(W)층, 알루미늄(Al)층, 구리(Cu)층 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나인 것이 바람직하다. 또한, 제 1 스페이서(318)가 제거된 공간에 폴리실리콘층을 매립한 후, 폴리실리콘층과 제 4 절연막 상부에 제 4 도전층(372)을 형성하여 계면 저항을 낮추는 것이 바람직하다. 본 발명의 다른 실시 예에 따르면, 비트 라인 영역을 정의하는 마스크는 라인형으로 형성하는 것이 바람직하다. 또한, 인접한 비트 라인(360) 사이의 거리는 I인 것이 바람직하다(단, 0.9F<I<1.1F).
도 4a 내지 4d는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다. 실리콘 필러 상부에 측벽 스페이서를 형성한 후, 이를 마스크로 실리콘 필러를 식각하여 실리콘 튜브를 형성한다. 이러한 방법은 제 1 하드 마스크 패턴에 대한 트리밍 공정을 생략할 수 있다.
도 4a 및 4b를 참조하면, 제 1 하드 마스크 패턴(416)으로 제 2 실리콘층을 패터닝하여 실리콘 튜브(422)를 형성한다. 반도체 기판(410), 즉 제 1 실리콘층(412), 실리콘 튜브(422) 및 제 1 하드 마스크 패턴(416) 상부에 제 6 절연막(424)을 형성하여 실리콘 튜브(422)를 매립한다. 제 1 하드 마스크 패턴(416)을 노출할 때까지 제 6 절연막(424)을 평탄화 식각한다. 다음으로, 도 1의 소스 라인 영역(106)을 정의하는 마스크로 제 6 절연막(424), 제 1 실리콘층(412) 및 반도체 기판(410)의 일부를 식각하여 소스 라인으로 예정된 제 1 실리콘층 패턴(420)을 형성한다. 이후, 반도체 기판(410), 즉 반도체 기판(410), 제 1 실리콘층 패턴(420) 및 제 6 절연막(424) 상부에 제 7 절연막(426)을 형성하여 제 1 실리콘층 패턴(420)을 전기적으로 분리시킨다.
이때, 제 6 절연막(424)은 실리콘 산화막으로 형성하는 것이 바람직하다. 또 한, 제 6 절연막(424)에 대한 평탄화 식각은 CMP 방법으로 수행하는 것이 바람직하다. 그리고, 소스 라인 영역을 정의하는 마스크는 라인형으로 형성하는 것이 바람직하다. 한편, 제 1 실리콘층 패턴(420) 형성에 대한 식각 공정은 SPT 식각 방법으로 구현할 수 있으나, 이에 한정되는 것은 아니다. 또한, 인접한 제 1 실리콘층 패턴(420) 사이의 거리는 G인 것이 바람직하다(단, 0.5F<G<0.7F). 한편, 제 7 절연막(426)은 CVD 방법이나 ALD 방법을 이용하여 실리콘 산화막으로 형성하는 것이 바람직하다.
도 4c 및 4d를 참조하면, 제 1 하드 마스크 패턴(416)을 제거하여 실리콘 필러(422)를 노출하는 공간(432)을 형성한다. 이후, 공간(432)의 측벽에 제 2 스페이서(434)를 형성한다. 다음으로, 제 2 스페이서(434)를 식각 마스크로 공간(432) 하부에 노출된 실리콘 필러(422), 제 1 실리콘층 패턴(420) 및 반도체 기판(410)의 일부를 식각하여 채널 영역으로 예정된 실리콘 튜브(430)를 형성한다.
이때, 제 1 하드 마스크 패턴(416)의 제거 공정은 습식 식각 방법으로 제거하는 것이 바람직하다. 또한, 실리콘 질화막으로 형성된 제 1 하드 마스크 패턴(416)은 인산을 포함한 습식 식각 방법으로 제거하는 것이 바람직하다. 그리고, 공간(432)의 측벽에 제 2 스페이서(434)를 형성하기 위하여 반도체 기판(410), 예를 들면 실리콘 필러(422), 제 6 절연막(424) 및 제 7 절연막(426) 상부에 제 8 절연막(미도시)을 형성한다. 이후, 제 8 절연막을 건식 식각 방법으로 식각하여 공간의 측벽에 제 2 스페이서(428)를 형성한다. 이때, 제 8 절연막은 CVD 방법 또는 ALD 방법으로 형성된 실리콘 질화막인 것이 바람직하다. 이후 공정은 도 3g 내지 3s와 같은 공정을 수행하여 수직형 플로팅 바디 셀(FBC)의 소자를 형성할 수 있다.
본 발명의 일 실시 예에 따른 플로팅 바디 셀의 동작 특성은 다음과 같다. 데이터 상태는 실리콘 튜브 포텐셜의 형태로 저장된다. "1" 상태로 쓰기 위하여, 비트 라인에 높은 전압을 인가하면, 충격 이온화가 발생하고, 정공이 실리콘 튜브에 쌓이게 된다. 이때, 실리콘 튜브 포텐셜은 "1" 상태로 변한다. 한편, "0" 상태로 쓰기 위하여, 비트 라인에 음 전압을 인가하면, 실리콘 튜브로부터 정공이 추출되고, 실리콘 튜브의 포텐셜은 "0" 상태로 변한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자 및 그 제조 방법은 수직형 플로팅 바디 셀(FBC)을 구현할 수 있어, 셀 면적이 줄어들어도 일정한 채널 길이를 확보할 수 있는 이점이 있다.
또한, SOI 웨이퍼를 사용하지 않고 플로팅 바디 셀을 구현할 수 있어 원가를 절감할 수 있다. 그리고, 논리 회로와 함께 구현할 수 있어 하나의 칩에 마이크로프로세서와 메모리를 동시에 구현할 수 있다.
또한, 수직형 플로팅 바디 셀을 구현함으로써 전하를 축적시킬 충분한 면적을 확보할 수 있다. 이로 인하여 데이터 리텐션 시간을 향상시킬 수 있다. 특히, 채널 내측에 반도체 기판과 연결되는 바이어스 전극을 형성하여 데이터 리텐션 시간을 증가시킬 수 있다.
그리고 채널 외측을 채널 영역으로 사용하여 충분한 전류를 확보할 수 있다. 또한, 저장하려는 전하를 효율적으로 생성시킬 수 있어 읽고/쓰는 동작 속도를 향 상시킬 수 있다.
더불어 채널이 트랜지스터별로 완전히 고립되어 문턱 전압이 인접한 채널의 포텐셜에 따라 변하는 현상이 억제된다. 따라서, 우수한 신호-대-노이즈 비율 특성을 얻을 수 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (19)

  1. 플로팅 바디 셀(Floating body cell) 구조를 갖는 반도체 소자에 있어서,
    반도체 기판 상부에 형성되며, 제 1 및 제 2 도전 라인과 연결되는 튜브 형 채널;
    상기 튜브 형 채널 내측에 매립되어 상기 반도체 기판과 연결되는 바이어스 전극;
    상기 튜브 형 채널과 상기 바이어스 전극 사이에 위치하는 절연막; 및
    상기 튜브 형 채널 외측에 형성되는 써라운드 게이트(Surrounding gate) 전극을 포함하며,
    상기 제 1 도전 라인은 상기 튜브 형 채널의 하부와 연결되는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 튜브 형 채널은 수직형 기둥 형태인 것을 특징으로 하는 반도체 소자.
  3. 제 1항에 있어서,
    상기 제 2 도전 라인은 상기 튜브 형 채널의 상부와 연결되는 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 튜브 형 채널의 상부면은 원형이나 다각형인 것을 특징으로 하는 반도체 소자.
  5. 반도체 기판 상부에 도전성 필러(Pillar)를 형성하는 단계;
    상기 도전성 필러의 내측과 그 하부의 상기 반도체 기판의 일부를 식각하여 도전성 튜브를 형성하는 단계;
    상기 도전성 튜브의 내부 측벽에 절연막을 형성하는 단계;
    상기 도전성 튜브를 매립하며, 그 하부의 상기 반도체 기판과 연결되는 바이어스 전극을 형성하는 단계;
    상기 반도체 기판과 상기 도전성 튜브 사이에 제 1 도전 라인을 더 형성하는 단계;
    상기 도전성 튜브의 외부 측벽에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상부에 써라운드 게이트(Surrounding gate) 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 5항에 있어서,
    상기 도전성 필러를 형성하는 단계는,
    상기 반도체 기판 상부에 도전층을 형성하는 단계;
    상기 도전층 상부에 하드 마스크층을 형성하는 단계;
    활성 영역 마스크로 상기 하드 마스크층을 선택 식각하여 하드 마스크층 패턴을 형성하는 단계;
    상기 하드 마스크층 패턴의 측벽에 스페이서를 형성하는 단계; 및
    상기 하드 마스크층 패턴 및 상기 스페이서를 식각 마스크로 상기 도전층을 선택 식각하여 상기 도전성 필러를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 6항에 있어서,
    상기 도전층은 p형 또는 언도프트 실리콘층으로 형성하며, 그 두께는 500~5,000Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 6항에 있어서,
    상기 도전층은 실리콘층 성장 시 보론(B)을 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 6항에 있어서,
    상기 하드 마스크층은 산화막, 실리콘 질화막 및 이들의 조합으로 이루어진 그룹중 선택된 어느 하나로 형성하며, 그 두께는 500~5,000Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 6항에 있어서,
    상기 스페이서는 실리콘 질화막으로 형성하며, 그 두께는 100~500Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제 6항에 있어서,
    상기 활성 영역 마스크는 원형이나 다각형인 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 제 5항에 있어서,
    상기 절연막은 실리콘 산화막으로 형성하며, 그 두께는 1~100nm인 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제 5항에 있어서,
    상기 바이어스 전극은 단결정 실리콘층, 다결정 실리콘층, 티타늄 질화(TiN)막, 탄탈늄 질화(TaN)막, 텅스텐(W)층 및 이들의 조합으로 이루어진 그룹으로부터 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제 5항에 있어서,
    상기 게이트 절연막은 실리콘 산화막, 하프늄 산화막, 알루미늄 산화막, 지르코늄 산화막, 하프늄실리콘 질화산화막, 실리콘 질화막 및 이들의 조합으로 이루어진 그룹으로부터 선택된 어느 하나로 형성하며, 그 두께는 1~100nm인 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 제 5항에 있어서,
    상기 게이트 전극은 다결정 실리콘, 티타늄(Ti)층, 티타늄 질화(TiN)막, 탄탈륨 질화(TaN)막, 텅스텐(W)층, 알루미늄(Al)층, 구리(Cu)층, 텅스텐 실리사이드(WSix)층 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 제 5항에 있어서,
    상기 도전성 튜브의 상부와 연결되는 제 2 도전 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  17. 제 5항에 있어서,
    상기 도전성 튜브는 수직형 기둥 형태인 것을 특징으로 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 제 17항에 있어서,
    상기 제 1 도전 라인은 실리콘 성장 방법을 이용하여 실리콘 단결정층으로 형성하며, 그 두께는 100~5,000Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
  19. 제 17항에 있어서,
    상기 제 1 도전 라인은 실리콘 성장 시 포스핀(PH3)을 주입하여 n형 실리콘 단결정층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020070075590A 2007-07-27 2007-07-27 반도체 소자 및 그 제조 방법 KR100881825B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070075590A KR100881825B1 (ko) 2007-07-27 2007-07-27 반도체 소자 및 그 제조 방법
US11/866,950 US7663188B2 (en) 2007-07-27 2007-10-03 Vertical floating body cell of a semiconductor device and method for fabricating the same
TW096137957A TWI353061B (en) 2007-07-27 2007-10-11 Vertical floating body cell of a semiconductor dev
CN2007101632475A CN101355085B (zh) 2007-07-27 2007-10-19 半导体器件的竖直浮体单元及其制造方法
JP2008103016A JP2009033103A (ja) 2007-07-27 2008-04-11 半導体素子及びその製造方法
US12/705,513 US7943444B2 (en) 2007-07-27 2010-02-12 Vertical floating body cell of a semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075590A KR100881825B1 (ko) 2007-07-27 2007-07-27 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100881825B1 true KR100881825B1 (ko) 2009-02-03

Family

ID=40294501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075590A KR100881825B1 (ko) 2007-07-27 2007-07-27 반도체 소자 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7663188B2 (ko)
JP (1) JP2009033103A (ko)
KR (1) KR100881825B1 (ko)
CN (1) CN101355085B (ko)
TW (1) TWI353061B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420708B1 (ko) * 2011-02-25 2014-07-24 한양대학교 산학협력단 무 캐패시터 메모리 소자 및 그 제조 방법

Families Citing this family (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0712222B1 (pt) * 2006-06-02 2021-10-13 Aveo Pharmaceuticals, Inc. Proteína de ligação isolada que se liga ao fator de crescimento de hepatócito humano (hgf), seu uso e método de produção, ácido nucléico, vetor de expressão, célula hospedeira, e métodos para produzir um polipeptídeo que compreende uma região variável da cadeia pesada de imunoglobulina e para produzir um polipeptídeo que compreende uma região variável da cadeia leve de imunoglobulina
KR100900148B1 (ko) * 2007-10-31 2009-06-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR101073073B1 (ko) * 2008-10-17 2011-10-12 주식회사 하이닉스반도체 수직게이트를 구비한 반도체장치 및 그 제조 방법
KR101585615B1 (ko) * 2009-02-26 2016-01-14 삼성전자주식회사 반도체 장치
KR20100105088A (ko) * 2009-03-20 2010-09-29 삼성전자주식회사 반도체 메모리 소자
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US9892972B2 (en) * 2009-10-12 2018-02-13 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8431492B2 (en) * 2010-02-02 2013-04-30 Sandisk 3D Llc Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8592873B2 (en) 2010-06-24 2013-11-26 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
US8980731B2 (en) * 2010-06-24 2015-03-17 Samsung Electronics Co., Ltd. Methods of forming a semiconductor device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12144190B2 (en) 2010-11-18 2024-11-12 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and memory cells preliminary class
US12243765B2 (en) 2010-11-18 2025-03-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US12136562B2 (en) 2010-11-18 2024-11-05 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12154817B1 (en) 2010-11-18 2024-11-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP2013183086A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置及びその製造方法
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
WO2014074943A1 (en) * 2012-11-08 2014-05-15 Brewer Science Inc. Cvd-free, scalable processes for the production of silicon micro- and nanostructures
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US12249538B2 (en) 2012-12-29 2025-03-11 Monolithic 3D Inc. 3D semiconductor device and structure including power distribution grids
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
JP2015053336A (ja) * 2013-09-05 2015-03-19 株式会社東芝 半導体装置およびその製造方法
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
JP5779739B1 (ja) * 2014-02-18 2015-09-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US12178055B2 (en) 2015-09-21 2024-12-24 Monolithic 3D Inc. 3D semiconductor memory devices and structures
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12250830B2 (en) 2015-09-21 2025-03-11 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12219769B2 (en) 2015-10-24 2025-02-04 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US12225704B2 (en) 2016-10-10 2025-02-11 Monolithic 3D Inc. 3D memory devices and structures with memory arrays and metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US10607995B2 (en) 2017-05-08 2020-03-31 Micron Technology, Inc. Memory arrays
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
US10950618B2 (en) 2018-11-29 2021-03-16 Micron Technology, Inc. Memory arrays
JP7270740B2 (ja) * 2018-12-20 2023-05-10 アプライド マテリアルズ インコーポレイテッド ３ｄｎａｎｄ応用のためのメモリセルの製造
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080549A (ja) * 2005-10-18 2006-03-23 Toshiba Corp 半導体記憶装置及び半導体集積回路
KR100699890B1 (ko) * 2006-01-10 2007-03-28 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US20070158719A1 (en) 2006-01-11 2007-07-12 Promos Technologies Inc. Dynamic random access memory structure and method for preparing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748072B2 (ja) * 1992-07-03 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
JP3230846B2 (ja) * 1992-07-30 2001-11-19 株式会社東芝 半導体装置および半導体集積回路装置
JP3403231B2 (ja) * 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
JPH098290A (ja) * 1995-06-20 1997-01-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3371708B2 (ja) * 1996-08-22 2003-01-27 ソニー株式会社 縦型電界効果トランジスタの製造方法
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
JP2003031693A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 半導体メモリ装置
JP2005064031A (ja) * 2003-08-12 2005-03-10 Fujio Masuoka 半導体装置
JP2006073627A (ja) 2004-08-31 2006-03-16 Toshiba Corp 半導体集積装置
JP4081071B2 (ja) 2004-11-26 2008-04-23 株式会社東芝 半導体記憶装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080549A (ja) * 2005-10-18 2006-03-23 Toshiba Corp 半導体記憶装置及び半導体集積回路
KR100699890B1 (ko) * 2006-01-10 2007-03-28 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US20070158719A1 (en) 2006-01-11 2007-07-12 Promos Technologies Inc. Dynamic random access memory structure and method for preparing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420708B1 (ko) * 2011-02-25 2014-07-24 한양대학교 산학협력단 무 캐패시터 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20090026541A1 (en) 2009-01-29
US20100151635A1 (en) 2010-06-17
US7663188B2 (en) 2010-02-16
TW200905886A (en) 2009-02-01
CN101355085B (zh) 2010-12-01
TWI353061B (en) 2011-11-21
CN101355085A (zh) 2009-01-28
US7943444B2 (en) 2011-05-17
JP2009033103A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
KR100881825B1 (ko) 반도체 소자 및 그 제조 방법
CN110364529B (zh) 包括超低k间隔件的半导体器件及其制造方法
CN110931552B (zh) 具有栅极绝缘层的半导体器件
US7615449B2 (en) Semiconductor device having a recess channel transistor
KR100714900B1 (ko) 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법
US7638838B2 (en) Semiconductor device with substantial driving current and decreased junction leakage current
US8779422B2 (en) Semiconductor device with buried bit line and method for fabricating the same
US20070252198A1 (en) Semiconductor device having a fin channel transistor
US7910989B2 (en) Semiconductor device with increased channel area and decreased leakage current
US20130026564A1 (en) Methods of Fabricating Semiconductor Devices
KR20180129387A (ko) 반도체장치 및 그 제조 방법
CN103050407B (zh) 嵌入式晶体管
JP2012151435A (ja) 半導体装置の製造方法
JP2010050133A (ja) 半導体装置及び半導体装置の製造方法
CN109962074A (zh) 半导体存储器结构及其制备方法
US5491104A (en) Method for fabricating DRAM cells having fin-type stacked storage capacitors
TW202215642A (zh) 積體電路裝置
US20080237681A1 (en) Semiconductor device and manufacturing method thereof
JP2014053361A (ja) 半導体装置の製造方法
US7652323B2 (en) Semiconductor device having step gates and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070727

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080522

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20081024

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080522

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20081121

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20081024

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20090108

Appeal identifier: 2008101012327

Request date: 20081121

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20081121

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20081121

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080721

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20090108

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20081223

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121224

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee