[go: up one dir, main page]

KR100878239B1 - 액정 표시 장치 및 그 박막 트랜지스터 기판 - Google Patents

액정 표시 장치 및 그 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100878239B1
KR100878239B1 KR1020020053803A KR20020053803A KR100878239B1 KR 100878239 B1 KR100878239 B1 KR 100878239B1 KR 1020020053803 A KR1020020053803 A KR 1020020053803A KR 20020053803 A KR20020053803 A KR 20020053803A KR 100878239 B1 KR100878239 B1 KR 100878239B1
Authority
KR
South Korea
Prior art keywords
reference electrode
electrode
gate
line
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020020053803A
Other languages
English (en)
Other versions
KR20040021999A (ko
Inventor
송장근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020053803A priority Critical patent/KR100878239B1/ko
Priority to TW092124632A priority patent/TWI286652B/zh
Priority to US10/656,065 priority patent/US7206049B2/en
Priority to JP2003313401A priority patent/JP4621417B2/ja
Priority to CNB031650066A priority patent/CN100481496C/zh
Publication of KR20040021999A publication Critical patent/KR20040021999A/ko
Priority to US11/733,311 priority patent/US20070177089A1/en
Application granted granted Critical
Publication of KR100878239B1 publication Critical patent/KR100878239B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

절연 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하고 있는 데이터선, 게이트선과 데이터선이 교차하여 이루는 화소 영역 내에 형성되어 있는 다수의 기준 전극을 포함하는 기준 전극 배선, 화소 영역 내에 형성되어 있으며 기준 전극과 평행한 다수의 가지부를 포함하는 화소 전극, 게이트선, 데이터선 및 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고, 기준 전극과 게이트선이 이루는 각 중에서 작은 각이 7도에서 23도 사이이고, 기준 전극과 화소 전극 가지부는 교대로 배치되어 있다.
박막트랜지스터기판, 수평전계, 기준전극, 화소전극

Description

액정 표시 장치 및 그 박막 트랜지스터 기판 {A LIQUID CRYSTAL DISPLAY AND A THIN FILM TRANSISTOR ARRAY PANEL FOR THE SAME}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1의 II-II'선, II'-II''선 및 II''-II'''선에 대한 단면도이고,
도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 4는 도 3의 IV-IV'선, IV'-IV''선 및 IV''-IV'''선에 대한 단면도이고,
도 5 내지 도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 공정을 순서에 따라 나타낸 단면도이고,
도 10a와 도 10b는 SIPS 모드의 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 상부 기판과 하부 기판 사이에 액정 물질을 주입해 놓고 액정에 전계를 인가하여 액정의 배향을 변경시킴으로써 이를 통과하는 빛의 편광 상태에 변화를 유도하고, 편광 상태에 따라 편광판을 통과하는 빛의 양이 달라짐으로써 화상을 표시하는 장치이다.
액정에 전계를 인가하기 위하여는 두 개의 전극이 필요한데, 이 중 하나는 각 화소마다 별개로 형성하는 화소 전극이고, 다른 하나는 모든 화소에 공통적으로 형성되며 기준이 되는 전위가 인가되는 기준 전극이다.
액정 표시 장치에는 화소 전극과 기준 전극이 각각 다른 기판에 형성되어 있어서 기판에 대하여 수직 방향의 전계를 형성하는 수직 전계형과 두 전극이 모두 동일한 기판 위에 형성되어 있어서 기판에 대하여 평행 방향의 전계를 형성하는 평행 전계형 액정 표시 장치가 있다. 이중에서 후자를 IPS(In Plane Switching) 모드 액정 표시 장치라고도 하는데, IPS 모드는 광시야각을 구현하는데 유리한 것으로 알려져 있다.
그런데, IPS 모드는 좌우의 색 쉬프트(shift)가 심하고 특정 방향에서 계조 반전이 발생하는 문제점이 있고, 이를 해결하기 위하여 도 10a 및 도 10b에 나타낸 바와 같은 SIPS(Super In Plane Switching) 모드가 개발되었다. SIPS 구조는 기존 IPS 모드의 좌우 색 쉬프트나 특정 방향에서의 계조 반전 문제를 해결한 우수한 구조이기는 하나 이들 역시 문제점을 가지고 있다. 즉, 도 10a와 같은 구조에서는 데이터선의 굴절되어 있음으로 인해 데이터선의 저항 및 기생 용량이 증가하는 등의 문제가 있고, 도 10b와 같은 구조에서는 기준 전극으로 인하여 개구율이 감소하 는 등의 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 SIPS 모드를 능가하는 우수한 특성을 나타내는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 기준 전극과 화소 전극이 게이트선에 대하여 7도에서 23도 사이의 각도를 이루도록 형성한다.
구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 절연되어 교차하고 있는 데이터선, 상기 게이트선과 상기 데이터선이 교차하여 이루는 화소 영역 내에 형성되어 있는 다수의 기준 전극을 포함하는 기준 전극 배선, 상기 화소 영역 내에 형성되어 있으며 상기 기준 전극과 평행한 다수의 가지부를 포함하는 화소 전극, 상기 게이트선, 상기 데이터선 및 상기 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고, 상기 기준 전극과 상기 게이트선이 이루는 각 중에서 작은 각이 7도에서 23도 사이이고, 상기 기준 전극과 상기 화소 전극 가지부는 교대로 배치되어 있는 박막 트랜지스터 기판을 마련한다.
이 때, 상기 기준 전극은 그것이 향하는 방향에 따라 제1 기준 전극과 제2 기준 전극으로 구분되며, 상기 제1 기준 전극과 제2 기준 전극이 이루는 각도는 15도에서 45도 사이이고, 상기 화소 전극 가지부는 상기 제1 기준 전극과 나란한 제1 가지부와 상기 제2 기준 전극과 나란한 제2 가지부로 구분될 수 있다. 또, 상기 기준 전극 배선은 상기 게이트선과 나란한 기준 전극선, 상기 다수의 기준 전극과 상기 기준 전극선을 연결하고 있는 프레임을 포함할 수 있고, 상기 화소 전극은 상기 다수의 가지부를 연결하며 상기 데이터선과 나란하게 형성되어 있는 줄기부를 포함할 수 있다.
또는 절연 기판, 상기 절연 기판 위에 형성되어 있으며 가로 방향으로 뻗어 있는 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선, 상기 절연 기판 위에 형성되어 있으며 가로 방향을 뻗어 있는 기준 전극선과 상기 기준 전극선에 연결되어 있는 다수의 기준 전극을 포함하는 기준 전극 배선, 상기 게이트 배선과 상기 기준 전극 배선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극과 중첩하는 채널부를 포함하는 비정질 규소층, 상기 비정질 규소층 위에 형성되어 있으며 상기 게이트 전극을 중심으로 하야 소스부와 드레인부로 분리되어 있는 저항성 접촉층, 상기 저항성 접촉층 위에 형성되어 있으며 세로 방향으로 뻗어 있는 데이터선, 상기 데이터선에 연결되어 있으며 상기 소스부에 위에 위치하는 소스 전극, 상기 드레인부 위에 위치하는 드레인 전극 및 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 상기 드레인 전극에 연결되어 있으며 상기 기준 전극과 평행한 다수의 가지부를 포함하는 화소 전극, 상기 데이터 배선과 상기 화소 전극 위에 형성되어 있는 보호막을 포함하고, 상기 기준 전극과 상기 게이트선이 이루는 각 중에서 작은 각이 7도에서 23도 사이이고, 상기 기준 전극과 상기 화소 전극 가지부는 교대로 배치되어 있는 박막 트랜지스터 기판을 마련한다.
상기 기준 전극은 그것이 향하는 방향에 따라 제1 기준 전극과 제2 기준 전극으로 구분되며, 상기 제1 기준 전극과 제2 기준 전극이 이루는 각도는 15도에서 45도 사이인 것이 바람직하고, 상기 화소 전극 가지부는 상기 제1 기준 전극과 나란한 제1 가지부와 상기 제2 기준 전극과 나란한 제2 가지부로 구분되는 것이 바람직하다. 상기 보호막 위에 상기 데이터선을 따라 형성되어 있으며 상기 보호막에 형성되어 있는 접촉구를 통하여 상기 데이터선과 연결되어 있는 보조 데이터선, 상기 보호막과 상기 게이트 절연막에 형성되어 있는 접촉구를 통하여 상기 게이트 패드와 연결되어 있는 보조 게이트 패드 및 상기 보호막에 형성되어 있는 접촉구를 통하여 상기 데이터 패드와 연결되어 있는 보조 데이터 패드를 더 포함할 수 있다. 또, 상기 기준 전극 배선은 상기 게이트선과 나란한 기준 전극선, 상기 다수의 기준 전극과 상기 기준 전극선을 연결하고 있는 프레임을 포함할 수 있고, 상기 화소 전극은 상기 다수의 가지부를 연결하며 상기 데이터선과 나란하게 형성되어 있는 줄기부를 포함할 수 있으며, 상기 데이터 배선과 상기 화소 전극은 비정질 규소층, 저항성 접촉층 및 금속층의 3중층으로 이루어질 수 있다.
제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 절연되어 교차하고 있는 데이터선, 상기 게이트선과 상기 데이터선이 교차하여 이루는 화소 영역 내에 형성되어 있는 다수의 기준 전극을 포함하는 기준 전극 배선, 상기 화소 영역 내에 형성되어 있으며 상기 기준 전극과 평행한 다수의 가지부를 포함하는 화소 전극, 상기 게이트선, 상기 데이터선 및 상기 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터, 상기 제1 절연 기판과 대향하고 있 는 제2 절연 기판, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 협지되어 있는 액정 물질을 포함하고, 상기 기준 전극과 상기 게이트선이 이루는 각 중에서 작은 각이 7도에서 23도 사이이고, 상기 기준 전극과 상기 화소 전극 가지부는 교대로 배치되어 있으며, 상기 액정 물질에 포함되어 있는 액정 분자는 그 장축이 게이트선과 평행한 방향으로 배향되어 있는 액정 표시 장치를 마련한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 II-II'선, II'-II''선 및 II''-II'''선에 대한 단면도이다.
절연 기판(110) 위에 가로 방향으로 게이트선(121)이 뻗어 있고, 게이트선(121)에는 게이트 전극(123)이 연결되어 있으며, 게이트선(121)의 일단에는 외부 회로와 연결되는 게이트 패드(125)가 형성되어 있다.
또, 절연 기판(110) 위에는 가로 방향으로 기준 전극선(131)이 형성되어 있고, 기준 전극선(131)에는 기준 전극 프레임(132)이 연결되어 있으며, 기준 전극 프레임(132)에는 사선 방향으로 뻗어 있는 기준 전극(133a, 133b)이 연결되어 있다. 기준 전극(133a, 133b)은 우상 방향 기준 전극(133a)과 우하 방향 기준 전극(133b)으로 이루어져 있다. 우상 방향 기준 전극(133a)과 우하 방향 기준 전극(133b)은 서로 30도±15도의 각도를 이루고 있다.
게이트 배선(121, 123, 125)과 기준 전극 배선(131, 132, 133a, 133b) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 비정질 규소층(151, 154)이 형성되어 있다. 비정질 규소층(151, 154)은 게이트 전극(123) 상부에 위치하는 박막 트랜지스터의 채널부(154)와 세로 방향으로 길게 뻗어 있으며 채널부(154)를 상하로 연결하고 있는 데이터선부(151)를 포함한다. 비정질 규소층(151, 154)의 위에는 저항성 접촉층(161, 163, 165)이 형성되어 있다. 저항성 접촉층(161, 163, 165)은 채널부(154) 위에서 양쪽으로 분리되어 소스부 접촉층(163)과 드레인부 접촉층(165)을 이루는 점을 제외하고는 비정질 규소층(151, 154)과 동일한 평면적 모양을 가진다. 이 때, 저항성 접촉층(161, 163, 165)은 N형 불순물로 고농도로 도핑된 비정질 규소로 이루어져 있다.
저항성 접촉층(161, 163, 165) 위에는 데이터선(171)이 세로 방향으로 뻗어 있고, 데이터선(171)에는 분지로서 소스 전극(173)이 형성되어 있다. 소스 전극(173)은 소스부 접촉층(163) 위에 형성되어 있다. 드레인부 접촉층(165) 위에는 드레인 전극(175)이 형성되어 있고, 드레인 전극(175)은 화소 전극 줄기부(172)와 연결되어 있다. 데이터선(171)의 일단에는 외부 회로와 연결하기 위한 데이터 패드(179)가 형성되어 있다.
게이트 전극(123), 채널부(154), 소스부 및 드레인부 접촉층(163, 165), 소스 전극(173) 및 드레인 전극(175) 등으로 이루어진 박막 트랜지스터는 게이트선(121)을 통하여 전달되는 주사 신호에 따라 데이터선(171)을 따라 전달되는 화상 신호를 화소 전극(172, 174a, 174b, 174c)에 전달 또는 차단하는 스위칭 소자이다. 스위칭 소자는 다결정 규소를 이용하여 형성할 수도 있다.
화소 전극(172, 174a, 174b, 174c)은 드레인 전극(175)과 연결되어 있는 줄기부(172)와 줄기부(172)와 연결되어 있으며 사선 방향 또는 가로 방향으로 뻗어 있는 가지부(174a, 174b, 174c)로 이루어져 있다. 가지부(174a, 174b, 174c)는 우상 방향 가지부(174b), 우하 방향 가지부(174a) 및 오른쪽으로 뻗어 나와 끝 부분에서 갈라지는 중앙 가지부(174c)로 이루어져 있다. 우하 방향 가지부(174a)와 우상 방향 가지부(174b)는 서로 30도±15도 사이의 각도를 이룬다. 중앙 가지부(174c)의 갈라진 부분도 30도±15도 사이의 각도로 벌어져 있다.
이 때, 화소 전극의 우하 방향 가지부(174a)는 우하 방향 기준 전극(133a)과 나란하고, 우상 방향 가지부(174b)는 우상 방향 기준 전극(133b)과 나란하다. 중앙 가지부(174c)의 갈라진 두 부분도 각각 우하 방향 기준 전극(133a) 또는 우상 방향 기준 전극(133b)과 나란하다.
따라서, 기준 전극(133a, 133b)은 게이트선(121)에 대하여 15도±8도 사이의 각도를 이룬다. 즉, 7도에서 23도 사이의 각도를 이룬다. 기준 전극(133a, 133b)의 게이트선(121)에 대한 각도는 둔각도 있으나 여기서는 예각을 기준으로 표현한다.
화소 전극(172, 174a, 174b, 174c) 및 데이터 배선(171, 173, 175, 179) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 소스 전극(173)과 드레인 전극(175) 사이에 노출되어 있는 비정질 규소층의 채널부(154)를 보호하는 역할을 한다. 보호막(180)에는 게이트 패드(125), 데이터 패드(179) 및 데이터선(171)을 각각 노출하는 접촉구(181, 182, 183)가 형성되어 있다.
보호막(180) 위에는 ITO(indium tin oxide) 또는 크롬(Cr) 등의 도전 물질로 이루어진 보조 데이터선(191), 보조 게이트 패드(95) 및 보조 데이터 패드(97)가 형성되어 있다. 보조 데이터선(191)은 접촉구(183)를 통하여 데이터선(171)과 연결되어 있어서 데이터선(171)이 단선되는 경우에도 화상 신호 전달이 이루어질 수 있도록 하고 있으며, 보조 게이트 패드(95)와 보조 데이터 패드(97)는 각각 접촉구(182, 183)를 통하여 게이트 패드(125)와 데이터 패드(179)에 연결되어 있다.
이 때, 보조 데이터선(191)은 형성하지 않을 수도 있다.
이러한 구조의 박막 트랜지스터 기판은 색필터와 블랙 매트릭스 등이 형성되어 있는 상부 기판(도시하지 않음)과 결합하고, 이들 박막 트랜지스터 기판과 상부 기판 사이에는 액정 물질이 주입 밀봉된다. 액정 물질은 액정의 장축이 기판과 평행을 이루도록 배향되며 러빙(rubbing) 방향은 도 1에 나타낸 바와 같이 가로 방향(게이트선과 나란한 방향)이다.
그러면 이러한 구조의 액정 표시 장치의 구동 원리를 살펴본다.
도 1에 나타낸 바와 같이, 화소 전극 가지부(174a, 174b, 174c)와 기준 전극(133a, 133b) 사이에 전계가 형성되면 가로 방향으로 배향되어 있던 액정 분자들은 전기력선과 나란하게 되는 방향으로 재배열한다. 이 때, 전기력선은 화소 전극 가지부(174a, 174b, 174c)와 기준 전극(133a, 133b)에 대하여 수직을 이루게 된다.
이러한 구조의 박막 트랜지스터 기판의 특징을 기존의 SIPS 구조와 비교하면 다음 표와 같은 특성이 있다.
SIPS 모드 실시예 1의 구조
도 10a 도 10b
1 전극간 각도 약 150도 약 150도 약 30도
2 러빙 방향 데이터선 방향 데이터선 방향 게이트선 방향(화소 측면 크로스톡 방지에 유리함)
3 화소 모양 지그재그형 직사각형 직사각형(데이터선 신호 지연 저감에 유리함)
4 디스클리네이션 라인 수 3개 또는 5개 3개 또는 5개 1개(휘도 향상에 유리함)
5 기준 전극으로 인한 개구율 감소 없음 있음 없음(개구율 향상에 유리함)
6 전극 간격 설정의 용이성 불리 불리 유리함
위의 표에 나타난 본원 발명의 이점에 대하여 자세히 설명한다.
먼저, 러빙이 게이트선 방향으로 이루어지면 액정이 게이트선 방향으로 배향된다. 즉, 전계가 인가되지 않은 상태에서 액정 분자의 장축이 데이터선(171)과 화소 전극 줄기부(172)에 대하여 수직을 이루도록 배열되어 있다. 따라서 데이터선(171)과 화소 전극 줄기부(172) 사이에서 형성되는 전계에 의하여 액정 분자가 재배열되어 빛샘이 발생하는 현상인 측면 크로스톡 현상은 발생하지 않는다. 액정 분자의 최초 배향이 이미 데이터선(171)과 화소 전극 줄기부(172) 사이에서 형성되는 전계와 나란한 방향으로 되어 있으므로 그러한 전계에 의하여 액정 분자의 배열이 바뀌지 않기 때문이다.
화소의 모양이 직사각형이므로 데이터선은 직선으로 형성된다. 따라서, 도 10a와 같이 데이터선이 굴절된 경우에 비하여 저항과 기생 정전 용량이 감소하여 신호 지연 저감에 유리하다.
디스클리네이션(disclination) 라인은 액정의 배열이 바뀌는 경계부에서 액정의 배열이 흐트러지면서 발생하는데 본원 발명의 경우 액정의 배열이 화소 전극의 중앙 가지부(174c) 상부에서만 바뀌므로 디스클리네이션 라인은 1개만 발생한다. 그러나, 도 10a나 도 10b의 구조에서는 화소 전극이 꺾이는 3곳에서 디스클리네이션 라인이 발생한다.
도 10b의 구조에서는 화소 모양을 직사각형으로 만들기 위하여 좌우측에 넓게 형성되어 있는 기준 전극을 배치하므로 개구율이 크게 감소한다. 그러나 본원 발명에서는 화소 모양을 직사각형으로 하기 위하여 기준 전극을 넓게 형성할 필요가 없으므로 기준 전극으로 인한 개구율 감소가 적다.
도 10a나 도 10b의 구조에서는 화소의 좁은 폭을 분할하여 전극 간격을 설정하므로 전극의 개수를 조정하기가 용이하지 않다. 이에 반하여 본원 발명에서는 화소의 넓은 폭을 분할하여 전극 간격을 설정하므로 전극의 개수를 조정하기가 용이하다.
이러한 구조의 박막 트랜지스터 기판은 5회의 사진 식각 공정을 통하여 제조하는데 그 과정을 설명하면 다음과 같다.
먼저, 기판(110) 위에 게이트 금속층을 증착하고 사진 식각하여 게이트 배선(121, 123, 125)과 기준 전극 배선(131, 132, 133a, 133b)을 형성한다(제1 마스크). 이 때, 게이트 금속층은 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어진 하부층과 저항이 작은 Al 또는 Ag 합금 등으로 이루어진 상부층의 이중층으로 형성할 수 있다.
이 때, 하부층을 Mo 합금으로 형성하고 상부층을 Ag 합금으로 형성한 경우에는, 이들 두 층이 모두 Ag 합금 식각제인 인산, 질산, 초산 및 초순수(deionized water)를 혼합한 물질에 의하여 식각된다. 따라서 한 번의 식각 공정으로 이중층으로 이루어진 게이트 배선을 형성할 수 있다. 또 인산, 질산, 초산 및 초순수 혼합물에 의한 식각비는 Mo 합금에 비하여 Ag 합금이 크므로 게이트 배선(121, 123, 125)에 필요한 30°정도의 테이퍼(taper) 각을 얻을 수 있다.
다음, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 비정질 규소층과 도핑된 비정질 규소층을 함께 사진 식각하여 게이트 절연막(140) 위에 비정질 규소층(151, 154)과 저항성 접촉층(161, 163, 165)을 형성한다(제2 마스크).
다음, 데이터 금속층을 증착하고 사진 식각하여 게이트선(121)과 교차하는 데이터선(171), 데이터선(171)과 연결되어 게이트 전극(121) 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)의 한쪽 끝에 연결되어 있는 데이터 패드(179) 및 소스 전극(173)과 분리되어 있으며 게이트 전극(121)을 중심으로 소스 전극(173)과 마주하는 드레인 전극(175)을 포함하는 데이터 배선을 형성한다(제3 마스크). 이 때, 화소 전극(172, 174a, 174b, 174c)도 함께 형성한다.
이 때, 데이터 금속층은 Cr 또는 Mo 합금 등으로 이루어져 있는 하부층과 Al 또는 Ag 합금 등으로 이루어져 있는 상부층의 이중층으로 형성할 수도 있고, 필요에 따라서는 3중층 이상으로 형성할 수도 있다.
다음, 데이터 배선(171, 173, 175, 179)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 게이트 전극(123)을 중심으로 양쪽으로 분리하여 저항성 접촉층(161, 163, 165)을 완성한다. 이어, 소스 전극(173, 175) 사이의 노출된 비정질 규소층 채널부(154)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 질화규소 등의 무기 절연막을 증착하거나 아크릴계 물질 등의 유기 절연막을 도포하여 보호막(180)을 형성한다. 이 때, a-Si:C:O 막의 경우에는 기체 상태의 SiH(CH3)3, SiO2(CH3)4, (SiH) 4O4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막의 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다.
이어, 사진 식각 공정으로 게이트 절연막(140)과 함께 보호막(180)을 패터닝하여, 게이트 패드(125), 데이터 패드(179) 및 데이터선(171)을 드러내는 접촉구(181, 182, 183)를 형성한다. 여기서, 접촉구(181, 182, 183)는 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(125, 179)를 드러내는 접촉 구멍(125, 179)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.(제4 마스크).
다음, ITO, IZO 또는 Cr 등의 안정한 도전층을 증착하고 사진 식각하여 제1 및 제2 접촉구(181, 182)를 통하여 게이트 패드(125) 및 데이터 패드와 각각 연결되는 보조 게이트 패드(95)와 보조 데이터 패드(97)를 형성하고, 제3 접촉구(183)를 통하여 데이터선(171)과 연결되는 보조 데이터선(191)을 형성한다. ITO, IZO 또는 Cr을 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉구(181, 182, 183)를 통해 노출되어 있는 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.(제5 마스크).
이 때 보조 데이터선(191)은 형성하지 않을 수도 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판은 4회의 사진 식각 공정을 통하여 제조할 수도 있다. 이를 제2 실시예로서 설명한다.
도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기 판의 배치도이고, 도 4는 도 3의 IV-IV'선, IV'-IV''선 및 IV''-IV'''선에 대한 단면도이다.
제2 실시예에 따른 박막 트랜지스터 기판은 데이터 배선(171, 173, 175, 179) 및 화소 전극(172, 174a, 174b, 174c) 아래에 그와 동일한 모양의 저항성 접촉층(161, 163, 165, 164a, 169)이 형성되어 있고, 저항성 접촉층(161, 163, 165, 164a, 169)의 아래에 채널부(154)가 연결되어 있는 점을 제외하고 저항성 접촉층(161, 163, 165, 164a, 169)과 동일한 모양의 비정질 규소층(151, 154, 154a, 159)이 형성되어 있는 점이 특징이다. 이는 이들 3개 층이 동일한 사진 식각 공정에서 동시에 형성되기 때문이다. 제2 실시예는 이러한 특징을 제외하고는 제1 실시예에 따른 박막 트랜지스터 기판과 동일한 구조를 가지며, 제1 실시예가 가지는 여러 이점들도 그대로 가진다. 또, 보조 데이터선(191)은 형성하지 않을 수도 있는 것도 마찬가지이다.
그러면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정에 대하여 설명한다.
도 5 내지 도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 공정을 순서에 따라 나타낸 단면도이고,
먼저, 도 5에 도시한 바와 같이, 게이트 금속층을 증착하고, 사진 식각하여 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함하는 게이트 배선과 기준 전극 배선(131, 132, 133a, 133b)을 형성한다. (제1 마스크) 이 때, 게이트 금속층은 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어져 있는 하부층 과 저항이 작은 Al 또는 Ag 합금 등으로 이루어져 있는 상부층의 이중층으로 형성할 수도 있다.
다음, 도 6에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소층(150), 접촉층(160)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 도전체층(170)을 증착한 다음 그 위에 감광막(PR)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(PR)에 빛을 조사한 후 현상하여, 도 6에 도시한 바와 같이, 감광막 패턴을 형성한다. 이때, 감광막 패턴 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 부분은 데이터 배선부(A), 즉 데이터 배선이 형성될 부분에 위치한 부분보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막의 두께와 데이터 배선부(A)에 남아 있는 감광막의 두께의 비는 뒤에서 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 채널부(C)의 두께를 데이터 배선부(A)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다. 도 6에서는 슬릿을 가지는 차광 패턴(11)을 가지는 광마스크(10)를 예시하고 있다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태가 되고, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남게 된다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
또, 리플로우가 가능한 물질로 이루어진 감광막을 형성하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 두께가 다른 감광막 패턴을 형성할 수도 있다.
이어, 감광막 패턴 및 그 하부의 막들, 즉 도전체층(170), 접촉층(160) 및 비정질 규소층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 비정질 규소층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(150, 160, 170)이 모두 제거되어 게 이트 절연막(140)이 드러나야 한다.
먼저, 도 7에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 접촉층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(PR)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막 패턴(PR)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(PR1)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 채널부(C) 감광막의 두께를 두껍게 하여 이 과정에서 채널부(C) 감광막이 제거되어 하부의 도전체층(170)이 드러나는 일이 없도록 한다.
이렇게 하면, 채널부(C) 및 데이터 배선부(B)의 도전체층(171, 173, 175, 179)과 화소 전극(172, 174a, 174b, 174c)만이 남고 기타 부분(B)의 도전체층은 모두 제거되어 그 하부의 접촉층(160)이 드러난다. 이때 남은 도전체 패턴(171, 173, 175, 179)은 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(171, 173, 175, 179)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(PR)도 어느 정도의 두께로 식각된다.
이어, 기타 부분(B)의 노출된 접촉층(160) 및 그 하부의 비정질 규소층(150)을 감광막의과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴과 접촉층(160) 및 비정질 규소층(150)(비정질 규소층과 접촉층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건 하에 서 행하여야 하며, 특히 감광막 패턴과 비정질 규소층(150)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴과 비정질 규소층(150)에 대한 식각비가 동일한 경우 채널부(C) 감광막의 두께는 비정질 규소층(150)과 중간층(160)의 두께를 합한 것과 같거나 그보다 작은 것이 바람직하다.
이렇게 하면, 채널부(C) 감광막이 제거되어 소스/드레인용 도전체 패턴(173, 175)이 드러나고, 기타 부분(B)의 접촉층(160) 및 비정질 규소층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A)의 감광막 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 비정질 규소층(151, 154, 154a, 159)이 완성된다. 비정질 규소층(151, 154, 154a, 159)의 위에는 접촉층(161, 163, 165, 164a, 169)이 형성되어 있다.
이어 애싱(ashing)을 통하여 채널부(C) 감광막을 완전히 제거한다.
다음, 도 8에 나타낸 바와 같이, 채널부(C)의 소스/드레인용 도전체 패턴(173, 175) 및 그 하부의 소스/드레인용 접촉층(163, 165)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(173, 175)과 접촉층 패턴(163, 165) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(173, 175)에 대해서는 습식 식각으로, 접촉층 패턴(163, 165)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(173, 175) 과 접촉층 패턴(163, 165)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(154)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(173, 175)의 측면은 식각되지만, 건식 식각되는 접촉층 패턴(163, 165)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 접촉층(163, 165) 및 비정질 규소층의 채널부(154)를 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O 2를 사용하면 균일한 두께로 비정질 규소층의 채널부(154)를 남길 수 있다. 이때, 비정질 규소층의 채널부(154)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막(PR)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 감광막(PR)이 식각되어 그 하부의 데이터 배선(171, 173, 175, 179) 및 화소 전극(172, 174a, 174b, 174c)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(173)과 드레인 전극(175)이 분리되면서 데이터 배선(171, 173, 175, 179)과 그 하부의 접촉층 패턴(161, 163, 165)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막(PR)을 제거한다. 그러나, 감광막(PR)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(173, 175)을 제거한 후 그 밑의 접촉층(163, 165)을 식각하기 전에 행할 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. (제2 마스크)
다음, 도 9에 도시한 바와 같이, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 질화규소 등의 무기 절연 물질을 증착하거나 또는 아크릴계 물질 등의 유기 절연 물질을 도포하여 보호막(180)을 형성한다. 이 때, a-Si:C:O 막의 경우에는 기체 상태의 SiH(CH3)3, SiO2(CH3 )4, (SiH)4O4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O 2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막의 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다.
이어, 보호막(180)을 게이트 절연막(140)과 함께 사진 식각하여 게이트 패드(125), 데이터 패드(179) 및 데이터선(171)을 각각 드러내는 접촉구(181, 182, 183)를 형성한다. 이때, 패드(125, 179)를 드러내는 접촉구(181, 182)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.(제3 마스크)
마지막으로, 도 4에 도시한 바와 같이, 400 Å 내지 500 Å 두께로 ITO, IZO 및 Cr 등의 도전체를 증착하고 사진 식각하여 게이트 패드(125)와 연결된 보조 게 이트 패드(95) 및 데이터 패드(179)와 연결된 보조 데이터 패드(97)를 형성한다. 또, 데이터선(171)과 연결되는 보조 데이터선(191)도 형성한다.(제4 마스크)
이때, 보조 데이터선(191), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 IZO나 Cr로 형성하는 경우에는 식각액으로 크롬 식각액을 사용할 수 있어서 이들을 형성하기 위한 사진 식각 과정에서 접촉구를 통해 드러난 데이터 배선이나 게이트 배선 금속이 부식되는 것을 방지할 수 있다. 이러한 크롬 식각액으로는 (HNO3/(NH4)2Ce(NO3)6/H2O) 등이 있다. 또한, 접촉부의 접촉 저항을 최소화하기 위해서는 IZO를 상온에서 200℃ 이하의 범위에서 적층하는 것이 바람직하며, IZO 박막을 형성하기 위해 사용하는 표적(target)은 In2O3 및 ZnO를 포함하는 것이 바람직하며, ZnO의 함유량은 15-20 at% 범위인 것이 바람직하다.
한편, ITO, IZO 또는 Cr을 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉구(181, 182, 183)를 통해 드러난 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같은 구조로 박막 트랜지스터 기판을 제조하면, 기존의 IPS 구조나 SIPS 구조의 박막 트랜지스터 기판에 비하여 측면 크로스톡, 데이터선 신호 지연, 휘도, 개구율 등에서 향상된 특성을 나타내는 박막 트랜지스터 기판을 얻을 수 있다.

Claims (14)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 절연되어 교차하고 있는 데이터선,
    상기 게이트선과 상기 데이터선이 교차하여 이루는 화소 영역 내에 형성되어 있고, 향하는 방향이 서로 다른 제1 기준 전극 및 제2 기준 전극을 포함하는 기준 전극 배선,
    상기 화소 영역 내에 형성되어 있으며 상기 기준 전극과 평행한 다수의 가지부를 포함하고 동일한 화상 신호가 전달되는 화소 전극,
    상기 게이트선, 상기 데이터선 및 상기 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터
    를 포함하고, 상기 기준 전극과 상기 게이트선이 이루는 각 중에서 작은 각이 7도에서 23도 사이이고, 상기 기준 전극과 상기 화소 전극 가지부는 교대로 배치되어 있는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 제1 기준 전극과 제2 기준 전극이 이루는 각도는 15도에서 45도 사이인 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 화소 전극 가지부는 상기 제1 기준 전극과 나란한 제1 가지부와 상기 제2 기준 전극과 나란한 제2 가지부로 구분되는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 기준 전극 배선은 상기 게이트선과 나란한 기준 전극선, 상기 다수의 기준 전극과 상기 기준 전극선을 연결하고 있는 프레임을 포함하는 박막 트랜지스터 기판.
  5. 제1항에서,
    상기 화소 전극은 상기 다수의 가지부를 연결하며 상기 데이터선과 나란하게 형성되어 있는 줄기부를 포함하는 박막 트랜지스터 기판.
  6. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 가로 방향으로 뻗어 있는 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선,
    상기 절연 기판 위에 형성되어 있으며 가로 방향을 따라 뻗어 있는 기준 전극선과 상기 기준 전극선에 연결되어 있고, 향하는 방향이 서로 다른 제1 기준 전극 및 제2 기준 전극을 포함하는 기준 전극 배선,
    상기 게이트 배선과 상기 기준 전극 배선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극과 중첩하는 채널부를 포함하는 비정질 규소층,
    상기 비정질 규소층 위에 형성되어 있으며 상기 게이트 전극을 중심으로 하야 소스부와 드레인부로 분리되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 형성되어 있으며 세로 방향으로 뻗어 있는 데이터선, 상기 데이터선에 연결되어 있으며 상기 소스부에 위에 위치하는 소스 전극, 상기 드레인부 위에 위치하는 드레인 전극 및 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 드레인 전극에 연결되어 있으며 상기 기준 전극과 평행한 다수의 가지부를 포함하고 동일한 화상 신호가 전달되는 화소 전극,
    상기 데이터 배선과 상기 화소 전극 위에 형성되어 있는 보호막
    을 포함하고, 상기 기준 전극과 상기 게이트선이 이루는 각 중에서 작은 각이 7도에서 23도 사이이고, 상기 기준 전극과 상기 화소 전극 가지부는 교대로 배치되어 있는 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 제1 기준 전극과 제2 기준 전극이 이루는 각도는 15도에서 45도 사이인 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 화소 전극 가지부는 상기 제1 기준 전극과 나란한 제1 가지부와 상기 제2 기준 전극과 나란한 제2 가지부로 구분되는 박막 트랜지스터 기판.
  9. 제6항에서,
    상기 보호막 위에 상기 데이터선을 따라 형성되어 있으며 상기 보호막에 형성되어 있는 접촉구를 통하여 상기 데이터선과 연결되어 있는 보조 데이터선을 더 포함하는 박막 트랜지스터 기판.
  10. 제6항에서,
    상기 보호막 위에 형성되어 있으며 상기 보호막과 상기 게이트 절연막에 형성되어 있는 접촉구를 통하여 상기 게이트 패드와 연결되어 있는 보조 게이트 패드 및 상기 보호막에 형성되어 있는 접촉구를 통하여 상기 데이터 패드와 연결되어 있는 보조 데이터 패드를 더 포함하는 박막 트랜지스터 기판.
  11. 제6항에서,
    상기 기준 전극 배선은 상기 게이트선과 나란한 기준 전극선, 상기 다수의 기준 전극과 상기 기준 전극선을 연결하고 있는 프레임을 포함하는 박막 트랜지스터 기판.
  12. 제6항에서,
    상기 화소 전극은 상기 다수의 가지부를 연결하며 상기 데이터선과 나란하게 형성되어 있는 줄기부를 포함하는 박막 트랜지스터 기판.
  13. 제6항에서,
    상기 데이터 배선과 상기 화소 전극은 비정질 규소층, 저항성 접촉층 및 금속층의 3중층으로 이루어져 있는 박막 트랜지스터 기판.
  14. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 절연되어 교차하고 있는 데이터선,
    상기 게이트선과 상기 데이터선이 교차하여 이루는 화소 영역 내에 형성되어 있고, 향하는 방향이 서로 다른 제1 기준 전극 및 제2 기준 전극을 포함하는 기준 전극 배선,
    상기 화소 영역 내에 형성되어 있으며 상기 기준 전극과 평행한 다수의 가지부를 포함하고 동일한 화상 신호가 전달되는 화소 전극,
    상기 게이트선, 상기 데이터선 및 상기 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터,
    상기 제1 절연 기판과 대향하고 있는 제2 절연 기판,
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 협지되어 있는 액정 물질
    을 포함하고, 상기 기준 전극과 상기 게이트선이 이루는 각 중에서 작은 각이 7도에서 23도 사이이고, 상기 기준 전극과 상기 화소 전극 가지부는 교대로 배치되어 있으며, 상기 액정 물질에 포함되어 있는 액정 분자는 그 장축이 게이트선과 평행한 방향으로 배향되어 있는 액정 표시 장치.
KR1020020053803A 2002-09-06 2002-09-06 액정 표시 장치 및 그 박막 트랜지스터 기판 Expired - Lifetime KR100878239B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020020053803A KR100878239B1 (ko) 2002-09-06 2002-09-06 액정 표시 장치 및 그 박막 트랜지스터 기판
TW092124632A TWI286652B (en) 2002-09-06 2003-09-05 Liquid crystal display and thin film transistor array panel therefor
US10/656,065 US7206049B2 (en) 2002-09-06 2003-09-05 Liquid crystal display and thin film transistor array panel therefor
JP2003313401A JP4621417B2 (ja) 2002-09-06 2003-09-05 液晶表示装置及びその薄膜トランジスタ表示板
CNB031650066A CN100481496C (zh) 2002-09-06 2003-09-08 液晶显示器及其薄膜晶体管阵列面板
US11/733,311 US20070177089A1 (en) 2002-09-06 2007-04-10 Liquid crystal display and thin film transistor array panel therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053803A KR100878239B1 (ko) 2002-09-06 2002-09-06 액정 표시 장치 및 그 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040021999A KR20040021999A (ko) 2004-03-11
KR100878239B1 true KR100878239B1 (ko) 2009-01-13

Family

ID=31987314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053803A Expired - Lifetime KR100878239B1 (ko) 2002-09-06 2002-09-06 액정 표시 장치 및 그 박막 트랜지스터 기판

Country Status (5)

Country Link
US (2) US7206049B2 (ko)
JP (1) JP4621417B2 (ko)
KR (1) KR100878239B1 (ko)
CN (1) CN100481496C (ko)
TW (1) TWI286652B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR100606410B1 (ko) * 2003-12-11 2006-07-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR100603835B1 (ko) * 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101050348B1 (ko) * 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치
KR100698060B1 (ko) * 2004-12-14 2007-03-23 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101085431B1 (ko) * 2005-01-31 2011-11-22 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR20070039238A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101248456B1 (ko) * 2005-12-30 2013-03-28 엘지디스플레이 주식회사 멀티도메인 액정표시소자
KR20070082633A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 표시 패널
US20120236369A1 (en) * 2007-01-12 2012-09-20 Nanoark Corporation Color imaging archival system
KR101427708B1 (ko) 2007-02-01 2014-08-11 삼성디스플레이 주식회사 액정 표시 패널
US8125603B2 (en) 2007-05-17 2012-02-28 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device and method for fabricating the same
KR101254828B1 (ko) * 2007-10-05 2013-04-15 엘지디스플레이 주식회사 액정표시장치
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102629045B (zh) * 2011-06-17 2015-02-18 北京京东方光电科技有限公司 一种阵列基板及液晶显示器
CN103383925B (zh) 2013-07-02 2015-06-03 京东方科技集团股份有限公司 显示设备、裸眼3d功能面板的信号基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050883A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20000056536A (ko) * 1999-02-23 2000-09-15 윤종용 액정표시장치용박막트랜지스터기판및그제조방법
KR20020023539A (ko) * 2000-09-22 2002-03-29 윤종용 액정 표시 장치 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262405B1 (ko) * 1997-06-27 2000-08-01 김영환 액정 표시 소자
KR100265572B1 (ko) * 1997-12-03 2000-09-15 김영환 컬러 쉬프트가 개선된 액정 표시 장치
KR100293809B1 (ko) * 1998-05-29 2001-10-26 박종섭 다중도메인을갖는아이피에스-브이에이모드액정표시장치
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
KR100293811B1 (ko) * 1998-05-29 2001-10-26 박종섭 아이피에스모드의액정표시장치
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4094759B2 (ja) * 1999-02-05 2008-06-04 株式会社日立製作所 液晶表示装置
KR100482468B1 (ko) * 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
KR20020042898A (ko) * 2000-12-01 2002-06-08 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR20020085244A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050883A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20000056536A (ko) * 1999-02-23 2000-09-15 윤종용 액정표시장치용박막트랜지스터기판및그제조방법
KR20020023539A (ko) * 2000-09-22 2002-03-29 윤종용 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7206049B2 (en) 2007-04-17
CN100481496C (zh) 2009-04-22
US20040056987A1 (en) 2004-03-25
KR20040021999A (ko) 2004-03-11
US20070177089A1 (en) 2007-08-02
JP2004102282A (ja) 2004-04-02
TWI286652B (en) 2007-09-11
CN1503373A (zh) 2004-06-09
TW200502656A (en) 2005-01-16
JP4621417B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
KR100956335B1 (ko) 액정 표시 장치
KR100935670B1 (ko) 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
KR100878239B1 (ko) 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100951348B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100859524B1 (ko) 박막 트랜지스터 기판
KR100929675B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100885014B1 (ko) 수직 배향형 액정 표시 장치 및 이에 사용되는 박막트랜지스터 기판
KR100997981B1 (ko) 액정 표시 장치
KR101018756B1 (ko) 액정 표시 장치
KR101032939B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101160821B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR100980011B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR20040085415A (ko) 박막 트랜지스터 표시판
KR20110005766A (ko) 액정 표시 장치
KR20040106771A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050081319A (ko) 액정 표시 장치
KR20030052762A (ko) 액정 표시 장치 및 그의 제조 방법
KR20040106758A (ko) 액정 표시 장치 및 그에 사용되는 기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020906

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070905

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020906

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111214

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121214

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20211228

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20230306

Termination category: Expiration of duration