[go: up one dir, main page]

KR100859524B1 - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100859524B1
KR100859524B1 KR1020020040169A KR20020040169A KR100859524B1 KR 100859524 B1 KR100859524 B1 KR 100859524B1 KR 1020020040169 A KR1020020040169 A KR 1020020040169A KR 20020040169 A KR20020040169 A KR 20020040169A KR 100859524 B1 KR100859524 B1 KR 100859524B1
Authority
KR
South Korea
Prior art keywords
wiring
sustain electrode
electrode
gate
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020020040169A
Other languages
English (en)
Other versions
KR20040006179A (ko
Inventor
송유리
박운용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020040169A priority Critical patent/KR100859524B1/ko
Priority to JP2003181712A priority patent/JP4657587B2/ja
Priority to US10/615,798 priority patent/US7015548B2/en
Priority to CNB031597327A priority patent/CN100413077C/zh
Priority to TW092119020A priority patent/TWI284986B/zh
Publication of KR20040006179A publication Critical patent/KR20040006179A/ko
Application granted granted Critical
Publication of KR100859524B1 publication Critical patent/KR100859524B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

절연 기판 위에 형성되어 있고, 유지 전극선과 유지 전극을 포함하며, 연결로가 없는 돌출 가지를 2개 이상 포함하지 않는 유지 전극 배선, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선과 유지 전극 배선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 데이터 배선, 데이터 배선 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판을 마련한다. 이렇게 하면, 물얼룩과 가로줄 불량을 제거할 수 있다.
박막트랜지스터기판, 유지전극배선, 물얼룩, 가로줄불량

Description

박막 트랜지스터 기판{A thin film transistor array panel}
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1의 II-II 선에 대한 단면도이고,
도 3은 도 1의 III-III선, III -III 선 및 III -III 선에 대한 단면도이고,
도 4는 도 1에서 유지 전극 배선만을 도시한 배치도이고,
도 5 내지 도 12는 각각 본 발명의 제2 내지 제9 실시예에 따른 박막 트랜지스터 기판의 유지 전극 배선을 도시한 배치도이고,
도 13 내지 도 17은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 5매 마스크 공정으로 제조하는 공정을 순서대로 나타내는 단면도이고,
도 18a, 18b 내지 도 26a, 26b는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크 공정으로 제조하는 공정을 순서대로 나타내는 단면도이다.
본 발명은 박막 트랜지스터 기판에 관한 것으로서, 특히 유지 전극 배선을 가지는 박막 트랜지스터 기판에 관한 것이다.
박막 트랜지스터 기판은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. 박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터 기판에는 화소 전극과 기준 전극 사이에서 형성되는 액정 용량을 보충하기 위하여 유지 전극 배선을 형성한다. 유지 전극 배선은 화소 전극과의 사이에서 정전 용량을 형성하여 화소 전극에 보다 많은 전하가 저장될 수 있도록 해준다.
그런데 유지 전극 배선이 전하가 배출되기 어려운 구조를 가지는 경우에는 정전기 등으로 인한 전하가 배출되지 못하고 축적되는 전하 트??핑(trapping) 현상이 발생한다. 전하 트??핑 현상은 물얼룩이나 가로줄 불량 등으로 나타나게 되어 화질을 악화시킨다. 물얼룩이란 화면이 얼룩져 보이는 것으로 회색 표시 상태에서 부분적으로 좀더 어두운 부분이 나타나는 등의 현상이다. 가로줄 불량이란 화면에 원하지 않는 가로줄이 나타나는 것을 의미하며, 게이트선과 같은 방향으로 뻗어 있는 유지 전극 배선에 전하 트??핑이 발생하여 유지 용량을 감소시킴으로써 화소 전극에 충분한 전하가 충전되는 것을 방해하기 때문에 발생하는 불량이다.
본 발명이 이루고자 하는 기술적 과제는 물얼룩이나 가로줄 불량이 없는 우수한 화질의 액정 표시 장치를 마련하는 것이다.
이러한 기술적 과제를 해결하기 위하여 본 발명에서는 연결로가 없는 돌출 가지를 2개 이상 포함하지 않는 유지 전극 배선을 형성한다.
구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있고, 유지 전극선과 유지 전극을 포함하며, 연결로가 없는 돌출 가지를 2개 이상 포함하지 않는 유지 전극 배선, 상기 절연 기판 위에 형성되어 있는 게이트 배선, 상기 게이트 배선과 상기 유지 전극 배선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터 배선, 상기 데이터 배선 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판을 마련한다.
이 때, 상기 유지 전극 배선은 이웃하는 화소간의 유지 전극을 연결하는 유지 전극선을 2개 이상 포함할 수 있고, 상기 게이트 배선을 건너 그 양쪽에 위치하는 유지 전극 배선을 연결하는 유지 배선 연결 다리를 더 포함할 수 있으며, 상기 유지 전극 배선의 유지 전극은 2개의 세로 가지부와 2개의 사선 가지부를 가지며 1 개의 폐회로를 형성할 수 있다. 또, 상기 유지 전극 배선의 유지 전극은 2개의 세로 가지부와 3개의 사선 가지부를 가지며 2개의 폐회로를 형성할 수 있고, 상기 유지 전극 배선의 유지 전극은 2개의 세로 가지부와 4개의 사선 가지부를 가지며 3개의 폐회로를 형성할 수도 있다. 한편, 상기 화소 전극은 다수의 절개부를 가지며 상기 절개부는 상기 유지 전극 배선과 적어도 일부가 중첩할 수 있고, 데이터 배선은 상기 반도체층과 채널부를 제외한 영역에서 실질적으로 동일한 패턴을 가질 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치 및 액정 표시 장치용 조사 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장 치용 기판에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 각각 도 1의 II-II 선 및 III-III 선에 대한 단면도이다.
절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있다. 게이트선(121)에는 게이트 전극(123)이 돌기의 형태로 형성되어 있고, 그 왼쪽 끝에는 게이트 패드(125)가 형성되어 있다. 절연 기판(110) 위에는 게이트선(121)과 나란하게 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 세로 방향으로 형성되어 있는 두 개의 가로 방향 유지 전극(133a, 133d)과 연결되어 있고, 이들 두 가로 방향 유지 전극(133a, 133d)은 두 개의 사선 방향 유지 전극(133b, 133c)에 의하여 서로 연결되어 있다. 또, 이웃하는 화소 영역에 위치하는 두 세로 방향 유지 전극(133a, 133d) 사이를 연결하는 가로 방향 유지 전극(133e)이 형성되어 있다. 이 때, 가로 방향 유지 전극(133e)은 이웃 화소 영역의 유지 전극을 서로 연결하고 있으므로 유지 전극선으로써의 기능을 하고 있다. 유지 전극 배선(131, 133a, 133b, 133c, 133d, 133e)은 한 부분을 제외하고는 연결로가 없는 돌출 가지를 가지지 않는다. 즉, 세로 방향 유지 전극(133a)의 끝부분을 제외하고는 막다른 부분을 가지지 않는다. 또한 세로 방향 유지 전극(133a)도 유지 배선 연결 다리(91)를 통하여 이웃 화소행의 유지 전극선(131)과 연결되므로 전하의 출구는 형성되어 있다.
게이트선(121), 게이트 전극(123), 게이트 패드(125),유지 전극선(131) 및 유지 전극(133a, 133b, 133c, 133d, 133e)은 알루미늄 또는 크롬 등의 금속으로 형 성한다. 이 때, 이들은 단일층으로 형성할 수도 있고, 크롬층과 알루미늄층을 연속 적층하여 이루어진 이중층으로 형성할 수도 있다. 이외에도 여러 다양한 금속을 사용하여 게이트 배선과 유지 전극 배선을 형성할 수 있다.
게이트 배선(121, 123, 125)과 유지 전극선(131) 및 유지 전극(133a, 133b, 133c, 133d, 133e)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140)의 위에는 세로 방향으로 데이터선(171)이 형성되어 있다. 데이터선(171)에는 분지로서 소스 전극(173)이 형성되어 있고, 소스 전극(173)에 인접하여 드레인 전극(175)이 형성되어 있으며, 데이터선(171)의 위쪽 끝에는 데이터 패드(179)가 형성되어 있다. 데이터선(171), 소스 전극(173), 드레인 전극(175) 및 데이터 패드(179)도 게이트 배선(121, 123, 125)과 마찬가지로 크롬과 알루미늄등의 물질로 형성한다.또한 단일층 또는 다중층으로 형성할 수 있다.
소스 전극(173)과 드레인 전극(175)의 하부에는 박막 트랜지스터의 채널부로 사용되는 반도체층(151)이 형성되어 있고, 데이터선(171)의 아래에는 채널부 반도체층(151)을 세로로 길게 연결하고 있는 데이터선부 반도체층(153)이 형성되어 있으며, 데이터 패드(179)의 아래에는 데이터 패드부 반도체층(159)이 형성되어 있다. 반도체층(151, 153, 159)의 위에는 소스 및 드레인 전극(173, 175)과 채널부 반도체층(151) 사이의 접촉 저항을 감소시키기 위한 접촉층(161, 163, 165, 162)이 형성되어 있다. 반도체층(151, 153, 159)은 비정질 규소로 형성하는 것이 보통이고, 접촉층(161, 163, 165, 162)은 n형 불순물이 고농도로 도핑된 비정질 규소를 사용하여 형성한다.
데이터선(171) 등의 위에는 질화규소 등의 무기 절연물이나 수지 등의 유기 절연물로 이루어진 보호막(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175)을 노출시키는 접촉구(181)와 데이터 패드(179)를 노출하는 접촉구(183)가 형성되어 있다. 또, 보호막(180)과 게이트 절연막(140)에 걸쳐 유지 전극선(131), 유지 전극(133a) 및 게이트 패드(125)를 각각 노출하는 접촉구(184, 185, 182)가 형성되어 있다.
보호막(180) 위에는 절개부(191, 192, 193)를 가지는 화소 전극(190)이 형성되어 접촉구(181)를 통하여 드레인 전극(175)에 연결되어 있다. 화소 전극(190)은 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체를 사용하여 형성한다. 화소 전극(190)에 형성되어 있는 절개부(191, 192, 193)는 화소 전극(190)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부(192)와 반분된 화소 전극(190)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개부(191, 193)를 포함한다. 이 때, 상하의 사선 절개부(191, 193)는 서로 수직을 이루고 있다. 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.
또, 보호막(180)의 위에는 게이트선(121)을 건너 세로 방향 유지 전극(133a)과 유지 전극선(131)을 연결하는 유지 배선 연결 다리(91)가 형성되어 있다. 유지 배선 연결 다리(91)는 보호막(180)과 게이트 절연막(140)에 걸쳐 형성되어 있는 접촉구(184, 185)를 통하여 세로 방향 유지 전극(133a) 및 유지 전극선(131)에 접촉 하고 있다. 유지 배선 연결 다리(91)는 하부 기판(110) 위의 유지 배선 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 배선(131, 133a, 133b, 133c, 133d, 133e)은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있다. 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(91)의 전기적 연결을 보조하기 위하여 다리부 금속편(도시하지 않음)을 게이트 절연막(140) 위에 형성해 놓을 수도 있다.
보호막(180) 위에는 화소 전극(190)과 동일한 물질로 이루어진 보조 게이트 패드(95)와 보조 데이터 패드(97)가 형성되어 있다. 보조 게이트 패드(95)와 보조 데이터 패드(97)는 각각 접촉구(182, 183)를 통하여 게이트 패드(125)와 데이터 패드(179)에 연결되어 있다.
이러한 박막 트랜지스터 기판은 액정 표시 장치의 구성 부분이 된다. 그러면 이러한 박막 트랜지스터 기판을 포함하는 액정 표시 장치에 대하여 간단히 살펴본다.
액정 표시 장치는 박막 트랜지스터 기판(110)과 이와 마주보고 있는 색필터 기판(도시하지 않음) 및 이들 두 기판 사이에 주입되어 이들 기판에 대하여 수직으로 배향되어 있는 액정 분자를 포함하는 액정층로 이루어진다.
색필터 기판에 대하여 좀더 상세히 설명한다.
유리 등의 투명한 절연 물질로 이루어진 상부 기판의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스와 적, 녹, 청의 색 필터 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 기준 전극이 형성되어 있다. 여기서, 기준 전극)에는 절 개부가 형성되어 있다. 블랙 매트릭스는 화소 영역의 둘레 부분뿐만 아니라 기준 전극의 절개부와 중첩하는 부분에도 형성할 수 있다. 이는 절개부로 인해 발생하는 빛샘을 방지하기 위함이다.
이상과 같은 구조의 박막 트랜지스터 기판과 색 필터 기판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다. 박막 트랜지스터 기판과 색 필터 기판을 정렬했을 때 화소 전극의 절개부와 기준 전극의 절개부는 화소 영역을 다수의 소도메인으로 분할한다. 이들 소도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류된다.
이상과 같은 구조로 박막 트랜지스터 기판의 유지 전극 배선(131, 133a, 133b, 133c, 133d, 133e)을 형성하면 물얼룩과 가로줄 불량을 제거할 수 있다.
그러면 유지 전극 배선의 구조에 대하여 좀더 상세히 살펴본다.
도 4는 도 1에서 유지 전극 배선만을 도시한 배치도이다.
유지 전극선(131)이 가로 방향으로 뻗어 있고, 세로 방향으로 형성되어 있는 두 개의 가로 방향 유지 전극(133a, 133d)이 유지 전극선(131)에 연결되어 있다. 이들 두 가로 방향 유지 전극(133a, 133d)은 두 개의 사선 방향 유지 전극(133b, 133c)에 의하여 서로 연결되어 있다. 또, 이웃하는 화소 영역에 위치하는 두 세로 방향 유지 전극(133a, 133d) 사이를 연결하는 가로 방향 유지 전극(133e)이 형성되어 있다. 이 때, 가로 방향 유지 전극(133e)은 이웃 화소 영역의 유지 전극을 서로 연결하고 있으므로 유지 전극선으로써의 기능을 하고 있다. 유지 전극 배선(131, 133a, 133b, 133c, 133d, 133e)은 세로 방향 유지 전극(133a)의 끝부분을 제외하고는 연결로가 없는 돌출 가지를 가지지 않는다. 즉, 세로 방향 유지 전극(133a)의 끝부분(C 부분)을 제외하고는 막다른 부분을 가지지 않는다. A 부분이나 B 부분은 가로 방향 유지 전극(133d)과 사선 방향 유지 전극(133b, 133c)의 종단이 정확히 맞물림으로써 폐회로를 형성하고 돌출되는 부분이 형성되지 않는다. 또한 세로 방향 유지 전극(133a)도 유지 배선 연결 다리(91)를 통하여 이웃 화소행의 유지 전극선(131)과 연결되므로 전하의 출구는 형성되어 있다.
도 5 내지 도 12는 각각 본 발명의 제2 내지 제9 실시예에 따른 박막 트랜지스터 기판의 유지 전극 배선을 도시한 배치도이다.
먼저, 도 5의 제2 실시예는 제1 실시예에서 세로 방향 유지 전극(133d)이 좀더 연장되어 유지 전극선(131)에 연결되어 있다. 따라서 각 화소 영역마다 유지 전극선(131)과 유지 전극(133a, 133b, 133c, 133d)에 의하여 두 개의 폐회로가 형성된다.
도 6의 제3 실시예는 제1 실시예에서 가로 방향 유지 전극(133e)이 생략된 구조이다. 각 화소 영역마다 유지 전극선(131)과 유지 전극(133a, 133b, 133c, 133d)에 의하여 하나의 폐회로가 형성된다. 이웃 화소 영역 간을 연결하는 가로 방향 유지 전극(133e)이 생략되었기 때문에 전하의 통로가 감소하기는 하였으나 유지 배선 연결 다리가 형성되어 있기 때문에 전하의 통로는 충분히 확보되어 있다. 따라서 전하 트??핑에 의한 물얼룩이나 가로줄 불량을 발생하지 않는다.
도 7 내지 도 12를 보면, 유지 전극 배선의 다양한 배치가 제시되어 있으며 어느 구조든 연결로가 없는 막다른 돌출부는 존재하지 않고, 하나 내지 3개의 폐회로가 형성되어 있다.
그러면 이러한 구조와 효과를 가지는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
먼저 도 13 내지 도 17을 참고로 하여 5매의 광마스크를 사용하는 방법에 대하여 설명한다. 이 때, 게이트 배선(121, 123, 125)과 데이터 배선(171, 173, 175, 179)은 이중층으로 형성하는 경우를 예로 들어 설명한다.
먼저, 도 13에 도시한 바와 같이, 기판(110) 위에 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등을 증착하여 제1 게이트 배선층(211, 231, 251)을 적층하고, 저항이 작은 Al 또는 Ag 합금 등을 증착하여 제2 게이트 배선층(212, 232, 252)을 적층한 다음, 패터닝하여 게이트선(121), 게이트 전극(123) 및 게이트 패드(125)를 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다. 이 때, 도시하지는 않았으나 유지 전극 배선도 형성한다(제1 마스크).
이 때, 제1 게이트 배선층(211, 231, 251)을 Mo 합금으로 형성하고 제2 게이트 배선층(212, 232, 252)을 Ag 합금으로 형성한 경우에는, 이들 두 층이 모두 Ag 합금 식각제인 인산, 질산, 초산 및 초순수(deionized water)를 혼합한 물질에 의하여 식각된다. 따라서 한 번의 식각 공정으로 이중층의 게이트 배선(121, 123, 125)을 형성할 수 있다. 또 인산, 질산, 초산 및 초순수 혼합물에 의한 Ag 합금과 Mo 합금에 대한 식각비는 Ag 합금에 대한 식각비가 더 크므로 게이트 배선에 필요한 30°정도의 테이퍼(taper) 각을 얻을 수 있다.
다음, 도 14에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 비정질 규소층과 도핑된 비정질 규소층을 함께 사진 식각하여 게이트 전극(123) 상부의 게이트 절연막(140) 위에 반도체층(151)과 저항성 접촉층(160)을 형성한다(제2 마스크).
다음, 도 15에 도시한 바와 같이, Cr 또는 Mo 합금 등을 증착하여 제1 데이터 배선층(711, 731, 751, 791)을 적층하고, Al 또는 Ag 합금 등을 증착하여 제2 데이터 배선층(712, 732, 752, 792)을 적층한 후, 사진 식각하여 게이트선(121)과 교차하는 데이터선(171), 데이터선(171)과 연결되어 게이트 전극(121) 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)은 한쪽 끝에 연결되어 있는 데이터 패드(179) 및 소스 전극(173)과 분리되어 있으며 게이트 전극(121)을 중심으로 소스 전극(173)과 마주하는 드레인 전극(175)을 포함하는 데이터 배선을 형성한다(제3 마스크).
이어, 데이터 배선(171, 173, 175, 179)으로 가리지 않는 도핑된 비정질 규소층 패턴(160)을 식각하여 게이트 전극(123)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(163, 165) 사이의 반도체층 패턴(151)을 노출시킨다. 이어, 노출된 반도체층(151)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 16에 나타낸 바와 같이, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 질화규소 등의 무기 절연막을 증착하거 나 아크릴계 물질 등의 유기 절연막을 도포하여 보호막(180)을 형성한다. 이 때, a-Si:C:O 막의 경우에는 기체 상태의 SiH(CH3)3, SiO2(CH3)4, (SiH)4O4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막의 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다.
이어, 사진 식각 공정으로 게이트 절연막(140)과 함께 보호막(180)을 패터닝하여, 게이트 패드(125), 드레인 전극(175) 및 데이터 패드(179)를 드러내는 접촉구(181, 182, 183) 및 유지 전극선(131)과 유지 전극(133a)를 각각 노출하는 접촉구(184, 185)를 형성한다. 여기서, 접촉구(181, 182, 183, 184, 185)는 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(125, 179)를 드러내는 접촉 구멍(182, 183)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. 한편, 도시하지는 않았으나 유지 배선 연결 다리가 유지 전극선과 유지 전극과 접촉하기 위한 접촉구도 이 단계에서 형성한다(제4 마스크).
다음, 마지막으로 도 17에 도시한 바와 같이, ITO 또는 IZO막을 증착하고 사진 식각하여 제1 접촉 구멍(181)을 통하여 드레인 전극(175)과 연결되는 화소 전극(190)과 제2 및 제3 접촉 구멍(182, 183)을 통하여 게이트 패드(125) 및 데이터 패드(179)와 각각 연결되는 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다. ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉구(181, 182, 183)를 통해 노출되 어 있는 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다. 한편, 도시하지는 않았으나 유지 배선 연결 다리도 이 단계에서 함께 형성한다(제5 마스크).
4매의 광마스크를 사용하여 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
도 18a, 18b 내지 도 26a, 26b는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크 공정으로 제조하는 공정을 순서대로 나타내는 단면도이다.
먼저, 도 18a 내지 18b에 도시한 바와 같이, 제1 실시예와 동일하게 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등을 증착하여 제1 게이트 배선층(211, 231, 251, 311)을 적층하고, 저항이 작은 Al 또는 Ag 합금 등을 증착하여 제2 게이트 배선층(211, 231, 251, 311)을 적층한 다음, 사진 식각하여 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함하는 게이트 배선과 유지 전극 배선(131)을 형성한다. (제1 마스크)
다음, 도 19a 및 19b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 반도체층(150), 접촉층(160)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 Cr 또는 Mo 합금 등으로 이루어진 제1 도전막(701)과 Al 또는 Ag 합금으로 이루어진 제2 도전막(702) 스퍼터링 등의 방법으로 증착하여 도전체층(170)을 형성한 다음 그 위에 감광막(PR)을 1㎛내지 2㎛의 두께로 도포한 다.
그 후, 마스크를 통하여 감광막(PR)에 빛을 조사한 후 현상하여, 도 19a 및 19b에 도시한 바와 같이, 감광막 패턴(PR1, PR2)을 형성한다. 이때, 감광막 패턴(PR1, PR2) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 제2 부분(PR2)은 데이터 배선부(A), 즉 데이터 배선이 형성될 부분에 위치한 제1 부분(PR1)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(PR2)의 두께와 데이터 배선부(A)에 남아 있는 감광막(PR1)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(PR2)의 두께를 제1 부분(PR1)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차 광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광시간을 길게 하면 모든 분자들이 분해되므로 그렇게되지 않도록 해야한다.
이러한 얇은 두께의 감광막(PR2)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할수도 있다.
이어, 감광막 패턴(PR2) 및 그 하부의 막들, 즉 도전체층(170), 접촉층(160) 및 반도체층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(150, 160, 170)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.
먼저, 도 21a 및 도 21b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 접촉층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(PR1, PR2)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막 패턴(PR1, PR2)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(PR1, PR2)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제2 부분(PR2)의 두께를 두껍게 하여 이 과정에서 제2 부분(PR2)이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 21a 및 도 21b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층(171, 173, 175, 179)과 유지 용량용 전극(177)만이 남고 기타 부분(B)의 도전체층은 모두 제거되어 그 하부의 접촉층(160)이 드러난다. 이때 남은 도전체 패턴(171, 173, 175, 179)은 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(171, 173, 175, 179)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(PR1, PR2)도 어느 정도의 두께로 식각된다.
이어, 도 22a 및 22b에 도시한 바와 같이, 기타 부분(B)의 노출된 접촉층(160) 및 그 하부의 반도체층(150)을 감광막의 제2 부분(PR2)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(PR1, PR2)과 접촉층(160) 및 반도체층(150)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(PR1, PR2)과 반도체층(150)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(PR1, PR2)과 반도체층(150)에 대한 식각비가 동일한 경우 제2 부분(PR2)의 두께는 반도체층(150)과 중간층(160)의 두께를 합한것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 22a 및 22b에 나타낸 바와 같이, 채널부(C)의 제2 부분(PR2)이 제거되어 소스/드레인용 도전체 패턴(173, 175)이 드러나고, 기타 부분(B)의 접촉층(160) 및 반도체층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A)의 제1 부분(PR1) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(151, 153, 157)이 완성된다. 반도체 패턴(151, 153, 157)의 위에는 접촉층(161, 163, 165, 169)이 형성되어 있다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(173, 175) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 23a 및 23b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(173, 175) 및 그 하부의 소스/드레인용 접촉층 패턴(163, 165)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(173, 175)과 접촉층 패턴(163, 165) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(173, 175)에 대해서는 습식 식각으로, 접촉층 패턴(163, 165)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(173, 175)과 접촉층 패턴(163, 165)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(151)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(173, 175)의 측면은 식각되지만, 건식 식각되는 접촉층 패턴(163, 165)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 접촉층(163, 165) 및 반도체 패턴(151)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기 체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(151)을 남길 수 있다. 이때, 도 22b에 도시한 것처럼 반도체 패턴(151)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(PR1)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 제1 부분(PR1)이 식각되어 그 하부의 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(173)과 드레인 전극(175)이 분리되면서 데이터 배선(171, 173, 175, 179)과 그 하부의 접촉층 패턴(161, 163, 165)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제1 부분(PR1)을 제거한다. 그러나, 제1 부분(PR1)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(173, 175)을 제거한 후 그 밑의 접촉층 패턴(163, 165)을 식각하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 도 24a 및 도 24b에 도시한 바와 같이, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 질화규소 등의 무기 절연 물질을 증착하거나 또는 아크릴계 물질 등의 유기 절연 물질을 도포하여 보호막(180)을 형성한다. 이 때, a-Si:C:O 막의 경우에는 기체 상태의 SiH(CH3)3, SiO2(CH3)4, (SiH)4O4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막의 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다. (제2 마스크)
이어, 도 25a 및 도 25b 도시한 바와 같이, 보호막(180)을 게이트 절연막(140)과 함께 사진 식각하여 드레인 전극(175), 게이트 패드(125), 데이터 패드(179) 및 유지 용량용 전극(177)을 각각 드러내는 접촉구(181, 182, 183, 184)를 형성한다. 이때, 패드(125, 179)를 드러내는 접촉구(182, 183)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. 한편, 도시하지는 않았으나 유지 배선 연결 다리가 유지 전극선과 유지 전극과 접촉하기 위한 접촉구도 이 단계에서 형성한다. (제3 마스크)
마지막으로, 도 26a 및 도 26b에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여 드레인 전극(175) 및 유지 용량용 전극(177)과 연결된 화소 전극(190), 게이트 패드(125)와 연결된 보조 게이트 패드(95) 및 데이터 패드(179)와 연결된 보조 데이터 패드(97)를 형성한다. 한편, 도시하지는 않았으나 유지 배선 연결 다리도 이 단계에서 함께 형성하며, 화소 전극(190)의 개구부가 데이터선(171)을 중심으로 하여 서로 거울상 대칭을 이루도록 광마스크를 디자인한다. (제4 마스크)
이때, 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 IZO로 형성하는 경우에는 식각액으로 크롬 식각액을 사용할 수 있어서 이들을 형성하기 위한 사진 식각 과정에서 접촉구를 통해 드러난 데이터 배선이나 게이트 배선 금속이 부식되는 것을 방지할 수 있다. 이러한 크롬 식각액으로는 (HNO3/(NH4)2Ce(NO3)6/H2O) 등이 있다. 또한, 접촉부의 접촉 저항을 최소화하기 위해서는 IZO를 상온에서 200℃ 이하의 범위에서 적층하는 것이 바람직하며, IZO 박막을 형성하기 위해 사용하는 표적(target)은 In2O3 및 ZnO를 포함하는 것이 바람직하며, ZnO의 함유량은 15-20 at% 범위인 것이 바람직하다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉구(181, 182, 183, 184)를 통해 드러난 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
4매의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 공정에서는 유지 용량용 전극(177)을 형성하는 경우를 예로 들었으나 유지 용량용 전극(177)은 생략될 수 있다. 또한 4매의 마스크를 이용하여 제조한 박막 트랜지스터 기판은 5매의 마스크를 이용하여 제조한 박막 트랜지스터 기판과는 다른 구조적 특징이 있다. 즉, 데이터 배선과 접촉층의 패턴이 동일하고, 그 하부의 비정질 규소층의 패턴도 채널부를 제외한 영역에서는 동일하게 형성된다. 이는 이들 3개 층이 동일한 감광제 패턴을 이용하여 식각되기 때문이다.
이상에서는 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같은 구조로 박막 트랜지스터 기판의 유지 전극 배선(131, 133a, 133b, 133c, 133d, 133e)을 형성하면 물얼룩과 가로줄 불량을 제거할 수 있다.

Claims (8)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있고, 유지 전극선과 상기 유지 전극선으로부터 뻗어 나온 유지 전극을 포함하며, 각 화소 내에 연결로가 없는 돌출 가지를 1개 이하로 포함하는 유지 전극 배선,
    상기 절연 기판 위에 형성되어 있는 게이트 배선,
    상기 게이트 배선과 상기 유지 전극배선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 유지 전극 배선은 이웃하는 화소간의 유지 전극을 연결하는 유지 전극선을 2개 이상 포함하는 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 보호막 위에 형성되어 있고, 상기 게이트 배선의 양쪽에 위치하는 두 유지 전극 배선을 연결하는 유지 배선 연결 다리를 더 포함하는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 유지 전극 배선의 유지 전극은 복수의 세로 가지부와 사선 가지부를 가지며, 상기 유지 전극과 상기 유지 전극선은 협동하여 적어도 1개의 폐회로를 형성하는 박막 트랜지스터 기판.
  5. 제1항에서,
    상기 유지 전극 배선의 유지 전극은 2개의 세로 가지부와 3개의 사선 가지부를 가지며 2개의 폐회로를 형성하는 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 유지 전극 배선의 유지 전극은 2개의 세로 가지부와 4개의 사선 가지부를 가지며 3개의 폐회로를 형성하는 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 화소 전극은 다수의 절개부를 가지며 상기 절개부는 상기 유지 전극 배선과 중첩하는 박막 트랜지스터 기판.
  8. 제1항에서,
    데이터 배선은 상기 반도체층과 채널부를 제외한 영역에서 실질적으로 동일한 패턴을 가지는 박막 트랜지스터 기판.
KR1020020040169A 2002-07-11 2002-07-11 박막 트랜지스터 기판 Expired - Lifetime KR100859524B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020040169A KR100859524B1 (ko) 2002-07-11 2002-07-11 박막 트랜지스터 기판
JP2003181712A JP4657587B2 (ja) 2002-07-11 2003-06-25 薄膜トランジスタ表示板
US10/615,798 US7015548B2 (en) 2002-07-11 2003-07-10 Thin film transistor array panel including storage electrode
CNB031597327A CN100413077C (zh) 2002-07-11 2003-07-11 薄膜晶体管阵列面板
TW092119020A TWI284986B (en) 2002-07-11 2003-07-11 Thin film transistor array panel including storage electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040169A KR100859524B1 (ko) 2002-07-11 2002-07-11 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040006179A KR20040006179A (ko) 2004-01-24
KR100859524B1 true KR100859524B1 (ko) 2008-09-22

Family

ID=30113129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040169A Expired - Lifetime KR100859524B1 (ko) 2002-07-11 2002-07-11 박막 트랜지스터 기판

Country Status (5)

Country Link
US (1) US7015548B2 (ko)
JP (1) JP4657587B2 (ko)
KR (1) KR100859524B1 (ko)
CN (1) CN100413077C (ko)
TW (1) TWI284986B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100620849B1 (ko) * 2004-03-23 2006-09-13 엘지전자 주식회사 유기 전계 발광 소자 및 그 제조방법
KR100699990B1 (ko) 2004-06-30 2007-03-26 삼성에스디아이 주식회사 능동 구동 유기 전계 발광 소자 및 그 제조 방법
TWI273331B (en) * 2004-07-15 2007-02-11 Au Optronics Corp Thin film transistor array substrate and repairing method thereof
KR101112538B1 (ko) 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
KR101066303B1 (ko) * 2004-09-09 2011-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101090253B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101133757B1 (ko) * 2004-11-25 2012-04-09 삼성전자주식회사 액정 표시 장치
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
TWI298866B (en) * 2005-01-06 2008-07-11 Au Optronics Corp Thin film transistor array substrate and repairing method thereof
KR101112549B1 (ko) * 2005-01-31 2012-06-12 삼성전자주식회사 박막 트랜지스터 표시판
KR101240642B1 (ko) 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
KR20060122118A (ko) * 2005-05-25 2006-11-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101160831B1 (ko) 2005-06-01 2012-06-28 삼성전자주식회사 액정 표시 장치
KR101212067B1 (ko) * 2006-02-06 2012-12-13 삼성디스플레이 주식회사 액정표시장치 및 이의 제조방법
TWI364734B (en) * 2006-06-30 2012-05-21 Chimei Innolux Corp Liquid crystal display panel, driving method and liquid crystal displayer
KR101295298B1 (ko) * 2006-07-28 2013-08-08 삼성디스플레이 주식회사 액정 표시 장치
KR101309777B1 (ko) 2007-01-03 2013-09-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
JP5154592B2 (ja) * 2010-03-05 2013-02-27 シャープ株式会社 液晶表示装置
TWI451174B (zh) * 2010-07-16 2014-09-01 Innolux Corp 液晶顯示器用之薄膜電晶體陣列板
CN104777653B (zh) * 2015-05-08 2017-12-12 厦门天马微电子有限公司 阵列基板、液晶显示面板和液晶显示装置
CN104966698B (zh) * 2015-07-16 2018-07-17 深圳市华星光电技术有限公司 阵列基板、阵列基板的制造方法及显示装置
CN106526992A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种coa基板及液晶面板
CN108107635A (zh) * 2017-12-21 2018-06-01 惠科股份有限公司 显示器及其显示面板、显示器的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003745A (ko) * 1998-06-29 2000-01-25 김영환 액정표시장치
JP2000098423A (ja) * 1998-09-21 2000-04-07 Advanced Display Inc 液晶表示装置及びその製造方法
KR20000040120A (ko) * 1998-12-17 2000-07-05 김영환 액정 표시 장치
KR20000048395A (ko) * 1998-12-25 2000-07-25 아끼구사 나오유끼 복수의 도메인이 수직 배향된 액정 표시 장치
KR20010058192A (ko) * 1999-12-24 2001-07-05 박종섭 박막 트랜지스터 액정표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3582193B2 (ja) * 1995-12-08 2004-10-27 カシオ計算機株式会社 液晶表示素子
JPH10239699A (ja) * 1997-02-25 1998-09-11 Advanced Display:Kk 液晶表示装置
JP4217287B2 (ja) * 1997-11-28 2009-01-28 三菱電機株式会社 Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
JP4882140B2 (ja) * 1999-06-25 2012-02-22 日本電気株式会社 マルチドメイン液晶表示装置
CN1126661C (zh) * 1999-09-27 2003-11-05 松下电器产业株式会社 喷墨头、喷墨头的制造方法及用途
US6403980B1 (en) * 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
JP2002116712A (ja) * 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
CN1264059C (zh) * 2001-01-25 2006-07-12 松下电器产业株式会社 液晶显示装置
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003745A (ko) * 1998-06-29 2000-01-25 김영환 액정표시장치
JP2000098423A (ja) * 1998-09-21 2000-04-07 Advanced Display Inc 液晶表示装置及びその製造方法
KR20000040120A (ko) * 1998-12-17 2000-07-05 김영환 액정 표시 장치
KR20000048395A (ko) * 1998-12-25 2000-07-25 아끼구사 나오유끼 복수의 도메인이 수직 배향된 액정 표시 장치
KR20010058192A (ko) * 1999-12-24 2001-07-05 박종섭 박막 트랜지스터 액정표시장치

Also Published As

Publication number Publication date
TW200402887A (en) 2004-02-16
TWI284986B (en) 2007-08-01
KR20040006179A (ko) 2004-01-24
US20040007705A1 (en) 2004-01-15
JP4657587B2 (ja) 2011-03-23
CN1489217A (zh) 2004-04-14
US7015548B2 (en) 2006-03-21
CN100413077C (zh) 2008-08-20
JP2004145266A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
KR100859524B1 (ko) 박막 트랜지스터 기판
KR100956335B1 (ko) 액정 표시 장치
KR100925458B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR100878239B1 (ko) 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN100485470C (zh) 液晶显示器及其制造方法
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
KR20090043798A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100940569B1 (ko) 박막 트랜지스터 기판
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20060133818A (ko) 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판
KR100997981B1 (ko) 액정 표시 장치
KR100864608B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100885014B1 (ko) 수직 배향형 액정 표시 장치 및 이에 사용되는 박막트랜지스터 기판
KR100925474B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030028110A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100853219B1 (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020711

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070711

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020711

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080814

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110916

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120914

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180829

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190822

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200901

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20230111

Termination category: Expiration of duration