[go: up one dir, main page]

KR100856209B1 - 집적회로가 내장된 인쇄회로기판 및 그 제조방법 - Google Patents

집적회로가 내장된 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100856209B1
KR100856209B1 KR1020070043755A KR20070043755A KR100856209B1 KR 100856209 B1 KR100856209 B1 KR 100856209B1 KR 1020070043755 A KR1020070043755 A KR 1020070043755A KR 20070043755 A KR20070043755 A KR 20070043755A KR 100856209 B1 KR100856209 B1 KR 100856209B1
Authority
KR
South Korea
Prior art keywords
insulating layer
integrated circuit
conductive pattern
layer
pattern layer
Prior art date
Application number
KR1020070043755A
Other languages
English (en)
Inventor
조시연
서호성
최연호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070043755A priority Critical patent/KR100856209B1/ko
Priority to US12/150,197 priority patent/US8629354B2/en
Application granted granted Critical
Publication of KR100856209B1 publication Critical patent/KR100856209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 본 발명은 절연층과 도전성 패턴층이 교대로 반복하여 적층되고, 복수의 상기 절연층에는 콘택홀이 형성되어 상기 콘택홀을 통해 전기접속되는 다층 인쇄회로기판에 있어서, 상기 다층 인쇄회로기판에 내장되도록 상기 복수의 절연층 중 어느 하나의 제1 절연층 내에 배치되며, 그 상면에 전기접속을 위한 복수의 접속단자를 구비하는 제1 집적회로와; 상기 제1 집적회로의 하면에 적층되며, 그 상면에 전기접속을 위한 복수의 접속단자를 구비하는 제2 집적회로를 포함함을 특징으로 한다.
다층 인쇄회로기판, 집적회로, 내장, 코어 절연층

Description

집적회로가 내장된 인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD WITH EMBEDDED INTEGRATED CIRCUIT AND METHOD FOR FABRICATING THEREOF}
도 1은 종래기술에 따른 다층 인쇄회로기판을 나타내는 도면,
도 2는 종래의 다른 기술에 따른 다층 인쇄회로기판을 나타내는 도면,
도 3은 종래의 또 다른 기술에 따른 다층 인쇄회로기판을 나타내는 도면,
도 4는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 구성을 나타내는 단면도,
도 5a 내지 도 5l은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조과정을 나타낸 단면도,
도 6은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 구성을 나타내는 단면도,
도 7a 내지 도 7m은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조과정을 나타낸 단면도.
본 발명은 다층 인쇄회로기판(multi-layer printed circuit board; multi-layer PCB)에 관한 것으로, 특히 집적회로(integrated circuit; IC)가 내장된 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판은 다양한 전자제품에 적용되고 있고, 특히 절연층과 도전성 패턴층(conductive pattern layer)이 교대로 반복하여 적층된 구조를 갖는 다층 인쇄회로기판은 휴대용 단말기, 노트북 등 초슬림/초소형 전자제품에 적용되고 있다.
도 1은 종래기술에 따른 다층 인쇄회로기판을 나타내는 도면이다.
도 1에 도시한 바와 같이, 종래의 다층 인쇄회로기판은 복수의 절연층(30~34)과 복수의 도전성 패턴층(40~45)이 교대로 적층되고, 복수의 절연층(30~34)에는 복수의 콘택홀(비아홀, 50)이 형성된 구조를 가지며, 집적회로(10)가 내장되어 있다. 집적회로(10)는 복수의 절연층(30~34) 중 코어 절연층(30) 내에 배치되며, 그 표면 상에 외부 전기접속을 위한 복수의 외부접속단자(bump, 11)와 절연층(12)을 구비하고 있다.
그러나, 상기 종래의 다층 인쇄회로기판은 하나의 집적회로를 내장하고 있으며, 여러 개의 집적회로를 내장할 수 없다는 단점이 있다.
도 2는 종래의 다른 기술에 따른 다층 인쇄회로기판을 나타내는 도면으로, 다층 인쇄회로기판은 두 개의 집적회로를 내장하기 위해 코어 절연층(30)에 내장되는 두 개의 집적회로(10,20)가 옆으로 나란하게 배치되어 있다.
그러나, 도 2에 도시된 바와 같은 종래의 다층 인쇄회로기판은 두 개의 집적회로가 옆으로 배치되어 있기 때문에 전체 인쇄회로기판의 크기(면적)가 커지는 단 점이 있다.
도 3은 종래의 또 다른 기술에 따른 다층 인쇄회로기판을 나타내는 도면으로, 각각의 코어 절연층(30, 30-1)에 집적회로(10, 20)를 내장하고 있는 2개의 인쇄회로기판을 제작한 다음, 두 개의 코어 절연층을 다시 적층(lamination) 공정을 거쳐 하나의 인쇄회로기판으로 제작한 것이다.
그러나, 도 3에 도시된 바와 같은 종래의 다층 인쇄회로기판은 두 개의 코어 절연층을 사용하고 있고, 또한, 절연층을 개재하여 2개의 코어 절연층을 접속하고 있기 때문에 전체 인쇄회로기판의 두께가 두꺼워지는 단점이 있다.
본 발명은 인쇄회로기판에 2개 이상의 집적회로를 내장하는 경우에 인쇄회로기판의 소형화 및 박형화를 동시에 구현할 수 있는 집적회로가 내장된 인쇄회로기판을 제공한다.
또한, 본 발명은 인쇄회로기판에 2개 이상의 집적회로를 내장하는 경우에 인쇄회로기판의 소형화 및 박형화를 동시에 구현할 수 있는 집적회로가 내장된 인쇄회로기판의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 집적회로가 내장된 인쇄회로기판은, 절연층과 도전성 패턴층이 패턴층이 교대로 반복하여 적층되고, 복수의 상기 절연층에는 콘 택홀이 형성되어 상기 콘택홀을 통해 전기접속되는 다층 인쇄회로기판에 있어서, 상기 다층 인쇄회로기판에 내장되도록 상기 복수의 절연층 중 어느 하나의 제1 절연층 내에 배치되며, 그 상면에 전기접속을 위한 복수의 접속단자를 구비하는 제1 집적회로와; 상기 제1 집적회로의 하면에 적층되며, 그 상면에 전기접속을 위한 복수의 접속단자를 구비하는 제2 집적회로를 포함함을 특징으로 한다.
또한, 제1 집적회로의 상기 하면과 상기 제2 집적회로의 하면 사이에 배치된 도전성 패턴층을 더 포함함을 특징으로 한다.
또한, 상기 제1 절연층은 코어 절연층임을 특징으로 한다.
본 발명의 일 실시예에 따른 집적회로가 내장된 인쇄회로기판 제조방법은, 제1 절연층의 상면 및 하면에 제1 및 제2 도전성 패턴층을 형성하는 과정과; 예정된 제1 집적회로 수용 영역의 상기 제1 도전성 패턴층 및 상기 제1 절연층을 제거하여 상기 제1 절연층에 상기 제1 집적회로를 수용하기 위한 제1 홀을 형성하는 과정과; 상기 제1 집적회로의 하면이 상기 제2 도전성 패턴층과 접촉하도록 상기 제1 홀에 상기 제1 집적회로를 배치하는 과정과; 상기 제1 도전성 패턴층 및 상기 제1 집적회로의 상면에 제2 절연층과 제3 도전성 패턴층을 적층하는 과정과; 예정된 제2 집적회로 수용 영역의 상기 제2 도전성 패턴층에 접착 테이프를 부착하는 과정과; 상기 접착 테이프를 포함하는 상기 제2 도전성 패턴층 위에 제3 절연층과 제4 도전성 패턴층을 적층하는 과정과; 상기 접착 테이프의 테두리를 따라 상기 제4 도전성 패턴층과 상기 제3 절연층을 커팅하는 과정과; 상기 접착 테이프와 상기 접착 테이프 위에 형성된 제3 절연층 및 제4 도전성 패턴층을 제거하여 상기 제3 절연층 에 상기 제2 집적회로를 수용하기 위한 제2 홀을 형성하는 과정과; 상기 제2 집적회로의 하면이 상기 제2 도전성 패턴층과 접촉하도록 상기 제2 홀에 상기 제2 집적회로를 배치하는 과정과; 상기 제4 도전성 패턴층 및 상기 제2 집적회로의 상면에 제4 절연층과 제5 도전성 패턴층을 적층하는 과정과; 상기 제2 절연층과 상기 제 4 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 포함함을 특징으로 한다.
상기 제1 절연층은 코어 절연층임을 특징으로 한다.
상기 코어 절연층은 FR4 재질이고, 상기 제2 내지 제4 절연층은 ABF(ajinomoto build-up film) 재질임을 특징으로 한다.
상기 제2 절연층의 하부와 상기 제4 절연층의 상부에 제5 및 제6 절연층과 제6 및 제7 도전성 패턴층을 적층하는 과정과; 상기 제5 절연층 상기 제 6 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 더 포함함을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법은 제1 절연층의 상면에 제1 도전성 패턴층을 형성한 다음 예정된 제1 집적회로 수용 영역의 상기 제1 도전성 패턴층 및 상기 제1 절연층을 제거하여 상기 제1 절연층에 상기 제1 집적회로를 수용하기 위한 제1 홀을 형성하는 과정과; 상기 제1 홀을 폐색하도록 상기 제1 절연층의 하면에 예정된 제2 집적회로 수용 영역 크기의 제1 접착 테이프를 부착하는 과정과; 제1 집적회로의 하면이 상기 제1 접착 테이프에 부착되도록 상기 제1 홀에 상기 제1 집적회로를 배치하는 과정과; 상기 제1 도전성 패턴 층 및 상기 제1 집적회로의 상면에 제2 절연층과 제3 도전성 패턴층을 적층하는 과정과; 상기 제1 접착 테이프를 포함하는 상기 제2 도전성 패턴층 위에 제3 절연층과 제3 도전성 패턴층을 적층하는 과정과; 상기 접착 테이프의 테두리를 따라 상기 제3 도전성 패턴층과 상기 제2 절연층을 커팅하는 과정과; 상기 제1 접착 테이프와 상기 제1 접착 테이프 위에 형성된 제3 절연층 및 제3 도전성 패턴층을 제거하여 상기 제3 절연층에 상기 제2 집적회로를 수용하기 위한 제2 홀을 형성하는 과정과; 상기 제2 집적회로의 하면이 상기 제1 집적회로의 하면과 접촉하도록 상기 제2 홀에 상기 제2 집적회로를 배치하는 과정과; 상기 제3 도전성 패턴층 및 상기 제2 집적회로의 상면에 제4 절연층과 제4 도전성 패턴층을 적층하는 과정과; 상기 제2 절연층과 상기 제 4 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 포함함을 특징으로 한다.
상기 제1 절연층은 코어 절연층임을 특징으로 한다.
상기 코어 절연층은 FR4 재질이고, 상기 제2 내지 제4 절연층은 ABF(ajinomoto build-up film) 재질임을 특징으로 한다.
상기 제2 절연층의 하부와 상기 제4 절연층의 상부에 제5 및 제6 절연층과 제5 및 제6 도전성 패턴층을 적층하는 과정과; 상기 제5 절연층과 상기 제 6 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 더 포함함을 특징으로 한다.
이하에서는 첨부 도면들을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설 명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 4는 본 발명의 일 실시예에 따른 다층 인쇄회로기판(100)의 구성을 나타내는 단면도이다.
도 4를 참조하면, 본 실시예에 따른 다층 인쇄회로기판(100)은 복수의 절연층(130~135) 및 복수의 도전성 패턴층(140~146)이 교대로 적층된 구조를 가지며, 복수의 절연층(130~135) 중 인접하는 2개의 절연층(130,132)에는 각각 집적회로(110,120)가 내장(매설, 수용)되어 있다. 또한, 복수의 절연층(130~135)에는 층간 전기접속을 위한 복수의 콘택홀(비아홀, 160)이 형성되어 있으며, 인접한 두 도전성 패턴층은 콘택홀을 통해 전기접속된다.
상기 집적회로(110,120)는 그 상면에 외부 전기접속을 위한 복수의 접속단자(111,121)와 절연층(112,122)을 구비하며, 도전성 패턴층(141)을 사이에 두고 적층되어 있다. 이때, 각 집적회로의 배면(타측면)이 대향하도록 배치된다.
본 실시예의 다층 인쇄회로기판(100)은 집적회로(110,120)를 내장하고 있는 2개의 절연층(130,132)이 도전성 패턴층(141)을 사이에 두고 인접하여 적층(stack) 되어 있기 때문에 종래 절연층을 사이에 두고 2개의 코어 절연층이 적층된 구조에 비해 다층 인쇄회로기판의 두께를 줄일 수 있다.
도 5a 내지 도 5l은 전술한 도 4의 다층 인쇄회로기판의 제조방법을 설명하기 위한 도면이다.
먼저, 도 5a는 코어 절연층(130)의 상면 및 하면 상에 도전성 패턴 층(140,141)을 코팅하는 과정이다. 일 예로서, FR4 재질의 코어 절연층(130)을 준비하고, 코어 절연층(130)의 상면 및 하면에 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 동박을 패터닝함으로써 제1 및 제2 도전성 패턴층(140,141)을 형성할 수 있다. 도전성 패턴층은 동(copper) 뿐만 아니라 주석, 크롬, 티탄, 니켈, 아연, 코발트, 금 등의 금속 재질로 형성할 수 있다.
도 5b는 코어 절연층(130)에 제1 집적회로를 수용하기 위한 홀(110a)을 형성하는 과정이다. 홀(110a)은 코어 절연층(제1 절연층, 130)의 상면에 코팅된 제1 도전성 패턴층(140)과 코어 절연층(130)을 통상의 드릴링(drilling) 공정으로 천공하여 형성할 수 있다. 홀(110a)은 그 내부에 수용되는 집적회로의 평면형태와 동일한 평면 형태를 가지며, 집적회로보다 큰 크기를 갖는다.
도 5c는 홀에 제1 집적회로(110)를 배치하는 과정으로, 제1 집적회로(110)의 하면(배면)이 제2 도전성 패턴층(141)과 접촉하도록 배치한다. 제1 집적회로(110)는 그 상면에 외부 전기접속을 위한 복수의 접속단자(111)와 절연층(112)을 구비하고 있다.
도 5d는 홀에 제1 집적회로(110)를 배치한 후 전체 상부에 제2 절연층(131)과 제3 도전성 패턴층(142)을 빌드-업(build-up)하는 과정이다. 제2 절연층(131)은 통상의 적층(lamination) 공정을 통해 예를 들면, ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제3 도전성 패턴층(142)은 제1 및 제2 도전성 패턴층(140,141)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사 진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
도 5e는 제1 집적회로(110)의 하면과 접촉하고 있는 제2 도전성 패턴층(141)에 접착 테이프(adhesive tape, 150)를 부착하는 과정이다. 접착 테이프(150)는 이후 공정에서 형성될 제2 집적회로 수용을 위한 홀 형성을 용이하게 하기 것으로, 제2 집적회로를 수용할 수 있을 정도의 크기로 부착한다. 접착 테이프(150)는 필요에 따라 테이프를 떼고 붙이는 것에 의해 용이하게 탈착 및 부착 가능하다.
도 5f는 접착 테이프(150)의 상부를 포함하는 제2 도전성 패턴층(141)의 상부 전면에 제3 절연층(132)과 제4 도전성 패턴층(143)을 빌드-업(build-up)하는 과정이다. 제3 절연층(132)은 통상의 적층(lamination)공정을 통해 예를 들면, ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제3 도전성 패턴층(142)은 제1 및 제2 도전성 패턴층(140,141)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
도 5g는 제3 절연층(132)에 제2 집적회로를 수용하기 위한 제2 홀(120a)을 형성하는 과정 중의 하나로 홀(120a)의 테두리(가장자리)를 커팅하는 과정이다. 홀(120a) 테두리의 커팅은 접착 테이프(150) 가장자리 부분의 제4 도전성 패턴층(143)과 제3 절연층(132)을 통상의 드릴링(drilling) 공정으로 천공하여 형성할 수 있다.
도 5h는 접착 테이프(150)와 접착 테이프(150) 위에 형성된 제3 절연층(132) 및 제4 도전성 패턴층(143)을 제거하여 제3 절연층(132)에 제2 집적회로를 수용하 기 위한 홀(120a)을 형성하는 과정이다. 접착 테이프(150)를 떼어냄으로써 리프트-오프(lift-off) 공정에 의해 그 상부에 위치한 제3 절연층(132) 및 제4 도전성 패턴층(143)을 동시에 제거할 수 있으며, 이에 의해 제2 홀(120a)을 용이하게 형성할 수 있다. 홀(120a)은 그 내부에 수용되는 집적회로의 평면형태와 동일한 평면 형태를 가지며, 집적회로보다 큰 크기를 갖는다.
도 5i는 제2 홀(120a)에 제2 집적회로(120)를 배치하는 과정으로, 제2 집적회로(120)의 하면(배면)이 제2 도전성 패턴층(141)과 접촉하도록 배치한다. 제2 집적회로(120)는 그 상면에 외부 전기접속을 위한 복수의 접속단자(121)와 절연층(122)을 구비하고 있다.
도 5j는 홀에 제2 집적회로(120)를 배치한 후 전체 상부에 제4 절연층(133)과 제5 도전성 패턴층(144)을 빌드-업(build-up)하는 과정이다. 제4 절연층(133)은 통상의 적층(lamination) 공정을 통해 예를 들면, ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제5 도전성 패턴층(144)은 제1 내지 제4 도전성 패턴층(140~143)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
도 5k는 제2 절연층(131)과 제 4 절연층(133)에 층간 전기접속을 위한 복수의 콘택홀(160)을 형성하는 과정이다. 콘택홀(160)은 예를 들면, 사진식각(photolithography) 공정을 통해 형성할 수 있다. 사진식각 공정은 제3 및 제5 도전성 패턴층(142,144)에 포토레지스트(photoresist, 미도시)를 도포하는 과정, 마스크(mask)를 이용하여 예정된 콘택홀 형성영역에 포토레지스트 패턴이 새겨지도 록 노광하는 과정, 노광된 부분을 현상하는 과정, 잔류 포토레지스트를 이용하여 제3 및 제5 도전성 패턴층(142,144)과 제2 및 제4 절연층(131,133)을 식각하는 과정을 포함한다.
도 5l은 제2 절연층(131)의 하부와 제4 절연층(133)의 상부에 제5 및 제6 절연층(134,135)과 제6 및 제7 도전성 패턴층(145,146)을 빌드-업(build-up) 한 다음 제5 절연층(134)과 제 6 절연층(135)에 층간 전기접속을 위한 복수의 콘택홀(160)을 형성하는 과정이다. 제5 및 제6 절연층(134,135)은 제2 내지 제4 절연층(131~133)과 마찬가지로 통상의 적층(lamination) 공정을 통해 ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제6 및 제7 도전성 패턴층(145,146)은 제1 내지 제5 도전성 패턴층(140~144)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판(200)의 구성을 나타내는 단면도이다.
도 6을 참조하면, 본 실시예에 따른 다층 인쇄회로기판(200)은 복수의 절연층(230~235) 및 복수의 도전성 패턴층(240~245)이 교대로 적층된 구조를 가지며, 단층의 절연층 내에 2개의 집적회로(210,220)가 내장(매설, 수용)되어 있다. 또한, 복수의 절연층(230~235)에는 층간 전기접속을 위한 복수의 콘택홀(비아홀,260)이 형성되어 있으며, 인접한 두 도전성 패턴층은 콘택홀을 통해 전기접속된다.
상기 집적회로(210,220)는 그 상면에 외부 전기접속을 위한 복수의 접속단 자(211,221)와 절연층(212,222)을 구비하며, 각 집적회로의 배면(타측면)이 접하도록 적층 배치된다.
본 실시예의 다층 인쇄회로기판(200)은 2개의 집적회로(210, 220)가 각각의 배면이 접하면서 적층(stack) 되어 단층의 절연층(절연층230과 절연층232 사이에 도전성 패턴층이 개재되어 있지 않고, 두 개의 절연층이 접하여 있으므로 단층의 절연층이라 표현함) 내에 배치되어 있기 때문에 종래 2개의 코어 절연층에 집적회로를 배치한 다음, 절연층을 개재하여 적층한 구조에 비해 다층 인쇄회로기판의 두께를 크게 줄일 수 있다.
도 7a 내지 도 7m은 전술한 도 6의 다층 인쇄회로기판의 제조방법을 설명하기 위한 도면이다.
먼저, 도 7a는 코어 절연층(제1 절연층, 230)의 상면에 도전성 패턴층(240)을 코팅하는 과정이다. 일 예로서, FR4 재질의 코어 절연층(230)을 준비하고, 코어 절연층(230)의 상면에 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 동박을 패터닝함으로써 제1 도전성 패턴층(240)을 형성할 수 있다.
도 7b는 코어 절연층(230)에 제1 집적회로를 수용하기 위한 홀(210a)을 형성한 다음 코어 절연층(230)의 하면에 집적회로를 지지하기 위한 제1 접착 테이프(adhesive tape, 250)를 부착하는 과정이다. 홀(210a)은 코어 절연층(제1 절연층, 230)의 상면에 코팅된 제1 도전성 패턴층(240)과 코어 절연층(230)을 통상의 드릴링(drilling) 공정으로 천공하여 형성할 수 있다. 홀(210a)은 그 내부에 수용 되는 집적회로의 평면형태와 동일한 평면 형태를 가지며, 집적회로보다 큰 크기를 갖는다. 제1 접착 테이프(250)에 의해 홀(210a)의 하단이 폐색되며, 제1 접착 테이프(250)는 필요에 따라 테이프를 떼고 붙이는 것에 의해 용이하게 탈착 및 부착 가능하다.
도 7c는 홀에 제1 집적회로(210)를 배치하는 과정으로, 제1 집적회로(210)의 하면(배면)이 접착 테이프(250)와 접촉하도록 배치한다. 제1 집적회로(210)는 그 상면에 외부 전기접속을 위한 복수의 접속단자(211)와 절연층(212)을 구비하고 있다.
도 7d는 홀에 제1 집적회로(210)를 배치한 후 전체 상부에 제2 절연층(231)과 제2 도전성 패턴층(241)을 빌드-업(build-up)하는 과정이다. 제2 절연층(231)은 통상의 적층(lamination) 공정을 통해 예를 들면, ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제2 도전성 패턴층(141)은 제1 도전성 패턴층(140)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
도 7e는 코어 절연층(230)의 하단에 부착된 제1 접착 테이프(adhesive tape, 250)를 제거하는 과정이다.
도 7f는 제1 집적회로(210)의 하면 및 코어 절연층(230)의 일부에 제2 접착 테이프(adhesive tape, 251)를 부착하는 과정이다. 제2 접착 테이프(251)는 이후 공정에서 형성될 제2 집적회로 수용을 위한 홀 형성을 용이하게 하기 것으로, 제2 집적회로를 수용할 수 있을 정도의 크기로 부착한다. 제2 접착 테이프(251)는 필요 에 따라 테이프를 떼고 붙이는 것에 의해 용이하게 탈착 및 부착 가능하다. 한편, 본 실시예는 도 7b 단계에서 코어 절연층(230)의 하면 전체에 제1 접착 테이프(250)를 부착하고 그 위에 제1 집적회로(210)를 배치한 다음 도 7e 단계에서 제1 접착 테이프(250)를 제거한 후에 도 7f 단계에서 제2 접착 테이프(251)를 다시 부착하는 공정으로 진행한 경우이다. 그러나, 만일 코어 절연층과 집적회로를 안정하게 고정시킬 수 있다면 제1 접착 테이프의 부착 및 탈착 공정을 생략하고 도 7b 단계에서 바로 제2 집적회로 수용을 위한 홀 형성용 제2 접착 테이프를 부착하는 공정도 가능하다.
도 7g는 제2 접착 테이프(251)의 상부를 포함하는 코어 절연층(230)의 상부 전면에 제3 절연층(232)과 제3 도전성 패턴층(242)을 빌드-업(build-up)하는 과정이다. 제3 절연층(232)은 통상의 적층(lamination)공정을 통해 예를 들면, ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제3 도전성 패턴층(242)은 제1 및 제2 도전성 패턴층(240,241)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
도 7h는 제3 절연층(232)에 제2 집적회로를 수용하기 위한 제2 홀(220a)을 형성하는 과정 중의 하나로 홀(220a)의 테두리(가장자리)를 커팅하는 과정이다. 홀(220a) 테두리의 커팅은 제2 접착 테이프(251) 가장자리 부분의 제3 도전성 패턴층(242)과 제3 절연층(232)을 통상의 드릴링(drilling) 공정으로 천공하여 형성할 수 있다. 홀(110a)은 그 내부에 수용되는 집적회로의 평면형태와 동일한 평면 형태 를 가지며, 집적회로보다 큰 크기를 갖는다.
도 7i는 제2 접착 테이프(251), 제2 접착 테이프(251) 위에 형성된 제3 절연층(232) 및 제4 도전성 패턴층(243)을 제거하여 제3 절연층(232)에 제2 집적회로를 수용하기 위한 홀(220a)을 형성하는 과정이다. 접착 테이프(251)를 떼어냄으로써 제3 절연층(232) 및 제3 도전성 패턴층(242)을 동시에 제거할 수 있으며, 이에 의해 제2 홀(220a)을 용이하게 형성할 수 있다. 홀(210a)은 그 내부에 수용되는 집적회로의 평면형태와 동일한 평면 형태를 가지며, 집적회로보다 큰 크기를 갖는다.
도 7j는 제2 홀에 제2 집적회로(220)를 배치하는 과정으로, 제2 집적회로(220)의 하면(배면)이 제1 집적회로(210)의 하면 및 코어 절연층(230)과 접촉하도록 배치한다. 제2 집적회로(220)는 그 상면에 외부 전기접속을 위한 복수의 접속단자(221)와 절연층(222)을 구비하고 있다.
도 7k는 홀에 제2 집적회로(220)를 배치한 후 전체 상부에 제4 절연층(233)과 제4 도전성 패턴층(243)을 빌드-업(build-up)하는 과정이다. 제4 절연층(233)은 통상의 적층(lamination) 공정을 통해 예를 들면, ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제4 도전성 패턴층(243)은 제1 내지 제3 도전성 패턴층(240~242)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
도 7l은 제2 절연층(231)과 제 4 절연층(233)에 층간 전기접속을 위한 복수의 콘택홀(260)을 형성하는 과정이다. 콘택홀(260)은 예를 들면, 사진식각(photolithography) 공정을 통해 형성할 수 있다. 사진식각 공정은 제2 및 제4 도전성 패턴층(241,243)에 포토레지스트(photoresist, 미도시)를 도포하는 과정, 마스크(mask)를 이용하여 예정된 콘택홀 형성영역에 포토레지스트 패턴이 새겨지도록 노광하는 과정, 노광된 부분을 현상하는 과정, 잔류 포토레지스트를 이용하여 제2 및 제4 도전성 패턴층(241,243)과 제2 및 제4 절연층(231,233)을 식각하는 과정을 포함한다.
도 7m은 제2 절연층(231)의 하부와 제4 절연층(233)의 상부에 제5 및 제6 절연층(234,235)과 제5 및 제6 도전성 패턴층(244,245)을 빌드-업(build-up) 한 다음 제5 절연층(234)과 제 6 절연층(235)에 층간 전기접속을 위한 복수의 콘택홀(260)을 형성하는 과정이다. 제5 및 제6 절연층(234,235)은 제2 내지 제4 절연층(231~233)과 마찬가지로 통상의 적층(lamination) 공정을 통해 ABF(ajinomoto build-up film) 재질의 절연층을 증착하여 형성할 수 있다. 제5 및 제6 도전성 패턴층(244,245)은 제1 내지 제4 도전성 패턴층(240~243)과 마찬가지로 동박(copper foil)을 코팅한 다음 통상의 사진식각(photolithography) 공정을 이용하여 패터닝 할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위를 초과하지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 예를 들면, 내장되는 집적회로의 수, 절연층의 수 또는 재질, 도전성 패턴층의 수 또는 재질 등은 필요에 따라 변경하여 적용할 수 있다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의 해 정해져야 한다.
상술한 바와 같이, 본 발명의 일실시에에 따른 다층 인쇄회로기판은 집적회로를 내장하고 있는 2개의 절연층이 도전성 패턴층을 사이에 두고 인접하여 적층(stack) 되어 있기 때문에 종래 절연층을 사이에 두고 2개의 코어 절연층이 적층된 구조에 비해 다층 인쇄회로기판의 두께를 줄일 수 있다.
또한, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판은 2개의 집적회로가 각각의 배면이 접하면서 적층(stack) 되어 단층의 절연층 내에 배치되어 있기 때문에 종래 2개의 코어 절연층에 집적회로를 배치한 다음 절연층을 개재하여 적층한 구조에 비해 다층 인쇄회로기판의 두께를 크게 줄일 수 있다.
또한, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 예정된 집적회로 수용영역의 하부에 탈, 부착이 용이한 접착 테이프를 부착한 다음 절연층 및 도전성 패턴층 형성 후에 리프트-오프(lift-off) 공정에 의해 접착 테이프 위에 형성된 절연층 및 도전성 패턴층을 제거함으로써 집적회로 수용을 위한 홀을 용이하게 형성할 수 있다.

Claims (11)

  1. 절연층과 도전성 패턴층이 교대로 반복하여 적층되고, 복수의 상기 절연층에는 콘택홀이 형성되어 상기 콘택홀을 통해 전기접속되는 다층 인쇄회로기판에 있어서,
    상기 다층 인쇄회로기판에 내장되도록 상기 복수의 절연층 중 어느 하나의 제1 절연층 내에 배치되며, 그 상면에 전기접속을 위한 복수의 접속단자를 구비하는 제1 집적회로와;
    상기 제1 집적회로의 하면에 적층되며, 그 상면에 전기접속을 위한 복수의 접속단자를 구비하는 제2 집적회로를 포함하며,
    상기 제1 절연층은 코어 절연층임을 특징으로 하는 다층 인쇄회로기판.
  2. 제 1 항에 있어서, 상기 제1 집적회로의 상기 하면과 상기 제2 집적회로의 하면 사이에 배치된 도전성 패턴층을 더 포함함을 특징으로 하는 다층 인쇄회로기판.
  3. 삭제
  4. 제1 절연층의 상면 및 하면에 제1 및 제2 도전성 패턴층을 형성하는 과정과;
    예정된 제1 집적회로 수용 영역의 상기 제1 도전성 패턴층 및 상기 제1 절연층을 제거하여 상기 제1 절연층에 상기 제1 집적회로를 수용하기 위한 제1 홀을 형성하는 과정과;
    상기 제1 집적회로의 하면이 상기 제2 도전성 패턴층과 접촉하도록 상기 제1 홀에 상기 제1 집적회로를 배치하는 과정과;
    상기 제1 도전성 패턴층 및 상기 제1 집적회로의 상면에 제2 절연층과 제3 도전성 패턴층을 적층하는 과정과;
    예정된 제2 집적회로 수용 영역의 상기 제2 도전성 패턴층에 접착 테이프를 부착하는 과정과;
    상기 접착 테이프를 포함하는 상기 제2 도전성 패턴층 위에 제3 절연층과 제4 도전성 패턴층을 적층하는 과정과;
    상기 접착 테이프의 테두리를 따라 상기 제4 도전성 패턴층과 상기 제3 절연층을 커팅하는 과정과;
    상기 접착 테이프와 상기 접착 테이프 위에 형성된 제3 절연층 및 제4 도전성 패턴층을 제거하여 상기 제3 절연층에 상기 제2 집적회로를 수용하기 위한 제2 홀을 형성하는 과정과;
    상기 제2 집적회로의 하면이 상기 제2 도전성 패턴층과 접촉하도록 상기 제2 홀에 상기 제2 집적회로를 배치하는 과정과;
    상기 제4 도전성 패턴층 및 상기 제2 집적회로의 상면에 제4 절연층과 제5 도전성 패턴층을 적층하는 과정과;
    상기 제2 절연층과 상기 제 4 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 포함함을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서, 상기 제1 절연층은
    코어 절연층임을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  6. 제 5 항에 있어서, 상기 코어 절연층은 FR4 재질이고, 상기 제2 내지 제4 절연층은 ABF(ajinomoto build-up film) 재질임을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  7. 제 4 항에 있어서, 상기 제2 절연층의 하부와 상기 제4 절연층의 상부에 제5 및 제6 절연층과 제6 및 제7 도전성 패턴층을 적층하는 과정과;
    상기 제5 절연층 상기 제 6 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 더 포함함을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 제1 절연층의 상면에 제1 도전성 패턴층을 형성한 다음 예정된 제1 집적회로 수용 영역의 상기 제1 도전성 패턴층 및 상기 제1 절연층을 제거하여 상기 제1 절연층에 상기 제1 집적회로를 수용하기 위한 제1 홀을 형성하는 과정과;
    상기 제1 홀을 폐색하도록 상기 제1 절연층의 하면에 예정된 제2 집적회로 수용 영역 크기의 제1 접착 테이프를 부착하는 과정과;
    제1 집적회로의 하면이 상기 제1 접착 테이프에 부착되도록 상기 제1 홀에 상기 제1 집적회로를 배치하는 과정과;
    상기 제1 도전성 패턴층 및 상기 제1 집적회로의 상면에 제2 절연층과 제3 도전성 패턴층을 적층하는 과정과;
    상기 제1 접착 테이프를 포함하는 상기 제2 도전성 패턴층 위에 제3 절연층과 제3 도전성 패턴층을 적층하는 과정과;
    상기 접착 테이프의 테두리를 따라 상기 제3 도전성 패턴층과 상기 제2 절연층을 커팅하는 과정과;
    상기 제1 접착 테이프와 상기 제1 접착 테이프 위에 형성된 제3 절연층 및 제3 도전성 패턴층을 제거하여 상기 제3 절연층에 상기 제2 집적회로를 수용하기 위한 제2 홀을 형성하는 과정과;
    상기 제2 집적회로의 하면이 상기 제1 집적회로의 하면과 접촉하도록 상기 제2 홀에 상기 제2 집적회로를 배치하는 과정과;
    상기 제3 도전성 패턴층 및 상기 제2 집적회로의 상면에 제4 절연층과 제4 도전성 패턴층을 적층하는 과정과;
    상기 제2 절연층과 상기 제 4 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 포함함을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 제 8 항에 있어서, 상기 제1 절연층은
    코어 절연층임을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 제 9 항에 있어서, 상기 코어 절연층은 FR4 재질이고, 상기 제2 내지 제4 절연층은 ABF(ajinomoto build-up film) 재질임을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  11. 제 8 항에 있어서, 상기 제2 절연층의 하부와 상기 제4 절연층의 상부에 제5 및 제6 절연층과 제5 및 제6 도전성 패턴층을 적층하는 과정과;
    상기 제5 절연층과 상기 제 6 절연층에 층간 전기접속을 위한 복수의 콘택홀을 형성하는 과정을 더 포함함을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020070043755A 2007-05-04 2007-05-04 집적회로가 내장된 인쇄회로기판 및 그 제조방법 KR100856209B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070043755A KR100856209B1 (ko) 2007-05-04 2007-05-04 집적회로가 내장된 인쇄회로기판 및 그 제조방법
US12/150,197 US8629354B2 (en) 2007-05-04 2008-04-25 PCB having embedded IC and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070043755A KR100856209B1 (ko) 2007-05-04 2007-05-04 집적회로가 내장된 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100856209B1 true KR100856209B1 (ko) 2008-09-03

Family

ID=39939362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043755A KR100856209B1 (ko) 2007-05-04 2007-05-04 집적회로가 내장된 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US8629354B2 (ko)
KR (1) KR100856209B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945285B1 (ko) 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727808B2 (en) * 2008-06-13 2010-06-01 General Electric Company Ultra thin die electronic package
FI122217B (fi) * 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP5725152B2 (ja) * 2011-03-10 2015-05-27 株式会社村田製作所 電気素子内蔵型多層基板およびその製造方法
JP5677499B2 (ja) * 2013-04-11 2015-02-25 太陽誘電株式会社 高周波回路モジュール
WO2014185204A1 (ja) * 2013-05-14 2014-11-20 株式会社村田製作所 部品内蔵基板及び通信モジュール
CN104425682A (zh) * 2013-09-10 2015-03-18 菱生精密工业股份有限公司 芯片封装结构、其制造方法,及使用其的芯片封装模块
US20150282367A1 (en) * 2014-03-27 2015-10-01 Hans-Joachim Barth Electronic assembly that includes stacked electronic components
US10193442B2 (en) 2016-02-09 2019-01-29 Faraday Semi, LLC Chip embedded power converters
US10504848B1 (en) 2019-02-19 2019-12-10 Faraday Semi, Inc. Chip embedded integrated voltage regulator
US11069624B2 (en) 2019-04-17 2021-07-20 Faraday Semi, Inc. Electrical devices and methods of manufacture
US11063516B1 (en) 2020-07-29 2021-07-13 Faraday Semi, Inc. Power converters with bootstrap
KR20220163053A (ko) 2021-06-02 2022-12-09 삼성전자주식회사 반도체 패키지
KR20230049373A (ko) * 2021-10-06 2023-04-13 삼성전기주식회사 회로기판
US11990839B2 (en) 2022-06-21 2024-05-21 Faraday Semi, Inc. Power converters with large duty cycles

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294563A (ja) 1997-04-18 1998-11-04 Hitachi Chem Co Ltd マルチチップ実装法
JP2005310946A (ja) * 2004-04-20 2005-11-04 Shinko Electric Ind Co Ltd 半導体装置
JP2006339466A (ja) * 2005-06-03 2006-12-14 Murata Mfg Co Ltd 部品内蔵モジュールおよびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US6171888B1 (en) * 1996-03-08 2001-01-09 Lsi Logic Corp. Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
DE10234951B4 (de) * 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI229920B (en) * 2004-04-12 2005-03-21 Phoenix Prec Technology Corp Electrical connection structure of embedded chip and method for fabricating the same
FI20041680L (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP4826248B2 (ja) * 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294563A (ja) 1997-04-18 1998-11-04 Hitachi Chem Co Ltd マルチチップ実装法
JP2005310946A (ja) * 2004-04-20 2005-11-04 Shinko Electric Ind Co Ltd 半導体装置
JP2006339466A (ja) * 2005-06-03 2006-12-14 Murata Mfg Co Ltd 部品内蔵モジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945285B1 (ko) 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20080273314A1 (en) 2008-11-06
US8629354B2 (en) 2014-01-14

Similar Documents

Publication Publication Date Title
KR100856209B1 (ko) 집적회로가 내장된 인쇄회로기판 및 그 제조방법
JP4408343B2 (ja) 多層プリント配線板の接続構造
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
US10349519B2 (en) Printed circuit board and method for manufacturing the same
US20170033037A1 (en) Packaging substrate
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20140353006A1 (en) Multilayer circuit board and method for manufacturing same
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US20060121255A1 (en) Parallel multilayer printed circuit board having interlayer conductivity due to via ports and method of fabricating same
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005079402A (ja) 回路基板およびその製造方法
KR101946989B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
KR20090056173A (ko) 양면 인쇄회로기판 및 그의 제조 방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
TW201438524A (zh) 印刷電路板及應用其之製造方法
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법
KR101154567B1 (ko) 인쇄회로기판의 제조 방법
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011199103A (ja) 配線基板及びその製造方法
KR100669826B1 (ko) 적층 공법을 이용한 캐패시터 내장형 인쇄 회로 기판 및제조 방법
KR101448110B1 (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법
JP2004282003A (ja) 回路基板用コア材

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070504

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080324

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080711

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080827

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080827

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110728

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120730

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130730

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140730

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150730

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160728

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170728

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200607