[go: up one dir, main page]

KR100945285B1 - 전자소자 내장 인쇄회로기판 및 그 제조 방법 - Google Patents

전자소자 내장 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100945285B1
KR100945285B1 KR1020070094923A KR20070094923A KR100945285B1 KR 100945285 B1 KR100945285 B1 KR 100945285B1 KR 1020070094923 A KR1020070094923 A KR 1020070094923A KR 20070094923 A KR20070094923 A KR 20070094923A KR 100945285 B1 KR100945285 B1 KR 100945285B1
Authority
KR
South Korea
Prior art keywords
electronic device
insulating layer
forming
metal post
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070094923A
Other languages
English (en)
Other versions
KR20090029574A (ko
Inventor
김문일
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070094923A priority Critical patent/KR100945285B1/ko
Priority to JP2007286779A priority patent/JP2009076833A/ja
Priority to US12/007,688 priority patent/US20090071705A1/en
Publication of KR20090029574A publication Critical patent/KR20090029574A/ko
Application granted granted Critical
Publication of KR100945285B1 publication Critical patent/KR100945285B1/ko
Priority to US12/801,337 priority patent/US20100242272A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자소자 내장 인쇄회로기판 및 그 제조 방법이 개시된다. 일면에 캐비티(cavity)가 형성되는 절연 기판과, 전극이 절연 기판의 일면을 향하도록 캐비티에 삽입되는 제1 전자소자와, 전극이 제1 전자소자의 전극과 동일 방향을 향하도록 제1 전자 소자의 일면에 적층되는 제2 전자소자와, 제2 전자소자를 커버하도록 절연 기판의 일면에 형성되는 제1 절연층과, 제1 전자소자를 커버하도록 절연 기판의 타면에 형성되는 제2 절연층을 포함하는 전자소자 내장 인쇄회로기판은, 제1 전자소자 및 제2 전자소자의 전극을 동일한 방향을 향하도록 절연 기판의 캐비티에 내장함으로써, 서로 두께가 다른 제1 전자소자와 제2 전자소자를 순차적 또는 일괄적으로 적층 할 수 있으며, 외부로의 전기적 연결을 위한 비아를 보다 용이하게 형성할 수 있다.
전자소자, 내장, 인쇄회로기판

Description

전자소자 내장 인쇄회로기판 및 그 제조 방법{Electronic components embedded PCB and method for manufacturing thereof}
본 발명은 전자소자 내장 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 차세대 다기능성, 소형 패키지 기술의 일환으로써 전자소자 내장 인쇄회로기판의 개발이 주목 받고 있다. 전자소자 내장 인쇄회로기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화라는 측면도 어느 정도 포함하고 있는데 이는 100MHz이상의 고주파에서 배선거리를 최소화할 수 있을 뿐만 아니라, 경우에 따라서는 FCA(flip chip assembly)나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더 볼(Solder ball)을 이용한 부품의 연결에서 오는 신뢰성의 문제를 개선할 수 있는 방편을 제공하기 때문이다.
그러나, 종래 기술에 따른 전자소자 내장 인쇄회로기판은, 한 개의 전자소자를 절연 기판 내부에 내장시켜 제조함으로써, 전자소자의 집적도를 높이기 어렵다는 문제가 있었으며, 두 개의 전자소자를 대칭 구조로 하여 절연 기판 내부에 내장시켜 제조하는 경우에는, MCP(multi chip package)모듈 제품에 이용되는 DRAM / NAND flash 등과 같이 서로 다른 두께는 갖는 전자소자의 경우에 적용하기 어렵고, 대칭 구조로 인하여 생산 속도가 매우 정체된다는 문제가 있었다.
이에, 서로 두께가 다른 복수개의 전자소자가 내장되면서도 생산 속도를 높여 생산 효율을 높일 수 있는 전자소자 내장 인쇄회로기판과 그 제조 방법이 요구되고 있는 상황이다.
본 발명은, 두께가 다른 복수의 전자소자를 순차적 또는 일괄적으로 적층 할 수 있으며, 비아를 보다 용이하게 형성할 수 있는 전자소자 내장 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 캐비티(cavity)가 형성되는 절연 기판과, 전극이 절연 기판의 일면을 향하도록 캐비티에 삽입되는 제1 전자소자와, 전극이 제1 전자소자의 전극과 동일 방향을 향하도록 제1 전자 소자의 일면에 적층되는 제2 전자소자와, 제2 전자소자를 커버하도록 절연 기판의 일면에 형성되는 제1 절연층과, 제1 전자소자를 커버하도록 절연 기판의 타면에 형성되는 제2 절연층을 구비하는 전자소자 내장 인쇄회로기판이 제공된다.
제1 전자소자의 전극에 형성되어 제1 전자소자와 전기적으로 연결되는 제1 메탈 포스트(the first metal post)와, 제2 전자소자의 전극에 형성되어 제2 전자소자와 전기적으로 연결되는 제2 메탈 포스트를 더 구비할 수 있다.
제1 절연층의 일면으로부터, 제1 메탈 포스트 일단과 제2 메탈 포스트 일단 까지의 거리는 서로 동일할 수 있다.
제1 절연층의 일면에 형성되어 제1 메탈 포스트 및 제2 메탈 포스트에 각각 전기적으로 연결되는 비아(via)를 더 구비할 수 있다.
제1 전자소자의 너비는 제2 전자소자의 너비보다 클 수 있다.
제1 전자소자의 두께는 제2 전자소자의 두께보다 클 수 있다.
제1 전자소자와 제2 전자소자 사이에 개재되는 접착층을 더 구비할 수 있다.
절연 기판의 양면 중 적어도 어느 하나에 형성되는 제1 회로 패턴을 더 구비할 수 있다.
제1 절연층의 일면과 제2 절연층의 일면 중 적어도 어느 하나에 형성되는 제2 회로 패턴을 더 구비할 수 있다.
제1 전자소자와 제2 전자소자 사이에 개재되고 제1 전자소자의 전극과 전기적으로 연결되는 재배선층을 더 구비할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 절연 기판의 일면에 캐비티를 형성하는 단계, 전극이 절연 기판의 일면을 향하도록 캐비티에 제1 전자소자를 삽입하는 단계, 전극이 제1 전자 소자의 전극과 동일한 방향을 향하도록 제1 전자 소자의 일면에 제2 전자소자를 적층하는 단계, 제2 전자소자를 커버하도록 절연 기판의 일면에 제1 절연층을 형성하는 단계, 및 제1 전자소자를 커버하도록 절연 기판의 타면에 제2 절연층을 형성하는 단계를 수행하는 전자소자 내장 인쇄회로기판 제조 방법이 제공된다.
제1 절연층을 형성하는 단계 및 제2 절연층을 형성하는 단계 이전에, 절연 기판의 양면 중 적어도 어느 하나에 제1 회로 패턴을 형성하는 단계를 더 수행할 수 있다.
제1 전자소자를 삽입하는 단계 이전에, 제1 전자소자를 캐비티 내에 고정하도록 절연 기판의 타면에 고정 테이프를 적층하는 단계를 더 수행하고, 제1 절연층을 형성하는 단계 이후에, 고정 테이프를 제거하는 단계를 더 수행할 수 있다.
제1 절연층을 형성하는 단계 이전에, 제1 전자소자와 전기적으로 연결되도록 제1 전자소자의 전극에 제1 메탈 포스트를 형성하는 단계, 및 제2 전자소자와 전기적으로 연결되도록 제2 전자소자의 전극에 제2 메탈 포스트를 형성하는 단계를 더 수행할 수 있다.
제1 절연층을 형성하는 단계 이후에, 제1 메탈 포스트 및 제2 메탈 포스트에 각각 전기적으로 연결되도록 제1 절연층의 일면에 비아를 형성하는 단계를 더 수행할 수 있다.
제2 전자소자를 적층하는 단계 이전에, 제1 전자소자의 일면에 접착층을 형성하는 단계를 더 수행할 수 있다.
제1 절연층을 형성하는 단계 및 제2 절연층을 형성하는 단계 이후에, 제1 절연층의 일면과 제2 절연층의 일면 중 적어도 어느 하나에 제2 회로 패턴을 형성하는 단계를 더 수행할 수 있다.
제1 전자소자의 너비는 제2 전자소자의 너비보다 클 수 있다.
제1 전자소자의 두께는 제2 전자소자의 두께보다 클 수 있다.
제1 전자소자를 삽입하는 단계 이전에 제2 전자소자를 적층하는 단계를 수행 할 수 있다.
제1 전자소자를 삽입하는 단계 이전에 제2 절연층을 형성하는 단계를 수행할 수 있다.
제2 전자소자를 적층하는 단계 이전에, 제1 전자소자의 전극과 전기적으로 연결되도록 제1 전자소자의 일면에 재배선층을 형성하는 단계를 더 수행할 수 있다.
본 발명의 실시예에 따르면, 서로 두께가 다른 제1 전자소자와 제2 전자소자를 순차적 또는 일괄적으로 적층하여 절연 기판의 캐비티에 내장할 수 있으며, 제1 메탈 포스트 및 제2 메탈 포스트의 외부로의 전기적 연결을 위한 비아를 보다 용이하게 형성할 수 있다.
본 발명에 따른 전자소자 내장 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
도 1은 본 발명의 일 측면에 따른 전자소자 내장 인쇄회로기판의 제1 실시예를 나타낸 단면도이다. 도 1을 참조하면, 전자소자 내장 인쇄회로기판(100), 절연 기판(110), 캐비티(cavity, 115), 제1 전자소자(120), 제2 전자소자(130), 전극(122, 132), 제1 절연층(140), 제2 절연층(145), 제1 메탈 포스트(the first metal post, 150), 제2 메탈 포스트(155), 비아홀(via hole, 162, 164), 비아(via, 160, 165), 접착층(170), 제1 회로 패턴(180), 제2 회로 패턴(185)이 도시되어 있다.
본 실시예에 따르면, 각 전극(122, 132)이 동일한 방향을 향하도록 제1 전자소자(120)와 제2 전자소자(130)를 절연 기판(110)의 캐비티(115)에 내장하여, 두께(t1, t2)가 다른 복수의 전자소자가 내장될 수 있고, 복수의 전자소자와 외부와의 전기적 연결을 위한 비아(160)를 용이하게 형성할 수 있는 전자소자 내장 인쇄회로기판(100)이 제시된다.
절연 기판(110)은, 제1 전자소자(120)와 제2 전자소자(130)가 내장될 캐비티(115)가 일면에 형성될 수 있다. 예를 들어, 절연 기판(110)은 CCL(Copper clad laminate) 기판의 일부분으로서, 절연 기판(110)의 양면 중 적어도 어느 하나, 즉, 일면, 타면 또는 양면에 제1 회로 패턴(180)이 형성될 수 있으며, 절연 기판(110)의 내부에는 절연 기판(110) 양면 간의 전기적 연결을 위한 인터커넥션(interconnection)이 형성될 수 있다.
제1 회로 패턴(180)은, CCL 기판의 일부인 절연 기판(110)의 일면, 타면 또 는 양면에 형성되는 구리층(copper layer)을 에칭(etching)함에 따라 형성될 수 있다.
먼저, 구리층에 에칭 레지스트(etching resist)를 도포하고, 포토 리소그래피(photo-lithography) 방식에 의해 노광 및 현상 공정을 거친 후, 구리층(copper layer)의 일부에 에칭액(etchant)을 도포하여 구리층의 일부를 제거함으로써 제1 회로 패턴(180)이 형성될 수 있다.
인터커넥션은, 절연 기판(110)의 양면에 제1 회로 패턴(180)이 형성된 경우, 양면 간의 전기적 연결을 위해 형성될 수 있으며, 예를 들어, 구리와 같은 전도성 물질을 이용할 수 있다.
먼저, 절연 기판(110)에, 예를 들어, 드릴링(drilling)으로 관통홀을 천공하고, 필요한 경우, 디버링(deburring)이나 디스미어(desmear)와 같은 후처리 공정을 수행한 후, 관통홀 내부에, 예를 들어, 동 도금, 패널 도금, 패턴 도금 등의 공정에 의하여 전도성 물질을 충전할 수 있다.
캐비티(115)는, 절연 기판(110)의 일면에 형성될 수 있다. 본 실시예의 경우, 절연 기판(110)의 일면으로부터 타면까지 관통된 경우를 일 예로서 제시하였으나, 이 뿐만아니라, 절연 기판(110)이 관통되지 않고 일면에 홈을 형성하는 경우도 포함할 수 있음은 물론이다.
캐비티(115)는 제1 전자소자(120) 및 제2 전자소자(130)가 삽입될 위치에 상응하여 가공될 수 있으며, 예를 들어, 레이저 커팅(laser cutting), 라우팅(routing), 펀칭(punching) 등의 방식을 이용하여 절연 기판(110)의 일면에 형성 될 수 있다.
제1 전자소자(120)는, 전극(122)이 절연 기판(110)의 일면을 향하도록 캐비티(115)에 삽입될 수 있으며, 제1 전자소자(120)는, 예를 들어, DRAM 또는 NAND flash 등과 같은 칩(chip)일 수 있다.
제1 전자소자(120)를 삽입하기 이전에, 제1 전자소자(120)를 캐비티(115) 내에 고정하도록 절연 기판(110)의 타면에 고정 테이프를 적층할 수 있으며, 제1 전자소자(120)의 일면에 제2 전자소자(130)를 적층하고 제2 전자소자(130)를 커버하도록 절연 기판(110)에 제1 절연층(140)을 형성한 뒤에, 고정 테이프를 제거하고 절연 기판(110)의 타면에 제2 절연층(145)을 형성할 수 있다.
고정 테이프는, 예를 들어, 제거 시 잔류물을 남기지 않는 내열 테이프로서, PI(polyimide) 재질로 이루어지는 테이프를 이용할 수 있다.
고정 테이프를 이용하여 제1 전자소자(120)를 고정시키는 방법 이외에, 제1 전자소자(120)를 삽입하기 이전에 절연 기판(110)의 타면에 제2 절연층(145)을 먼저 형성할 수 있으며, 이에 따라, 별도의 고정 수단이 없이도 전자소자 내장 인쇄회로기판(100)을 효율적으로 제조할 수 있게 된다.
제1 메탈 포스트(150)는, 제1 전자소자(120)의 전극(122)에 형성되어 제1 전자소자(120)와 전기적으로 연결될 수 있으며, 제1 절연층(140)에 비아홀(162)을 천공하고, 비아(160)를 형성함으로써, 제1 전자소자(120)가 외부와 전기적으로 연결될 수 있다.
제1 메탈 포스트(150)는, 제1 전자소자(120)의 전극(122)의 위치에 상응하는 관통홀이 형성된 도금 레지스트층을 제1 전자소자(120)의 일면에 형성하고, 이후에, 관통홀 내부에 도금 등의 공정에 의하여 전도성 물질을 충전함에 의하여 제조할 수 있다.
또한, 제1 메탈 포스트(150) 일단과 제2 메탈 포스트(155) 일단은 제1 절연층(140)의 일면으로부터 상응하는 거리(h1, h2)에 위치할 수 있으므로, 제1 절연층(140)의 일면에 외부와의 전기적 연결을 위한 비아(160)를 형성하기 위해 레이저 드릴(laser drill) 등을 이용하여 비아홀(162)을 형성할 시에, 서로 상응하는 깊이까지만 가공하면 되므로 보다 용이하게 비아(160)를 형성할 수 있다.
제2 전자소자(130)는, 전극(132)이 제1 전자소자(120)의 전극(122)과 동일 방향을 향하도록 제1 전자 소자의 일면에 접착층(170)을 개재하여 적층될 수 있으며, 제2 전자소자(130)는, 예를 들어, DRAM 또는 NAND flash 등과 같은 칩(chip)일 수 있으나, 제1 전자소자(120)와 제2 전자소자(130)는 각각 너비(d1, d2)와 두께(t1, t2)가 다를 수 있으며, 이에 대해서는 후술하도록 한다.
접착층(170)은, 제1 전자소자(120)와 제2 전자소자(130) 사이에 개재될 수 있으며, DAF(die attach film), NCA(non conductive adhesive) 또는 에폭시(epoxy) 등이 사용될 수 있다. 먼저, 제1 전자소자(120)의 일면에 접착층(170)이 적층된 후, 접착층(170)에 제2 전자소자(130)가 적층될 수 있으며, 이에 따라, 제1 절연층(140)을 형성할 시에 제2 전자소자(130)가 유동을 일으키지 않고 고정되도록 할 수 있다.
제1 전자소자(120)를 절연 기판(110)의 캐비티(115)에 삽입한 뒤에, 제1 전 자소자(120)와 제2 전자소자(130) 사이에 접착층(170)을 개재하여 제2 전자소자(130)를 제1 전자소자(120)의 일면에 순차적으로 적층할 수 있다.
또한, 제1 전자소자(120)를 절연 기판(110)의 캐비티(115)에 삽입하기 이전에, 제1 전자소자(120)와 제2 전자소자(130) 사이에 접착층(170)을 개재하여 제2 전자소자(130)를 제1 전자소자(120)의 일면에 적층한 후, 제1 전자소자(120) 및 제2 전자소자(130)를 일괄적으로 절연 기판(110)의 캐비티(115)에 삽입할 수도 있는 등, 탄력적으로 공정을 운용하여 보다 용이하게 전자소자 내장 인쇄회로기판(100)을 제조할 수 있다.
이와 같이, 제1 전자소자(120)와 제2 전자소자(130)의 전극(122, 132)이 동일한 방향을 향하도록 제1 전자소자(120)와 제2 전자소자(130)가 적층되어 절연 기판(110)의 캐비티(115)에 삽입됨으로써, 전자소자의 두께(t1, t2)가 달라 대칭형을 구성하기 어려운 경우에 제1 전자소자(120)와 제2 전자소자(130)를 순차적으로 또는 일괄적으로 절연 기판(110)에 내장함으로써, 전자소자 내장 인쇄회로기판(100)을 용이하게 제조할 수 있으며, 전극(122, 132)과 외부와의 전기적 연결을 위한 비아(160)도 보다 용이하게 형성할 수 있다.
제2 메탈 포스트(155)는, 제2 전자소자(130)의 전극(132)에 형성되어 제2 전자소자(130)와 전기적으로 연결될 수 있으며, 제1 절연층(140)에 비아홀(162)을 천공하고, 비아(160)를 형성함으로써, 제2 전자소자(130)가 외부와 전기적으로 연결될 수 있다.
제2 메탈 포스트(155)는, 제1 메탈 포스트(150)와 마찬가지로, 제2 전자소 자(130)의 전극(132)의 위치에 상응하는 관통홀이 형성된 도금 레지스트 층을 제2 전자소자(130)의 일면에 형성하고, 이후에, 관통홀 내부에 도금 등의 공정에 의하여 전도성 물질을 충전함에 의하여 제조할 수 있다.
제1 메탈 포스트(150)와 제2 메탈 포스트(155)는 제2 전자소자(130)가 제1 전자소자(120)의 일면에 적층되기 이전에 각각 형성될 수 있으며, 제2 전자소자(130)가 제1 전자소자(120)의 일면에 적층된 이후에 동시에 형성될 수도 있을 것이다.
또한, 제1 메탈 포스트(150) 일단과 제2 메탈 포스트(155) 일단은 제1 절연층(140)의 일면으로부터 상응하는 거리(h1, h2)에 위치할 수 있으므로, 제1 절연층(140)의 일면에 외부와의 전기적 연결을 위한 비아(160)를 형성하기 위해 레이저 드릴 등을 이용하여 비아홀(162)을 형성할 시에, 서로 상응하는 깊이까지만 가공하면 되므로 보다 용이하게 비아(160)를 형성할 수 있다.
제1 전자소자(120)의 너비(d1)는 제2 전자소자(130)의 너비(d2)보다 클 수 있으며, 이에 따라, 제1 전자소자(120)의 전극(122)과 제2 전자소자(130)의 전극(132)이 위치 상 서로 간섭을 일으키지 않아, 제1 절연층(140)의 일면을 향하여 각각 제1 메탈 포스트(150)와 제2 메탈 포스트(155)를 용이하게 형성할 수 있다.
또한, 제1 전자소자(120)의 두께(t1)는 제2 전자소자(130)의 두께(t2)보다 클 수 있으며, 이에 따라, 제1 전자소자(120)의 전극(122)에 형성되는 제1 메탈 포스트(150)를 길게 형성할 필요가 없게 되어 보다 효율적으로 전자소자 내장 인쇄회로기판(100)을 제조할 수 있다.
제1 절연층(140)은, 제2 전자소자(130)를 커버하도록 절연 기판(110)의 일면에 형성될 수 있으며, 이에 따라, 제1 메탈 포스트(150)와 제2 메탈 포스트(155)가 제1 절연층(140)에 의해 매립될 수 있다.
또한, 제2 절연층(145)은, 제1 전자소자(120)를 커버하도록 절연 기판(110)의 타면에 형성될 수 있으며, 이에 따라, 비로소 제1 전자소자(120) 및 제2 전자소자(130)가 내장된 인쇄회로기판을 제조할 수 있게 된다.
비아(160)는, 제1 절연층(140)의 일면에 형성되어 제1 메탈 포스트(150) 및 제2 메탈 포스트(155)에 각각 전기적으로 연결될 수 있으며, 이에 따라, 제1 전자소자(120) 및 제2 전자소자(130)가 외부와 전기적으로 연결될 수 있다.
비아(160)는, 레이저 드릴 또는 리소그래피 방식을 이용하여 제1 메탈 포스트(150) 및 제2 메탈 포스트(155)의 위치에 상응하게 비아홀(162)을 천공하고, 제1 절연층(140)의 일면에 예를 들어, 구리와 같은 전도성 물질을 도금하여 비아홀(162)을 충전함으로써, 형성될 수 있다.
제2 회로 패턴(185)은, 제1 절연층(140)의 일면과 제2 절연층(145)의 일면 중 적어도 어느 하나에 형성될 수 있다. 즉, 제1 절연층(140)의 일면, 제2 절연층(145)의 일면 또는 제1 절연층(140)과 제2 절연층(145)의 일면에 형성될 수 있으며, 비아홀(164)에 충전된 비아(165)를 통해 제1 회로 패턴(180)과 전기적으로 연결될 수 있다.
제2 회로 패턴(185)은, 비아(160)의 형성을 위하여 제1 절연층(140)의 일면과 제2 절연층(145)의 일면에 형성된 도금층을 에칭함에 의하여 형성될 수 있다. 즉, 도금층에 에칭 레지스트(etching resist)를 도포하고, 포토 리소그래피(photo-lithography) 방식에 의해 노광 및 현상 공정을 거친 후, 구리층의 일부에 에칭액(etchant)을 도포하여 구리층의 일부를 제거함으로써 형성될 수 있다.
본 실시예에 따르면, 제1 전자소자(120)와 제2 전자소자(130)의 전극(122, 132)이 동일한 방향을 향하도록 제1 전자소자(120) 및 제2 전자소자(130)를 삽입하여, 보다 용이하게 외부와 전기적으로 연결할 수 있고, 제1 메탈 포스트(150) 및 제2 메탈 포스트(155)의 일단이 제1 절연층(140)의 일면으로부터 거리(h1, h2)가 상응함에 따라, 보다 용이하게 비아홀(162)을 형성할 수 있다.
또한, 제1 전자소자(120)의 너비(d1)와 두께(t1)가 제2 전자소자(130)보다 클 수 있어, 각 전극(122, 132)이 위치 상의 간섭이 일어나지 않으므로, 보다 용이하게 제1 메탈 포스트(150)와 제2 메탈 포스트(155)를 형성할 수 있다.
다음으로, 제1 전자소자와 제2 전자소자 사이에 재배선층을 형성하는, 본 발명의 일 측면에 따른 전자소자 내장 인쇄회로기판의 제2 실시예에 대하여 설명하도록 한다.
도 2는 본 발명의 일 측면에 따른 전자소자 내장 인쇄회로기판의 제2 실시예를 나타낸 단면도이다. 도 2를 참조하면, 전자소자 내장 인쇄회로기판(200), 절연 기판(210), 캐비티(215), 제1 전자소자(220), 제2 전자소자(230), 전극(222, 232), 제1 절연층(240), 제2 절연층(245), 제1 메탈 포스트(250), 제2 메탈 포스트(255), 비아홀(262, 264), 비아(260, 265), 접착층(270), 제1 회로 패턴(280), 제2 회로 패턴(285), 제1 보호층(292), 재배선층(294), 제2 보호층(296), 범프(298)가 도시되어 있다.
본 실시예에 따르면, 제1 전자소자(220)와 제2 전자소자(230) 사이에 재배선층(294), 제1 보호층(292), 제2 보호층(296) 및 범프(298)가 개재되어, 설계의 자유도를 높일 수 있는 전자소자 내장 인쇄회로기판(200)이 제시된다.
본 실시예의 경우, 절연 기판(210), 캐비티(215), 제1 전자소자(220), 제2 전자소자(230), 전극(222, 232), 제1 절연층(240), 제2 절연층(245), 제1 메탈 포스트(250), 제2 메탈 포스트(255), 비아홀(262, 264), 비아(260, 265), 접착층(270), 제1 회로 패턴(280) 및 제2 회로 패턴(285)은 본 발명의 일 측면에 따른 전자소자 내장 인쇄회로기판(200)의 제1 실시예와 동일 또는 상응하므로, 이에 대한 설명을 생략하기로 하고, 이하, 전자소자 내장 인쇄회로기판(200)의 제1 실시예와 차이점인 재배선층(294), 제1 보호층(292), 제2 보호층(296) 및 범프(298)와 제1 전자소자(220)와 제2 전자소자(230)의 너비(d3, d4)에 대하여 설명하도록 한다.
제1 보호층(292)은, 제1 전자소자(220)의 전극(222) 중 일부가 노출되도록 제1 전자소자(220)의 일면에 형성될 수 있다. 제1 보호층(292)은, 포토 리소그래피 방식에 의한 노광 및 현상 공정에 의하여 형성될 수 있으며, 재배선층(294)이 형성될 수 있는 기반을 제공할 수 있다.
재배선층(294)은, 제1 전자소자(220)와 제2 전자소자(230) 사이에 개재되고 제1 전자소자(220)의 전극(222)과 전기적으로 연결될 수 있으며, 이에 따라, 제1 전자소자(220)의 너비(d1)가 제2 전자소자(230)의 너비(d2)보다 작은 경우라도 각 전극(222, 232)의 위치 상 간섭 없이 제1 메탈 포스트(250) 및 제2 메탈 포스트(255)를 형성할 수 있다.
제1 전자소자(220)의 측면에는 재배선층(294)의 기반으로 이용되기 위한 몰딩재가 형성될 수 있고, 몰딩재와 제1 보호층(292)의 일면에 제1 전자소자(220)의 전극(222)과 전기적으로 연결되는 재배선층(294)이 형성될 수 있다.
재배선층(294)은 몰딩재와 제1 보호층(292)의 일면에, 예를 들어, 도금 등을 통하여 도금층을 형성한 후, 포토 리소그래피 방식을 이용하여 소정의 패턴이 형성된 에칭 레지스트층을 형성하고, 이를 선택적으로 에칭하여 형성될 수 있다.
제2 보호층(296)은, 제1 메탈 포스트(250)가 형성될 재배선층(294)의 일부를 노출시키고 나머지 영역에 형성될 수 있으며, 제1 보호층(292)과 마찬가지로, 포토 리소그래피를 이용하여 형성될 수 있다.
범프(298)는, 제1 메탈 포스트(250)의 형성을 용이하게 하기 위하여 노출된 재배선층(294) 상에 형성될 수 있으며, 재배선층(294)과 마찬가지로, 예를 들어, 도금 등을 통하여 도금층을 형성한 후, 포토 리소그래피 방식을 이용하여 소정의 패턴이 형성된 에칭 레지스트층을 형성하고, 이를 선택적으로 에칭하여 형성될 수 있다.
본 실시예에 따르면, 제1 전자소자(220)와 제2 전자소자(230) 사이에 재배선층(294)을 개재하여, 제1 전자소자(220)와 제2 전자소자(230)의 너비(d3, d4)에 구속 받지 않고 제1 메탈 포스트(250) 및 제2 메탈 포스트(255)를 형성할 수 있으므로, 전자소자 내장 인쇄회로기판(200)에 대한 설계의 자유도를 높일 수 있다.
다음으로, 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법의 제1 실시예에 대하여 설명하도록 한다.
도 3은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법의 제1 실시예를 나타낸 순서도이고, 도 4 내지 도 17은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법 제1 실시예의 각 공정을 나타낸 단면도이다.
도 3 내지 도 17을 참조하면, 전자소자 내장 인쇄회로기판(300), 절연 기판(310), 캐비티(315), 제1 전자소자(320), 제2 전자소자(330), 전극(322, 332), 제1 절연층(340), 제2 절연층(345), 제1 메탈 포스트(350), 제2 메탈 포스트(355), 비아홀(362, 364), 비아(360, 365), 접착층(370), 제1 회로 패턴(380), 제2 회로 패턴(385), 고정 테이프(375) 가 도시되어 있다.
본 실시예에 따르면, 제1 전자소자(320)와 제2 전자소자(330)의 전극(322, 332)이 동일한 방향을 향하도록 제1 전자소자(320) 및 제2 전자소자(330)를 절연 기판(310)의 캐비티(315)에 내장하여, 보다 간단하고 용이하게 전자소자 내장 인쇄회로기판(300)을 제조할 수 있는 전자소자 내장 인쇄회로기판(300) 제조 방법이 제시된다.
먼저, 도 4와 같이, 절연 기판의 양면 중 적어도 어느 하나에 제1 회로 패턴을 형성한다(S2). 예를 들어, 절연 기판(310)은 CCL 기판의 일부분일 수 있으므로, 제1 회로 패턴(380)은, 절연 기판(310)의 일면, 타면 또는 양면에 형성되는 구리층 을 에칭함에 따라 형성될 수 있다.
제1 회로 패턴(380)은, 구리층에 에칭 레지스트를 도포하고, 포토 리소그래피 방식에 의해 노광 및 현상 공정을 거친 후, 구리층의 일부에 선택적으로 에칭액을 도포하여 구리층의 일부를 제거함으로써 형성될 수 있다.
또한, 절연 기판(310)의 양면에 제1 회로 패턴(380)이 형성된 경우, 양면 간의 전기적 연결을 위해 인터커넥션을 형성할 수 있으며, 예를 들어, 구리와 같은 전도성 물질을 이용할 수 있다.
인터커넥션은, 절연 기판(310)에, 예를 들어, 드릴링으로 관통홀을 천공하고, 필요한 경우, 디버링이나 디스미어와 같은 후처리 공정도 수행한 후, 관통홀 내부에, 예를 들어, 동 도금, 패널 도금, 패턴 도금 등의 공정에 의하여 전도성 물질을 충전하여 형성할 수 있다.
다음으로, 도 5와 같이, 절연 기판의 일면에 캐비티를 형성한다(S4). 즉, 캐비티(315)는 제1 전자소자(320) 및 제2 전자소자(330)가 삽입될 위치에 상응하여 가공될 수 있으며, 레이저 커팅, 라우팅, 펀칭 등의 방식을 이용하여 절연 기판(310)의 일면에 형성될 수 있다.
다음으로, 도 6과 같이, 제1 전자소자를 캐비티 내에 고정하도록 절연 기판의 타면에 고정 테이프를 적층한다(S6). 고정 테이프(375)는, 제거 시 잔류물을 남기지 않는 내열 테이프로서, 예를 들어, PI 재질로 이루어지는 테이프를 이용할 수 있다.
본 실시예의 경우, 고정 테이프(375)를 이용하여 제1 전자소자(320)를 고정 시키는 방법을 제시하였으나, 이외에도, 제1 전자소자(320)를 삽입하기 이전에 절연 기판(310)의 타면에 제2 절연층(345)을 먼저 형성할 수 있으며, 이에 따라, 별도의 고정 수단이 없이도 전자소자 내장 인쇄회로기판(300)을 효율적으로 제조할 수 있게 된다.
다음으로, 도 7과 같이, 제1 전자소자와 전기적으로 연결되도록 제1 전자소자의 전극에 제1 메탈 포스트를 형성한다(S8). 즉, 제1 전자소자(320)의 전극(322)의 위치에 상응하는 관통홀이 형성된 도금 레지스트층을 제1 전자소자(320)의 일면에 형성한 후에, 관통홀 내부에 도금 등의 공정에 의하여 전도성 물질을 충전함에 의하여 제조할 수 있다.
다음으로, 도 8과 같이, 전극이 절연 기판의 일면을 향하도록 캐비티에 제1 전자소자를 삽입한다(S10). 제1 전자소자(320)는, 전극(322)이 절연 기판(310)의 일면을 향하도록 캐비티(315)에 삽입될 수 있으며, 제1 전자소자(320)는, 예를 들어, DRAM 또는 NAND flash 등과 같은 칩(chip)일 수 있다.
다음으로, 도 9와 같이, 제1 전자소자의 일면에 접착층을 형성한다(S12). 접착층(370)은 제1 전자소자(320)와 제2 전자소자(330) 사이에 개재될 수 있으며, DAF, NCA 또는 에폭시 등이 사용될 수 있다. 먼저, 제1 전자소자(320)와 일면에 접착층(370)이 적층된 후, 접착층(370)에 제2 전자소자(330)가 적층될 수 있으며, 이에 따라, 제1 절연층(340)을 형성할 시에 제2 전자소자(330)가 유동을 일으키지 않고 고정되도록 할 수 있다.
다음으로, 도 10과 같이, 제2 전자소자와 전기적으로 연결되도록 제2 전자소 자의 전극에 제2 메탈 포스트를 형성한다(S14). 제2 전자소자(330)의 전극(332)의 위치에 상응하는 관통홀이 형성된 도금 레지스트 층을 제2 전자소자(330)의 일면에 형성하고, 이후에, 관통홀 내부에 도금 등의 공정에 의하여 전도성 물질을 충전함에 의하여 제조할 수 있다.
여기서, 제1 메탈 포스트(350) 일단과 제2 메탈 포스트(355) 일단은 제1 절연층(340)의 일면으로부터 상응하는 거리(h5, h6)에 위치할 수 있으므로, 제1 절연층(340)의 일면에 외부와의 전기적 연결을 위한 비아(360)를 형성하기 위해 레이저 드릴 등을 이용하여 비아홀(362)을 형성할 시에, 서로 상응하는 깊이까지만 가공하면 되므로 보다 용이하게 비아(360)를 형성할 수 있다.
다음으로, 도 11과 같이, 전극이 제1 전자 소자의 전극과 동일한 방향을 향하도록 제1 전자 소자의 일면에 제2 전자소자를 적층한다(S16). 제2 전자소자(330)는, 전극(332)이 제1 전자소자(320)의 전극(322)과 동일 방향을 향하도록 제1 전자 소자의 일면에 접착층(370)을 개재하여 적층될 수 있으며, 제2 전자소자(330)는, 예를 들어, DRAM 또는 NAND flash 등과 같은 칩(chip)일 수 있다.
제1 전자소자(320)의 너비(d5)는 제2 전자소자(330)의 너비(d6)보다 클 수 있으며, 이에 따라, 제1 전자소자(320)의 전극(322)과 제2 전자소자(330)의 전극(332)이 서로 위치 상의 간섭을 일으키지 않아, 제1 절연층(340)의 일면을 향하여 각각 제1 메탈 포스트(350)와 제2 메탈 포스트(355)를 용이하게 형성할 수 있다.
또한, 제1 전자소자(320)의 두께(t5)는 제2 전자소자(330)의 두께(t6)보다 클 수 있으며, 이에 따라, 제1 전자소자(320)의 전극(322)에 형성되는 제1 메탈 포스트(350)를 길게 형성할 필요가 없게 되어 보다 효율적으로 전자소자 내장 인쇄회로기판(300)을 제조할 수 있다.
본 실시예의 경우, 제1 전자소자(320)를 절연 기판(310)의 캐비티(315)에 삽입한 뒤에, 접착층(370)을 개재하여 제2 전자소자(330)를 제1 전자소자(320)의 일면에 순차적으로 적층하는 것을 일 예로 제시하였으나, 이뿐만 아니라, 제1 전자소자(320)를 절연 기판(310)의 캐비티(315)에 삽입하기 이전에, 접착층(370)을 개재하여 제2 전자소자(330)를 제1 전자소자(320)의 일면에 적층한 후, 제1 전자소자(320) 및 제2 전자소자(330)를 일괄적으로 절연 기판(310)의 캐비티(315)에 삽입하는 공정도 포함할 수 있음은 물론이며, 이에 따라, 제2 전자소자(330)의 적층을 위한 위치 제어가 보다 용이하게 되어, 전자소자 내장 인쇄회로기판(300)의 생산 효율성을 높일 수 있다.
다음으로, 도 12와 같이, 절연 기판의 일면에 제1 절연층을 형성한다(S18). 즉, 제2 전자소자(330)를 커버하도록 절연 기판(310)의 일면에 형성될 수 있으며, 이에 따라, 제1 메탈 포스트(350)와 제2 메탈 포스트(355)가 제1 절연층(340)에 의해 매립될 수 있다.
다음으로, 도 13과 같이, 고정 테이프를 제거한다(S20). 제1 전자소자(320)를 고정하기 위하여 적층되었던 고정 테이프(375)를 제2 절연층(345)을 형성하기 위하여 제거할 수 있다.
다음으로, 도 14와 같이, 절연 기판의 타면에 제2 절연층을 형성한다(S22). 즉, 제1 전자소자(320)를 커버하도록 절연 기판(310)의 타면에 형성될 수 있으며, 이에 따라, 비로소 제1 전자소자(320) 및 제2 전자소자(330)가 내장된 인쇄회로기판을 형성할 수 있게 된다.
다음으로, 도 15 및 도 16과 같이, 제1 메탈 포스트 및 제2 메탈 포스트에 각각 전기적으로 연결되도록 절연 기판의 일면에 비아를 형성한다(S24). 우선, 도 15와 같이, 레이저 드릴 또는 리소그래피 방식을 이용하여 제1 메탈 포스트(350) 및 제2 메탈 포스트(355)의 위치에 상응하게 비아홀(362)을 천공하고, 도 16과 같이, 제1 절연층(340)의 일면에, 예를 들어, 구리와 같은 전도성 물질을 도금하여 비아홀(362)을 충전함으로써, 비아(360)가 형성될 수 있다.
또한, 제1 회로 패턴(380)과 제2 회로 패턴(385)을 전기적으로 연결시키기 위한 비아(365)도 제1 메탈 포스트(350) 및 제2 메탈 포스트(355)에 각각 전기적으로 연결되는 비아(360)를 형성하는 공정에서 비아홀(364)를 형성함에 의해 동시에 형성될 수 있다.
마지막으로, 도 17과 같이, 제1 절연층의 일면과 제2 절연층의 일면 중 적어도 어느 하나에 제2 회로 패턴을 형성한다(S26). 제2 회로 패턴(385)은, 비아(360)의 형성을 위하여 제1 절연층(340)의 일면과 제2 절연층(345)의 일면에 형성된 도금층을 에칭함에 의하여 형성될 수 있다. 즉, 도금층에 에칭 레지스트(etching resist)를 도포하고, 포토 리소그래피(photo-lithography) 방식에 의해 노광 및 현상 공정을 거친 후, 구리층의 일부에 에칭액(etchant)을 도포하여 구리층의 일부를 제거함으로써 형성할 수 있다.
본 실시예에 따르면, 제1 전자소자(320)와 제2 전자소자(330)의 전극(322, 332)이 동일한 방향을 향하도록 제1 전자소자(320) 및 제2 전자소자(330)를 절연 기판(310)의 캐비티(315)에 내장함으로써, 일방향에서 복수의 전자소자를 내장할 수 있게 되어, 전자소자 내장 인쇄회로기판(300)을 보다 효율적으로 제조할 수 있다.
또한, 제1 메탈 포스트(350) 및 제2 메탈 포스트(355)의 일단이 제1 절연층(340)의 일면으로부터 거리(h5, h6)가 상응함에 따라, 보다 용이하게 비아홀(362, 364)을 형성할 수 있으며, 제1 전자소자(320)의 너비(d5)와 두께(t5)가 제2 전자소자(330)보다 클 수 있어, 각 전극(322, 332)이 간섭이 없이 용이하게 제1 메탈 포스트(350)와 제2 메탈 포스트(355)를 형성할 수 있다.
다음으로, 제1 전자소자와 제2 전자소자 사이에 재배선층을 형성하는, 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판의 제조 방법의 제2 실시예에 대하여 설명하도록 한다.
도 18은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법의 제2 실시예를 나타낸 순서도이고, 도 19 내지 도 33은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법 제2 실시예의 각 공정을 나타낸 단면도이다.
도 18 내지 도 33을 참조하면, 전자소자 내장 인쇄회로기판(400), 절연 기판(410), 캐비티(415), 제1 전자소자(420), 제2 전자소자(430), 전극(422, 432), 제1 절연층(440), 제2 절연층(445), 제1 메탈 포스트(450), 제2 메탈 포스트(455), 비아홀(462, 464), 비아(460, 465), 접착층(470), 제1 회로 패턴(480), 제2 회로 패턴(485), 고정 테이프(475), 재배선층(494), 제1 보호층(492), 제2 보호층(496), 범프(498)가 도시되어 있다.
본 실시예에 따르면, 재배선층(494)을 형성함으로써, 제1 전자소자(420)와 제2 전자소자(430)의 너비(도 31의 d7, d8)에 구속 받지 않고 설계의 자유도를 높인 전자소자 내장 인쇄회로기판(400)을 제조할 수 있는 전자소자 내장 인쇄회로기판(400) 제조 방법이 제시된다.
먼저, 도 19와 같이, 절연 기판의 양면 중 적어도 어느 하나에 제1 회로 패턴을 형성한다(S32). 다음으로, 도 20과 같이, 절연 기판의 일면에 캐비티를 형성한다(S34). 다음으로, 도 21과 같이, 제1 전자소자를 캐비티 내에 고정하도록 절연 기판의 타면에 고정 테이프를 적층한다(S36).
다음으로, 도 22와 같이, 재배선층을 형성한다(S38). 다음으로, 도 23과 같이, 제1 전자소자와 전기적으로 연결되도록 제1 전자소자의 전극에 제1 메탈 포스트를 형성한다(S40). 다음으로, 도 24와 같이, 전극이 절연 기판의 일면을 향하도록 캐비티에 제1 전자소자를 삽입한다(S42).
다음으로, 도 25와 같이, 제1 전자소자의 일면에 접착층을 형성한다(S44). 다음으로, 도 26과 같이, 제2 전자소자와 전기적으로 연결되도록 제2 전자소자의 전극에 제2 메탈 포스트를 형성한다(S46). 다음으로, 도 27과 같이, 전극이 제1 전자 소자의 전극과 동일한 방향을 향하도록 제1 전자 소자의 일면에 제2 전자소자를 적층한다(S48).
다음으로, 도 28과 같이, 절연 기판의 일면에 제1 절연층을 형성한다(S50). 다음으로, 도 29와 같이, 고정 테이프를 제거한다(S52). 다음으로, 도 30과 같이, 절연 기판의 타면에 제2 절연층 형성한다(S54).
다음으로, 도 31 및 도 32와 같이, 제1 메탈 포스트 및 제2 메탈 포스트에 각각 전기적으로 연결되도록 절연 기판의 일면에 비아를 형성한다(S56). 마지막으로, 도 33과 같이, 제1 절연층의 일면과 제2 절연층의 일면 중 적어도 어느 하나에 제2 회로 패턴을 형성한다(S58).
본 실시예의 경우, 제1 회로 패턴(480) 형성, 절연 기판(410)에 캐비티(415) 형성, 고정 테이프(475) 적층, 제1 메탈 포스트(450) 형성, 제1 전자소자(420) 삽입, 접착층(470) 형성, 제2 메탈 포스트(455) 형성, 제2 전자소자(430) 적층, 제1 절연층(440) 형성, 고정 테이프(475) 제거, 제2 절연층(445) 형성, 비아홀(462, 464)을 천공하여 비아(460, 465) 형성 및 제2 회로 패턴(485) 형성 공정은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판(400) 제조 방법의 제1 실시예와 동일 또는 상응하므로, 이에 대한 설명을 생략하기로 하고, 이하, 전자소자 내장 인쇄회로기판(400) 제조 방법의 제1 실시예와 차이점인 재배선층(494)을 형성하는 단계에 대하여 설명하도록 한다.
도 22와 같이, 제1 전자소자의 전극과 전기적으로 연결되도록 제1 전자소자의 일면에 재배선층을 형성한다(S38). 재배선층(494)을 형성하는 공정은 다음과 같이 설명할 수 있다.
먼저, 제1 전자소자(420)의 전극(422) 중 일부가 노출되도록 제1 전자소자(420)의 일면에 제2 보호층(496)을 형성한다. 즉, 포토 리소그래피 방식에 의한 노광 및 현상 공정에 의하여 형성될 수 있으며, 이에 따라, 재배선층(494)이 형성될 수 있는 기반을 제공할 수 있다.
다음으로, 제1 전자소자(420)의 전극(422)과 전기적으로 연결되도록 제1 전자소자(420)와 제2 전자소자(430) 사이에 개재되는 재배선층(494)을 형성한다. 즉, 제1 전자소자(420)의 측면에는 재배선층(494)의 기반으로 이용되기 위한 몰딩재가 형성될 수 있고, 몰딩재와 제1 보호층(492)의 일면에 제1 전자소자(420)의 전극(422)과 전기적으로 연결되는 재배선층(494)이 형성될 수 있다.
재배선층(494)은 몰딩재와 제1 보호층(492)의 일면에, 예를 들어, 도금 등을 통하여 도금층을 형성한 후, 포토 리소그래피 방식을 이용하여 소정의 패턴이 형성된 에칭 레지스트를 형성하고, 이를 선택적으로 에칭하여 형성될 수 있다.
다음으로, 제1 메탈 포스트(450)가 형성될 재배선층(494)의 일부를 노출시키고 나머지 영역에 제2 보호층(496)을 형성한다. 제2 보호층(496)은 제1 보호층(492)과 마찬가지로, 포토 리소그래피를 이용하여 형성될 수 있다.
마지막으로 제1 메탈 포스트(450)의 형성을 용이하게 하기 위하여, 노출된 재배선층(494) 상에 범프(498)를 형성한다. 이는 재배선층(494)과 마찬가지로, 예를 들어, 도금 등을 통하여 도금층을 형성한 후, 포토 리소그래피 방식을 이용하여 소정의 패턴이 형성된 에칭 레지스트를 형성하고, 이를 선택적으로 에칭하여 형성될 수 있다.
본 실시예에 따르면, 제1 전자소자(420)와 제2 전자소자(430) 사이에 재배선층(494)을 개재하도록 함으로써, 제1 전자소자(420)의 너비(도 31의 d7)가 제2 전자소자(430)의 너비(도 31의 d8)보다 작은 경우라도 각 전극(422, 432)이 간섭을 일으키지 않고 제1 메탈 포스트(450) 및 제2 메탈 포스트(455)를 형성할 수 있어, 제1 전자소자(420)와 제2 전자소자(430)의 너비(d7, d8)에 구속 받지 않고 설계의 자유도를 높여 보다 용이하게 전자소자 내장 인쇄회로기판(400)을 제조할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 측면에 따른 전자소자 내장 인쇄회로기판의 제1 실시예를 나타낸 단면도.
도 2는 본 발명의 일 측면에 따른 전자소자 내장 인쇄회로기판의 제2 실시예를 나타낸 단면도.
도 3은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법의 제1 실시예를 나타낸 순서도.
도 4 내지 도 17은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법 제1 실시예의 각 공정을 나타낸 단면도.
도 18은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법의 제2 실시예를 나타낸 순서도.
도 19 내지 도 33은 본 발명의 다른 측면에 따른 전자소자 내장 인쇄회로기판 제조 방법 제2 실시예의 각 공정을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 전자소자 내장 인쇄회로기판 110: 절연 기판
120: 제1 전자소자 130: 제2 전자소자
140: 제1 절연층 145: 제2 절연층
150: 제1 메탈 포스트(metal post) 155: 제2 메탈 포스트
160, 165: 비아(via) 170: 접착층
180: 제1 회로 패턴 185: 제2 회로 패턴

Claims (22)

  1. 일면에 캐비티(cavity)가 형성되는 절연 기판과;
    전극이 상기 절연 기판의 일면을 향하도록 상기 캐비티에 삽입되는 제1 전자소자와;
    전극이 상기 제1 전자소자의 전극과 동일 방향을 향하도록 상기 제1 전자 소자의 일면에 적층되는 제2 전자소자와;
    상기 제2 전자소자를 커버하도록 상기 절연 기판의 일면에 형성되는 제1 절연층과;
    상기 제1 전자소자를 커버하도록 상기 절연 기판의 타면에 형성되는 제2 절연층과;
    상기 제1 전자소자의 전극에 형성되어 상기 제1 전자소자와 전기적으로 연결되는 제1 메탈 포스트(the first metal post)와;
    상기 제2 전자소자의 전극에 형성되어 상기 제2 전자소자와 전기적으로 연결되는 제2 메탈 포스트를 포함하며,
    상기 제1 절연층의 일면으로부터, 상기 제1 메탈 포스트 일단과 상기 제2 메탈 포스트 일단까지의 거리는 서로 동일한, 전자소자 내장 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 절연층의 일면에 형성되어 상기 제1 메탈 포스트 및 상기 제2 메탈 포스트에 각각 전기적으로 연결되는 비아(via)를 더 포함하는 전자소자 내장 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 전자소자의 너비는 상기 제2 전자소자의 너비보다 큰 것을 특징으로 하는 전자소자 내장 인쇄회로기판.
  6. 제1항에 있어서,
    상기 제1 전자소자의 두께는 상기 제2 전자소자의 두께보다 큰 것을 특징으로 하는 전자소자 내장 인쇄회로기판.
  7. 제1항에 있어서,
    상기 제1 전자소자와 상기 제2 전자소자 사이에 개재되는 접착층을 더 포함하는 전자소자 내장 인쇄회로기판.
  8. 제1항에 있어서,
    상기 절연 기판의 양면 중 적어도 어느 하나에 형성되는 제1 회로 패턴을 더 포함하는 전자소자 내장 인쇄회로기판.
  9. 제1항에 있어서,
    상기 제1 절연층의 일면과 상기 제2 절연층의 일면 중 적어도 어느 하나에 형성되는 제2 회로 패턴을 더 포함하는 전자소자 내장 인쇄회로기판.
  10. 제1항에 있어서,
    상기 제1 전자소자와 상기 제2 전자소자 사이에 개재되고 상기 제1 전자소자의 전극과 전기적으로 연결되는 재배선층을 더 포함하는 전자소자 내장 인쇄회로기 판.
  11. 절연 기판의 일면에 캐비티를 형성하는 단계;
    전극이 상기 절연 기판의 일면을 향하도록 상기 캐비티에 제1 전자소자를 삽입하는 단계;
    전극이 제1 전자 소자의 전극과 동일한 방향을 향하도록 상기 제1 전자 소자의 일면에 제2 전자소자를 적층하는 단계;
    상기 제2 전자소자를 커버하도록 상기 절연 기판의 일면에 제1 절연층을 형성하는 단계; 및
    상기 제1 전자소자를 커버하도록 상기 절연 기판의 타면에 제2 절연층을 형성하는 단계를 포함하며,
    상기 제1 절연층을 형성하는 단계 이전에,
    상기 제1 전자소자와 전기적으로 연결되도록 상기 제1 전자소자의 전극에 제1 메탈 포스트를 형성하는 단계; 및
    상기 제2 전자소자와 전기적으로 연결되며, 상기 제1 절연층의 일면으로부터 상기 제1 메탈포스트 일단과 동일한 거리를 가지도록 상기 제2 전자소자의 전극에 제2 메탈 포스트를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조 방법.
  12. 제11항에 있어서,
    상기 제1 절연층을 형성하는 단계 및 상기 제2 절연층을 형성하는 단계 이전에,
    상기 절연 기판의 양면 중 적어도 어느 하나에 제1 회로 패턴을 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조 방법.
  13. 제11항에 있어서,
    상기 제1 전자소자를 삽입하는 단계 이전에,
    상기 제1 전자소자를 상기 캐비티 내에 고정하도록 상기 절연 기판의 타면에 고정 테이프를 적층하는 단계를 더 포함하고,
    상기 제1 절연층을 형성하는 단계 이후에,
    상기 고정 테이프를 제거하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조 방법.
  14. 삭제
  15. 제11항에 있어서,
    상기 제1 절연층을 형성하는 단계 이후에,
    상기 제1 메탈 포스트 및 상기 제2 메탈 포스트에 각각 전기적으로 연결되도록 상기 제1 절연층의 일면에 비아를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조 방법.
  16. 제11항에 있어서,
    상기 제2 전자소자를 적층하는 단계 이전에,
    상기 제1 전자소자의 일면에 접착층을 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조 방법.
  17. 제11항에 있어서,
    상기 제1 절연층을 형성하는 단계 및 상기 제2 절연층을 형성하는 단계 이후에,
    상기 제1 절연층의 일면과 상기 제2 절연층의 일면 중 적어도 어느 하나에 제2 회로 패턴을 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조 방법.
  18. 제11항에 있어서,
    상기 제1 전자소자의 너비는 상기 제2 전자소자의 너비보다 큰 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조 방법.
  19. 제11항에 있어서,
    상기 제1 전자소자의 두께는 상기 제2 전자소자의 두께보다 큰 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조 방법.
  20. 제11항에 있어서,
    상기 제1 전자소자를 삽입하는 단계 이전에 상기 제2 전자소자를 적층하는 단계를 수행하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조 방법.
  21. 제11항에 있어서,
    상기 제1 전자소자를 삽입하는 단계 이전에 상기 제2 절연층을 형성하는 단계를 수행하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조 방법.
  22. 제11항에 있어서,
    상기 제2 전자소자를 적층하는 단계 이전에,
    상기 제1 전자소자의 전극과 전기적으로 연결되도록 상기 제1 전자소자의 일면에 재배선층을 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조 방법.
KR1020070094923A 2007-09-18 2007-09-18 전자소자 내장 인쇄회로기판 및 그 제조 방법 Expired - Fee Related KR100945285B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070094923A KR100945285B1 (ko) 2007-09-18 2007-09-18 전자소자 내장 인쇄회로기판 및 그 제조 방법
JP2007286779A JP2009076833A (ja) 2007-09-18 2007-11-02 電子素子内蔵印刷回路基板及びその製造方法
US12/007,688 US20090071705A1 (en) 2007-09-18 2008-01-14 Printed circuit board having embedded components and method for manufacturing thereof
US12/801,337 US20100242272A1 (en) 2007-09-18 2010-06-03 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094923A KR100945285B1 (ko) 2007-09-18 2007-09-18 전자소자 내장 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090029574A KR20090029574A (ko) 2009-03-23
KR100945285B1 true KR100945285B1 (ko) 2010-03-03

Family

ID=40453254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094923A Expired - Fee Related KR100945285B1 (ko) 2007-09-18 2007-09-18 전자소자 내장 인쇄회로기판 및 그 제조 방법

Country Status (3)

Country Link
US (2) US20090071705A1 (ko)
JP (1) JP2009076833A (ko)
KR (1) KR100945285B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423458B1 (ko) * 2008-03-26 2014-07-28 서울반도체 주식회사 연성회로기판 및 그것을 포함하는 ｌｅｄ 조명장치
KR101056156B1 (ko) * 2009-11-24 2011-08-11 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR101113501B1 (ko) * 2009-11-12 2012-02-29 삼성전기주식회사 반도체 패키지의 제조 방법
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8476750B2 (en) * 2009-12-10 2013-07-02 Qualcomm Incorporated Printed circuit board having embedded dies and method of forming same
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
KR101119303B1 (ko) * 2010-01-06 2012-03-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101084252B1 (ko) 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101043328B1 (ko) * 2010-03-05 2011-06-22 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
DE102010018499A1 (de) 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
CN103096646B (zh) * 2011-10-31 2016-01-20 健鼎（无锡）电子有限公司 内埋元件的多层基板的制造方法
KR101924458B1 (ko) * 2012-08-22 2018-12-03 해성디에스 주식회사 전자 칩이 내장된 회로기판의 제조 방법
KR101976602B1 (ko) 2012-12-26 2019-05-10 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
US9204547B2 (en) 2013-04-17 2015-12-01 The United States of America as Represented by the Secratary of the Army Non-planar printed circuit board with embedded electronic components
WO2014185204A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 部品内蔵基板及び通信モジュール
EP3036766A4 (en) * 2013-08-21 2017-09-06 Intel Corporation Bumpless die-package interface for bumpless build-up layer (bbul)
JP2015228455A (ja) * 2014-06-02 2015-12-17 株式会社東芝 半導体装置及びその製造方法
JP6233524B2 (ja) * 2014-09-04 2017-11-22 株式会社村田製作所 部品内蔵基板
JP6342794B2 (ja) * 2014-12-25 2018-06-13 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9786977B2 (en) * 2015-12-10 2017-10-10 Teradyne, Inc. Pocketed circuit board
JP6922887B2 (ja) * 2016-03-01 2021-08-18 ソニーグループ株式会社 半導体装置、電子モジュール、電子機器、および半導体装置の製造方法
KR20170105809A (ko) * 2016-03-10 2017-09-20 삼성전기주식회사 전자부품 패키지 및 그 제조방법
JP6716363B2 (ja) * 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
CN106783748A (zh) * 2016-12-09 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片的封装工艺和封装结构
CN111199922A (zh) * 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
KR102683289B1 (ko) * 2018-12-17 2024-07-10 삼성전기주식회사 인쇄회로기판
CN111867248A (zh) * 2019-04-24 2020-10-30 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
DE102023107324A1 (de) * 2023-03-23 2024-09-26 Schweizer Electronic Aktiengesellschaft Elektronisches Modul, Verfahren zur Herstellung eines elektronischen Moduls und Leiterplatte mit elektronischem Modul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
KR20070036341A (ko) * 2005-09-29 2007-04-03 삼성전기주식회사 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법
KR100758229B1 (ko) 2006-04-11 2007-09-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100856209B1 (ko) 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JP3878663B2 (ja) * 1999-06-18 2007-02-07 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6492726B1 (en) * 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2003051569A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
JP4252019B2 (ja) * 2004-09-01 2009-04-08 三洋電機株式会社 回路装置およびその製造方法
TW200611385A (en) * 2004-09-29 2006-04-01 Phoenix Prec Technology Corp Carried structure of integrated semiconductor element and method for fabricating the same
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
JP4714510B2 (ja) * 2005-06-15 2011-06-29 日本特殊陶業株式会社 配線基板の製造方法
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
KR20070036341A (ko) * 2005-09-29 2007-04-03 삼성전기주식회사 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법
KR100758229B1 (ko) 2006-04-11 2007-09-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100856209B1 (ko) 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20090029574A (ko) 2009-03-23
US20100242272A1 (en) 2010-09-30
JP2009076833A (ja) 2009-04-09
US20090071705A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
KR100945285B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
US7122901B2 (en) Semiconductor device
TWI508244B (zh) 具有內嵌半導體以及內建定位件之連線基板及其製造方法
CN106158814B (zh) 具有包埋无源组件的电路板和其制造方法
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TW201351514A (zh) 具有內建加強層之凹穴基板之製造方法
KR20100126546A (ko) 베이스에 부품을 삽입하고 콘택을 형성하는 방법
CN109788665B (zh) 含电子元件的线路基板及其制作方法
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR20160032625A (ko) 인쇄회로기판 및 그 제조 방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
JP2008186941A (ja) 半導体装置とその製造方法
JP2017126740A (ja) プリント回路基板
US6465745B1 (en) Micro-BGA beam lead connection
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
KR20120137201A (ko) 티에스브이 공법이 적용된 전자부품 내장형 인쇄회로기판 및 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070918

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090813

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130111

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee