[go: up one dir, main page]

KR101113501B1 - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR101113501B1
KR101113501B1 KR1020090109027A KR20090109027A KR101113501B1 KR 101113501 B1 KR101113501 B1 KR 101113501B1 KR 1020090109027 A KR1020090109027 A KR 1020090109027A KR 20090109027 A KR20090109027 A KR 20090109027A KR 101113501 B1 KR101113501 B1 KR 101113501B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
manufacturing
semiconductor chip
semiconductor package
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090109027A
Other languages
English (en)
Other versions
KR20110052112A (ko
Inventor
강준석
권영도
박승욱
이종윤
오경섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090109027A priority Critical patent/KR101113501B1/ko
Priority to JP2010167116A priority patent/JP2011109060A/ja
Priority to US12/805,334 priority patent/US20110108993A1/en
Publication of KR20110052112A publication Critical patent/KR20110052112A/ko
Application granted granted Critical
Publication of KR101113501B1 publication Critical patent/KR101113501B1/ko
Priority to US13/557,362 priority patent/US20120295404A1/en
Priority to JP2012174235A priority patent/JP2012256919A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지의 제조 방법은 기판 웨이퍼 상에 절연층을 형성시키는 단계; 상기 절연층 상에 회로 연결을 하도록 재배선 도금하여 전극 패턴부를 형성시키는 단계; 상기 재배선 도금이 일부 노출되도록 상기 재배선 도금 상부에 보호부를 형성시켜 반도체 칩을 제조하는 단계; 및 내측에 수용 공간이 형성된 회로 기판에 상기 반도체 칩을 실장하여 전기적으로 연결하는 단계;를 포함할 수 있다.

Description

반도체 패키지의 제조 방법{Manufacturing method of semiconductor package}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 보다 자세하게는 별도의 범프 공정이 필요 없어 제조 공정을 줄일 수 있는 반도체 패키지의 제조 방법에 관한 것이다.
반도체 산업에 있어서 기술 개발의 주요한 추세 중의 하나는 반도체 소자의 크기를 축소하는 것이다.
상기 부품들의 경박 단소화를 실현하기 위해서는 실장 부품의 개별 사이즈를 줄이는 기술과, 다수개의 개별소자들을 원칩(one chip)화하는 SOC(System On chip) 기술 및 다수개의 개별소자들을 하나의 패키지(package)로 집적하는 SIP(System In Package) 기술 등이 필요하며, 이를 구현하기 위하여 재배선(rerouting) 또는 재배치(redistribution) 기술을 이용하여 구현할 수 있다.
따라서, 이러한 반도체 패키지는 전자 부품 간을 접속하는 배선을 단축할 수 있을 뿐만 아니라 고밀도 배선화를 실현할 수 있는 장점이 있다. 그리고, 전자부품의 실장으로 인해 회로기판의 표면적을 넓힐 뿐만 아니라 전기적 특성도 우수한 장 점이 있다.
특히, 임베디드형 회로 기판은 반도체 칩이 기판의 표면에 실장되는 것이 아니라 그 내부에 임베딩(embedding)되기 때문에 기판의 소형화, 고밀도화 및 고성능화 등이 가능하여 그 수요가 점차 증가하고 있는 추세이다.
그러나, 이러한 반도체 패키지는 반도체 칩의 상부에 회로 기판과의 연결을 위한 다수의 배선 공정이 필요하므로 많은 공정비와 공정 시간을 필요로 하며, 이러한 공정들을 줄여서 경제적으로 이득을 얻고자 하는 요구가 있다. 따라서, 이러한 문제점을 해결해야 할 기술이 요구되고 있다.
본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로, 그 목적은 범프층을 형성시키는 공정을 없애므로 제조 공정 및 그 시간을 줄일 수 있는 반도체 패키지 및 그 반도체 패키지의 제조 방법을 제공하는 데 있다.
본 발명에 따른 반도체 패키지의 제조 방법은 기판 웨이퍼 상에 절연층을 형성시키는 단계; 상기 절연층 상에 회로 연결을 하도록 재배선 도금하여 전극 패턴부를 형성시키는 단계; 상기 재배선 도금이 일부 노출되도록 상기 재배선 도금 상부에 보호부를 형성시켜 반도체 칩을 제조하는 단계; 및 내측에 수용 공간이 형성된 회로 기판에 상기 반도체 칩을 실장하여 전기적으로 연결하는 단계;를 포함할 수 있다.
삭제
삭제
삭제
삭제
삭제
또한, 본 발명에 따른 반도체 패키지의 제조 방법의 상기 전극 패턴부는 약 5 ~ 15㎛로 형성시키는 것을 특징으로 할 수 있다.
또한, 본 발명에 따른 반도체 패키지의 제조 방법의 상기 전극 패턴부를 형성시키는 단계는 구리(Cu)층을 상기 절연층 상에 스퍼터링(sputtering)하여 형성시키는 단계를 포함하는 것을 특징으로 할 수 있다.
또한, 본 발명에 따른 반도체 패키지의 제조 방법의 상기 회로 기판에 상기 반도체 칩을 전기적으로 연결하는 단계는 상기 회로 기판에서 상기 전극 패턴부의 상부까지 연결되는 비아홀을 형성한 이후에 상기 비아홀에 도전 물질을 충진하여 전기적으로 연결되는 비아부를 형성시키는 단계를 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 반도체 패키지의 제조 방법은 상기 반도체 칩의 일면에 패턴 형상으로 형성되며, 상기 회로 기판의 비아부와 직접적으로 접촉되어 서로 전기적으로 연결하기 위한 전극 패턴부를 포함하므로 별도의 범프를 형성하는 공정을 줄일 수 있으며, 이에 따라 공정 수의 감소 및 시간을 줄일 수 있는 효과가 있다.
본 발명에 따른 반도체 패키지 및 반도체 패키지의 제조 방법은 도 1 내지 도 8을 참조하여 좀 더 구체적으로 설명한다. 이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다.
다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일 또는 유사한 사상의 범위 내의 기능이 동일한 구성요소는 동일 또는 유사한 참조부호를 사용하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이고, 도 2는 도 1의 반도체 패키지에 실장되는 반도체 칩을 설명하기 위한 단면도이다.
도 1 및 도 2를 참조하면, 반도체 패키지(100)는 회로 기판(110), 반도체 칩(120) 및 전극 패턴부(130)를 포함할 수 있다.
회로 기판(110)은 금속 코어(112)에 반도체 칩(120)을 실장하기 위한 수용 공간을 제공하기 위하여 적어도 하나 이상의 홈(113)들을 형성할 수 있다. 이때, 홈을 형성하는 방법은 드라이 에칭(dry etching) 또는 웨트 에칭(wet etching) 방법 등을 사용할 수 있다.
그리고, 상기 수용 공간에 반도체 칩(120)을 안착시킨 후에는 그 상부에 일정 두께의 절연부(114)를 형성시키게 된다. 따라서, 이러한 공정에 의해서 회로 기판(110)의 내부에 수용되는 반도체 칩(120)은 봉지되게 된다.
그리고, 회로 기판(110)의 표면에는 반도체 칩(120)의 표면에 형성되는 전극 패턴부(130)와 전기적으로 연결하기 위한 비아부(116)가 형성될 수 있다.
비아부(116)는 전극 패턴부(130)가 외부로 노출되도록 비아 홀(117)이 형성된 이후에 그 내부에 도전성 물질을 충진하여 형성시킬 수 있으며, 회로 기판(110)의 표면에 형성되는 회로 패턴과 전기적으로 연결될 수 있다.
이때, 비아 홀(117)을 형성시키는 방법은 공지된 방법으로 천공할 수 있으며, 이산화탄소를 사용하는 레이저 드릴링 방법등이 사용될 수도 있다.
반도체 칩(120)은 회로 기판(110)의 수용 공간에 삽입되어 비아부(116)와 전기적으로 연결될 수 있다. 이때, 반도체 칩(120)은 기판 웨이퍼에 다수개가 형성되어 제조될 수 있으며, 이러한 칩은 능동 소자, 수동 소자 또는 IC 칩일 수 있는 것이다.
이때, 반도체 칩(120)의 상부에는 재배선 도금을 통해서 전극 패턴부(130)가 형성될 수 있으며, 이러한 전극 패턴부(130)가 비아부(116)와 전기적으로 연결됨으로써 회로 기판(110)과 전기적으로 연결되는 것이다.
전극 패턴부(130)는 반도체 칩(120)의 일면에 형성되는 데, 재배선 도금에 의해서 패턴 형상으로 형성될 수 있다. 여기서, 패턴 형상이란 전기적으로 연결하기 위하여 형성되는 회로 배선과 같은 형상을 의미할 수 있다.
이때, 전극 패턴부(130)의 두께는 약 5 ~ 15㎛ 인 것을 특징으로 할 수 있다. 따라서, 이러한 두께로 형성되는 전극 패턴부(130)에 의해서 반도체 칩(120)은 전기 저항이 감소될 수 있다. 그리고, 이러한 전극 패턴부(130)에 의해서 전기적인 신뢰성이 향상되는 효과가 있다.
또한, 일반적으로 반도체 칩(120)이 회로 기판(110)과 전기적으로 연결될 때에는 반도체 칩(120) 상에 별도의 범프 층을 형성시키게 된다. 그러나, 상기의 두께로 형성되는 전극 패턴부(130)는 직접적으로 비아부(116)가 연결되기 위해서 전극 패턴부(130) 자체가 비아 홀(117) 제조 시에 반도체 칩(120)이 노출되도록 형성되지 않으므로 전기적인 단선 효과를 제거할 수 있다.
따라서, 본 실시예에 따른 반도체 패키지는 이러한 범프 층을 제조하는 공정을 생략할 수 있으므로 공정 수의 감소 및 그 공정 시간을 줄일 수 있어 경제적으로 매우 큰 효과를 얻게 된다. 또한, 이러한 공정 수의 감소는 반도체 패키지의 제조 수율을 향상시키는 큰 역할을 하게 된다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 본 실시예에 따른 반도체 패키지는 절연 재질의 기판(121) 상에 절연층(122)을 형성시키는 단계를 포함할 수 있다.
이때, 절연층(122)은 기판(121) 상에 형성된 패드가 외부로 노출되도록 오픈 형성될 수 있다. 그리고, 절연층(122)은 감광성 재질일 수 있으며, 폴리이미드(Polyimide), 폴리벤조옥사졸(Polybenzooxazole), 벤조사이클로부렌(benzocyclobutene) 및 에폭시(epoxy)로 이루어진 군에서 선택된 하나 또는 그 이상을 포함할 수 있다. 그러나, 절연층(122)의 재질은 이에 한정되지 않는다.
그리고, 도 4에서 도시된 바와 같이, 상기 절연층(122)이 형성된 반도체 칩(120)의 일면에는 구리(Cu) 재질의 도금층(123)을 상기 절연층 상에 스퍼터링(sputtering)하여 형성시키는 단계를 포함할 수 있다.
따라서, 도금층(123)은 반도체 칩(120)의 전면에 전체적으로 형성될 수 있으며, 절연층(122)이 개방된 부분에도 형성될 수 있다.
그리고, 도 5에서 도시된 바와 같이, 포토 레지스트층(124)을 반도체 칩(120)의 일면에 형성시킨 후에는 마스크를 이용하여 포토 레지스트층(124)이 전극 패턴부(130)를 형성시킬 부분을 제거하게 된다.
그리고, 도 6에서 도시된 바와 같이, 포토 레지스트층(124)의 사이에는 전해 도금 방식을 통해서 전극 패턴부(130)가 형성된다. 이때, 전극 패턴부(130)는 일반적으로 전기 도금 또는 스퍼터링에 의해서 형성될 수 있는 것이다.
이때, 전극 패턴부(130)의 두께는 약 5 ~ 15㎛ 인 것을 특징으로 할 수 있 다. 따라서, 이러한 두께로 형성되는 전극 패턴부(130)에 의해서 반도체 칩(120)은 전기 저항이 감소될 수 있다. 그리고, 이러한 전극 패턴부(130)에 의해서 전기적인 신뢰성이 향상되는 효과가 있다.
그리고, 도 7에서 도시된 바와 같이, 전극 패턴부(130)가 형성되지 않은 부분의 도금층(123)과 포토 레지스트층(124)은 제거하게 된다. 이때, 제거하는 방법은 에칭 공정이나 스트립(strip) 공정을 통해서 하게 된다.
그리고, 도 8에서 도시된 바와 같이, 전극 패턴부(130)가 형성된 반도체 칩(120)의 상부에는 보호부(140)를 형성시킨다. 이때, 보호부(140)는 리콘 질화층, 실리콘 산화층, 실리콘 산질화층 또는 이들의 다중층일 수 있다. 따라서, 보호부(140)에 의해서 전극 패턴부(130) 및 다른 회로 패턴들이 보호될 수 있다.
그리고, 보호부(140)의 일측은 전극 패턴부(130)가 노출되도록 개방 형성되며, 상기 개방된 부분에는 비아부(116)가 연결되는 것이다.
따라서, 상기와 같이 형성된 반도체 칩(120)은 수용 공간이 마련되는 회로 기판(110)에 실장되어 반도체 패키지가 완성되는 것이다. 이렇게 제조되는 반도체 패키지는 웨이퍼 두께를 얇게 만드는 공정과 다이싱(dicing) 공정을 통해서 하나의 제품으로 완성되는 것이다.
결과적으로, 본 실시예에 따른 반도체 패키지는 반도체 칩(120) 상부에 별도의 범프층이 필요치 않으므로 범프층을 제조하는 공정인 구리 도금층을 형성시키는 공정, 범프층을 형성시키기 위한 포토 레지스트층을 마련하는 공정, 상기 포토 레지스트층에 패턴을 형성하는 공정, 범프 도금 공정, 포토 레지스트 및 구리 도금층 을 제거하는 공정 등을 모두 생략할 수 있다.
따라서, 본 실시예에 따른 반도체 패키지는 그 제조 공정이 매우 단순화하여 경제적으로 큰 이익이 있는 것이다. 또한, 이러한 공정 수의 감소는 반도체 패키지의 제조 수율을 향상시키는 큰 역할을 하게 된다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 도 1의 반도체 패키지에 실장되는 반도체 칩을 설명하기 위한 단면도이다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100.... 반도체 패키지 110.... 회로 기판
116.... 비아부 117.... 비아 홀
120.... 반도체 칩 121.... 기판
122.... 절연층 123.... 도금층
124.... 포토 레지스트층 130.... 전극 패턴부
140.... 보호부

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판 상에 절연층을 형성시키는 단계;
    상기 절연층 상에 회로 연결을 하도록 재배선 도금하여 전극 패턴부를 형성시키는 단계;
    상기 전극 패턴부가 일부 노출되도록 상기 재배선 도금 상부에 보호부를 형성시켜 반도체 칩을 제조하는 단계; 및
    내측에 수용 공간이 형성된 회로 기판에 상기 반도체 칩을 실장하여 전기적으로 연결하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  7. 제6항에 있어서,
    상기 전극 패턴부는 5 ~ 15㎛로 형성시키는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제6항에 있어서,
    상기 전극 패턴부를 형성시키는 단계는,
    구리(Cu)층을 상기 절연층 상에 스퍼터링(sputtering)하여 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 제6항에 있어서,
    상기 회로 기판에 상기 반도체 칩을 전기적으로 연결하는 단계는,
    상기 회로 기판에서 상기 전극 패턴부의 상부까지 연결되는 비아홀을 형성한 이후에 상기 비아홀에 도전 물질을 충진하여 전기적으로 연결되는 비아부를 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020090109027A 2009-11-12 2009-11-12 반도체 패키지의 제조 방법 Expired - Fee Related KR101113501B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090109027A KR101113501B1 (ko) 2009-11-12 2009-11-12 반도체 패키지의 제조 방법
JP2010167116A JP2011109060A (ja) 2009-11-12 2010-07-26 半導体パッケージ及び半導体パッケージの製造方法
US12/805,334 US20110108993A1 (en) 2009-11-12 2010-07-26 Semiconductor package and manufacturing method thereof
US13/557,362 US20120295404A1 (en) 2009-11-12 2012-07-25 Method of manufacturing semiconductor package
JP2012174235A JP2012256919A (ja) 2009-11-12 2012-08-06 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090109027A KR101113501B1 (ko) 2009-11-12 2009-11-12 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110052112A KR20110052112A (ko) 2011-05-18
KR101113501B1 true KR101113501B1 (ko) 2012-02-29

Family

ID=43973556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090109027A Expired - Fee Related KR101113501B1 (ko) 2009-11-12 2009-11-12 반도체 패키지의 제조 방법

Country Status (3)

Country Link
US (2) US20110108993A1 (ko)
JP (2) JP2011109060A (ko)
KR (1) KR101113501B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010105641A (ko) * 2000-05-17 2001-11-29 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20070052086A1 (en) * 2004-05-17 2007-03-08 Shinko Electric Industries Co., Ltd. Electronic parts and method of manufacturing electronic parts packaging structure

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US20030160335A1 (en) * 2002-02-27 2003-08-28 Ho-Ming Tong Flip chip interconnection structure and fabrication process thereof
US6939789B2 (en) * 2002-05-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer level chip scale packaging
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
JP3904541B2 (ja) * 2003-09-26 2007-04-11 沖電気工業株式会社 半導体装置内蔵基板の製造方法
JP2005150452A (ja) * 2003-11-17 2005-06-09 Fujikura Ltd 半導体パッケージの製造方法
JP4907070B2 (ja) * 2004-09-10 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7449365B2 (en) * 2005-11-09 2008-11-11 Broadcom Corporation Wafer-level flipchip package with IC circuit isolation
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
JP2007214402A (ja) * 2006-02-10 2007-08-23 Cmk Corp 半導体素子及び半導体素子内蔵型プリント配線板
JP2007220803A (ja) * 2006-02-15 2007-08-30 Shinko Electric Ind Co Ltd 多層配線基板及びその接続方法
JP2008124247A (ja) * 2006-11-13 2008-05-29 Toppan Printing Co Ltd 部品内蔵基板及びその製造方法
US7727876B2 (en) * 2006-12-21 2010-06-01 Stats Chippac, Ltd. Semiconductor device and method of protecting passivation layer in a solder bump process
KR20080085380A (ko) * 2007-03-19 2008-09-24 삼성전자주식회사 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US7667335B2 (en) * 2007-09-20 2010-02-23 Stats Chippac, Ltd. Semiconductor package with passivation island for reducing stress on solder bumps
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
KR101478247B1 (ko) * 2008-03-12 2014-12-31 삼성전자주식회사 반도체 패키지 및 이를 이용한 멀티 칩 패키지
US20090230554A1 (en) * 2008-03-13 2009-09-17 Broadcom Corporation Wafer-level redistribution packaging with die-containing openings
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
US20090294958A1 (en) * 2008-05-30 2009-12-03 Broadcom Corporation Wafer level redistribution using circuit printing technology
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
JP5102726B2 (ja) * 2008-09-08 2012-12-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US20100133682A1 (en) * 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8624370B2 (en) * 2009-03-20 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with an interposer and method of manufacture thereof
JP2011146547A (ja) * 2010-01-15 2011-07-28 Murata Mfg Co Ltd 回路モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010105641A (ko) * 2000-05-17 2001-11-29 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20070052086A1 (en) * 2004-05-17 2007-03-08 Shinko Electric Industries Co., Ltd. Electronic parts and method of manufacturing electronic parts packaging structure

Also Published As

Publication number Publication date
US20110108993A1 (en) 2011-05-12
US20120295404A1 (en) 2012-11-22
JP2011109060A (ja) 2011-06-02
KR20110052112A (ko) 2011-05-18
JP2012256919A (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
JP4934053B2 (ja) 半導体装置およびその製造方法
JP5143451B2 (ja) 半導体装置及びその製造方法
KR100679572B1 (ko) 반도체 장치의 제조 방법
KR101060842B1 (ko) 반도체 패키지의 제조 방법
CN107808855A (zh) 芯片封装结构及其制造方法
US20100101849A1 (en) Electronic component built-in substrate and method of manufacturing the same
JP2008091852A (ja) 積層パッケージおよびその製造方法
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
JP5352534B2 (ja) 半導体装置及びその製造方法
CN104916623B (zh) 半导体封装和制造半导体封装基底的方法
CN108155155B (zh) 半导体结构及其形成方法
KR100967565B1 (ko) 반도체 부품
CN112310023B (zh) 晶片结构及其制造方法
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
CN105470144A (zh) 无核心层封装基板与其制造方法
KR100787892B1 (ko) 반도체 패키지 및 그의 제조 방법
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법
JP2005317685A (ja) 半導体装置およびその製造方法
KR101113501B1 (ko) 반도체 패키지의 제조 방법
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR20180047766A (ko) 반도체 칩의 플러그 구조물 및 그의 제조 방법
US20120223425A1 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091112

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110427

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20111201

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110427

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20111201

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20110627

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20120102

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20111228

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20111201

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20110627

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120131

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160111

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190103

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200102

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221111