[go: up one dir, main page]

KR100784394B1 - 전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및전류 프로그래밍 방법 - Google Patents

전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및전류 프로그래밍 방법 Download PDF

Info

Publication number
KR100784394B1
KR100784394B1 KR1020050113343A KR20050113343A KR100784394B1 KR 100784394 B1 KR100784394 B1 KR 100784394B1 KR 1020050113343 A KR1020050113343 A KR 1020050113343A KR 20050113343 A KR20050113343 A KR 20050113343A KR 100784394 B1 KR100784394 B1 KR 100784394B1
Authority
KR
South Korea
Prior art keywords
current
data line
field effect
effect transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050113343A
Other languages
English (en)
Other versions
KR20060059201A (ko
Inventor
소메이 카와사키
마사미 이세키
후지오 카와노
타카노리 야마시타
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20060059201A publication Critical patent/KR20060059201A/ko
Application granted granted Critical
Publication of KR100784394B1 publication Critical patent/KR100784394B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일렉트로루미네센스 소자(EL)와, EL에 흐르는 전류를 제어하는 제1 FET와, 제1 FET의 게이트와 드레인 사이에 설치된 제2 FET를 각각 갖는 복수의 화소 회로가 매트릭스 형태로 배열되고, 한 방향으로 배열된 복수의 화소 회로가 열마다 1개의 데이터 선에 접속되며, 제2 FET를 소정 기간 도통시켜, 데이터 선에 데이터 선에 흐르는 영상 데이터 전류를 제1 FET의 제어와 드레인에 공급함으로써, 영상 데이터 전류의 전류 값을 기입하는 액티브 매트릭스형 표시장치. 사전 충전 회로는 데이터 선에 접속된다. 소정 기간 내의 기입 동작이 종료하기 전에, 제1 FET의 게이트-소스 전압이 임계값 전압 이상이 되도록 소정 전류값의 전류를 영상 데이터 전류에 인가한다. 따라서, 제1 FET의 임계값 전압의 변화에 의한 기입 결함이 해결된다.
전류 프로그래밍, 표시장치

Description

전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및 전류 프로그래밍 방법{CURRENT PROGRAMMING APPARATUS, ACTIVE MATRIX TYPE DISPLAY APPARATUS, AND CURRENT PROGRAMMING METHOD}
도 1은 본 발명의 제1 실시형태에 따른 화소 회로, 제로 전류 설정회로, 및 사전 충전회로의 구성의 일 예를 도시한 도면이고,
도 2는 본 발명의 제1 실시형태에 따른 각 회로의 동작을 설명하는 타이밍 챠트이며,
도 3은 데이터 전류, 충전 전류, 데이터 선의 전위의 변화를 도시한 타이밍 챠트이고,
도 4는 본 발명에 따른 액티브 매트릭스 일렉트로루미네센스 표시장치의 구성을 도시한 구성도이며,
도 5는 비교 예로서 사전 충전회로를 설치하지 않은 경우의 화소 회로의 동작을 설명하는 타이밍 챠트이고,
도 6은 사전 충전회로를 설치하지 않은 경우의 데이터 전류 및 데이터 선의 전위의 변화를 도시한 타이밍 챠트이다.
본 발명은 전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및 그들의 전류 프로그래밍 방법에 관한 것이다. 특히, 본 발명은 바람직하게는 전류 구동형 표시 소자들을 사용하는 액티브 매트릭스형 표시장치에 이용된다.
일렉트로루미네센스 소자를 사용하는 액티브 매트릭스형 표시장치에 있어서는, 각 화소의 구동회로에 발광 소자의 구동 전류를 기입 및 기억시키는 전류 기입형 회로가 사용된다. 본 명세서에 있어서는, 그러한 매트릭스형 표시장치의 각 화소에 구동 전류를 기입 및 기억시키는 동작을 전류 프로그래밍이라고 부르고, 전류 프로그래밍을 위한 회로를 전류 프로그래밍 회로라고 부른다.
미국특허공개 명세서 2002195964호의 도 18에는 데이터 선에 공급되는 전류를 트랜지스터의 게이트-소스 전압으로서 보유하는 전류 프로그래밍 회로가 개시되어 있다. 그러한 특허문헌은 전류 프로그래밍 회로에 데이터를 기입할 때, 기입 전류를 제거하는 방향으로 전류를 공급함으로써 흑색 및 저 휘도 레벨의 계조 표시를 향상시킬 수 있다는 것을 기술한다.
종래의 전류 기입형 화소 회로를 사용할 때, 각 화소회로에서 영상 데이터 전류의 기입 동작을 안정적으로 수행할 수 없는 경우가 있다. 이후에 상세히 설명할 것이지만, 이것은 화소마다 구동 트랜지스터의 임계값이 변하는 것이 원인이다.
본 발명은 영상 데이터 전류의 기입 동작을 안정적으로 수행할 수 있는 전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및 그들의 전류 프로그래밍 방법을 제공하는 것을 목적으로 한다.
본 발명의 전류 프로그래밍 장치는 상기 목적을 달성하기 위해, 제1 전계효과 트랜지스터와, 상기 제1 전계효과 트랜지스터의 제어 전극과 일측의 주 전극 사이에 설치된 스위치를 각각 갖는 복수의 회로가 데이터 선에 접속되고, 상기 복수의 회로의 각각의 상기 스위치를 연속 소정의 기간 도통시켜, 상기 데이터 선에 흐르는 데이터 전류를 상기 제1 전계효과 트랜지스터의 제어전극과 상기 일측의 주 전극에 공급함으로써, 상기 복수의 회로의 각각에 상기 데이터 전류의 전류값을 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압값으로서 기입하고, 상기 데이터 전류와 같은 방향으로 소정의 전류를 발생하는 정전류원이 상기 데이터 선에 접속되며, 상기 정전류원은 상기 복수의 회로의 각각의 기입 동작에서, 상기 소정 기간이 종료하기 전에, 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압이 상기 복수의 회로에서의 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값 이상이 되도록 상기 데이터 선에 소정 전류를 공급하는 것을 특징으로 한다.
또한, 본 발명의 액티브 매트릭스형 표시장치는 전류 구동형 표시소자와, 상 기 전류 구동형 표시소자에 흐르는 전류를 제어하는 제1 전계효과 트랜지스터와, 상기 제1 전계효과 트랜지스터의 제어전극과 일측의 주 전극 사이에 설치된 스위치를 각각 갖는 복수의 화소 회로가 매트릭스 형태로 배열되며, 열 방향으로 배열된 상기 복수의 화소 회로가 1개의 데이터 선에 접속되고, 상기 1개의 데이터 선에 접속된 상기 화소 회로의 각각의 상기 스위치를 순차 소정 기간 도통시켜, 상기 데이터 선에 흐르는 영상 데이터 전류를 상기 화소 회로의 각각의 상기 제1 전계효과 트랜지스터의 제어 전극과 상기 일측의 주 전극에 공급함으로써, 상기 화소 회로의 각각에 상기 영상 데이터 전류의 전류 값을 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압 값으로서 기입하고, 상기 영상 데이터 전류와 같은 방향으로 소정 전류를 발생하는 정전류원이 상기 데이터 선에 접속되며, 상기 정전류원은, 상기 화소 회로의 각각의 상기 기입 동작에서, 상기 소정 기간이 종료하기 전에, 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압이 상기 열 방향으로 배열된 상기 복수의 화소 회로에서의 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값 이상이 되도록 상기 데이터 선에 상기 소정 전류를 공급하는 것을 특징으로 한다.
본 발명의 전류 프로그래밍 방법은, 제1 전계효과 트랜지스터와, 상기 제1 전계효과 트랜지스터의 제어전극과 일측의 주 전극 사이에 설치된 스위치를 각각 갖는 복수의 회로를 데이터 선에 접속하고, 상기 복수의 회로의 각각의 상기 스위치를 순차 소정 기간 도통시켜, 상기 데이터 선에 흐르는 데이터 전류를 상기 제1 전계효과 트랜지스터의 제어전극과 상기 일측의 주 전극에 공급함으로써, 상기 복 수의 회로의 각각에 상기 데이터 전류의 전류값을 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압값으로서 기입하고, 상기 데이터 전류와 같은 방향으로 소정 전류를 발생하는 정전류원을 상기 데이터 선에 더 접속하고, 상기 데이터 선에 접속된 상기 복수의 회로의 각각의 기입 동작에서, 상기 소정 기간이 종료하기 전에, 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압이 상기 복수의 회로에서의 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값 이상이 되도록 상기 정전류원으로부터 상기 데이터 선으로 상기 소정 전류를 공급하는 것을 특징으로 한다.
본 발명에 따르면, 데이터 선의 기생 용량의 영향을 억제하고, 데이터 전류의 기입 동작을 안정화시킬 수 있다.
이하, 본 발명의 실시형태를 도면을 참조하여 보다 상세히 설명할 것이다.
도 4는 본 발명에 따른 액티브 매트릭스 일렉트로루미네센스 표시장치의 구성을 도시한 구성도이다.
도 4에서, 참조번호 1은 매트릭스 형태로 배열된 화소 회로로 구성된 화소 회로부를 나타낸다. 화소 회로부(1)에서는, 화소회로와 일렉트로루미네센스 소자가 매트릭스 형태로 배열되고, 그들을 행 방향으로 접속하는 주사 신호 선과, 열 방향으로 그들을 접속하는 데이터 선이 포함된다.
참조번호 2는 전류 공급 회로 역할을 하는 사전 충전회로, 참조번호 3은 제로 전류 설정회로, 참조번호 4는 열 전류 제어회로를 나타낸다. 사전 충전회로(2), 제로 전류 설정회로(3), 및 열 제어회로(4)는 데이터 선마다 형성된다.
충전 설정 전류에 근거해서 충전전류가 사전 충전회로(2)에 기입되고, 사전 충전 회로(2)는 미리 결정된 타이밍에서 그 전류를 데이터 선에 공급한다. 제로 설정 회로에 근거한 전류(참조 전류)는 제로 전류 설정회로(3)에 기입되고, 제로 전류 설정회로(3)는 미리 결정된 타이밍에서 그 전류를 데이터 선에 공급한다. 열 전류 제어회로(4)는 데이터 선에 접속된 열 방향의 복수의 화소 회로, 사전 충전 회로(2), 제로 설정 회로(3)에 각각 데이터 전류, 제로 설정 전류, 및 충전설정 전류를 공급한다.
참조번호 5는 컬럼 전류 제어회로(4)에 입력되는 RGB 3개의 영상 신호를 열마다 샘플링하기 위한 열 주사 회로를 나타내고, 참조번호 6은 행 방향으로 배열 화소 회로에 접속되고 행마다 순차적으로 행 주사 신호(P1m 및 P2m)를 출력하는 행 주사 회로를 나타낸다(행 주사 신호 라인이 M개라고 가정하면, m은 1~M의 정수). 다음의 실시예에서 나타낸 화소 회로의 예에 있어서, 각 화소 회로는 2개의 행 선택 신호 선을 갖기 때문에, 여기에도 행 주사 신호가 2개라고 가정한다. 그러나, 본 발명은 화소 회로에서 행 선택 신호 라인이 2개인 경우에 제한되는 것이 아니라, 행 선택 신호 선의 개수가 1개, 3개 등인 경우에도 적용가능하다.
도 1은 본 발명의 제1 실시형태에 따른 전류 프로그래밍 회로를 도시한다. 이 실시형태의 전류 프로그래밍 회로(100)는 제1 행 화소 회로(110), 제2 행 화소 회로(120)(제3 행 화소 회로, 제4 행 화소 회로가 다음에 오더라도, 그들은 도 1에서 생략된다.), 제로 전류 설정회로(130), 및 사전 충전 회로(140)를 포함한다. 도 1에서, 1개의 데이터 선에 접속된 프로그래밍 회로만이 도시되더라도, 도 4의 매트릭스형 표시 장치에 있어서는 당연히 복수의 데이터 선이 있으며, 각 데이터마다 동일한 프로그래밍 회로가 있다.
도 2는 도 1에 도시한 회로의 동작을 설명하기 위한 타이밍 챠트이다. 도 2는 도 1의 신호 선(P1z, P2z, ...)에 입력되는 신호들의 시간 변화를 나타낸다. 종축은 각 신호의 전압 값을 나타내고, 횡축은 시간을 나타낸다.
도 3은 도 1의 데이터 선 "data"으로 흐르는 총 전류 "Idatax", 화소 회로에 접속된 부분의 데이터 선으로 흐르는 데이터 전류 "Idata", 제로 전류 설정회로(130)의 출력 전류 "Iz", 사전 충전회로(140)에 의해 발생되는 충전 전류 "Ipc", 및 데이터 선의 전위 "V(data)"의 각각의 변화를 나타내는 타이밍 챠트이다. "V(data)"로서, 제1 행 화소 회로(110)의 구동 트랜지스터(M12)의 임계값 Vth(M12)과 제2 행 화소 회로(120)의 구동 트랜지스터(M16)의 임계값 Vth(M16)의 크기 차에 따른 3종류의 전압이 도시되어 있다.
도 5 및 도 6은 본 실시형태의 비교 예로서 사전 충전회로(140)가 설치되지 않은 경우에 프로그래밍 회로(100)를 상정할 때의 타이밍 챠트이다. P11, P12, P21, 및 P22는 도 1에 도시된 것과 같은 참조번호로 표시된 제1 및 제2 행 화소 회로(110, 120)의 행 선택 신호 선의 신호들을 나타낸다. P13~P24는 유사하게 제3 및 제4 행 화소 회로(미도시)의 행 선택 신호 선의 신호들을 나타낸다.
우선, 본 발명의 이해를 용이하게 하기 위해, 사전 충전회로(140)가 설치되지 않은 경우에 프로그래밍 회로(100)의 구동 전류 프로그래밍 동작과 그 후의 발 광 동작을 도 1 및 도 5를 참조하여 설명할 것이다. 여기서는 제로 전류 설정회로(130)의 동작을 생략하여 설명할 것이다. 또한, 본 실시형태에 있어서, pMOS 트랜지스터(M12, M16)는 제1 전계효과 트랜지스터에 대응하고, 그들의 게이트는 제어 전극에 대응하며, 그들의 소스 및 드레인은 주 전극에 대응하며, nMOS 트랜지스터(M13, M17)는 각각 스위치에 대응한다.
지금부터는 도 1의 데이터 선 "data"에 접속된 제1 행 화소 회로(110)의 동작을 검토할 것이다.
도 5에서, 행 주사 신호(P11)가 하이 레벨로 설정되는 경우에, 제1 프로그램용(행 선택) 스위치 역할을 하는 nMOS 트랜지스터(M14)가 턴-온되고, 발광 선택용 스위치 역할을 하는 pMOS 트랜지스터(M15)가 턴-오프된다. 행 주사 신호(P21)가 하이 레벨로 설정되는 경우에는, 제2 프로그램용 스위치 역할을 하는 nMOS 트랜지스터(M13)가 턴-온된다.
그 결과, 데이터 선에 흐르는 영상 데이터 전류 Idata'가 구동 트랜지스터 역할을 하는 pMOS 트랜지스터(M12)의 게이트와 드레인으로 전달됨으로써, 게이트와 소스 사이에 접속된 커패시터(C3)가 충전된다. 트랜지스터(M12)의 게이트와 소스 사이의 전압이 임계값을 넘는 경우에, 트랜지스터(M12)가 턴-온되고 데이터 전류 Idata'는 트랜지스터(M12)의 드레인 전류로서 흐른다. 따라서, 이 전류값에 의해 드레인 단자 전압과 데이터 선 전압 V(data)이 결정된다. 커패시터(C3)는 데이터 전류 Idata'를 전압값으로서 기억한다.
소정 기간 행 주사 신호(P21)가 로우 레벨로 설정되는 경우에는 제2 프로그 램용 스위치 역할을 하는 nMOS 트랜지스터(M13)가 턴-오프되고, 커패시터(C3)의 전압이 보유된다. 트랜지스터(M13)가 ON인 기간이 제1 행 화소 회로의 구동 전류 프로그래밍 기간이다.
계속해서, 행 주사 신호(P11)가 로우 레벨로 설정되는 경우에, 제1 프로그램용(행 선택) 스위치 역할을 하는 nMOS 트랜지스터(M14)가 턴-오프되고, 발광 선택 스위치 역할을 하는 pMOS 트랜지스터(M15)가 턴-온된다. 그 결과, 커패시터(C3)에 보유된 전압(즉, 구동용 트랜지스터(M12)의 게이트와 소스 사이의 전압)에 의해 결정되는 전류가 pMOS 트랜지스터(M12)의 드레인으로부터 일렉트로루미네센스 소자(EL)로 흐른다.
이와 같이, 영상 데이터 전류 Idata'는 커패시터(C3)에 보유된 전압을 통해서 일렉트로루미네센스 소자(EL)로 흐르는 전류를 제어한다.
제1 행 전류 설정 기간이 종료하는 경우에, 제2 행 전류 설정 기간이 개시되고, 순차 각 행의 전류 설정 기간에 영상 데이터 신호에 근거하여 구동 전류가 기입된다.
일렉트로루미네센스 소자(EL)는 다음 전류 기입 동작까지의 기간, 즉 또 다른 행 화소 회로에 전류가 기입되는 동안의 기간 및 기입 주사가 종료한 후의 수직 블랭킹(blanking) 시간 동안 발광을 유지한다. 발광(흑색 표시의 경우에는 비발광)하고 있는 동안의 기간은 발광 기간이다. 제1 행 전류 설정 기간이 종료하는 경우에, 제2 행 전류 설정 기간이 개시하고, 순차적으로 각 행의 전류 설정 기간 동안 영상 데이터 신호들에 근거하여 구동 전류가 기입된다.
상술한 전류 프로그래밍으로 각 화소 회로를 제어하는 것은 기본적으로 동작이 구동 트랜지스터의 특성 변화에 영향을 받지 않는다는 점에서 효율적이다. 그러나, 데이터 선에는 통상 또 다른 배선과의 오버랩, 접속된 트랜지스터의 단자 간 용량 등의 기생용량이 반드시 존재한다. 그러한 기생용량으로 인해 작은 전류의 프로그래밍 동작은 불안정하게 된다. 본 발명자 등의 관찰에 의하면, 저 휘도 영역에서 흑색계 비트(backish beat)가 발생한다. 그러한 현상은 기생용량의 존재와 패널 위에 배치된 구동 트랜지스터의 특성 변화에 의해 발생하기 때문에, 고정 패턴 노이즈로 되고, 눈에 띄는 현상으로서 보이며, 화질을 열화시킨다. 그러한 현상은, 데이터 선의 기생용량이 증가하는 대화면 패널 및 EL 소자의 고효율화에 의해 더 두드러지게 된다.
이후에는 상기 현상에 대해서 도 1, 5, 및 6을 참조하여 설명할 것이다.
도 1의 프로그래밍 회로에서, 데이터 선 "data"에 제1 행 화소 회로(110) 내지 제4 행 화소 회로(미도시)가 접속되고, 도 5에 도시한 제1 내지 제4 전류 설정 기간에서 제1 내지 제4 행 화소 회로에서의 구동 전류의 프로그래밍이 각각 실행되는 경우를 고려한다.
영상 데이터 전류 "Idata"는 모두 동일한 전류값, 즉
Idata1 = Idata2 = Idata3 = Idata4
을 갖는다고 가정하면, 저 휘도 레벨의 표시를 수행하고, 전류값은 매우 작다. 제1 내지 제4 행 화소 회로의 구동 트랜지스터 역할을 하는 pMOS 트랜지스터(M12, M16...)의 임계값 전압은 Vth1, Vth2, Vth3, 및 Vth4로서 표시된다. 그들 값 이 변하고, 그들 간에 Vth2 > Vth1, Vth3 = Vth2, Vth4 < Vth3의 관계가 있다고 가정한다.
제1 행 전류 설정 기간(t0-t1)에 nMOS 트랜지스터(M14 및 M13)가 턴-온되는 경우에, 제1 행 화소 회로의 구동 트랜지스터(M12)의 게이트가 데이터 선에 접속된다.
초기 상태로서 시간 t0 이전의 데이터 선 전위 V(data)가 충분히 낮다고 가정하면, 게이트와 소스 사이에 Vth1 이상의 전압이 바로 인가되어, 트랜지스터가 턴-온되고 소스-드레인 전류 Id1가 흐른다.
소스-드레인 전류 Id1이 영상 데이터 전류 Idata1에 접근하므로, 게이트 전위는 일정 전위에 수속되어, 영상 데이터 전류 Id1가 게이트와 소스 사이의 전압으로서 기입된다. 이 때, 데이터 선의 전위 V(data)는 구동 트랜지스터(M12)의 드레인 전류값으로 결정된다.
현재의 경우에는, 드레인 전류 Idata1가 매우 작기 때문에, 소스와 드라인 사이의 전압도 작다. 따라서, 기간 t0-t1에서 V(data)의 시간 변화가 Vcc보다 대략 Vth1만큼 낮은 전위의 평형 상태에 도달한다고 간주할 수 있다. 그러한 전위가 전류 Idata1에 대응하여 결정된다는 것을 나타내는 도 6에서는 이 전위가 "Idata1"으로서 기입되어 있다.
지금부터는 제2 행 전류 설정 기간(t1-t2)에 대해서 설명할 것이다.
제2 행 화소 회로의 nMOS 트랜지스터(M17, M18)가 턴-온되는 경우에, 구동 트랜지스터(M16)의 게이트는 데이터 선에 접속된다. 그러나, 이 때의 데이터 선은 제1 행 전류 설정 기간, t0-t1의 종료 시점에서의 데이터 전위, 즉 도 6의 V(data)의 플롯(plot) 중의 Idata1로 표시된 전위로 설정된다. 상기에 언급한 바와 같이, 이 전위는 Vcc보다 Vth1만큼 낮다.
제2 행 화소 회로의 구동 트랜지스터(M16)의 임계값 Vth2는 Vth1보다 낮기 때문에(Vth2 > Vth1), 구동 트랜지스터(M16)가 바로 턴-온되지 않아 소스-드레인 전류가 흐르지 않는다. 따라서, M16의 게이트 전위, 즉 데이터 선 전위는 M16에 의해 결정되는 것이 아니라, 데이터 선의 기생용량 Cx의 전위로 규정된다.
미소한 데이터 전류에 의해 데이터 선의 전위 Vdata가 서서히 감소하더라도, 데이터 선의 기생 용량이 크기 때문에, 그것의 감소 율은 작다. 제2 행 전류 설정 기간(t1-t2) 내에서, 구동 트랜지스터(M16)의 게이트와 소스 사이의 전압은 Vth2를 넘지 않으며, 트랜지스터(M16)는 OFF 상태로 유지된다. 따라서, 영상 데이터 전류 Idata2(=Idata1)에 근거하여 커패시터(C4)의 전압으로 전류의 기입이 수행될 수 없다. 그러한 상태를 "전류 프로그래밍 결함"이라고 부른다.
제3 행 전류 설정 기간(t2-t3)에서도, Idata3에 의해 데이터 선의 전위 Vdata 및 제3 행 전류 화소 회로의 구동 트랜지스터(도 1에 미도시)의 게이트 전위는 그 결과로서 감소한다. 게이트와 소스 사이의 전압이 Vth3(Vth3=Vth2)을 넘는 경우에, 구동 트랜지스터의 소스-드레인 전류가 흐르고, 게이트 전위는 일정 전위에 수속되며, 영상 데이터 전류 Idata3(Idata3=Idata2)에 근거하여 전류가 게이트와 소스 사이의 전압으로 기입된다. 데이터 선의 기생용량 Cx이 더 큰 경우에는, 제3 행 화소 회로에서도 전류 프로그래밍 결함이 발생하는 경우도 있다.
다음에, 제4 행 전류 설정 기간(t3-t4)에서는 구동 트랜지스터의 임계값 전압 Vth4이 Vth3보다 작기 때문에(Vth4 < Vth3), 데이터 선 전위는 제4 행 화소 회로의 스위치가 턴-온되는 경우보다 낮다(Vcc-Vth4). 따라서, 제4 행 화소 회로의 구동 트랜지스터가 바로 턴-온되어, 소스-드레인 전류가 흐르고, 전류 프로그래밍이 실행된다.
제2 행 전류 설정 기간에서의 전류 프로그래밍 결함은 전류 설정 기간(t1-t2)에서 구동 트랜지스터(M16)의 게이트와 소스 사이의 전압이 구동 트랜지스터의 임계값 전압을 넘지 않기 때문에 발생한다.
그것이 임계값을 넘더라도, 구동 트랜지스터(M16)의 드레인 전류가 매우 작고 데이터 선의 기생용량 Cx의 충방전이 완료하지 않은 경우에는, 드레인 전류가 Idata와 일치하지 않는다. 따라서, 화소의 커패시터(C4)에 전압이 정확히 기입되지 않는다.
전류 프로그래밍을 바람직하게 실행하기 위해서는, 구동 트랜지스터의 턴-온 후에, 전류 설정 기간 내에 그 드레인 전류가 기생 커패시터에 충전되거나 기생 커패시터로부터 방전되는 것을 완료하기 위한 충분한 시간을 보장할 필요가 있다.
이 실시형태에 있어서는, 전류 데이터에 의한 전류 프로그래밍 동작이 종료하기 전에 소정의 기간, 소정 전류로 데이터 선의 기생 커패시터를 충전하는 전류 공급 회로가 설치되고, 그 충전 동작에 의해 구동 트랜지스터의 게이트와 소스 사이의 전압이 모든 행에 대해 임계값 전압 이상이 되도록 설정된다. 그 결과, 작은 전류로의 전류 프로그래밍 동작 시에, 각 화소의 구동 트랜지스터의 자기 방전 (self-discharging) 동작이 보장되고, 전류 프로그래밍 동작이 향상된다.
이하, 본 발명의 실시예를 도 1 내지 도 3을 참조하여 설명할 것이다. 도 2에 도시한 바와 같이, 충전 전류 설정 기간 전에 제로 전류 설정 회로에 제로 전류를 설정하는 제로 전류 설정 기간이 존재한다. 이후에는 제로 전류 설정 회로 및 제로 전류 설정 기간을 설명할 것이다. 여기에서는 충전 전류 설정 기간과 각 화소회로의 전류 설정 기간을 설명할 것이다.
도 1에 도시한 전류 공급 회로 역할을 하는 사전 충전 회로(140)는 각 행의 화소 회로(110, 120, ...)의 전류 설정 기간에서 소정의 기간, 소정의 전류를 공급하는 정전류원이다. 사전 충전 회로(140)는 데이터 선 상의 영상 데이터 전류와 같은 방향으로 전류를 발생시킨다. 여기서, 소정의 기간 및 소정의 전류는 데이터 전류의 크기에 의존하지 않고 복수의 화소 회로에 공통인 기간 및 전류값을 나타낸다.
도 1에서의 사전 충전 회로(140)는 각 화소 회로와 동일한 구성을 가진 전류 설정 회로 부분(M8로부터 좌측의 부분)과, 스위치를 포함하는 전류 미러 회로 부분(M8를 제외한 M8로부터의 우측의 부분)로 구성된다.
전류 프로그래밍이 결함이 있는 화소 회로에서는, 전류 기입 동작이 종료할 때까지의 기간이 길어, 화소 회로의 전류 설정 기간을 넘어선다.
전류 공급 회로 역할을 하는 사전 충전 회로(140)는 구동 트랜지스터의 게이트와 소스 사이의 전압이 임계값을 넘을 때까지의 시간을 단축하기 위해서, 화소 회로의 전류 설정 기간에서의 전류 기입 동작이 종료하기 전에, 즉, 게이트 전위가 일정 값에 수속되기 전에 소정 전류를 영상 데이터 전류에 부가한다. 게이트-소스 전압이 임계값을 넘은 후에는 전류 기입 기간을 충분히 길게 확보하기 위해서, 도 2 및 도 3에 도시한 바와 같이, 화소 회로의 전류 설정 기간의 개시 직후에 소정 전류를 영상 데이터 전류에 부가하는 것이 바람직하다.
사전 충전 회로로부터 공급되는 소정 전류의 전류값은 각 구동 트랜지스터의 임계값 전압의 변화를 고려하여 아래와 같이 설정된다.
사전 충전으로 전류 프로그래밍 결함을 제거하기 위해서, 데이터 선에 접속된 모든 화소 회로들에서 구동 트랜지스터를 턴-온시키는 데에 충분한 사전 충전 전류를 설정해야 한다. 즉, 사전 충전 전류는 열 방향으로 접속된 모든 화소 회로에서 구동 트랜지스터들의 임계값을 넘도록, 그리고 열 방향의 구동 트랜지스터들의 임계값 전압의 최대값이 되거나 혹은 그러한 값을 넘는 전압이 되도록 설정되어야 한다.
소정 전류가 공급되는 기간 T1이 데이터 선의 전위를 충분히 감소시키기 위해서는, 데이터 선의 부하 용량(기생용량 Cx과 화소의 전하 보유 용량 C3의 합), 최대 임계값 Vth(max), 및 사전 충전 전류의 설정값 Ipc에 의해 결정되는 시정수보다 길게 설정되어야 한다. 즉,
T1 > (Cx + C3)·Vth(max)/Ipc
게다가, 사전 충전 회로로부터 공급되는 전류 Ipc가 커지면 커질수록 T1의 값을 짧게 설정할 수 있다. 따라서, Ipc를 보다 큰 값으로 설정하는 것이 바람직하다.
실제로, 본 실시형태에 나타낸 바와 같이, 전류 Ipc도 데이터 전류와 같은 열 전류 제어회로(도 4에서 4)로 생성되어 사전 충전 회로(2)에 공급되기 때문에, Ipc는 데이터 전류의 범위 내에서만 가변하는 경우가 많다. 이 경우에, Ipc는 데이터 전류의 가변 범위 내에서 소정 값으로 설정되고, 바람직하게는, 데이터 전류의 최대값과 같은 값이 선택된다. 구동 트랜지스터가 턴-온된 후에는, 데이터 전류에 의한 기입 동작이 화소 회로의 전류 설정 기간 내에 종료하도록 즉시 사전 충전 전류를 턴-오프시키는 것이 바람직하다.
즉, 나머지 기간 T2는 데이터 전류가 작은 경우라도 전류 기입 동작이 완료하도록 데이터 선의 전압 변동 범위 ΔVdata, 기생용량 Cx, 화소회로의 용량 C3, 및 데이터 전류 Idata에 의해 결정되는 시정수보다 길게 설정되는 것이 바람직하다. 즉,
T2 > (Cx + C3)·ΔVdata/Idata
1개의 행의 화소 회로의 전류 설정을 위한 기간 T(도 3에서 t2-t3, t3-t4 등)는 사전 충전 전류를 데이터 전류에 부가하고 그 결과로서의 전류가 공급되는 기간 T1과 나머지 기간 T2로 구성된다.
T = T1 + T2
이 실시형태에 있어서는, 사전 충전 회로에 의한 전류 공급에 의해 데이터 선의 전위를 고정하는 것을 규정하지 않지만, 충전 전위는 각 화소 회로의 구동 트랜지스터의 특성에 의존한다. 사전 충전 회로는 수직 블랭킹 기간에서의 데이터 전류에 의해 소정의 전류(충전 전류)을 발생시킬 수 있고 사전 충전은 예를 들면 수 평 블랭킹 기간을 사용하여 실행되도록 구성된다.
충전 전류값 Ip(pMOS 트랜지스터(M5)의 드레인 전류)는 소정의 수직 블랭킹 기간에 데이터 선 "data"에 공급되는 전류를 화소 회로와 같은 방법으로 pMOS 트랜지스터(M5)에 대하여 전류 프로그래밍(설정)함으로써 결정된다(M6=M7=ON, M8=OFF). 충전 전류값 Ip에 의한 사전 충전 동작은 각 행(각 수평 주사 기간)에서 수행되는 관련 화소 회로에 대한 전류 프로그래밍(설정) 동작의 소정의 시작 기간(pc=1; 예를 들면, 수평 블랭킹 기간)에서 수행된다.
사전 충전 회로의 전류 설정 회로는 데이터 선에 접속된 nMOS 트랜지스터(M7)와, pMOS 트랜지스터(M5)의 게이트와 nMOS 트랜지스터(M7) 사이에 설치된 nMOS 트랜지스터(M6)와, 데이터 선에 흐르는 충전 설정 전류에 근거하여 게이트-소스 전압으로서 전류가 기입되는 pMOS 트랜지스터(M5)와, pMOS 트랜지스터(M5)와 커런트 미러 회로를 구성하는 nMOS 트랜지스터(M9) 사이에 설치된 pMOS 트랜지스터(M8)를 포함한다.
사전 충전 회로의 전류 미러 회로는, 소스와 게이트가 접속되는 nMOS 트랜지스터(M9)와, 게이트가 nMOS 트랜지스터(M9)의 게이트에 접속되는 nMOS 트랜지스터(M10)와, nMOS 트랜지스터(M10)와 데이터 선 사이에 설치된 nMOS 트랜지스터(M11)를 포함한다.
이후에는, 사전 충전 회로의 충전 전류 설정 동작(충전 전류 기입 동작)과 사전 충전 회로에 의해 전류가 공급되는 경우의 화소 회로의 구동 전류 프로그래밍 동작을 도 1 내지 도 3을 참조하여 설명할 것이다.
우선, 사전 충전 회로의 충전 전류 설정 동작(충전 전류 기입 동작)을 설명할 것이다.
신호 P1p 및 P2p가 하이 레벨로 설정되고 nMOS 트랜지스터(M7 및 M6)가 턴-온되는 경우에, pMOS 트랜지스터(M5)의 게이트에 접속된 커패시터(C2)의 게이트-소스 전압은 데이터 선에 흐르는 충전 설정 전류 Ip(=Ipx-Iz: Iz는 제로 전류 설정 회로로부터의 설정 전류를 나타냄)에 근거하여 설정된다.
다음에, 신호 P2p가 로우 레벨로 설정되는 경우, nMOS 트랜지스터(M6)가 턴-오프되고, 커패시터(C2)의 전압이 보유되어 전류값으로서 기입된다. 그 후에, 신호 P1p가 로우 레벨로 설정될 때, nMOS 트랜지스터(M7)가 턴-오프되고, pMOS 트랜지스터(M8)가 턴-온된다.
사전 충전 회로에 의해 전류가 공급되는 경우의 화소 회로의 구동 전류 프로그래밍 동작을 기술할 것이다.
예를 들면, 제2 행 전류 설정 기간에서 신호 Pc가 하이 레벨로 설정되는 경우, 사전 충전 회로에서, pMOS 트랜지스터(M5)의 게이트 전위에 의해 소스-드레인 전류가 흐른다. 소스-드레인 전류는 커런트 미러 처리되며, nMOS 트랜지스터(M11)를 통해서 충전 전류 Ipc가 흐른다.
제2 행 전류 설정 기간에서 신호 Pc가 하이 레벨로 있는 기간 동안, 충전 전류 Ipc가 데이터 선으로 흐르는 영상 데이터 전류를 증가시키도록 흐른다. 따라서, 전류 Idata1'(=Idata1+Ipc, Idata1=Idata1x-Iz: Iz는 제로 전류 설정 회로로부터의 설정 전류를 나타냄)가 흐른다. 그러므로, 데이터 선의 전위가 저하하고, 동시에 제2 행 전류 설정 기간에서 nMOS 트랜지스터(M17 및 M18)가 ON이기 때문에, 구동 트랜지스터 역할을 하는 pMOS 트랜지스터(M16)의 게이트 전위도 저하한다.
상기에 언급한 바와 같이 데이터 선에 흐르는 영상 데이터 전류를 증가시키도록 충전 전류 Ipc를 흐르게 하고 게이트 전위를 감소시킴으로써, 화소 회로들의 구동 트랜지스터들의 임계값 전압 Vth에 변동이 있더라도, 각 화소 회로의 각 전류 설정 기간에서, 구동 트랜지스터의 소스-드레인 전압은 임계값 전압 Vth를 넘게 된다. 각 화소의 구동 트랜지스터의 자기 방전 동작이 보장되고 전류 프로그래밍 동작이 향상된다.
도 3을 참조하여 더 설명될 것이다.
여기서 영상 데이터 전류가 모두 동일한 전류값을 갖는 작은 전류(저계조 혹은 흑색 표시 상태에서의 전류)(Idata1x=Idata2x)라고 가정한다.
제1 행 화소 회로 및 제2 행 화소 회로의 구동 트랜지스터 역할을 하는 pMOS 트랜지스터(M12 및 M16)의 임계값 전압은 Vth1 및 Vth2로 표기되고, 그 임계값 전압의 전압레벨 간에는 Vth1 < Vth2의 관계가 있는 것으로 가정한다.
지금부터는 제1 행 전류 설정 기간에서 전류 프로그래밍 동작이 통상적으로 수행된 것으로 가정한다. pMOS 트랜지스터(M12 및 M16)의 임계값 전압의 전압레벨이 Vth1(M12) < Vth2(M16)의 관계를 가질 때, 사전 충전 회로에 의해 데이터 선에 어떠한 전류도 공급되지 않는 경우에, 이미 설명한 바와 같이, 데이터 선의 기생 용량 Cx의 영향으로 인해 제2 행 전류 설정 기간 내에서는 구동 트랜지스터(M16)의 게이트-소스 전압이 Vth2를 넘지 않고, 영상 데이터 전류 Idata2(=Idata2x-Iz: Iz는 제로 전류 설정 회로로부터의 설정 전류를 나타냄)에 근거하여 전류 기입 동작, 즉 전류 프로그래밍이 수행되지 않는다(전류 프로그래밍 결함이 발생한다).
그러나, 이 실시형태에서와 같이 사전 충전 회로에 의해 전류 Ipc를 데이터 선에 공급함으로써, 도 3에 도시한 바와 같이, Vth1(M12) < Vth2(M16)이더라도, 제2 행 전류 설정 기간의 신호 Pc가 하이 레벨로 있는 기간에는, 데이터 선의 전위가 저하하고, 동시에 제2 행 전류 설정 기간에서는 nMOS 트랜지스터(M18 및 M17)가 ON이므로, 게이트-소스 전압으로서 Vth를 넘는 전압이 제2 행 화소 회로의 구동 트랜지스터(M16)의 게이트에 인가되어 소스-드레인 전류가 흐른다. 그 후에는, 신호 Pc가 로우 레벨로 설정되고, 게이트 전위가 상승하여, 일정 전위에 수속되며, 영상 데이터 전류 Idata2'(=Idata2x-Iz + Ipc : Iz는 제로 전류 설정 회로로부터의 설정 전류를 나타냄)에 근거하여 전류가 게이트-소스 전압으로서 기입된다.
또한, 도 3은 pMOS 트랜지스터(M12 및 M16)의 임계값 전압의 전압레벨이 Vth1(M12)=Vth2(M16) 및 Vth1(M12) > Vth2(M16)로 설정되는 경우를 나타낸다.
이상, 사전 충전 회로의 충전 전류 설정 동작(충전 전류 기입 동작)과 사전 충전 회로에 의해 전류가 공급되는 경우의 화소 회로의 구동 전류 프로그래밍 동작에 대해서 설명했지만, 본 실시형태에서는, 도 1 및 도 4에 도시한 바와 같이 제로 전류 설정 회로가 더 설치되어 있다.
흑색 표시에 있어서, 선 순차 데이터 선 전류 신호를 제로 전류로 설정하는 것이 바람직하더라도, 실제로는 회로 구성에서 보면 제로 전류로 설정하는 것은 어렵다. 선 순차 데이터 선 전류 신호가 제로 전류로 설정되지 않으면, 일렉트로루미 네센스 소자(EL)의 구동 전류가 제로로 설정될 수 없으므로, 흑색 표시가 충분히 설정될 수 없다. 따라서, 제로 전류 설정 회로는 흑색 표시를 충분히 설정하기 위해 설치된다.
수직 블랭킹 기간에서 도 4의 열 전류 제어 회로(4)에 입력되는 영상 신호 전압은 제로 전류 설정 전압(흑색 표시 전압 레벨)으로 설정되고, 제로 설정 전류(기준 전류)는 열 전류 제어회로(4)에 접속된 데이터 선에 흐르도록 허용된다. 이 기간을 제로 전류 설정 기간(제로 전류 프로그래밍 기간)이라고 부른다.
제로 전류 설정 기간에 제어 신호 P1z 및 P2z를 하이 레벨로 설정함으로써, nMOS 트랜지스터(M3 및 M2)가 각각 턴-온될 때, pMOS 트랜지스터(M1)의 게이트에 접속되는 커패시터(C1)의 전압은 제로 설정 전류와 상관이 있는 제로 전류 설정 레벨로 설정된다. 각 화소 회로의 전류 설정 시에, 제로 설정 전류에 근거하여 설정 전류 Iz가 pMOS 트랜지스터(M1 및 M4)를 통해서 데이터 선에 흐르는데 충분한 게이트-소스 전압으로 설정된다. 그 후에, 제어 신호 P1z 및 P2z가 로우 레벨로 설정될 때, 커패시터(C1)의 전압이 보유된다.
다음에는 제1 행 화소 회로를 영상 표시(예를 들면, 흑색 표시)로 설정하기 위해 데이터 전류 Idata1x가 데이터 선에 흐른다고 가정하면, 제로 전류 설정 회로로부터 설정 전류 Iz가 pMOS 트랜지스터(M1 및 M4)를 통해서 데이터 선으로 흐른다. 제1 행 화소 회로의 기입 설정 전류 Idata1은 Idata1=Idata1x-Iz로 설정된다. 상기에 언급된 바와 같이, 제로 전류 설정 회로를 설치함으로써, 화소 회로들 간의 흑색 표시가 설정될 수 있다.
커패시터(C1~C4)가 개별적으로 용량 소자들로서 형성되더라도, 소자로서 각 커패시터를 형성하는 대신에, 게이트와 소스 사이에 형성된 기생 커패시터(게이트 전극 및 소스 영역과의 오버랩 커패시터 등)가 사용될 수 있다.
이상, 본 발명에 따른 전류 프로그래밍 장치를 사용하는 예로서 전류 구동형 표시 소자들을 사용하는 액티브 매트릭스형 표시장치를 설명했지만, 본 발명에 따른 전류 프로그래밍 장치는 데이터 선에 흐르도록 허용되는 전류를 트랜지스터의 게이트-소스 전압으로서 보유하는 전류 설정 회로를 사용하는 장치에도 적용가능하다. 이러한 적용은 LED, 일렉트로루미네센스 소자, 전자방출소자(전자방출소자로부터 방출된 전자를 가속하여 형광체 등의 영상 형성 부재에 가함으로써 표시가 행해질 수 있기 때문에, 그러한 전자방출 소자도 전류 구동형 표시소자들에도 내장된다.) 등의 전류 구동형 표시 소자들을 이용하는 액티브 매트릭스형 표시 장치에 제한되는 것이 아니라, 아날로그 메모리 등의 전류 프로그래밍을 위한 회로로서 전류 프로그래밍 장치가 사용된다. 본 발명은 매트릭스 형태의 표시 장치에 제한되는 것이 아니라 라인 형태의 표시 장치에도 적용가능하다.
이 실시형태에 있어서, 제로 전류 설정 회로를 항상 설치할 필요가 없더라도, 흑색 표시의 설정을 보다 정확히 하기 위해서는 그것을 설치하는 것이 바람직하다. 사전 충전 회로로부터의 전류는 전류 설정 기간 내에서 전류 기입 동작이 종료할 때까지의 일부의 기간에 인가되기 때문에, 최종적으로 그것은 게이트-소스 전압으로서는 전류값으로서 잔존하지 않는다. 따라서, 제로 전류 설정 회로에 의해 전류와 함께 존재하더라도, 그것의 기능은 열화되지 않는다.
본 발명은 일렉트로루미네센스 소자들(EL 소자들) 등의 전류 구동형 발광소자들을 이용하는 액티브 매트릭스형 표시장치에 제한되는 것이 아니라, 아날로그 메모리에도 사용된다.

Claims (11)

  1. 제1 전계효과 트랜지스터와, 상기 제1 전계효과 트랜지스터의 제어 전극과 일측의 주 전극 사이에 설치된 스위치를 각각 갖는 복수의 화소 회로가 데이터 선에 접속되고,
    상기 복수의 화소 회로의 각각의 상기 스위치를 전류 설정 기간에 순차로 도통시켜, 상기 데이터 선에 흐르는 데이터 전류를 상기 제1 전계효과 트랜지스터의 상기 제어전극과 상기 일측의 주 전극에 공급함으로써, 상기 복수의 화소 회로의 각각에 상기 데이터 전류의 전류값을 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압값으로서 기입하는 전류 프로그래밍 장치에 있어서,
    상기 데이터 전류와 같은 방향으로 사전 충전 전류를 발생하는 사전 충전 회로가 상기 데이터 선에 접속되며, 상기 사전 충전 회로는 상기 복수의 화소 회로의 각각의 기입 동작에서, 상기 전류 설정 기간 개시 직후부터 시작해서 상기 데이터 선의 부하 용량과 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값과 상기 사전 충전 전류의 설정값에 의해 결정되는 시정수보다 길게 설정되는 기간에, 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압이 상기 복수의 화소 회로에서의 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값 이상이 되도록 상기 데이터 선에 사전 충전 전류를 공급하는 것을 특징으로 하는 전류 프로그래밍 장치.
  2. 제 1 항에 있어서,
    상기 사전 충전 회로는 상기 복수의 화소 회로의 각각의 상기 스위치가 도통한 직후에 사전 충전 전류의 공급을 개시하는 것을 특징으로 하는 전류 프로그래밍 장치.
  3. 제 1 항에 있어서,
    상기 사전 충전 전류의 공급이 종료된 후의 상기 전류 설정 기간이, 상기 데이터 선의 전압 변동 범위와 상기 데이터 선의 부하 용량과 상기 데이터 전류에 의해 결정되는 시정수보다 길게 설정되는 것을 특징으로 하는 전류 프로그래밍 장치.
  4. 제 1 항에 있어서,
    상기 사전 충전 회로의 사전 충전 전류 값은 상기 복수의 화소 회로 중의 어느 하나가 상기 데이터 선에 접속되지 않는 기간에 상기 데이터 선에 공급되는 전류에 의해 설정되는 것을 특징으로 하는 전류 프로그래밍 장치.
  5. 제 4 항에 있어서,
    상기 데이터 선에 공급되어 상기 사전 충전 회로의 사전 충전 전류를 설정하는 전류는 상기 데이터 전류의 가변 범위 내의 전류인 것을 특징으로 하는 전류 프로그래밍 장치.
  6. 제 5 항에 있어서,
    상기 데이터 선에 공급되어 상기 사전 충전 회로의 사전 충전 전류를 설정하는 전류는 상기 데이터 전류의 가변 범위 내의 최대 전류인 것을 특징으로 하는 전류 프로그래밍 장치.
  7. 제 1 항에 있어서,
    상기 화소 회로의 각각의 상기 스위치와 상기 데이터 선 사이에 설치된 제2 스위치와,
    상기 화소 회로의 각각의 상기 제1 전계효과 트랜지스터의 일측의 주 전극에 접속되며, 기입된 전류를 상기 회로의 각각의 상기 전류 설정 기간 외에 상기 일측의 주 전극으로부터 추출하는 제3 스위치를 더 구비한 것을 특징으로 하는 전류 프로그래밍 장치.
  8. 제 1 항에 있어서,
    상기 사전 충전 회로는,
    (A) 제2 전계효과 트랜지스터와, 상기 제2 전계효과 트랜지스터의 제어 전극과 일측의 주 전극 사이에 설치된 제4 스위치와, 상기 제4 스위치와 상기 데이터 선 사이에 설치된 제5 스위치를 갖고, 상기 복수의 화소 회로 중 어느 하나가 상기 데이터 선에 접속되지 않는 기간에 상기 제4 스위치를 도통시켜, 외부로부터 상기 데이터 선에 공급되는 전류를 상기 제2 전계효과 트랜지스터의 상기 제어 전극과 일측의 주 전극으로 보내고, 상기 전류의 값을 상기 제2 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압 값으로서 기입하는 전류 설정부와,
    (b) 커런트 미러 회로와, 상기 커런트 미러 회로의 입력단과 상기 제2 전계효과 트랜지스터의 일측의 주 전극 사이에 설치된 제6 스위치와, 상기 커런트 미러 회로의 출력단과 상기 데이터 선 사이에 설치된 제7 스위치를 갖고, 상기 제6 스위치를 도통시켜, 상기 전류 설정부에 기입된 전압 값에 따른 전류를 상기 커런트 미러 회로의 상기 입력단으로 보내고, 상기 제7 스위치를 도통시켜, 상기 커런트 미러 회로의 출력전류를 상기 데이터 선에 공급하는 전류 공급부를 갖는 것을 특징으로 하는 전류 프로그래밍 장치.
  9. 전류 구동형 표시소자와, 상기 전류 구동형 표시소자에 흐르는 전류를 제어하는 제1 전계효과 트랜지스터와, 상기 제1 전계효과 트랜지스터의 제어전극과 일측의 주 전극 사이에 설치된 스위치를 각각 갖는 복수의 화소 회로가 매트릭스 형태로 배열되고, 열 방향으로 배열된 상기 복수의 화소 회로가 1개의 데이터 선에 접속되며,
    상기 1개의 데이터 선에 접속된 상기 화소 회로의 각각의 상기 스위치를 전류 설정 기간에 순차로 도통시켜, 상기 데이터 선에 흐르는 영상 데이터 전류를 상기 화소 회로의 각각의 상기 제1 전계효과 트랜지스터의 제어 전극과 상기 일측의 주 전극에 공급함으로써, 상기 화소 회로의 각각에 상기 영상 데이터 전류의 전류 값을 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압 값으로서 기입하는 매트릭스형 표시장치에 있어서,
    상기 영상 데이터 전류와 같은 방향으로 사전 충전 전류를 발생하는 사전 충전 회로가 상기 데이터 선에 접속되며, 상기 사전 충전 회로는, 상기 화소 회로의 각각의 상기 기입 동작에서, 상기 전류 설정 기간 개시 직후부터 시작해서 상기 데이터 선의 부하 용량과 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값과 상기 사전 충전 전류의 설정값에 의해 결정되는 시정수보다 길게 설정되는 기간에, 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압이 상기 열 방향으로 배열된 상기 복수의 화소 회로에서의 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값 이상이 되도록 상기 데이터 선에 상기 사전 충전 전류를 공급하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  10. 제 9 항에 있어서,
    상기 전류 구동형 표시소자는 주입전류에 대응하여 발광 동작을 수행하는 일렉트로루미네센스 소자인 것을 특징으로 하는 액티브 매트릭형 표시장치.
  11. 제1 전계효과 트랜지스터과, 상기 제1 전계효과 트랜지스터의 제어전극과 일측의 주 전극 사이에 설치된 스위치를 각각 갖는 복수의 화소 회로를 데이터 선에 접속하고,
    상기 복수의 화소 회로의 각각의 상기 스위치를 전류 설정 기간에 순차로 도통시켜, 상기 데이터 선에 흐르는 데이터 전류를 상기 제1 전계효과 트랜지스터의 제어전극과 상기 일측의 주 전극에 공급함으로써, 상기 복수의 화소 회로의 각각에 상기 데이터 전류의 전류값을 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압값으로서 기입하는 전류 프로그래밍 방법에 있어서,
    상기 데이터 전류와 같은 방향으로 사전 충전 전류를 발생하는 사전 충전 회로를 상기 데이터 선에 더 접속하고, 상기 데이터 선에 접속된 상기 복수의 화소 회로의 각각의 기입 동작에서, 상기 전류 설정 기간 개시 직후부터 시작해서 상기 데이터 선의 부하 용량과 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값과 상기 사전 충전 전류의 설정값에 의해 결정되는 시정수보다 길게 설정되는 기간에, 상기 제1 전계효과 트랜지스터의 타측의 주 전극과 상기 제어 전극 사이의 전압이 상기 복수의 화소 회로에서의 상기 제1 전계효과 트랜지스터의 임계값 전압의 최대값 이상이 되도록 상기 사전 충전 회로로부터 상기 데이터 선으로 상기 사전 충전 전류를 공급하는 것을 특징으로 하는 전류 프로그래밍 방법.
KR1020050113343A 2004-11-26 2005-11-25 전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및전류 프로그래밍 방법 Expired - Fee Related KR100784394B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00342126 2004-11-26
JP2004342126A JP4438066B2 (ja) 2004-11-26 2004-11-26 アクティブマトリクス型表示装置およびその電流プログラミング方法

Publications (2)

Publication Number Publication Date
KR20060059201A KR20060059201A (ko) 2006-06-01
KR100784394B1 true KR100784394B1 (ko) 2007-12-11

Family

ID=36566882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113343A Expired - Fee Related KR100784394B1 (ko) 2004-11-26 2005-11-25 전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및전류 프로그래밍 방법

Country Status (4)

Country Link
US (1) US7692643B2 (ko)
JP (1) JP4438066B2 (ko)
KR (1) KR100784394B1 (ko)
CN (1) CN100409294C (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7128874B2 (en) * 2001-01-26 2006-10-31 Beckman Coulter, Inc. Method and system for picking and placing vessels
US7608861B2 (en) 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP4438067B2 (ja) * 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438069B2 (ja) * 2004-12-03 2010-03-24 キヤノン株式会社 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
US7872617B2 (en) 2005-10-12 2011-01-18 Canon Kabushiki Kaisha Display apparatus and method for driving the same
JP2007271969A (ja) * 2006-03-31 2007-10-18 Canon Inc カラー表示装置及びアクティブマトリクス装置
JP5058505B2 (ja) 2006-03-31 2012-10-24 キヤノン株式会社 表示装置
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置
KR101289065B1 (ko) * 2006-06-30 2013-08-07 엘지디스플레이 주식회사 유기전계 발광표시장치
JP2008090282A (ja) * 2006-09-07 2008-04-17 Matsushita Electric Ind Co Ltd 電流駆動回路の駆動制御方法および装置、表示パネル駆動装置、表示装置、駆動制御プログラム
JP5495510B2 (ja) * 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
JP2009037123A (ja) * 2007-08-03 2009-02-19 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
US8497885B2 (en) * 2007-08-21 2013-07-30 Canon Kabushiki Karsha Display apparatus and drive method thereof
US20090066615A1 (en) * 2007-09-11 2009-03-12 Canon Kabushiki Kaisha Display apparatus and driving method thereof
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
KR100911980B1 (ko) 2008-03-28 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US11461259B2 (en) * 2019-10-22 2022-10-04 Skyworks Solutions, Inc. Systems and methods for load detection on serial communication data lines

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113826A (ko) * 2000-02-24 2001-12-28 요트.게.아. 롤페즈 픽셀 용량의 개선된 충전 기능을 갖는 유기 ｌｅｄ디스플레이

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723950A (en) * 1996-06-10 1998-03-03 Motorola Pre-charge driver for light emitting devices and method
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) * 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP4152603B2 (ja) * 2000-04-27 2008-09-17 株式会社半導体エネルギー研究所 発光装置
SG114502A1 (en) * 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
JP3610923B2 (ja) 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP3743387B2 (ja) 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003177709A (ja) * 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
US7133012B2 (en) * 2002-01-17 2006-11-07 Nec Corporation Semiconductor device provided with matrix type current load driving circuits, and driving method thereof
JP3637911B2 (ja) 2002-04-24 2005-04-13 セイコーエプソン株式会社 電子装置、電子機器、および電子装置の駆動方法
JP2004045488A (ja) * 2002-07-09 2004-02-12 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法
TWI470607B (zh) * 2002-11-29 2015-01-21 Semiconductor Energy Lab A current driving circuit and a display device using the same
JP3950845B2 (ja) 2003-03-07 2007-08-01 キヤノン株式会社 駆動回路及びその評価方法
JP3918770B2 (ja) * 2003-04-25 2007-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4054794B2 (ja) 2003-12-04 2008-03-05 キヤノン株式会社 駆動装置及び表示装置及び記録装置
US7608861B2 (en) 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP4438067B2 (ja) 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438069B2 (ja) 2004-12-03 2010-03-24 キヤノン株式会社 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
US7724194B2 (en) 2006-06-30 2010-05-25 Motorola, Inc. Dual autodiplexing antenna

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113826A (ko) * 2000-02-24 2001-12-28 요트.게.아. 롤페즈 픽셀 용량의 개선된 충전 기능을 갖는 유기 ｌｅｄ디스플레이

Also Published As

Publication number Publication date
US20060114194A1 (en) 2006-06-01
US7692643B2 (en) 2010-04-06
KR20060059201A (ko) 2006-06-01
CN100409294C (zh) 2008-08-06
JP4438066B2 (ja) 2010-03-24
CN1783188A (zh) 2006-06-07
JP2006154066A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
KR100784394B1 (ko) 전류 프로그래밍 장치, 액티브 매트릭스형 표시장치, 및전류 프로그래밍 방법
JP5414724B2 (ja) 画像表示装置およびその駆動方法
JP4438069B2 (ja) 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
CN102428508B (zh) 图像显示装置及其驱动方法
JP5415565B2 (ja) 表示装置およびその駆動方法
KR101809300B1 (ko) 표시 장치 및 그 구동 방법
KR101178981B1 (ko) 표시 구동 장치, 표시 장치 및 그 구동 제어 방법
WO2019186765A1 (ja) 表示装置およびその駆動方法
US9013520B2 (en) Display device and control method therefor
KR20140075631A (ko) 표시 장치 및 그 화소 회로의 구동 방법
KR101291444B1 (ko) 표시 장치 및 그 구동 방법
KR102034055B1 (ko) Oled 표시 장치 및 그의 구동 방법
KR102349479B1 (ko) 화소 회로 및 그 구동 방법
JP5399521B2 (ja) 表示装置およびその駆動方法
CN112289258B (zh) 像素电路的驱动方法、像素电路和显示面板
KR100659622B1 (ko) 표시 장치
US7573442B2 (en) Display, active matrix substrate, and driving method
KR102485956B1 (ko) 표시 장치
CN102129835A (zh) 显示装置及显示驱动方法
JP2006038964A (ja) 画素回路及び表示装置とこれらの駆動方法
JP2009169430A (ja) 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051125

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070904

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111125

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121121

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131126

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141126

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209