[go: up one dir, main page]

KR100701701B1 - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100701701B1
KR100701701B1 KR1020050079941A KR20050079941A KR100701701B1 KR 100701701 B1 KR100701701 B1 KR 100701701B1 KR 1020050079941 A KR1020050079941 A KR 1020050079941A KR 20050079941 A KR20050079941 A KR 20050079941A KR 100701701 B1 KR100701701 B1 KR 100701701B1
Authority
KR
South Korea
Prior art keywords
gate
forming
layer
groove
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050079941A
Other languages
English (en)
Other versions
KR20070027951A (ko
Inventor
박승표
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050079941A priority Critical patent/KR100701701B1/ko
Priority to US11/251,700 priority patent/US7268391B2/en
Priority to JP2005315779A priority patent/JP2007067357A/ja
Publication of KR20070027951A publication Critical patent/KR20070027951A/ko
Application granted granted Critical
Publication of KR100701701B1 publication Critical patent/KR100701701B1/ko
Priority to US11/833,353 priority patent/US7514330B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트의 기울어짐 및 그로인한 랜딩플러그콘택의 낫 오픈 페일(not open fail)의 발생을 방지할 수 있는 언더 단차 게이트를 갖는 반도체 소자 및 그의 제조방법을 개시하며, 개시된 본 발명에 따른 반도체 소자의 제조방법은, 소자분리막에 의해 액티브영역이 한정된 반도체기판을 마련하는 단계; 상기 액티브영역의 게이트 형성 부분을 식각하여 제1홈을 형성하는 단계; 상기 제1홈 내에 도전막을 매립시키는 단계; 상기 액티브영역의 드레인영역 형성 부분과 그 양측의 제1홈들 내에 매립된 폴리실리콘막의 일부 폭을 식각하여 제2홈을 형성함과 아울러 상기 제2홈의 양측벽 각각 및 이들에 인접하는 기판 표면 부분 및 저면 부분 아래에 언더 단차 게이트를 형성하는 단계; 상기 언더 단차 게이트를 포함한 기판 표면 상에 게이트절연막을 형성하는 단계; 상기 언더 단차 게이트 상부의 게이트절연막 부분 상에 채널층을 형성하는 단계; 상기 언더 단차 게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계; 상기 채널층을 포함한 기판 전면 상에 층간절연막을 형성하는 단계; 및 상기 층간절연막 내에 소오스영역 및 드레인영역과 각각 콘택하는 랜딩플러그를 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 소자 및 그의 제조방법{Semiconductor device and method of manufacturing the same}
도 1은 종래의 STAR(Step-gated asymmetry recess) 셀을 도시한 단면도.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체기판 22 : 소자분리막
23 : 제1홈 24 : 폴리실리콘막
25 : 제2홈 26 : 단차 게이트
27 : 게이트산화막 28 : 채널층
29a : 소오스영역 29b : 드레인영역
30 : 층간절연막 31 : 랜딩플러그
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는, 게이트의 기울어짐 및 그로인한 랜딩플러그콘택의 낫 오픈 페일(not open fail)의 발생을 방지할 수 있는 언더 단차 게이트(under stepped gate)를 갖는 반도체 소자 및 그의 제조방법에 관한 것이다.
디램과 같은 메모리 반도체 소자의 고집적화가 급격히 진행됨에 따라 기존의 평면형 트랜지스터 구조로는 셀 지역의 문턱전압 마진 및 리프레쉬 시간 감소로 상당한 어려움을 겪고 있다. 이에, 소자의 고집적화에 부합하는 문턱전압을 확보하면서 리프레쉬 특성을 확보하기 위한 다양한 연구들이 진행되고 있다.
이러한 노력의 하나로, 최근 STAR(Step-gated asymmetry recess) 셀 구조가 제안되었다. 상기 STAR 셀은, 도 1에 도시된 바와 같이, 소자분리막(2)에 의해 한정된 기판(1)의 액티브영역 일부, 예컨데, 액티브영역의 길이 방향에 대해서 양측 가장자리부 각각을 리세스시켜 상기 액티브영역이 단차지도록 만든 후, 단차진 액티브영역 부분에 게이트(6)를 형성하여 모스펫 소자의 유효 채널 길이를 증가시켜 준 구조이다.
이러한 STAR 셀에 따르면, 단채널효과를 감소시킴으로써 낮은 문턱전압 도우즈(Vt dose)로도 원하는 정도의 문턱전압을 얻을 수 있고, 또한, 모스펫 소자에 걸리는 전계를 낮춤으로써 리프레쉬 시간을 기존의 평면형 셀 구조에 비해 3배 이상 개선시킬 수 있다.
특히, 이와 같은 STAR 셀은 기존 공정에 간단한 공정을 추가하거나 변경하여 구현할 수 있으므로 그 적용이 매우 용이하며, 그래서, 현재 메모리 반도체 소자의 고집적화에 따른 문턱전압 마진 및 리프레쉬 시간의 감소 문제를 해결할 수 있는 매우 유효한 방법으로 대두되고 있다.
그러나, 전술한 STAR 셀을 형성함에 있어서는, 도 1에 도시된 바와 같이, 게이트(6)가 단차진 액티브영역 상에 형성되는 것으로 인해 기울어짐(leaning) 현상이 발생되는 문제점이 있다.
또한, 이렇게 게이트(6)의 기울어짐이 발생됨에 따라 후속하는 랜딩플러그콘택(Landing Plug Contact; 이하, LPC) 공정에서 콘택 부분이 노출되지 않는 불량, 즉, LPC 낫 오픈 페일(LPC not open fail)이 발생되는 심각한 문제점이 있다.
도 1에서, 미설명된 도면부호 1은 반도체기판, 2는 소자분리막, 3은 게이트절연막, 4는 게이트도전막, 그리고, 5는 하드마스크막을 각각 나타낸다.
따라서, 본 발명은 상기한 바와 같은 종래의 제반 문제점들을 해결하기 위해 안출된 것으로서, 게이트의 기울어짐 발생을 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 게이트의 기울어짐을 방지함으로써 LPC 낫 오픈 페일의 발생을 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 소자분리막에 의해 한정됨과 아울러 길이 방향으로 중앙부에 홈이 형성된 액티브영역을 갖는 반도체기판; 상기 홈의 양측벽 각각 및 이들에 인접하는 기판 표면 부분 및 저면 부분 아래에 형성된 언더 단차 게이트; 상기 언더 단차 게이트 상에 형성된 게이트절연막; 상기 언더 단차 게이트 상부의 게이트절연막 부분 상에 형성되며, 실리콘 에피층으로 이루어진 채널층; 상기 언더 단차 게이트 양측의 기판 표면 내에 형성된 소오스/드레인 영역; 상기 채널층을 포함한 기판 전면 상에 형성된 층간절연막; 및 상기 층간절연막 내에 소오스영역 및 드레인영역과 각각 콘택하도록 형성된 랜딩플러그;를 포함하는 반도체 소자를 제공한다.
여기서, 상기 언더 단차 게이트는 각각 "┗" 및 "┛" 형상을 가지며, 상기 채널층은 실리콘 에피층으로 이루어진다.
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 소자분리막에 의해 액티브영역이 한정된 반도체기판을 마련하는 단계; 상기 액티브영역의 게이트 형성 부분을 식각하여 제1홈을 형성하는 단계; 상기 제1홈 내에 도전막을 매립시키는 단계; 상기 액티브영역의 드레인영역 형성 부분과 그 양측의 제1홈들 내에 매립된 폴리실리콘막의 일부 폭을 식각하여 제2홈을 형성함과 아울러 상기 제2홈의 양측벽 각각 및 이들에 인접하는 기판 표면 부분 및 저면 부분 아래에 언더 단차 게이트를 형성하는 단계; 상기 언더 단차 게이트를 포함한 기판 표면 상에 게이트절연막을 형성하는 단계; 상기 언더 단차 게이트 상부의 게이트절연막 부분 상에 채널층을 형성하는 단계; 상기 언더 단차 게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계; 상기 채널층을 포함한 기판 전면 상에 층간절연막을 형성하는 단계; 및 상기 층간절연막 내에 소오스영역 및 드레인영역과 각각 콘택하는 랜딩플러그를 형성하는 단계;를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 도전막은 폴리실리콘막을 사용한다.
상기 언더 단차 게이트는 각각 "┗" 및 "┛" 형상을 갖도록 형성한다.
상기 채널층을 형성하는 단계는, 상기 게이트절연막 상에 선택적 에피텍셜 성장 공정을 통해 실리콘 에피층을 성장시키는 단계; 및 상기 실리콘 에피층을 식각하는 단계;로 구성된다. 이때, 상기 실리콘 에피층을 식각하는 단계는 소오스/드레인 영역 상의 게이트절연막 부분이 잔류되도록 수행하며, 상기 소오스/드레인 영역 상의 잔류된 게이트절연막 부분은 상기 소오스/드레인 영역을 형성하기 위한 이온주입시 버퍼막으로 이용한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 공지의 STI(Shallow Trench Isolation) 공정에 따라 액티브영역을 한정하는 트렌치형의 소자분리막(22)이 형성된 반도체기판(21)을 마련한다. 그런다음, 상기 기판(21) 상에 액티브영역의 게이트 형성 부분들을 노출시키는 리세스 마스크(도시안됨)를 형성한 후, 상기 노출된 액티브영역의 게이트 형성 부분들을 소정 깊이만큼 식각하여 각각 제1홈(23)을 형성한다.
여기서, 상기 리세스 마스크는 버퍼산화막과 폴리실리콘막의 적층막으로 구성함이 바람직하며, 경우에 따라서 감광막으로 형성할 수 있으며, 그 밖에 실리콘에 대해 큰 식각선택비를 갖는 물질로도 형성 가능하다.
도 2b를 참조하면, 상기 리세스 마스크를 제거한 후, 제1홈(23)을 매립하도록 소자분리막(22)을 포함한 기판(21)의 전면 상에 게이트용 도전막, 바람직하게, 폴리실리콘막(24)을 증착한다. 그런다음, 기판(21) 표면이 노출될 때까지 상기 폴리실리콘막(24)을 에치백 또는 CMP(Chemical Mechanical Polishing)한다.
도 2c를 참조하면, 드레인영역이 형성될 기판 액티브영역 부분과 그 양측의 제1홈들(23) 내에 각각 매립된 폴리실리콘막(24)의 일부 폭을 소정 깊이만큼 식각하여 제2홈(25)을 형성하고, 이를 통해, 상기 제2홈(25)의 양측벽 각각 및 이들에 인접하는 기판 표면 부분 및 저면 부분 아래에 각각 "┗" 및 "┛" 형상을 언더 단차 게이트(under stepped gate; 26)들을 형성한다.
여기서, 본 발명은 채널 길이를 증가시키고자 게이트(26)를 단차진 구조로 형성하되 기판(21) 내에 배치되는 언더 단차 구조로 형성하기 때문에 상기 게이트(26)의 기울어짐은 발생되지 않으며, 따라서, 본 발명의 경우에는 후속 LPC 공정에서의 낫 오픈 페일 또한 유발되지 않는다.
도 2d를 참조하면, 상기 단계까지의 기판 결과물에 대해 게이트 산화 공정을 진행하여 언더 단차 게이트(26)를 포함한 기판(21)의 표면에 게이트산화막(27)을 형성한다. 여기서, 상기 게이트산화막(27)은 산화 공정을 통해 형성하였지만, 증착 공정으로도 형성 가능하며, 또한, 산화막 물질로서 실리콘산화막은 물론 고유전율 산화막을 적용할 수 있다. 아울러, 본 발명은 게이트절연막으로서 산화막을 적용하였지만, 산화막 대신에 질화막을 적용하는 것은 물론 산화막과 질화막의 적층막을 적용하는 것도 가능하다.
도 2e를 참조하면, 상기 게이트산화막(27) 상에 선택적 에피텍셜 성장 공정을 통해 실리콘 에피층을 형성한 후, 상기 실리콘 에피층을 식각하여 언더 단차 게이트(26) 상부의 게이트산화막 부분 상에 채널층(28)을 형성한다. 이때, 상기 채널층(28)을 형성하기 위한 실리콘 에피층의 식각시에는 언더 단차 게이트(26) 양측의 게이트산화막 부분을 제거하지 않고 잔류시킴이 바람직하다.
그 다음, 잔류시킨 게이트산화막 부분을 버퍼막으로 이용해서 기판 결과물에 대해 소오스/드레인 이온주입 공정을 수행하고, 이를통해, 언더 단차 게이트(26) 양측의 기판 액티브영역의 표면 내에 소오스영역(29a) 및 드레인영역(29b)을 형성한다.
도 2f를 참조하면, 상기 단계까지의 기판 결과물 상에 질화막으로 이루어진 층간절연막(30)을 형성한다. 그런다음, LPC 공정에 따라 상기 층간절연막(30) 및 잔류된 게이트산화막(27)을 식각하여 소오스/드레인 영역(29a, 29b)을 각각 노출시키는 콘택홀들을 형성한 후, 각 콘택홀 내에 도전막, 예컨데, 폴리실리콘막을 매립시켜 랜딩플러그(31)를 형성한다.
여기서, 전술한 바와 같이 본 발명에서는 게이트(26)를 언더 단차 구조로 형성한 것과 관련해서 상기 게이트(26)의 기울어짐이 발생되지 않으므로, 상기 콘택홀의 형성시, 즉, LPC의 형성시 그의 낫 오픈 페일 또한 유발되지 않는다. 따라서, 본 발명은 상기 랜딩플러그(31)의 형성을 안정적으로 행할 수 있다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명에 따른 반도체 소자의 제조를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 게이트를 기판 내에 언더 단차 구조로 형성하기 때문에 상기 게이트의 기울어짐 현상을 근본적으로 제거할 수 있으며, 이에 따라, 후속하는 LPC 공정에서 낫 오픈 페일이 유발되는 것을 방지할 수 있다. 따라서, 본 발명은 공정 신뢰성을 확보할 수 있으며, 그래서, 소망하는 소자 특성을 갖는 고집적 메모리 반도체 소자를 구현할 수 있다.

Claims (9)

  1. 소자분리막에 의해 한정됨과 아울러 길이 방향으로 중앙부에 홈이 형성된 액티브영역을 갖는 반도체기판;
    상기 홈의 양측벽 각각 및 이들에 인접하는 기판 표면 부분 및 저면 부분 아래에 형성된 언더 단차 게이트;
    상기 언더 단차 게이트 상에 형성된 게이트절연막;
    상기 언더 단차 게이트 상부의 게이트절연막 부분 상에 형성되며, 실리콘 에피층으로 이루어진 채널층;
    상기 언더 단차 게이트 양측의 기판 표면 내에 형성된 소오스/드레인 영역;
    상기 채널층을 포함한 기판 전면 상에 형성된 층간절연막; 및
    상기 층간절연막 내에 소오스영역 및 드레인영역과 각각 콘택하도록 형성된 랜딩플러그;를 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 언더 단차 게이트는 각각 "┗" 및 "┛" 형상을 갖는 것을 특징으로 하는 반도체 소자.
  3. 삭제
  4. 소자분리막에 의해 액티브영역이 한정된 반도체기판을 마련하는 단계;
    상기 액티브영역의 게이트 형성 부분을 식각하여 제1홈을 형성하는 단계;
    상기 제1홈 내에 도전막을 매립시키는 단계;
    상기 액티브영역의 드레인영역 형성 부분과 그 양측의 제1홈들 내에 매립된 폴리실리콘막의 일부 폭을 식각하여 제2홈을 형성함과 아울러 상기 제2홈의 양측벽 각각 및 이들에 인접하는 기판 표면 부분 및 저면 부분 아래에 언더 단차 게이트를 형성하는 단계;
    상기 언더 단차 게이트를 포함한 기판 표면 상에 게이트절연막을 형성하는 단계;
    상기 언더 단차 게이트 상부의 게이트절연막 부분 상에 채널층을 형성하는 단계;
    상기 언더 단차 게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계;
    상기 채널층을 포함한 기판 전면 상에 층간절연막을 형성하는 단계; 및
    상기 층간절연막 내에 소오스영역 및 드레인영역과 각각 콘택하는 랜딩플러그를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 도전막은 폴리실리콘막인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 언더 단차 게이트는 각각 "┗" 및 "┛" 형상을 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 4 항에 있어서,
    상기 채널층을 형성하는 단계는, 상기 게이트절연막 상에 선택적 에피텍셜 성장 공정을 통해 실리콘 에피층을 성장시키는 단계; 및 상기 실리콘 에피층을 식각하는 단계;로 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 실리콘 에피층을 식각하는 단계는 소오스/드레인 영역 상의 게이트절연막 부분이 잔류되도록 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 소오스/드레인 영역 상의 잔류된 게이트절연막 부분은 상기 소오스/드레인 영역을 형성하기 위한 이온주입시 버퍼막으로 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050079941A 2005-08-30 2005-08-30 반도체 소자 및 그의 제조방법 Expired - Fee Related KR100701701B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050079941A KR100701701B1 (ko) 2005-08-30 2005-08-30 반도체 소자 및 그의 제조방법
US11/251,700 US7268391B2 (en) 2005-08-30 2005-10-17 Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same
JP2005315779A JP2007067357A (ja) 2005-08-30 2005-10-31 半導体素子及びその製造方法
US11/833,353 US7514330B2 (en) 2005-08-30 2007-08-03 Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050079941A KR100701701B1 (ko) 2005-08-30 2005-08-30 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070027951A KR20070027951A (ko) 2007-03-12
KR100701701B1 true KR100701701B1 (ko) 2007-03-29

Family

ID=37802866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050079941A Expired - Fee Related KR100701701B1 (ko) 2005-08-30 2005-08-30 반도체 소자 및 그의 제조방법

Country Status (3)

Country Link
US (2) US7268391B2 (ko)
JP (1) JP2007067357A (ko)
KR (1) KR100701701B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549010B1 (ko) * 2004-06-17 2006-02-02 삼성전자주식회사 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들
KR100668838B1 (ko) * 2005-03-15 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR100771539B1 (ko) * 2005-12-29 2007-10-31 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 및 그 제조방법
TW200735222A (en) * 2006-03-15 2007-09-16 Promos Technologies Inc Multi-steps gate structure and method for preparing the same
KR100905830B1 (ko) * 2007-11-16 2009-07-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR101814576B1 (ko) 2011-04-20 2018-01-05 삼성전자 주식회사 반도체 소자
CN105977301B (zh) * 2016-07-06 2018-10-26 电子科技大学 一种体内栅型mos
CN110880508B (zh) * 2018-09-05 2024-08-09 长鑫存储技术有限公司 集成电路存储器的晶体管组合结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159658A (ja) 1983-02-28 1984-09-10 Toshiba Corp ボイスコイルモ−タ
JPS6136974A (ja) * 1984-07-30 1986-02-21 Matsushita Electronics Corp Ｍｏｓ型半導体装置の製造方法
KR960005249B1 (ko) * 1992-10-24 1996-04-23 현대전자산업주식회사 반도체 집적 소자의 디램(dram) 제조방법
KR19990016352A (ko) * 1997-08-14 1999-03-05 구본준 박막트랜지스터 및 이의 제조방법
KR20040002009A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
KR100250978B1 (ko) 1997-09-22 2000-04-15 이계철 오토캐드 도면을 인포맵 도면으로의 변환방법
KR100546391B1 (ko) * 2003-10-30 2006-01-26 삼성전자주식회사 소노스 소자 및 그 제조 방법
KR100636674B1 (ko) * 2004-12-30 2006-10-23 주식회사 하이닉스반도체 반도체 소자의 게이트 및 이의 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159658A (ja) 1983-02-28 1984-09-10 Toshiba Corp ボイスコイルモ−タ
JPS6136974A (ja) * 1984-07-30 1986-02-21 Matsushita Electronics Corp Ｍｏｓ型半導体装置の製造方法
KR960005249B1 (ko) * 1992-10-24 1996-04-23 현대전자산업주식회사 반도체 집적 소자의 디램(dram) 제조방법
KR19990016352A (ko) * 1997-08-14 1999-03-05 구본준 박막트랜지스터 및 이의 제조방법
KR20040002009A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US20070045723A1 (en) 2007-03-01
US7268391B2 (en) 2007-09-11
JP2007067357A (ja) 2007-03-15
US7514330B2 (en) 2009-04-07
KR20070027951A (ko) 2007-03-12
US20080038892A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
KR100739653B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조 방법
KR101412906B1 (ko) 전계 효과 트랜지스터를 위한 구조 및 방법
US7358144B2 (en) Method for fabricating semiconductor device
KR100673133B1 (ko) 반도체 소자의 제조 방법
US7514330B2 (en) Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same
KR100920045B1 (ko) 반도체 소자 및 그의 제조방법
JP2008294392A (ja) 半導体素子及びその製造方法
KR20090121475A (ko) 수직형 반도체 소자 및 그의 제조방법
KR20040080235A (ko) 반도체소자의 형성방법
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
KR100620442B1 (ko) 반도체 장치의 제조 방법
KR100800162B1 (ko) 반도체 소자의 제조 방법
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR100598174B1 (ko) 반도체 소자의 제조 방법
KR100876833B1 (ko) 반도체 소자 및 그의 형성 방법
KR100631962B1 (ko) 반도체 소자의 제조방법
KR100608375B1 (ko) 반도체 소자의 게이트 형성방법
KR100979241B1 (ko) 반도체 소자 및 그의 제조방법
KR100876886B1 (ko) 반도체 소자의 제조방법
KR100649836B1 (ko) 반도체 소자의 제조 방법
KR100753051B1 (ko) 새들형 핀 트랜지스터 제조방법
KR20080090812A (ko) 반도체소자의 핀형 게이트 형성방법
KR20070003068A (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR20080029262A (ko) 반도체 소자의 제조방법
KR20060068202A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130324

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130324

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000