[go: up one dir, main page]

KR100623691B1 - 표시장치의 제조방법 - Google Patents

표시장치의 제조방법 Download PDF

Info

Publication number
KR100623691B1
KR100623691B1 KR1020040050873A KR20040050873A KR100623691B1 KR 100623691 B1 KR100623691 B1 KR 100623691B1 KR 1020040050873 A KR1020040050873 A KR 1020040050873A KR 20040050873 A KR20040050873 A KR 20040050873A KR 100623691 B1 KR100623691 B1 KR 100623691B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
forming
pixel
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040050873A
Other languages
English (en)
Other versions
KR20060001716A (ko
Inventor
황의훈
김득종
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050873A priority Critical patent/KR100623691B1/ko
Priority to JP2005113935A priority patent/JP4082459B2/ja
Priority to CN2005100821150A priority patent/CN1716532B/zh
Priority to US11/170,486 priority patent/US8796122B2/en
Publication of KR20060001716A publication Critical patent/KR20060001716A/ko
Application granted granted Critical
Publication of KR100623691B1 publication Critical patent/KR100623691B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시장치의 제조방법을 제공한다. 상기 제조방법은 화소영역 및 상기 화소영역의 주변부에 위치하는 회로영역을 구비하는 기판을 제공하는 것을 구비한다. 상기 화소영역 및 상기 회로영역 상에 제 1 반도체층 및 제 2 반도체층을 각각 형성한다. 상기 제 1 반도체층을 선택적으로 표면처리하여 상기 제 1 반도체층 표면의 격자결함 밀도를 증가킨다.
표시장치, 불활성 기체 플라즈마, 에스 팩터

Description

표시장치의 제조방법{fabrication method of display device}
도 1a 내지 1c는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 공정단계 별로 나타낸 단면도들이다.
(도면의 주요 부위에 대한 부호의 설명)
10 : 기판 21, 31 : 반도체층
33 : 게이트 절연막 27a, 37a : 소오스 전극
27b, 37b : 드레인 전극 50 : 화소전극
60 : 유기기능막 70 : 대향전극
본 발명은 표시장치의 제조방법에 관한 것으로, 특히 박막트랜지스터를 구비하는 표시장치의 제조방법에 관한 것이다.
표시장치에 있어서, 단위화소가 각각의 단위화소 구동회로를 갖는 경우를 능동 매트릭스 표시장치라고 한다. 이러한 단위화소 구동회로는 화소전극에 인가되는 전류 또는 전압을 제어하기 위한 적어도 하나의 박막트랜지스터(thin film transistor; 이하, TFT라 한다)를 구비한다.
이러한 TFT는 반도체층, 게이트 전극 및 소오스/드레인 전극을 구비하는데, 상기 반도체층의 종류에 따라 구분되기도 한다. 자세하게는 상기 반도체층이 다결정 실리콘층인 경우 다결정 실리콘 TFT라 하고, 비정질 실리콘층인 경우 비정질 실리콘 TFT라고 한다. 상기 다결정 실리콘 TFT는 채널 영역에서의 캐리어 이동도가 비정질 실리콘 TFT의 그것보다 높아 고해상도를 갖는 표시장치를 구현할 수 있게 한다. 또한, 상기 다결정 실리콘 TFT의 높은 캐리어 이동도는 상기 표시장치의 기판에 화소부를 비롯하여 상기 화소부를 구동하기 위한 회로부를 동시에 형성하는 것을 가능하게 한다. 이는 구동회로 칩의 실장비용을 줄일 수 있게 한다.
이와 같이 표시장치가 하나의 기판 상에 화소부 및 회로부를 동시에 구비하는 경우, 상기 화소부의 박막트랜지스터와 상기 회로부의 박막트랜지스터는 서로 요구되는 특성을 달리 할 수 있다. 그러나, 하나의 기판 상에 서로 다른 전기적 특성을 갖는 화소부 TFT와 회로부 TFT를 형성하는 것은 용이하지 않다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로, 하나의 기판 상에 서로 다른 전기적 특성을 갖는 화소 TFT와 회로 TFT를 용이한 방법으로 형성할 수 있는 표시장치의 제조방법을 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면(one aspect)은 표시장치의 제조방법을 제공한다. 상기 제조방법은 화소영역 및 상기 화소영역의 주변부에 위치하는 회로영역을 구비하는 기판을 제공하는 것을 구비한다. 상기 화소영역 및 상기 회로영역 상에 제 1 반도체층 및 제 2 반도체층을 각각 형성한다. 상기 제 1 반도체층을 선택적으로 표면처리하여 상기 제 1 반도체층 표면의 격자결함 밀도를 증가킨다.
상기 제 1 반도체층을 표면처리하는 것은 플라즈마를 사용하여 수행할 수 있다. 상기 플라즈마는 O2, N2O, H2 및 불활성 기체로 이루어진 군에서 선택되는 적어도 하나를 함유할 수 있다.
상기 제 1 반도체층을 선택적으로 표면처리하는 것은 상기 제 2 반도체층 상에 마스크 패턴을 형성하여 상기 제 1 반도체층을 노출시키고, 상기 노출된 제 1 반도체층을 플라즈마를 사용하여 표면처리하는 것을 포함할 수 있다. 상기 마스크 패턴은 포토레지스트 패턴일 수 있다.
상기 제조방법은 상기 제 2 반도체층 및 상기 표면처리된 제 1 반도체층 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 제 1 반도체층 및 상기 제 2 반도체층과 각각 중첩되는 제 1 게이트 전극 및 제 2 게이트 전극을 형성하는 것을 포함할 수 있다.
또한, 상기 제조방법은 상기 제 1 반도체층과 접속하는 제 1 드레인 전극을 형성하고, 상기 제 1 드레인 전극과 전기적으로 접속하는 화소전극을 형성하는 것을 추가적으로 포함할 수 있다. 이 경우, 상기 제조방법은 상기 화소전극 상에 적어도 발광층을 구비하는 유기기능막을 형성하고, 상기 유기기능막 상에 대향전극을 형성하는 것을 추가적으로 포함할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면(another aspect)은 표시장치의 제조방법을 제공한다. 상기 제조방법은 화소영역 및 상기 화소영역의 주변부에 위치하는 회로영역을 구비하는 기판을 제공하는 것을 구비한다. 상기 화소영역 및 상기 회로영역 상에 제 1 반도체층 및 제 2 반도체층을 각각 형성한다. 상기 제 1 반도체층을 불활성 기체 플라즈마를 사용하여 선택적으로 표면처리한다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면들을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 공정단계 별로 나타낸 단면도들이다.
도 1a를 참조하면, 화소영역(A)과 상기 화소영역(A)의 주변부에 위치하는 회로영역(B)을 구비하는 기판(10)을 제공한다. 상기 화소영역(A)은 표시장치의 화상이 형성되는 부분으로서 단위화소에 한정하여 나타낸 영역이다. 상기 회로영역(B)은 상기 화소영역(A)에 표시되는 화상을 구동 및 제어하기 위한 회로들이 형성되는 영역으로서, 하나의 박막트랜지스터에 한정하여 나타낸 영역이다. 한편, 상기 기판(10)은 유리, 석영, 사파이어, 단결정 실리콘 또는 플라스틱 기판일 수 있다.
상기 기판(10) 상에 버퍼층(13)을 형성할 수 있다. 상기 버퍼층(13)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 또는 이들의 다중층일 수 있다.
상기 버퍼층(13) 상에 비정질 실리콘막을 적층한다. 상기 비정질 실리콘막을 고상결정화(solid phase crystallization; SPC)법, 엑시머 레이저 어닐링(eximer laser annealing; ELA)법, 연속측면고상화(sequential lateral solidification; SLS)법 또는 금속결정화법(metal induced crystallization; MIC)을 사용하여 결정화함으로써, 다결정 실리콘막을 형성한다. 상기 다결정 실리콘막을 패터닝함으로써, 상기 화소영역(A) 및 상기 회로영역(B) 상에 제 1 반도체층(21) 및 제 2 반도체층(31)을 각각 형성한다.
이어서, 상기 제 1 반도체층(21)을 선택적으로 표면처리하여 상기 제 1 반도체층(21) 표면의 격자결함 밀도를 증가시킨다. 상기 제 1 반도체층(21)을 표면처리하는 것은 플라즈마를 사용하여 수행할 수 있다. 상기 플라즈마는 O2, N2O, H2 및 불활성 기체로 이루어진 군에서 선택되는 적어도 하나를 함유할 수 있다. 상기 불활성 기체는 N2와 주기율표 상의 8족 원소, 자세하게는 N2, He 및 Ar으로 이루어진 군에서 선택되는 적어도 하나일 수 있다. 상기 플라즈마 내에 가속된 입자는 상기 제 1 반도체층(21) 표면과 물리적으로 충돌하여 상기 제 1 반도체층(21) 표면의 격자결합 밀도를 증가시킬 수 있다. 나아가, 상기 플라즈마 내에 O2, N2O 또는 H2 와 같이 반응성 기체가 함유된 경우, 화학적 반응보다 물리적 충돌이 우세할 수 있도록 플라즈마의 에너지를 조절하여 상기 제 1 반도체층(21)을 표면처리할 수 있다.
자세하게는, 상기 제 1 반도체층(21)을 선택적으로 표면처리하는 것은 상기 제 2 반도체층(31) 상에 마스크 패턴(99)을 형성하여 상기 제 1 반도체층(21)을 노출시키고, 상기 노출된 제 1 반도체층(21)을 플라즈마를 사용하여 표면처리 한다. 상기 마스크 패턴(99)은 포토레지스트 패턴일 수 있다.
도 1b를 참조하면, 상기 마스크 패턴(도 1a의 99)를 제거하고 상기 제 2 반도체층(31)을 노출시킨다. 상기 노출된 제 2 반도체층(31) 및 상기 표면처리된 제 1 반도체층(21) 상에 게이트 절연막(33)을 형성한다. 상기 게이트 절연막(33)은 물리기상증착법(physical vapor deposition; PVD) 또는 화학기상증착(chemical vapor deposition; CVD)법을 사용하여 형성할 수 있다. 이 때, 상기 게이트 절연막(33)은 상기 반도체층들(21, 31)의 표면 거칠기를 따라 형성된다. 따라서, 상기 불활성 기체 플라즈마에 의해 표면처리됨으로써 표면 격자결함밀도가 증가된 제 1 반도체층(21)과 상기 게이트 절연막(33) 사이의 계면특성은 상기 표면처리되지 않은 제 2 반도체층(31)과 상기 게이트 절연막(33) 사이의 계면특성에 비해 불량할 수 있다. 상기 게이트 절연막(33)은 LPCVD, APCVD 또는 PECVD법을 사용하여 형성할 수 있다. 상기 게이트 절연막(33)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 또는 이들의 다중층으로 형성할 수 있다. 또한, 상기 게이트 절연막(33)은 800 내지 1500Å의 두께로 형성할 수 있다.
상기 게이트 절연막(33) 상에 게이트 도전막을 적층하고 상기 게이트 도전막을 패터닝함으로써, 상기 제 1 반도체층(21) 및 상기 제 2 반도체층(31)과 각각 중첩되는 제 1 게이트 전극(25) 및 제 2 게이트 전극(35)을 형성한다. 상기 게이트 전극들(25, 35) 상에 층간 절연막(40)을 형성한다. 상기 층간 절연막(40) 내에 상기 제 1 반도체층(21)의 양 단부들을 노출시키는 제 1 콘택홀들 및 상기 제 2 반도체층(31)의 양 단부들을 노출시키는 제 2 콘택홀들을 형성한다. 상기 콘택홀들이 형성된 기판 상에 소오스/드레인 도전막을 적층하고 상기 소오스/드레인 도전막을 패터닝하여, 상기 제 1 콘택홀들을 통해 상기 제 1 반도체층(21)의 양 단부들과 각각 접속하는 제 1 소오스 전극(27a) 및 제 1 드레인 전극(27b), 그리고 상기 제 2 콘택홀들을 통해 상기 제 2 반도체층(31)의 양 단부들과 각각 접속하는 제 2 소오스 전극(37a) 및 제 2 드레인 전극(37b)을 형성한다.
상기 제 1 반도체층(21), 상기 제 1 게이트 전극(25) 및 상기 제 1 소오스/드레인 전극들(27a, 27b)은 화소 박막트랜지스터를 형성한다. 반면, 상기 제 2 반도체층(31), 상기 제 2 게이트 전극(35) 및 상기 제 2 소오스/드레인 전극들(37a, 37b)은 회로 박막트랜지스터를 형성한다. 상기 제 1 반도체층(21)의 표면 격자결함 및 상기 제 1 반도체층(21)과 상기 게이트 절연막(33) 사이의 비교적 거친 계면은 상기 화소 박막트랜지스터가 동작함에 있어 전하의 트랩 및 산란을 유발하므로, 상기 화소 박막트랜지스터의 에스 팩터(S-factor)값을 상기 회로 박막트랜지스터의 그것에 비해 증가시킬 수 있다. 따라서, 상기 큰 에스 팩터값을 갖는 화소 박막트랜지스터가 유기전계발광표시장치의 발광소자에 전기적으로 연결된 구동 박막트랜지스터인 경우, 상기 발광소자의 계조표시를 용이하게 제어하는 것이 가능하게 된다. 반면, 일반적으로 회로 박막트랜지스터는 스위칭 특성이 중요하므로 에스 팩터값이 작아야 한다. 결과적으로, 상기 제 1 반도체층을 선택적으로 표면처리하여 상기 제 1 반도체층 표면의 격자결함 밀도를 증가시키는 용이한 방법을 사용하여 하나의 기판 상에 서로 다른 전기적 특성을 갖는 화소 박막트랜지스터와 회로 박막트랜지스터를 형성할 수 있다.
상기 소오스/드레인 전극들(27a, 27b, 37a, 37b) 상에 패시베이션 절연막(45)을 형성한다. 상기 패시베이션 절연막(45) 내에 상기 제 1 드레인 전극(27b)을 노출시키는 비아홀을 형성한다. 상기 비아홀이 형성된 기판 상에 화소 도전막을 형성하고, 상기 화소 도전막을 패터닝하여 상기 화소영역(A)의 패시베이션 절연막(45) 상에 상기 비아홀을 통해 상기 제 1 드레인 전극(27b)과 전기적으로 접속하는 화소전극(50)을 형성한다.
도 1c를 참조하면, 상기 화소전극(50) 상에 상기 화소전극(50)의 적어도 일부를 노출시키는 개구부를 갖는 화소정의막(55)을 형성한다. 상기 개구부 내에 노출된 화소전극(50) 상에 적어도 발광층을 구비하는 유기기능막(60)을 형성한다. 상기 유기기능막(60) 상에 대향전극(70)을 형성한다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다.
<화소 및 회로 박막트랜지스터의 제조예 1>
화소영역과 회로영역을 구비하는 기판 상에 비정질 실리콘막을 적층하고, 상기 비정질 실리콘막을 ELA법을 사용하여 결정화함으로써, 다결정 실리콘막을 형성했다. 상기 다결정 실리콘막을 패터닝함으로써, 상기 화소영역 및 상기 회로영역 상에 제 1 반도체층 및 제 2 반도체층을 각각 형성했다. 상기 제 2 반도체층 상에 포토레지스트 패턴을 형성하여 상기 제 1 반도체층을 노출시켰다. 상기 노출된 제 1 반도체층을 He 5000sccm, O2 100sccm, RF 파워 300W, 압력 660Pa의 조건에서 120초간 표면처리하였다. 상기 포토레지스트 패턴를 제거하고 상기 제 2 반도체층 및 상기 표면처리된 제 1 반도체층 상에 PECVD법을 사용하여 게이트 절연막을 형성하 였다. 상기 게이트 절연막 상에 도전막을 적층하고 상기 도전막을 패터닝함으로써, 상기 제 1 반도체층 및 상기 제 2 반도체층과 각각 중첩되는 제 1 게이트 전극 및 제 2 게이트 전극을 형성하였다. 상기 게이트 전극들 상에 층간 절연막을 형성하였다. 상기 층간 절연막 내에 콘택홀들을 형성하고, 상기 콘택홀들이 형성된 기판 상에 도전막을 적층하고 패터닝하여, 상기 제 1 반도체층의 양단부와 각각 접속하는 제 1 소오스 전극 및 제 1 드레인 전극, 그리고 상기 제 2 반도체층의 양단부와 각각 접속하는 제 2 소오스 전극 및 제 2 드레인 전극을 형성하였다. 이로써, 상기 제 1 반도체층, 상기 제 1 게이트 전극 및 상기 제 1 소오스/드레인 전극들을 구비하는 화소 박막트랜지스터 및 상기 제 2 반도체층, 상기 제 2 게이트 전극 및 상기 제 2 소오스/드레인 전극들을 구비하는 회로 박막트랜지스터를 제조하였다.
<화소 및 회로 박막트랜지스터의 제조예 2>
제 1 반도체층의 표면을 He 5000sccm, O2 500sccm, RF 파워 700W, 압력 660Pa의 조건에서 120초간한 방법으로 처리하는 것을 제외하고는 제조예 1과 동일한 방법으로 화소 및 회로 박막트랜지스터를 제조하였다.
<화소 및 회로 박막트랜지스터의 비교예>
제 1 반도체층 및 제 2 반도체층을 형성한 후, 상기 제 1 반도체층을 표면처리하지 않고 상기 제 1 반도체층 및 상기 제 2 반도체층 상에 게이트 절연막을 형성한 것을 제외하고는 제조예 1과 동일한 방법으로 화소 및 회로 박막트랜지스터를 제조하였다.
상기 제조예들 1, 2 및 상기 비교예에 따른 화소 및 회로 박막트랜지스터들 의 에스 팩터들 및 표준 편차들을 표 1 나타내었다.
화소 박막트랜지스터 회로 박막트랜지스터
에스 팩터(V/dec) 표준 편차 에스 팩터(V/dec) 표준 편차
제조예 1 0.36 0.02 0.28 0.01
제조예 2 0.44 0.02 0.28 0.01
비교예 0.28 0.01 0.28 0.01
표 1을 참조하면, 불활성 기체 플라즈마를 사용하여 화소 박막트랜지스터의 반도체층을 선택적으로 표면처리한 제조예들의 경우, 화소 박막트랜지스터의 에스펙터가 회로 박막트랜지스터의 그것에 비해 큰 것을 알 수 있다. 따라서, 하나의 기판 상에 서로 다른 전기적 특성을 갖는 화소 박막트랜지스터와 회로 박막트랜지스터를 형성할 수 있다.
상술한 바와 같이 본 발명에 따르면, 화소 박막트랜지스터의 반도체층을 선택적으로 표면처리하여 상기 화소 박막트랜지스터의 반도체층 표면의 격자결함 밀도를 증가시키는 용이한 방법을 사용하여 하나의 기판 상에 서로 다른 전기적 특성을 갖는 화소 박막트랜지스터와 회로 박막트랜지스터를 형성할 수 있다.

Claims (15)

  1. 화소영역 및 상기 화소영역의 주변부에 위치하는 회로영역을 구비하는 기판을 제공하고;
    상기 화소영역 및 상기 회로영역 상에 제 1 반도체층 및 제 2 반도체층을 각각 형성하고;
    상기 제 1 반도체층을 선택적으로 표면처리하여 상기 제 1 반도체층 표면의 격자결함 밀도를 증가시키는 것을 특징으로 하는 표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 반도체층을 표면처리하는 것은 플라즈마를 사용하여 수행하는 것을 특징으로 하는 표시장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 플라즈마는 O2, N2O, H2 및 불활성 기체로 이루어진 군에서 선택되는 1 또는 다수개를 함유하는 것을 특징으로 하는 표시장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 1 반도체층을 선택적으로 표면처리하는 것은
    상기 제 2 반도체층 상에 마스크 패턴을 형성하여 상기 제 1 반도체층을 노출시키고,
    상기 노출된 제 1 반도체층을 플라즈마를 사용하여 표면처리하는 것을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 마스크 패턴은 포토레지스트 패턴인 것을 특징으로 하는 표시장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 제 2 반도체층 및 상기 표면처리된 제 1 반도체층 상에 게이트 절연막을 형성하고;
    상기 게이트 절연막 상에 상기 제 1 반도체층 및 상기 제 2 반도체층과 각각 중첩되는 제 1 게이트 전극 및 제 2 게이트 전극을 형성하는 것을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 제 1 반도체층과 접속하는 제 1 드레인 전극을 형성하고,
    상기 제 1 드레인 전극과 전기적으로 접속하는 화소전극을 형성하는 것을 더욱 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 화소전극 상에 적어도 발광층을 구비하는 유기기능막을 형성하고,
    상기 유기기능막 상에 대향전극을 형성하는 것을 더욱 포함하는 것을 특징으로 하는 표시장치.
  9. 화소영역 및 상기 화소영역의 주변부에 위치하는 회로영역을 구비하는 기판을 제공하고;
    상기 화소영역 및 상기 회로영역 상에 제 1 반도체층 및 제 2 반도체층을 각각 형성하고;
    상기 제 1 반도체층을 불활성 기체 플라즈마를 사용하여 선택적으로 표면처리하는 것을 특징으로 하는 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 제 1 반도체층을 선택적으로 표면처리하는 것은
    상기 제 2 반도체층 상에 마스크 패턴을 형성하여 상기 제 1 반도체층을 노출시키고,
    상기 노출된 제 1 반도체층을 불활성 기체 플라즈마를 사용하여 표면처리하는 것을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 마스크 패턴은 포토레지스트 패턴인 것을 특징으로 하는 표시장치의 제조방법.
  12. 제 9 항에 있어서,
    상기 불활성 기체는 N2, He 및 Ar으로 이루어진 군에서 선택되는 1 또는 다수개인 것을 특징으로 하는 표시장치의 제조방법.
  13. 제 9 항에 있어서,
    상기 제 2 반도체층 및 상기 표면처리된 제 1 반도체층 상에 게이트 절연막을 형성하고;
    상기 게이트 절연막 상에 상기 제 1 반도체층 및 상기 제 2 반도체층과 각각 중첩되는 제 1 게이트 전극 및 제 2 게이트 전극을 형성하는 것을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제 9 항에 있어서,
    상기 제 1 반도체층과 접속하는 제 1 드레인 전극을 형성하고,
    상기 제 1 드레인 전극과 전기적으로 접속하는 화소전극을 형성하는 것을 더욱 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 화소전극 상에 적어도 발광층을 구비하는 유기기능막을 형성하고,
    상기 유기기능막 상에 대향전극을 형성하는 것을 더욱 포함하는 것을 특징으로 하는 표시장치.
KR1020040050873A 2004-06-30 2004-06-30 표시장치의 제조방법 Expired - Lifetime KR100623691B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040050873A KR100623691B1 (ko) 2004-06-30 2004-06-30 표시장치의 제조방법
JP2005113935A JP4082459B2 (ja) 2004-06-30 2005-04-11 表示装置の製造方法
CN2005100821150A CN1716532B (zh) 2004-06-30 2005-06-29 制备显示装置的方法
US11/170,486 US8796122B2 (en) 2004-06-30 2005-06-30 Method of fabricating display device having a pixel region and a circuit region over the same substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050873A KR100623691B1 (ko) 2004-06-30 2004-06-30 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20060001716A KR20060001716A (ko) 2006-01-06
KR100623691B1 true KR100623691B1 (ko) 2006-09-19

Family

ID=35514522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050873A Expired - Lifetime KR100623691B1 (ko) 2004-06-30 2004-06-30 표시장치의 제조방법

Country Status (4)

Country Link
US (1) US8796122B2 (ko)
JP (1) JP4082459B2 (ko)
KR (1) KR100623691B1 (ko)
CN (1) CN1716532B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411122B2 (en) 2020-02-11 2022-08-09 Samsung Display Co., Ltd. Display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270213B (en) * 2005-09-30 2007-01-01 Au Optronics Corp Low temperature poly-silicon thin film transistor display and method of fabricated the same
KR101263652B1 (ko) * 2006-07-25 2013-05-21 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
KR101402261B1 (ko) * 2007-09-18 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
CN102479752B (zh) * 2010-11-30 2014-08-13 京东方科技集团股份有限公司 薄膜晶体管、有源矩阵背板及其制造方法和显示器
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
KR102304726B1 (ko) * 2015-03-27 2021-09-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
KR102519086B1 (ko) 2017-10-25 2023-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102687115B1 (ko) * 2019-12-24 2024-07-22 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476691A (en) * 1994-01-21 1995-12-19 International Business Machines, Inc. Surface treatment of magnetic recording heads
JP3109968B2 (ja) * 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
US6462722B1 (en) 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
JP2001085392A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 半導体装置の製造方法
US6169041B1 (en) * 1999-11-01 2001-01-02 United Microelectronics Corp. Method for enhancing the reliability of a dielectric layer of a semiconductor wafer
KR100344777B1 (ko) * 2000-02-28 2002-07-20 엘지.필립스 엘시디 주식회사 박막트랜지스터를 포함하는 소자 제조방법
JP2002231955A (ja) 2001-02-01 2002-08-16 Hitachi Ltd 表示装置およびその製造方法
US6793980B2 (en) * 2001-06-28 2004-09-21 Fuji Xerox Co., Ltd. Method of forming photo-catalytic film made of titanium oxide on base material and laminated material thereof
JP4544809B2 (ja) * 2001-07-18 2010-09-15 三星電子株式会社 液晶表示装置
KR100853220B1 (ko) 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20040054433A (ko) * 2002-12-18 2004-06-25 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장의 스위칭 소자 또는구동소자의 제조방법
KR100699995B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411122B2 (en) 2020-02-11 2022-08-09 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20060003505A1 (en) 2006-01-05
JP2006019701A (ja) 2006-01-19
KR20060001716A (ko) 2006-01-06
JP4082459B2 (ja) 2008-04-30
CN1716532A (zh) 2006-01-04
US8796122B2 (en) 2014-08-05
CN1716532B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
US7485553B2 (en) Process for manufacturing a semiconductor device
TWI819592B (zh) 半導體裝置及其製作方法
US20020066902A1 (en) Method of fabricating thin film transistor
US7303981B2 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
KR100623691B1 (ko) 표시장치의 제조방법
KR100305527B1 (ko) 반도체장치의 제조방법 및 제조장치
US7507617B2 (en) Method for manufacturing semiconductor device
US7405134B2 (en) Method of manufacturing a semiconductor device and electronic equipment
KR100623228B1 (ko) 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법
TW201424005A (zh) 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備
JP2002198364A (ja) 半導体装置の作製方法
KR100685391B1 (ko) 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치
KR100349913B1 (ko) 다결정실리콘 박막트랜지스터 제조방법
KR20050117132A (ko) 박막트랜지스터의 제조방법, 그를 사용하여 제조된박막트랜지스터 및 그를 포함하는 평판표시장치
KR100685395B1 (ko) 유기전계발광표시장치의 제조방법
KR100611656B1 (ko) 표시장치 및 그의 제조방법
JP2006013438A (ja) 薄膜トランジスタ及びその製造方法
KR100590250B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 평판표시 장치
JP2002261009A (ja) 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法
KR100700496B1 (ko) 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치
KR20050121602A (ko) 박막트랜지스터 형성 방법
KR20090053137A (ko) 박막 트랜지스터의 제조 시 사용되는 마스크 패턴의제거방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR20050104808A (ko) 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치
KR20060106208A (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040630

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060428

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060907

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100826

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110829

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180829

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200901

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20220824

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20241231

Termination category: Expiration of duration