[go: up one dir, main page]

KR100588334B1 - 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법 - Google Patents

슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법 Download PDF

Info

Publication number
KR100588334B1
KR100588334B1 KR1020050026110A KR20050026110A KR100588334B1 KR 100588334 B1 KR100588334 B1 KR 100588334B1 KR 1020050026110 A KR1020050026110 A KR 1020050026110A KR 20050026110 A KR20050026110 A KR 20050026110A KR 100588334 B1 KR100588334 B1 KR 100588334B1
Authority
KR
South Korea
Prior art keywords
signal
output
generating
inverter
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050026110A
Other languages
English (en)
Inventor
고경민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050026110A priority Critical patent/KR100588334B1/ko
Priority to US11/369,799 priority patent/US7417412B2/en
Priority to NL1031388A priority patent/NL1031388C2/nl
Application granted granted Critical
Publication of KR100588334B1 publication Critical patent/KR100588334B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/738—Interface circuits for coupling substations to external telephone lines
    • H04M1/74—Interface circuits for coupling substations to external telephone lines with means for reducing interference; with means for reducing effects due to line faults
    • H04M1/745—Protection devices or circuits for voltages surges on the line
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)

Abstract

슈도 슈미트 트리거 회로를 사용한 DC-DC 컨버터 및 펄스 폭 변조방법이 개시되어 있다. DC-DC 컨버터는 PWM 변조기, 파워 스위치, 및 필터를 구비한다. PWM 변조기는 폭과 주파수가 변화되는 펄스 폭 변조 신호를 정귀환시켜 발진신호를 발생시키고 부귀환된 직류 출력신호와 기준신호의 차이를 증폭하여 제 1 신호를 출력하고 제 1 신호와 발진신호를 비교하여 제 1 스위칭 신호와 제 2 스위칭 신호를 발생시키고 펄스 폭 변조를 수행한다. 파워 스위치는 제 1 및 제 2 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 발생시켜 제 1 출력 노드에 제공한다. 필터는 펄스 폭 변조 신호에 응답하여 제 2 출력 노드에 직류 출력 전압신호를 발생시킨다. 따라서, DC-DC 컨버터는 히스테리시스를 갖는 비교기를 사용하지 않고 슈도 슈미트 트리거 회로를 사용하여 펄스 폭과 펄스 주파수를 제어할 수 있으며, 집적회로 설계시 칩사이즈를 줄일 수 있다.

Description

슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및 펄스 폭 변조방법{DC-DC CONVERTER USING PSEUDO SCHMITT TRIGGER CIRCUIT AND METHOD OF PULSE WIDTH MODULATION}
도 1은 듀얼 피드백 루프를 갖는 종래의 dc-dc 컨버터를 나타내는 회로도이다.
도 2a 및 도 2b는 슈미트 트리거 회로의 개략도 및 그 타이밍도이다.
도 3은 도 2의 슈미트 트리거 회로를 상세히 나타낸 회로도이다.
도 4a는 본 발명에 따른 슈도 슈미트 트리거 회로를 나타내는 회로도이다.
도 4b는 도 4a의 슈도 슈미트 트리거 회로의 타이밍도이다.
도 5는 슈도 슈미트 트리거 회로를 적용한 본 발명의 하나의 실시예에 따른 dc-dc 컨버터를 나타내는 회로도이다.
도 6은 슈도 슈미트 트리거 회로를 적용한 본 발명의 다른 하나의 실시예에 따른 DC-DC 컨버터를 나타내는 회로도이다.
도 7은 도 6의 DC-DC 컨버터 내에 있는 겹침 방지 회로의 일례를 나타내는 도면이다.
도 8은 도 7의 겹침 방지 회로의 타이밍도이다.
도 9a 및 도 9b는 도 7의 겹침 방지 회로의 시뮬레이션 결과를 나타내는 도 면이다.
도 10은 도 6의 DC-DC 컨버터 내에 있는 겹침 방지 회로의 다른 일례를 나타내는 도면이다.
도 11a 내지 도 11c는 기준전압이 1 V 일 때 도 6에 도시된 DC-DC 컨버터에 대한 시뮬레이션 결과를 나타내는 도면들이다.
도 12a 내지 도 12c는 기준전압이 2 V 일 때 도 6에 도시된 DC-DC 컨버터에 대한 시뮬레이션 결과를 나타내는 도면들이다.
도 13은 본 발명의 DC-DC 컨버터를 사용하여 0 V ~ 3.6 V의 출력전압을 발생시키는 시스템을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
310 : 연산증폭기
320 : 비교기
330 : 스위치 구동회로
340 : 파워 스위치
350 : 필터
360 : 정귀환 회로
370 : 부귀환 회로
390 : 겹침 방지 회로
본 발명은 DC-DC 컨버터 및 그 제어방법에 관한 것으로, 특히 슈도 슈미트 트리거 회로를 사용한 DC-DC 컨버터 및 펄스 폭 변조방법에 관한 것이다.
휴대용 전자기기에는 정전압을 공급하기 위해서 효율이 좋은 DC-DC 컨버터가 사용된다. DC-DC 컨버터의 제어방법으로 PWM(Pulse Width Modulation) 방식이 많이 사용되고 있다. 종래의 PWM 방식을 사용한 DC-DC 컨버터는 기준 입력신호를 오실레이터의 출력인 램프신호(ramp signal)와 비교하고, 기준 입력신호에 비례하는 듀티(duty)를 가지는 펄스신호를 생성한다. 이 펄스신호는 파워 스위치를 통해 증폭된 후 인덕터(inductor)와 커패시터로 구성된 필터를 통해 정류된 후, 기준 입력신호에 비례하는 출력전압이 발생된다. DC-DC 컨버터는 외부 환경에 관계없이 일정한 출력을 유지할 수 있도록 부귀환 회로를 구비한다.
상기와 같은 종래의 PWM 방식을 사용한 DC-DC 컨버터는 램프신호를 발생시키기 위한 오실레이터를 구비해야 했으므로, 반도체 집적회로로 구현했을 때 칩 면적을 많이 차지하고 전력소모도 많았다.
미국등록특허 제 5,481,178호와 제 5,770,940호에는 오실레이터를 사용하지 않고 피드백 루프를 사용하여 발진신호를 발생시킬 수 있는 DC-DC 컨버터가 개시되어 있다.
도 1은 듀얼 피드백 루프를 갖는 종래의 DC-DC 컨버터를 나타내는 회로도로서, 미국등록특허 제 5,770,940호에 개시되어 있는 회로이다.
도 1을 참조하면, DC-DC 컨버터는 일종의 스텝 다운형(step-down) 스위칭 레 귤레이터이다. 도 1의 DC-DC 컨버터는 에러앰프(106), 비교기(102), 파워 스위치(84), 인덕터(84)와 커패시터(90)로 구성된 LC 필터(86)를 구비한다. 파워 스위치(84)는 제어전압(96)의 제어하에 입력라인(92) 상의 입력전압(VIN)을 라인(94)으로 출력한다. 다이오드(98)는 파워 스위치(84)가 오프되었을 때, 인덕터(84)에 전류 경로를 제공한다. 또한, 도 1의 DC-DC 컨버터는 피드백 회로(114)로 구성된 제 1 피드백 루프(100)와 피드백 회로(113)로 구성된 제 2 피드백 루프(104)를 구비한다. 제 1 피드백 루프(100)는 비교기(102) 및 드라이버(미도시)를 포함한다. 비교기(102)는 히스테리시스(hysteresis)를 가지고 상부전압 한계치와 하부전압 한계치를 제공한다. 제 2 피드백 루프(104)는 에러앰프(106)를 포함하고 비교적 느린 응답을 갖는 피드백 루프이며, DC-DC 컨버터의 외부의 전압을 센싱하는 데 사용된다.
도 1에 도시된 종래의 DC-DC 컨버터는 히스테리시스를 갖는 비교기에 의해 출력전압(VOUT)의 주파수가 결정된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 히스테리시스를 갖는 비교기를 사용하지 않고 슈도 슈미트 트리거 회로를 사용하여 펄스 폭과 펄스 주파수를 제어할 수 있는 DC-DC 컨버터를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 DC-DC 컨버터는 PWM 변조기, 파워 스위치, 및 필터를 구비한다.
PWM 변조기는 폭과 주파수가 변화되는 펄스 폭 변조 신호를 정귀환시켜 발진 신호를 발생시키고 부귀환된 직류 출력신호와 기준신호의 차이를 증폭하여 제 1 신호를 출력하고 상기 제 1 신호와 상기 발진신호를 비교하여 제 1 스위칭 신호와 제 2 스위칭 신호를 발생시키고 펄스 폭 변조를 수행한다. 파워 스위치는 상기 제 1 및 제 2 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 상기 제 1 출력 노드에 발생시킨다. 필터는 상기 펄스 폭 변조 신호에 응답하여 제 2 출력 노드에 직류 출력 전압신호를 발생시킨다.
본 발명의 다른 하나의 실시형태에 따른 DC-DC 컨버터는 증폭기, 비교기, 스위치 구동회로, 파워 스위치, 필터, 부귀환 회로, 및 정귀환 회로를 구비한다.
증폭기는 기준신호와 제 1 피드백 신호의 차이를 증폭하여 제 1 신호를 발생시킨다. 비교기는 제 2 피드백 신호와 상기 제 1 신호를 비교하고 제 2 신호를 발생시킨다. 스위치 구동회로는 상기 제 2 신호에 응답하여 제 1 및 제 2 스위칭 신호를 발생시킨다. 파워 스위치는 상기 제 1 및 제 2 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 상기 제 1 출력 노드에 발생시킨다. 필터는 상기 펄스 폭 변조 신호에 응답하여 제 2 출력 노드에 직류 출력 전압신호를 발생시킨다. 부귀환 회로는 상기 직류 출력 전압신호에 응답하여 상기 제 1 피드백 신호를 발생시킨다. 정귀환 회로는 상기 펄스 폭 변조신호에 응답하여 발진하는 상기 제 2 피드백 신호를 발생시킨다.
본 발명의 또 다른 하나의 실시형태에 따른 DC-DC 컨버터는 증폭기, 비교기, 겹침 방지 회로, 스위치 구동회로, 파워 스위치, 필터, 부귀환 회로, 및 정귀환 회 로를 구비한다.
증폭기는 기준신호와 제 1 피드백 신호의 차이를 증폭하여 제 1 신호를 발생시킨다. 비교기는 제 2 피드백 신호와 상기 제 1 신호를 비교하고 제 2 신호를 발생시킨다. 겹침 방지 회로는 상기 제 2 신호에 응답하여 제 1 펄스신호와 상기 제 1 펄스신호를 둘러싸도록 상기 제 1 펄스신호의 제 1 펄스 폭보다 큰 제 2 펄스폭을 가지는 제 2 펄스신호를 발생시킨다. 스위치 구동회로는 상기 제 1 펄스신호 및 상기 제 2 펄스신호에 응답하여 제 1 및 제 2 스위칭 신호를 발생시킨다. 파워 스위치는 상기 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 상기 제 1 출력 노드에 발생시킨다. 필터는 상기 펄스 폭 변조 신호에 응답하여 제 2 출력 노드에 직류 출력 전압신호를 발생시킨다. 부귀환 회로는 상기 직류 출력 전압신호에 응답하여 상기 제 1 피드백 신호를 발생시킨다. 정귀환 회로는 상기 펄스 폭 변조신호에 응답하여 발진하는 상기 제 2 피드백 신호를 발생시킨다.
본 발명의 하나의 실시형태에 따른 펄스 폭 변조방법은 펄스 폭 변조 신호를 정귀환시키고 발진신호를 발생시키는 단계; 직류 출력신호를 부귀환시키는 단계; 상기 부귀환된 직류 출력신호와 기준신호의 차이를 증폭하여 제 1 신호를 출력하는 단계; 상기 제 1 신호와 상기 발진신호를 비교하여 제 1 스위칭 신호와 제 2 스위칭 신호를 발생시키고 펄스 폭 변조를 수행하는 PWM 변조기; 상기 부귀환된 상기 직류출력신호와 기준신호의 차이를 증폭하고 상기 발진신호를 비교하여 기준신호와 비교하고 상기 직류 출력신호가 상기 기준전압을 따라가도록 제 1 스위칭 신호 와 제 2 스위칭 신호를 발생시키는 단계; 상기 제 1 및 제 2 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 상기 제 1 출력 노드에 발생시키는 단계; 및 상기 펄스 폭 변조 신호에 응답하여 제 2 출력 노드에 직류 출력 전압신호를 발생시키는 단계를 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 2a 및 도 2b는 슈미트 트리거 회로의 개략도 및 그 타이밍도이다.
도 2a를 참조하면, 슈미트 트리거 회로는 히스테리시스 특성을 가지며 피드백 회로(RF)와 커패시터(CF)를 구비한다. 도 2b에 도시된 바와 같이, 슈미트 트리거 회로의 입력신호(VP)는 톱니파 또는 삼각파의 파형을 가지고, 출력신호(VO)는 펄스 형태의 파형을 가진다. 또한, 슈미트 트리거 회로는 상부 문턱전압(VTH)과 하부 문턱전압(VTL)을 가진다. 상부 문턱전압(VTH)은 슈미트 트리거 회로의 출력신호(VO)가 로직 "로우" 상태에서 로직 "하이" 상태로 천이할 때 입력신호(VP)가 가질 수 있는 상부 한계치(upper limit)이고, 하부 문턱전압(VTL)은 슈미트 트리거 회로의 출력신호(VO)가 로직 "하이" 상태에서 로직 "로우" 상태로 천이할 때 입력신호(VP)가 가질 수 있는 하부 한계치(lower limit)이다.
도 3은 도 2의 슈미트 트리거 회로를 상세히 나타낸 회로도이다.
도 3을 참조하면, 슈미트 트리거 회로는 비교기(151), 인버터(152), 저항들(R1, R2, R3), 피드백 회로(RF), 및 커패시터(CF)를 구비한다.
도 3을 참조하면, 상부 문턱전압(VTH)과 하부 문턱전압(VTL)은 수학식 1 및 수학식 2로 나타낼 수 있다. 여기서, R1//R3은 R1과 R3의 병렬저항의 합을 나타내 고, R2//R3은 R2와 R3의 병렬저항의 합을 나타낸다.
Figure 112005016642996-pat00001
Figure 112005016642996-pat00002
또한, 도 3에 도시되어 있는 슈미트 트리거 회로의 발진 주파수(fo)는 수학식 3으로 나타낼 수 있다.
Figure 112005016642996-pat00003
도 4a는 본 발명에 따른 슈도 슈미트 트리거 회로를 나타내고, 도 4b는 도 4a의 슈도 슈미트 트리거 회로에 대한 타이밍도이다.
도 4a를 참조하면, 슈도 슈미트 트리거 회로는 연산증폭기(210), 비교기(220), 인버터(230), 필터(240), 저항(RF), 및 커패시터(CF)를 구비한다.
연산증폭기(210)는 슈도 슈미트 트리거 회로의 출력신호(VO)와 기준신호(VREF)의 차이를 증폭한다. 비교기(220)는 연산증폭기(210)의 출력신호(VNF)와 피드백 신호(VPF)를 비교하고 펄스 형태의 신호를 발생시킨다. 인버터(230)는 비교기 (220)의 출력신호를 반전시키고 전류 구동능력을 증가시킨다. 필터(240)는 펄스 형태의 파형을 갖는 인버터(230)의 출력신호(VIO)를 정류하여 직류 전압신호(VO)로 변환시키는 기능을 하며 인덕터와 커패시터로 구현할 수 있다.
도 4b를 참조하면, 인버터(230)의 출력신호(VIO)는 펄스 형태의 신호이며, 피드백 신호(VPF)는 톱니파의 형태를 갖는 신호이다.
도 4a에서, VO > VREF 일 때 연산증폭기(210)의 출력신호(VNF)는 연산증폭기(210)에 공급되는 저 전원전압, 예를 들면, 0 V를 가질 수 있고, VO < VREF 일 때 연산증폭기(210)의 출력신호(VNF)는 연산증폭기(210)에 공급되는 고 전원전압, 예를 들면, VDD를 가질 수 있다.
이와 같이, 도 4에 도시된 슈도 슈미트 트리거 회로는 펄스 형태의 인버터(230)의 출력신호(VIO)를 정류하여 직류 전압신호(VO)를 발생시키고, 이 직류 전압신호(VO)를 피드백시켜서 기준전압(VREF)과 비교한다. 연산증폭기(210)의 출력신호(VNF)는 "하이" 레벨 또는 "로우" 레벨을 갖는 신호가 된다. 도 4의 슈도 슈미트 트리거 회로는 두 개의 문턱전압을 갖는 슈미트 트리거 회로처럼 동작하며, 하부 문턱전압(VTL)과 상부 문턱전압(VTH)은 기준전압(VREF)의 크기에 따라 변화한다. 인버터(230)의 출력신호(VIO)는 듀티와 주기가 기준전압(VREF)에 응답하여 변화하며, 슈도 슈미트 트리거 회로의 출력신호인 직류 전압신호(VO)가 기준전압(VREF)과 같아지도록 슈도 슈미트 트리거 회로는 동작한다.
도 5는 슈도 슈미트 트리거 회로를 적용한 본 발명의 하나의 실시예에 따른 DC-DC 컨버터를 나타내는 회로도이다. 도 5를 참조하면, DC-DC 컨버터는 연산 증폭 기(310), 비교기(320), 스위치 구동회로(330), 파워스위치(340), 필터(350), 부귀환 회로(370), 및 정귀환 회로(36)를 구비한다.
연산증폭기(310)는 기준신호(VREF)와 제 1 피드백 신호(SFEED)의 차이를 증폭하여 제 1 신호(VNF)를 발생시킨다. 비교기(320)는 제 2 피드백 신호(VPF)와 제 1 신호(VNF)를 비교하고 제 2 신호(VCO)를 발생시킨다. 스위치 구동회로(330)는 제 2 신호(VCO)에 응답하여 제 1 스위칭 신호(VP)와 제 2 스위칭 신호(VN)를 발생시킨다. 파워스위치(340)는 제 1 스위칭 신호(VP)와 제 2 스위칭 신호(VN)에 응답하여 입력신호(VI)를 제 1 출력 노드(NO1)에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호(VLX)를 제 1 출력 노드(NO1)에 발생시킨다. 필터(350)는 펄스 폭 변조 신호(VLX)에 응답하여 제 2 출력 노드(NO2)에 직류 출력 전압신호(VO)를 발생시킨다. 부귀환 회로(370)는 직류 출력 전압신호(VO)에 응답하여 제 1 피드백 신호(SFEED)를 발생시킨다. 정귀환 회로(36)는 펄스 폭 변조신호(VLX)에 응답하여 발진하는 상기 제 2 피드백 신호(VPF)를 발생시킨다.
부귀환 회로(370)는 저항들(R12, R13)로 구성될 수 있다. 저항(R12)은 제 2 출력노드(NO2)에 연결된 제 1 단자와 연산증폭기(310)의 부(-)의 입력단자에 연결된 제 2 단자를 가진다.
정귀환 회로(360)는 저항(R11)과 커패시터(C12)로 구성될 수 있다. 저항(R11)은 제 1 출력 노드(No1)에 연결된 제 1 단자와 비교기(320)의 정(+)의 입력단자에 연결된 제 2 단자를 가진다. 커패시터(C12)는 저항(R11)의 제 2 단자와 접지전압 사이에 결합된다.
도 5의 DC-DC 컨버터는 펄스 폭 변조 신호(VLX)를 정귀환하여 발진하는 제 2 피드백 신호(VPF)를 발생시킨다. 또한, DC-DC 컨버터는 직류 출력신호(VO)를 부귀환하여 기준신호(VREF)와 비교함으로써 직류 출력신호(VO)가 기준전압(VREF)을 따라가도록 스위칭 신호들(VP, VN)을 발생시키고 펄스 폭 변조를 수행한다.
도 6은 슈도 슈미트 트리거 회로를 적용한 본 발명의 다른 하나의 실시예에 따른 DC-DC 컨버터를 나타내는 회로로서, 도 5의 회로에 겹침 방지 회로(390)가 추가된 회로이다.
도 6을 참조하면, DC-DC 컨버터는 연산 증폭기(310), 비교기(320), 겹침 방지 회로(anti-overlap circuit)(390), 스위치 구동회로(330), 파워스위치(340), 필터(350), 부귀환 회로(370), 및 정귀환 회로(36)를 구비한다.
연산증폭기(310)는 기준신호(VREF)와 제 1 피드백 신호(SFEED)의 차이를 증폭하여 제 1 신호(VNF)를 발생시킨다. 비교기(320)는 제 2 피드백 신호(VPF)와 제 1 신호(VNF)를 비교하고 제 2 신호(VCO)를 발생시킨다. 겹침 방지 회로(390)는 제 2 신호(VCO)에 응답하여 제 1 펄스신호(V1)를 발생시킨다. 또한, 겹침 방지 회로(390)는 제 1 펄스신호(V1)를 에워싸고 제 1 펄스신호(V1)와 동시에 하이 레벨 또는 로우 레벨인 시간 구간이 존재하는 제 2 펄스신호(V2)를 발생시킨다. 스위치 구동회로(330)는 제 1 펄스신호(V1)와 제 2 펄스신호(V2)에 응답하여 제 1 스위칭 신호(VP)와 제 2 스위칭 신호(VN)를 발생시킨다. 파워스위치(340)는 제 1 스위칭 신호(VP)와 제 2 스위칭 신호(VN)에 응답하여 입력신호(VI)를 제 1 출력 노드(NO1)에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호(VLX)를 제 1 출력 노드(NO1) 에 발생시킨다. 필터(350)는 펄스 폭 변조 신호(VLX)에 응답하여 제 2 출력 노드(NO2)에 직류 출력 전압신호(VO)를 발생시킨다. 부귀환 회로(370)는 직류 출력 전압신호(VO)에 응답하여 제 1 피드백 신호(SFEED)를 발생시킨다. 정귀환 회로(36)는 펄스 폭 변조신호(VLX)에 응답하여 발진하는 상기 제 2 피드백 신호(VPF)를 발생시킨다.
도 7은 도 6의 DC-DC 컨버터 내에 있는 겹침 방지 회로(390)의 일례를 나타내는 도면이다. 도 7을 참조하면, 겹침 방지 회로(390)는 NOR 게이트들(392, 393), 인버터들(391, 394 ~ 399), 및 커패시터들(C31, C32)을 구비한다.
인버터(391)는 클럭신호(CLK), 즉 도 6의 제 2 신호(VCO)를 반전시킨다. 제 1 NOR 게이트(392)는 제 2 신호(VCO)와 제 3 신호(CLKP)에 대해 비논리 합 연산을 수행한다. 커패시터(C31)는 제 1 NOR 게이트(391)의 출력단자에 결합되어 있다. 제 2 인버터(394)는 제 1 NOR 게이트(392)의 출력단자의 신호(VA)를 반전시키고, 제 3 인버터(395)는 제 2 인버터(394)의 출력신호를 반전시키고 제 4 신호(DCLKP)를 발생시킨다. 제 4 인버터(398)는 제 3 인버터(395)의 출력신호를 반전시키고 제 2 펄스신호(V2)를 발생시킨다. 제 2 NOR 게이트(393)는 제 1 인버터(391)의 출력신호(DCLK)와 제 4 신호(DCLKP)에 대해 비논리 합 연산을 수행한다. 커패시터(C32)는 제 2 NOR 게이트(393)의 출력단자에 결합되어 있다. 제 5 인버터(396)는 제 2 NOR 게이트(393)의 출력단자의 신호(VB)를 반전시키고, 제 6 인버터(397)는 제 5 인버터(396)의 출력신호를 반전시키고 제 3 신호(CLKP)를 발생시킨다. 제 7 인버터(399)는 제 5 인버터(396)의 출력신호를 반전시키고 제 1 펄스신호(V1)를 발생시킨 다.
도 8은 도 7의 겹침 방지 회로의 타이밍도이다.
도 8의 타이밍도는 도 7의 회로에 있는 인버터들과 NOR 게이트들 각각에 의한 지연시간을 동일하게 d라 가정하고 커패시터들(C31, C32)은 고려하지 않았을 경우의 타이밍도이다. 도 8을 참조하면, 제 2 펄스신호(V2)는 제 1 펄스신호(V1)를 에워싸고 있으며, 매 펄스마다 제 2 펄스신호(V2)가 로직 "하이"이고 제 1 펄스신호(V1)가 로직 "로우"인 구간이 존재한다. 이 시간 구간은 파워 스위치(도 6의 340)를 구성하는 P형 스위치와 N형 스위치(미도시)를 모두 오프 상태로 만드는 구간이다. 이와 같이 스위칭에 있어서 데드타임(dead time)을 두는 이유는 파워 스위치를 구성하는 P형 스위치와 N형 스위치가 동시에 온되어 큰 전류가 흐르는 것을 방지하기 위함이다. 도 7의 회로에서 커패시터들(C31, C32)을 고려하면, 지연시간은 인버터들(391, 394 ~ 399)과 게이트들(392, 393)보다는 커패시터들(C31, C32)에 의해 좌우된다.
도 9a 및 도 9b는 도 7의 겹침 방지 회로의 시뮬레이션 결과를 나타내는 도면이다. 시뮬레이션시 커패시터들(C31, C32)을 위해서 0.1 pF의 용량을 갖는 커패시터를 사용하였다. 도 9a는 비교기(도 6의 320)의 출력신호(VCO)의 파형을 나타내고, 도 9b는 겹침 방지 회로의 출력신호인 제 1 펄스신호(V1)와 제 2 펄스신호(V2)의 파형을 나타낸다. 도 9b에서 알 수 있듯이, 제 2 펄스신호(V2)는 제 1 펄스신호(V1)를 에워싸고 있으며, 매 펄스마다 제 2 펄스신호(V2)가 로직 "하이"이고 제 1 펄스신호(V1)가 로직 "로우"인 구간이 존재한다. 또한, 제 2 펄스신호(V2)는 왼쪽 방향으로 제 1 펄스신호(V1)보다 △W1 만큼 크고, 오른쪽 방향으로 제 1 펄스신호(V1)보다 △W2 만큼 큰 것을 알 수 있다.
도 10은 도 6의 DC-DC 컨버터 내에 있는 겹침 방지 회로(390)의 다른 일례를 나타내는 도면으로서 도 7의 겹침 방지 회로에 파워다운 기능이 추가된 회로이다.
도 10을 참조하면, 겹침 방지 회로(390)는 NOR 게이트들(392, 393), 인버터들(391, 394 ~ 397), NAND 게이트들(401, 402) 및 커패시터들(C31, C32)을 구비한다. 인버터(391)는 클럭신호(CLK), 즉 도 6의 제 2 신호(VCO)를 반전시킨다. 제 1 NOR 게이트(392)는 제 2 신호(VCO)와 제 3 신호(CLKP)에 대해 비논리 합 연산을 수행한다. 커패시터(C31)는 제 1 NOR 게이트(391)의 출력단자에 결합되어 있다. 제 2 인버터(394)는 제 1 NOR 게이트(392)의 출력단자의 신호(VA)를 반전시키고, 제 3 인버터(395)는 제 2 인버터(394)의 출력신호를 반전시키고 제 4 신호(DCLKP)를 발생시킨다. 제 1 NAND 게이트(401)는 제 3 인버터(395)의 출력신호(DCLKP)와 파워다운 신호(PD)에 대해 비논리곱 연산을 수행하고 제 2 펄스신호(V2)를 발생시킨다. 제 2 NOR 게이트(393)는 제 1 인버터(391)의 출력신호(DCLK)와 제 4 신호(DCLKP)에 대해 비논리 합 연산을 수행한다. 커패시터(C32)는 제 2 NOR 게이트(393)의 출력단자에 결합되어 있다. 제 4 인버터(396)는 제 2 NOR 게이트(393)의 출력단자의 신호(VB)를 반전시키고, 제 5 인버터(397)는 제 4 인버터(396)의 출력신호를 반전시키고 제 3 신호(CLKP)를 발생시킨다. 제 7 인버터(399)는 제 5 인버터(396)의 출력신호를 반전시키고 제 1 펄스신호(V1)를 발생시킨다. 제 2 NAND 게이트(402)는 제 4 인버터(396)의 출력신호와 파워다운 신호(PD)에 대해 비논리곱 연산을 수행하고 제 1 펄스신호(V1)를 발생시킨다.
도 10에 도시된 겹침 방지 회로(390)는 도 7의 겹침 방지 회로에 있는 인버터들(398, 399)이 NAND 게이트들(401, 402)로 치환되고 파워다운 신호(PD)가 NAND 게이트들(401, 402)의 하나의 입력단자에 인가된다.
도 10의 겹침 방지 회로의 동작은 다음과 같다.
파워다운 신호(PD)가 로직 "로우"일 때 NAND 게이트들(401, 402)의 출력신호(V2, V1)는 모두 로직 "하이" 상태가 된다. 따라서, 스위치 구동회로(도 6의 330)의 출력인 제 1 스위칭 신호(VN)와 제 2 스위칭 신호(VP)는 모두 로직 "하이" 상태가 되고 파워 스위치(도 6의 340)를 구성하는 P형 스위치는 오프되고 N형 스위치는 온되어 제 1 출력 노드(NO1)는 로직 "로우" 상태가 된다. 파워 스위치(340)의 구조는 도 13에 도시되어 있다.
도 11a 내지 도 11c는 기준전압이 1 V 일 때 도 6에 도시된 DC-DC 컨버터에 대한 시뮬레이션 결과를 나타내는 도면들이다.
도 11a를 참조하면, DC-DC 컨버터의 출력인 직류 출력 전압신호(VO)는 1 V 직류전압인 기준신호(VREF)를 쫓아가고 있음을 알 수 있다. 도 11b 및 도 11c를 참조하면, 비교기(320)의 정의 입력단자에 인가되는 제 2 피드백 신호(VPF)는 발진을 하는 톱니파의 파형을 가지고 있으며, 제 1 출력 노드(NO1) 상의 펄스 폭 변조신호(VLX)는 폭과 주기가 변화되는 펄스신호임을 알 수 있다.
도 12a 내지 도 12c는 기준전압이 2 V 일 때 도 6에 도시된 DC-DC 컨버터에 대한 시뮬레이션 결과를 나타내는 도면들이다. 도 12a를 참조하면, DC-DC 컨버터의 출력인 직류 출력 전압신호(VO)는 2 V 직류전압인 기준신호(VREF)를 쫓아가고 있음을 알 수 있다. 도 12b 및 도 12c를 참조하면, 비교기(320)의 정의 입력단자에 인가되는 제 2 피드백 신호(VPF)는 발진을 하는 톱니파의 파형을 가지고 있으며, 제 1 출력 노드(NO1) 상의 펄스 폭 변조신호(VLX)는 폭과 주기가 변화되는 펄스신호임을 알 수 있다. DC-DC 컨버터에 도 11c의 경우보다 높은 기준전압(VREF)이 인가되었기 때문에 도 12c에 도시된 펄스 폭 변조신호(VLX)의 듀티가 도 11c에 도시된 펄스 폭 변조신호(VLX)의 듀티보다 크다.
도 13은 본 발명의 DC-DC 컨버터를 사용하여 0 V ~ 3.6 V의 출력전압을 발생시키는 시스템을 나타내는 도면이다. 도 13의 회로에서, PWM 변조기(540)는 도 6의 회로에 있는 연산증폭기(310), 비교기(320), 겹침 방지 회로(390), 부귀환 회로(370), 및 정귀환 회로(36)를 포함하는 블록이다. P형 스위치(520)와 N형 스위치(530)는 도 6의 회로에 있는 파워 스위치(340)에 대응한다. 필터(550)는 도 6에 있는 필터(350)에 대응한다. 또한, 전압원(VBAT)은 도 6에 있는 입력신호(VI)에 대응한다.
도 13을 참조하면, DC-DC 컨버터는 입력 전압(VBAT), P 스위치(520), N 스위치(530), PWM 변조기(540), 및 필터(550)를 구비한다. 도 13에서 저항(RL)은 부하 저항을 나타낸다.
PWM 변조기(540)는 펄스 폭 변조 신호(VLX)를 정귀환하여 발진신호를 발생시키고 직류 출력신호(VO)를 부귀환하여 기준신호(VREF)와 비교함으로써 직류 출력신호(VO)가 기준전압(VREF)을 따라가도록 스위칭 신호들(VP, VN)을 발생시키고 펄스 폭 변조를 수행한다.
스위칭 신호(VP)가 로직 "하이"이고 스위칭 신호(VN)가 로직 "로우"이면 P 스위치(520)와 N 스위치(530)는 모두 오프된다. 스위칭 신호(VP)와 스위칭 신호(VN)가 모두 로직 "로우"이면, P 스위치(520)는 온되고 N 스위치(530)는 오프되어, 입력 전압(VBAT)이 필터(550)를 통하여 출력된다. 스위칭 신호(VP)와 스위칭 신호(VN)가 모두 로직 "하이"이면, P 스위치(520)는 오프되고 N 스위치(530)는 온되어, 입력 전압(VBAT)은 출력노드에 공급되지 못하고, N 스위치(530)에 의해 인덕터(L)에 흐르는 전류의 경로가 형성된다. 도 13의 DC-DC 컨버터 0V ~ 3.6V의 안정된 직류전압을 출력한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명의 실시예들에 의한 DC-DC 컨버터는 히스테리시스를 갖는 비교기를 사용하지 않고 슈도 슈미트 트리거 회로를 사용하여 펄스 폭과 펄스 주파수를 제어할 수 있고 안정된 직류 출력전압을 공급할 수 있다. 또한, 본 발명의 실시예들에 의한 DC-DC 컨버터는 따로 오실레이터를 필요로 하지 않기 때문에 집적회로 설계시 칩사이즈를 줄일 수 있다. 또한, 본 발명의 실시예들에 의한 DC-DC 컨버터는 펄스 폭 변조 신호의 듀티 뿐만 아니라 주파수까지 변화되므로, 펄 스 폭 변조 신호의 주파수를 낮추어서 낮은 출력전압을 얻는 것이 용이하다.

Claims (11)

  1. 폭과 주파수가 변화되는 펄스 폭 변조 신호를 정귀환시켜 발진신호를 발생시키고 부귀환된 직류 출력신호와 기준신호의 차이를 증폭하여 제 1 신호를 출력하고 상기 제 1 신호와 상기 발진신호를 비교하여 제 1 스위칭 신호와 제 2 스위칭 신호를 발생시키고 펄스 폭 변조를 수행하는 PWM 변조기;
    상기 제 1 및 제 2 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 상기 펄스 폭 변조 신호를 발생시켜 상기 제 1 출력 노드로 제공하는 파워 스위치; 및
    상기 펄스 폭 변조 신호에 응답하여 직류 출력 전압신호를 발생시켜 제 2 출력 노드로 제공하는 필터를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  2. 기준신호와 제 1 피드백 신호의 차이를 증폭하여 제 1 신호를 발생시키는 증폭기;
    제 2 피드백 신호와 상기 제 1 신호를 비교하고 제 2 신호를 발생시키는 비교기;
    상기 제 2 신호에 응답하여 제 1 및 제 2 스위칭 신호를 발생시키는 스위치 구동회로;
    상기 제 1 및 제 2 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 발생시켜 상기 제 1 출력 노드에 제공하는 파워 스위치;
    상기 펄스 폭 변조 신호에 응답하여 직류 출력 전압신호를 발생시켜 제 2 출력 노드에 제공하는 필터;
    상기 직류 출력 전압신호에 응답하여 상기 제 1 피드백 신호를 발생시키는 부귀환 회로; 및
    상기 펄스 폭 변조신호에 응답하여 발진하는 상기 제 2 피드백 신호를 발생시키는 정귀환 회로를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  3. 제 2 항에 있어서,
    상기 제 1 피드백 신호는 상기 직류 출력 전압신호가 저항 비에 의해 일정한 비율로 나누어진 신호인 것을 특징으로 하는 DC-DC 컨버터.
  4. 제 3 항에 있어서, 부귀환 회로는
    상기 제 2 출력 노드에 연결된 제 1 단자와 상기 증폭기의 부의 입력단자에 연결된 제 2 단자를 가지는 제 1 저항; 및
    상기 제 1 저항의 제 2 단자와 저 전원전압 사이에 결합된 제 2 저항을 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  5. 제 3 항에 있어서,
    상기 정귀환 회로는 용량성 소자를 구비하는 것을 특징으로 하는 DC-DC 컨버 터.
  6. 제 5 항에 있어서, 상기 정귀환 회로는
    상기 제 1 출력 노드에 연결된 제 1 단자와 상기 비교기의 정의 입력단자에 연결된 제 2 단자를 가지는 저항; 및
    상기 저항의 제 2 단자와 저 전원전압 사이에 결합된 커패시터를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  7. 기준신호와 제 1 피드백 신호의 차이를 증폭하여 제 1 신호를 발생시키는 증폭기;
    제 2 피드백 신호와 상기 제 1 신호를 비교하고 제 2 신호를 발생시키는 비교기;
    상기 제 2 신호에 응답하여 제 1 펄스신호와 상기 제 1 펄스신호를 둘러싸도록 상기 제 1 펄스신호의 제 1 펄스 폭보다 큰 제 2 펄스폭을 가지는 제 2 펄스신호를 발생시키는 겹침 방지 회로;
    상기 제 1 펄스신호 및 상기 제 2 펄스신호에 응답하여 제 1 및 제 2 스위칭 신호를 발생시키는 스위치 구동회로;
    상기 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 상기 제 1 출력 노드에 발생시키는 파워 스위치;
    상기 펄스 폭 변조 신호에 응답하여 제 2 출력 노드에 직류 출력 전압신호를 발생시키는 필터;
    상기 직류 출력 전압신호에 응답하여 상기 제 1 피드백 신호를 발생시키는 부귀환 회로; 및
    상기 펄스 폭 변조신호에 응답하여 발진하는 상기 제 2 피드백 신호를 발생시키는 정귀환 회로를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  8. 제 7 항에 있어서,
    상기 제 2 펄스신호는 제 1 방향으로 소정의 제 1 폭만큼 상기 제 1 펄스신호보다 크고, 상기 제 1 방향과 반대인 제 2 방향으로 소정의 제 2 폭만큼 상기 제 1 펄스신호보다 큰 것을 특징으로 하는 DC-DC 컨버터.
  9. 제 7 항에 있어서, 상기 겹침 방지 회로는
    상기 제 2 신호를 반전시키는 제 1 인버터;
    상기 제 2 신호와 제 3 신호에 대해 비논리 합 연산을 수행하는 제 1 NOR 게이트;
    상기 제 1 NOR 게이트의 출력단자에 결합되어 있는 제 1 용량성 소자;
    상기 제 1 NOR 게이트의 출력단자의 신호를 반전시키는 제 2 인버터;
    상기 제 2 인버터의 출력신호를 반전시키고 제 4 신호를 발생시키는 제 3 인버터;
    상기 제 3 인버터의 출력신호를 반전시키고 상기 제 2 펄스신호를 발생시키는 제 4 인버터;
    상기 제 1 인버터의 출력신호와 상기 제 4 신호에 대해 비논리 합 연산을 수행하는 제 2 NOR 게이트;
    상기 제 2 NOR 게이트의 출력단자에 결합되어 있는 제 2 용량성 소자;
    상기 제 2 NOR 게이트의 출력단자의 신호를 반전시키는 제 5 인버터;
    상기 제 5 인버터의 출력신호를 반전시키고 상기 제 3 신호를 발생시키는 제 6 인버터; 및
    상기 제 5 인버터의 출력신호를 반전시키고 상기 제 1 펄스신호를 발생시키는 제 7 인버터를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  10. 제 7 항에 있어서, 상기 겹침 방지 회로는
    상기 제 2 신호를 반전시키는 제 1 인버터;
    상기 제 2 신호와 제 3 신호에 대해 비논리 합 연산을 수행하는 제 1 NOR 게이트;
    상기 제 1 NOR 게이트의 출력단자에 결합되어 있는 제 1 용량성 소자;
    상기 제 1 NOR 게이트의 출력단자의 신호를 반전시키는 제 2 인버터;
    상기 제 2 인버터의 출력신호를 반전시키고 제 4 신호를 발생시키는 제 3 인버터;
    상기 제 3 인버터의 출력신호와 파워다운 신호에 대해 비논리곱 연산을 수행 하고 상기 제 2 펄스신호를 발생시키는 제 1 NAND 게이트;
    상기 제 1 인버터의 출력신호와 상기 제 4 신호에 대해 비논리 합 연산을 수행하는 제 2 NOR 게이트;
    상기 제 2 NOR 게이트의 출력단자에 결합되어 있는 제 2 용량성 소자;
    상기 제 2 NOR 게이트의 출력단자의 신호를 반전시키는 제 4 인버터;
    상기 제 4 인버터의 출력신호를 반전시키고 상기 제 3 신호를 발생시키는 제 5 인버터; 및
    상기 제 4 인버터의 출력신호와 파워다운 신호에 대해 비논리곱 연산을 수행하고 상기 제 1 펄스신호를 발생시키는 제 2 NAND 게이트를 구비하는 것을 특징으로 하는 DC-DC 컨버터.
  11. 펄스 폭 변조 신호를 정귀환시키고 발진신호를 발생시키는 단계;
    직류 출력신호를 부귀환시키는 단계;
    상기 부귀환된 직류 출력신호와 기준신호의 차이를 증폭하여 제 1 신호를 출력하는 단계;
    상기 제 1 신호와 상기 발진신호를 비교하여 제 1 스위칭 신호와 제 2 스위칭 신호를 발생시키고 펄스 폭 변조를 수행하는 PWM 변조기;
    상기 부귀환된 상기 직류출력신호와 기준신호의 차이를 증폭하고 상기 발진신호를 비교하여 기준신호와 비교하고 상기 직류 출력신호가 상기 기준전압을 따라가도록 제 1 스위칭 신호와 제 2 스위칭 신호를 발생시키는 단계;
    상기 제 1 및 제 2 스위칭 신호들에 응답하여 입력신호를 제 1 출력 노드에 전달하고 폭과 주파수가 변화되는 펄스 폭 변조 신호를 상기 제 1 출력 노드에 발생시키는 단계; 및
    상기 펄스 폭 변조 신호에 응답하여 제 2 출력 노드에 직류 출력 전압신호를 발생시키는 단계를 구비하는 것을 특징으로 하는 펄스 폭 변조방법.
KR1020050026110A 2005-03-29 2005-03-29 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법 Expired - Fee Related KR100588334B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050026110A KR100588334B1 (ko) 2005-03-29 2005-03-29 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법
US11/369,799 US7417412B2 (en) 2005-03-29 2006-03-07 DC-DC converter utilizing a modified Schmitt trigger circuit and method of modulating a pulse width
NL1031388A NL1031388C2 (nl) 2005-03-29 2006-03-16 DC-DC omzetter, die een gemodificeerde Schmitt-triggerschakeling gebruikt, en een werkwijze van het moduleren van een pulsbreedte.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026110A KR100588334B1 (ko) 2005-03-29 2005-03-29 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법

Publications (1)

Publication Number Publication Date
KR100588334B1 true KR100588334B1 (ko) 2006-06-09

Family

ID=37069582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026110A Expired - Fee Related KR100588334B1 (ko) 2005-03-29 2005-03-29 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법

Country Status (3)

Country Link
US (1) US7417412B2 (ko)
KR (1) KR100588334B1 (ko)
NL (1) NL1031388C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089919A (ko) * 2016-12-22 2019-07-31 실라나 아시아 피티이 리미티드 최소 펄스 폭 보장

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190224B2 (en) * 2003-11-06 2007-03-13 Marvell World Trade Ltd. Class D amplifier
US8324879B2 (en) * 2006-04-25 2012-12-04 Koninklijke Philips Electronics N.V. Power inverter control device for switching point determination
KR100855584B1 (ko) * 2006-12-26 2008-09-01 삼성전자주식회사 불휘발성 반도체 메모리에 채용하기 적합한 전압레귤레이팅 회로
WO2009021975A1 (en) * 2007-08-13 2009-02-19 Texas Instruments Deutschland Gmbh A self-oscillating converter
US8476890B2 (en) * 2008-02-05 2013-07-02 Qualcomm Incorporated Circuits and methods for controlling a switching regulator based on a derived input current
WO2010062629A1 (en) * 2008-10-27 2010-06-03 Wildcharge, Inc. Switch-mode power supply method and apparatus using switch-node feedback
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
WO2011133542A1 (en) 2010-04-19 2011-10-27 Rf Micro Devices, Inc. Pseudo-envelope following power management system
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US9203301B2 (en) * 2010-06-23 2015-12-01 Volterra Semiconductor Corporation Feedback for controlling the switching frequency of a voltage regulator
US8779744B2 (en) 2010-07-27 2014-07-15 Volterra Semiconductor Corporation Sensing and feedback with enhanced stability in a current mode control voltage regulator
WO2012047738A1 (en) 2010-09-29 2012-04-12 Rf Micro Devices, Inc. SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS
US9075673B2 (en) 2010-11-16 2015-07-07 Rf Micro Devices, Inc. Digital fast dB to gain multiplier for envelope tracking systems
EP2673880B1 (en) 2011-02-07 2017-09-06 Qorvo US, Inc. Group delay calibration method for power amplifier envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
WO2012166992A1 (en) 2011-05-31 2012-12-06 Rf Micro Devices, Inc. Rugged iq receiver based rf gain measurements
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
WO2013012787A2 (en) 2011-07-15 2013-01-24 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US8942652B2 (en) 2011-09-02 2015-01-27 Rf Micro Devices, Inc. Split VCC and common VCC power management architecture for envelope tracking
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
CN103988406B (zh) 2011-10-26 2017-03-01 Qorvo美国公司 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
WO2014018861A1 (en) * 2012-07-26 2014-01-30 Rf Micro Devices, Inc. Programmable rf notch filter for envelope tracking
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
WO2014062902A1 (en) 2012-10-18 2014-04-24 Rf Micro Devices, Inc Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
WO2014116933A2 (en) 2013-01-24 2014-07-31 Rf Micro Devices, Inc Communications based adjustments of an envelope tracking power supply
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
WO2014152903A2 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Envelope tracking power supply voltage dynamic range reduction
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9843294B2 (en) 2015-07-01 2017-12-12 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
JP6608866B2 (ja) * 2017-03-21 2019-11-20 株式会社東芝 Ｄｃ−ｄｃコンバータ
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5770940A (en) 1995-08-09 1998-06-23 Switch Power, Inc. Switching regulator
US5808455A (en) 1996-11-13 1998-09-15 Micro Linear Corporation DC-to-DC converter having hysteretic current limiting
JP2004096982A (ja) 2002-07-11 2004-03-25 Fuji Electric Holdings Co Ltd Ｄｃ−ｄｃコンバータ
JP2004304898A (ja) 2003-03-31 2004-10-28 Mitsumi Electric Co Ltd スイッチング電源装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196680A3 (en) * 1982-05-26 1986-11-20 Nippon Chemi-Con Corporation Switching regulator
DE3610035A1 (de) * 1986-03-21 1987-09-24 Knick Elekt Messgeraete Gmbh Stromvariabel gespeister verlustarmer schaltregler
US5010291A (en) * 1990-05-29 1991-04-23 Westinghouse Electric Corp. Single quadrant chopper timing control circuit for discontinuous current
JP3119111B2 (ja) 1995-04-10 2000-12-18 株式会社豊田自動織機製作所 Ｄｃ／ｄｃコンバータ
JP3789364B2 (ja) * 2002-01-24 2006-06-21 Ｔｄｋ株式会社 二段構成のｄｃ−ｄｃコンバータ
US6696825B2 (en) * 2002-03-18 2004-02-24 Intersil Americas Inc. DC-to-DC converter with fast override feedback control and associated methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5770940A (en) 1995-08-09 1998-06-23 Switch Power, Inc. Switching regulator
US5808455A (en) 1996-11-13 1998-09-15 Micro Linear Corporation DC-to-DC converter having hysteretic current limiting
JP2004096982A (ja) 2002-07-11 2004-03-25 Fuji Electric Holdings Co Ltd Ｄｃ−ｄｃコンバータ
JP2004304898A (ja) 2003-03-31 2004-10-28 Mitsumi Electric Co Ltd スイッチング電源装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089919A (ko) * 2016-12-22 2019-07-31 실라나 아시아 피티이 리미티드 최소 펄스 폭 보장
KR102469269B1 (ko) 2016-12-22 2022-11-22 실라나 아시아 피티이 리미티드 최소 펄스 폭 보장

Also Published As

Publication number Publication date
US7417412B2 (en) 2008-08-26
NL1031388C2 (nl) 2008-08-05
US20060220627A1 (en) 2006-10-05
NL1031388A1 (nl) 2006-10-02

Similar Documents

Publication Publication Date Title
KR100588334B1 (ko) 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법
Kim et al. A 10-MHz 2–800-mA 0.5–1.5-V 90% peak efficiency time-based buck converter with seamless transition between PWM/PFM modes
JP4721905B2 (ja) スイッチング電源装置及び携帯機器
US7812580B2 (en) Power supply apparatus having switchable switching regulator and linear regulator
US8248046B2 (en) DC-DC converter for pulse frequency modulation control and power supply system
KR101225408B1 (ko) 콤퍼레이터 방식 ｄｃ－ｄｃ 컨버터
US6278265B1 (en) Switching regulator
US10374413B2 (en) Switching power supply and method of short-circuit-to-ground detection therefor
US10101762B2 (en) Switching converter to operate in pulse width modulation mode or pulse skipping mode
KR20100078882A (ko) 슬로프 보상 회로
US8581564B2 (en) Switching power supply apparatus
US20060238182A1 (en) Circuit and method for controlling step-up/step-down DC-DC converter
US20140028408A1 (en) Comparator and relaxation oscillator employing same
JP6594797B2 (ja) スイッチングレギュレータ
KR20150131116A (ko) 스위칭 레귤레이터들에서 100 퍼센트 듀티 사이클을 위한 시스템들 및 방법
KR20100088527A (ko) Ｄｃ­ｄｃ 컨버터 및 스위칭 제어 회로
CN102055336A (zh) 升压/降压电路
US20170133919A1 (en) Dual-phase dc-dc converter with phase lock-up and the method thereof
KR20150083763A (ko) 듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법
JP4791839B2 (ja) 電流モード制御方式のｄｃ−ｄｃコンバータ
JP2015065801A (ja) スイッチング電源装置
US7859242B2 (en) DC-DC Converter
US11569743B2 (en) DC-DC converter with pulse modulation control circuit
CN110896275B (zh) 升降压电源转换器及用于控制升降压电源转换器的方法和驱动器
US8653803B2 (en) Voltage generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050329

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060526

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060602

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090514

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100528

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110531

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120531

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140530

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150601

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160531

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190530

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20220525

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 18

End annual number: 18

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250313