KR100558458B1

KR100558458B1 - 적층형 발룬 트랜스포머

Info

Publication number: KR100558458B1
Application number: KR1020040076301A
Authority: KR
Inventors: 이병화; 박동석; 박민철; 박상수
Original assignee: 삼성전기주식회사
Priority date: 2004-09-23
Filing date: 2004-09-23
Publication date: 2006-03-10
Also published as: US7183872B2; JP2006094462A; CN1753244A; US20060061429A1; TW200611490A; TWI256195B; CN1753244B

Abstract

본 발명은 특성 변화없이 전송 라인의 길이를 λ/4 이하로 줄임으로서, 소자의 초소형화를 도모할 수 있는 적층형 발룬 트랜스포머에 관한 것으로서, 그 구성은 다수의 유전체 시트를 적층하여 된 유전체블록과, 상기 유전체블록의 외측면에 접지용, 불평형신호용, 제1,2 평형신호용, 및 비접속용의 다수 외부전극을 구비하는 적층형 발룬트랜스포머에 있어서, 한쪽 단부가 상기 불평형신호용 외부전극에 연결되는 제1 스트립라인; 한쪽 단부는 상기 제1스트립라인에 연결되고 다른 단부는 오픈되는 제2스트립라인; 상기 제1스트립라인과 평행하게 형성되며 한쪽 단부는 상기 접지용 외부전극에 연결되고 다른 단부는 상기 제1평형신호용 외부전극에 연결되는 제3 스트립라인; 상기 제2스트립라인과 평행하게 형성되며, 한쪽 단부는 접지용 외부전극에 연결되고 다른쪽 단부는 상기 제2평형신호용 외부전극에 연결되는 제4스트립라인; 및 상기 제2스트립라인의 오픈된 단부측에 평행하게 형성되며 상기 불평형신호용 외부전극에 일측 단부가 연결되어, 제1,2스트립라인에 병렬로 캐패시턴스를 형성하는 캐패시턴스 형성용 전극이 유전체 블록의 내부에 적층 형성되어 이루어진다.

발룬트랜스포머, 적층형, 유전체블록, 스트립라인, 캐패시터, λ/4

Description

적층형 발룬 트랜스포머{Laminated balun transformer}

도 1은 일반적인 발룬 트랜스포머의 등가회로도이다.

도 2는 종래 적층형 발룬 트랜스포머의 외형도이다.

도 3은 상기 도 2에 보인 종래의 적층형 발룬 트랜스포머의 내부 구조를 나타낸 분해 사시도이다.

도 4는 본 발명에 의한 적층형 발룬트랜스포머의 등가회로도이다.

도 5는 본 발명에 의한 적층형 발룬트랜스포머의 외형을 나타낸 사시도도이다.

도 6은 본 발명에 의한 적층형 발룬트랜스포머의 내부 구조를 나타낸 분해사시도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

50 : 적층형 발룬트랜스포머 51 : 유전체블록

45 ~ 48 : 제1~제4 스트립라인 60 : 캐패시턴스 형성용 전극

61a ~ 61c : 제1~제3 접지전극 62a ~ 62d : 제1~제4 리드전극

63a ~ 63d : 비아홀

본 발명은 적층형 발룬 트랜스포머에 관한 것으로, 보다 상세하게는 특성 변화없이 전송 라인의 길이를 λ/4 이하로 줄일 수 있어, 소자의 초소형화를 도모할 수 있는 적층형 발룬 트랜스포머에 관한 것이다.

발룬트랜스포머의 발룬(balun)은 Balance to Unbalance의 약자로서, 상기 소자는 평형신호(balanced signal)를 불평형신호(unbalanced signal)로 변환하거나, 반대로 불평형신호를 평형신호로 변환하는 회로 또는 구조물로 이루어진 소자를 말한다. 이는 예를 들어, 혼합기(mixer), 증폭기(amplifier)등과 같이 평형입출력단을 구비한 소자와 안테나와 같이 불평형입출력단을 갖는 소자를 연결하는 경우, 상기 평형신호와 불평형신호간의 변환을 수행하기 위하여 필요하다.

이러한 발룬트래스포머는 R,L,C 소자와 같은 집중정수 소자(lumped element)의 조합에 의해 구현될 수 도 있으며, 혹은 마이크로스트립, 스트립라인, 전송선로(transmission line)등과 같은 분포정수 소자(Distributed element)로 구현될 수 있으며, 최근에는 상기 발룬트랜스포머가 주로 이용되는 무선통신제품의 소형화가 요구되면서, 소자 사이즈를 줄일 수 있도록 LTCC등의 공법을 적용한 적층형 발룬트랜스포머가 많이 사용되고 있다.

도 1은 Marchand가 제안한 일반적인 발룬 트랜스포머의 기본 구성을 보인 등가회로도로서, 발룬 트랜스포머는 λ/4(여기서, λ는 '1/fc(fc는 입출력신호의 중심주파수)'이다.) 길이를 갖는 4개의 스트립라인(14~17)(이하, 제1~제4스트립라인으로 한다.)으로 구성되는데, 소정 주파수의 불평형신호가 입력 또는 출력되는 불평형포트(11)에 제1스트립라인(14)을 연결하고, 상기 제1스트립라인(14)에 제2스트립라인(15)을 직렬로 연결한 후, 상기 제2스트립라인(15)의 타단은 오픈시킨다. 그리고, 각각 일단이 접지된 제3스트립라인(16)과 제4스트립라인(17)을 각각 상기 제1스트립라인(14)과 제2스트립라인(15)과 전기적 커플링을 형성하도록 평행하게 배치하며, 상기 제3,4스트립라인(16,17)의 타단을 평형신호가 입력 또는 출력되는 평형 포트(12,13)에 연결한다.

상기 구성에서, 제1스트립라인(14)과 제3스트립라인(16), 제2스트립라인(15)과 제4스트립라인(17)이 각각 하나의 커플러(coupler)를 구성한다. 이에 의하여, 상기 불평형포트(11)로 소정 주파수의 불평형 신호를 인가하면, 제1~제4 스트립라인(14~17)간에 전자기적 결합이 발생하여, 평형포트(12,13)를 통해 상기 입력된 불평형 신호와 동일한 주파수의 서로 크기가 같고 180도의 위상차를 갖는 평형 신호가 출력된다. 반대로, 서로 크기가 갖고 180도의 위상차를 갖는 소정 주파수의 평형신호를 평형포트(12,13)에 인가하면, 불평형포트(11)로부터 평형신호와 동일주파수의 불평형신호가 출력된다.

이러한 등가회로를 갖는 종래의 적층형 발룬 트랜스포머는 도 2와 같은 외형 과 도 3에 도시된 내부 구조를 갖는다.

즉, 종래 적층형 발룬트랜스포머(20)는 직육면체형상으로 이루어진 유전체 블록(21)과, 상기 유전체 블록(21)의 서로 마주보는 두 측면상에 각각 형성되며, 불평형단자, 평형단자, 접지단자등으로 각각 설정되는 다수의 외부 전극(23~28)으로 이루어진다. 예를 들면, 외부전극(23)은 비접속용(non connection)으로, 외부전극(24,27)은 접지용으로, 외부전극(25,28)은 평형신호의 입출력용으로, 외부전극(26)은 불평형 신호의 입출력용으로 설정된다.

그리고, 상기 유전체 블록(21)은 다수의 유전체 시트를 다층으로 LTCC 공법등에 의하여 적층형성한 것으로서, 상기 적층된 다수의 유전체시트에는, 상부에서 하부방향순으로, 상기 접지용 외부전극(24,27)에 연결된 제1 접지전극(31a), 일단이 상기 불평형신호용 외부전극(26)에 연결되는 λ/4 길이의 제1 스트립 라인(14)과, 상기 제1스트립라인(14)과 평행하게 형성되며 양단이 각각 평형신호용 외부전극(25)과 접지용 외부전극(27)에 연결되는 λ/4 길이의 제3 스트립 라인(16)과, 상기 접지용 외부전극(24,27)에 연결된 제2 접지전극(31b)과, 일단이 외부전극(23)을 통하여 상기 제1 스트립라인(14)과 연결되며 타단은 오픈된 λ/4 길이의 제2 스트립 라인(15)과, 상기 제2스트립라인(15)과 평행하게 배치되며 양단이 접지용 외부전극(27)과 평형신호용 외부전극(28)에 각각 연결되는 제4스트립라인(17)과, 상기 접지용 외부전극(24,27)에 연결되는 제3 접지전극(31c)이 형성된다.

더하여, 상기 제1 ~ 제4스트립라인(14~17)을 각각의 외부전극(23~28)에 연결 하기 위한 리드전극(32a~32d)과, 상기 리드전극(32a~32d)를 다른 층의 해당 스트립라인(14~17)을 전기적으로 연결시키기 위한 비아홀(33a~33d)를 구비할 수 있다.

이상과 같이, 적층형 발룬 트랜스포머는, 4개의 λ/4의 스트립라인을 수직방향으로 적층함으로서, 소형화를 도모하고 있으나, λ/4의 스트립라인을 구현하는데 따른 필요면적으로 인하여, 소자의 소형화에 한계가 발생한다.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 특성 변화없이 전송 라인의 길이를 λ/4 이하로 줄임으로서, 소자의 초소형화를 도모할 수 있는 적층형 발룬 트랜스포머를 제공하는 것이다.

상술한 목적을 달성하기 위한 구성수단으로서, 본 발명은 다수의 유전체 시트를 적층하여 된 유전체블록과, 상기 유전체블록의 외측면에 접지용, 불평형신호용, 제1,2 평형신호용, 및 비접속용의 다수 외부전극을 구비하는 적층형 발룬트랜스포머에 있어서, 상기 유전체 블록의 내부에

한쪽 단부가 상기 불평형신호용 외부전극에 연결되는 제1 스트립라인; 일단이 상기 제1스트립라인의 다른쪽 단부에 연결되고 타측단부는 오픈되는 제2스트립라인; 상기 제1스트립라인과 평행하게 형성되며 한쪽 단부는 상기 접지용 외부전극에 연결되고 다른 단부는 상기 제1평형신호용 외부전극에 연결되는 제3 스트립라 인; 상기 제2스트립라인과 평행하게 형성되며, 한쪽 단부는 접지용 외부전극에 연결되고 다른쪽 단부는 상기 제2평형신호용 외부전극에 연결되는 제4스트립라인; 및 상기 제2스트립라인의 오픈된 단부측의 일부와 평행하고 일측단이 상기 불평형신호용 외부전극에 연결되도록 형성되어, 상기 제1스트립라인 및 제2스트립라인에 병렬로 소정의 캐패시턴스를 형성하는 캐패시턴스 형성용 전극을 적층 형성하여 이루어진 것을 특징으로 한다.

더하여, 상기 본 발명에 의한 적층형 발룬 트랜스포머에 있어서, 상기 제1~제4스트립라인은 발룬트랜스포머의 동작주파수를 fc라 할때, λ/4(여기서, λ는 1/fc이다) 이하의 길이를 갖게 된다.

또한, 본 발명에 의한 적층형 발룬트랜스포머에 있어서,

상기 제1스트립라인과 제2스트립라인을 동일 평면상에 형성하고, 제3스트립라인과 제4스트립라인을 상기 제1,2스트립라인의 상부 또는 하부에 위치한 동일 평면상에 형성하는 것을 특징으로 한다.

또한, 본 발명에 의한 적층형 발룬트랜스포머에 있어서, 상기 캐패시턴스 형성용 전극은 제2스트립라인과 동일 평면상에 형성되는 것을 특징으로 한다.

또한, 본 발명에 의한 적층형 발룬트랜스포머에 있어서, 상기 캐패시턴스 형성용 전극은 제2스트립라인의 상부 혹은 하부 층상에 형성되는 것을 특징으로 한다.

또한, 본 발명에 의한 적층형 발룬트랜스포머에 있어서, 상기 유전체 블록의 내부 최상부와 최하부에는 각각 상기 접지용 외부전극과 연결되어 외부와의 전기적 차폐를 수행하는 접지전극들이 더 형성되는 것을 특징으로 한다.

또한, 본 발명에 의한 적층형 발룬트랜스포머에 있어서, 상기 제1~제4스트립라인은 나선형 혹은 민더라인 형상으로 이루어질 수 있다.

또한, 본 발명에 의한 적층형 발룬트랜스포머에 있어서, 상기 제1스트립라인 ~ 제 4 스트립라인은 각각 서로 다른 평면상에 형성될 수 있다. 이때, 상기 상호 평행한 제1,3스트립라인과, 제2,4스트립라인의 사이를 전기적으로 차폐시키도록 형성되며 상기의 접지용 외부전극에 연결되는 접지전극을 더 포함한다.

또한, 상기 본 발명에 의한 적층형 발룬트랜스포머에 있어서, 상기 제1스트립라인과 제2스트립라인은 상기 비접속용 외부전극을 통하여 서로 전기적으로 연결될 수 있으며, 이 경우, 상기 제1,2스트립라인과 비아홀을 통해 각각 연결되어, 제1,2스트립라인을 상기 비접속용 외부전극에 연결시키는 복수의 리드전극을 더 포함하며, 이때, 상기 캐패시턴스 형성용 전극은 상기 리드전극과 동일 평면상에 형성되어, 적층수를 더 증가시키지 않도록 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 4는 본 발명에 의한 발룬 트랜스포머의 등가회로를 나타낸 회로도이다.

상기 도 4를 참조하면, 본 발명에 의한 발룬트랜스포머는 소정 주파수의 불 평형신호가 입출력되는 불평형포트(41)와, 상기 불평형포트(41)에 일측 단부가 연결되는 제1 스트립라인(45)과, 상기 제1스트립라인(45)의 타측 단부에 자신의 일측 단부가 연결되고 타측 단부는 오픈되는 제2스트립라인(46)과, 상기 제1스트립라인(45) 및 제2스트립라인(46)에 병렬로 형성되는 캐패시터(C)와, 상기 제1스트립라인(45)과 평행하게 배치되며 일단이 접지된 제3스트립라인(47)과, 상기 제2스트립라인(46)과 평행하게 배치되며 일단이 접지된 제4스트립라인(48)과, 사이 제3,4스트립라인(47,48)의 타단에 각각 연결되어 상기 불평형신호와 동일 주파수로 상호 동일한 크기로 이루어지며 180도의 위상차를 갖는 평형신호를 입출력하는 제1,2평형포트(42,43)으로 이루어진다.

상기에서, 제1~4스트립라인(45 ~ 48)는 평형 또는 불평형 형태로 입출력되는 신호의 중심 파장을 λ라 할때, λ/4 보다 작은 길이로 구현된다.

즉, 상기 캐패시터(C)가 상기 제1,제2스트립라인(45 ~ 46)와 병렬로 연결되어, LC 공진기(resonator)를 형성한다. 따라서, 상기 발룬트랜스포머의 동작주파수는 상기 형성된 LC 공진기의 공진주파수로 결정되며, 이때, 공진주파수는 대략 상기 캐패시터(C)와 제1~4스트립라인(45~48)에 의해 결정되는 인덕턴스 L의 곱에 반비례한다. 즉, 상기 발룬트랜스포머의 동작주파수는 제1~제4스트립라인(45~46)의 길이를 고정한다고 가정할 때, 캐패시터(C)가 커질 수록 낮아진다. 이를 역으로 적용할 경우, 상기 캐패시터(C)를 구비함으로서, 소정 주파수의 동작 주파수(f=1/λ)를 갖는 발룬트랜스포머는 λ/4 이하의 길이를 갖는 제1~제4스트립라인(45~48)으로 구현가능하게 된다.

따라서, 상기 도 4에 도시된 본 발명의 발룬트랜스포머는 동일한 동작주파수를 갖는 도 1에 도시된 구조로 이루어진 종래의 발룬트랜스포머와 대비하여 볼때, 4개의 스트립라인의 길이를 감소시킬 수 있으며, 그 결과, 발룬트랜스포머의 사이즈를 더 감소시킬 수 있게 된다.

이러한 등가회로로 이루어진 본 발명에 의한 적층형 발룬트랜스포머는 도 5 및 도 6에 도시된 바와 같이 구현된다.

도 5는 본 발명에 따른 적층형 발룬트랜스포머의 외형을 나타낸 사시도이다.

상기 도 5에 도시된 바와 같이, 본 발명의 적층형 발룬트랜스포머(50)는 다수의 유전체 시트를 LTCC공법에 의하여 적층하여 형성되는 직육면체 형상의 유전체 블록(51)과, 상기 유전체 블록(51)의 서로 마주보는 두 측면상에 형성되며 접지연결, 불평형신호의 입출력, 평형신호의 입출력등을 위해 설정된 다수의 외부전극(52~57)로 이루어진다. 이러한 외부 형태는 기존에 제안된 일반적인 적층형 발룬트랜스포머와 동일한 구조로 이루어진다. 따라서, 본 발명의 적층형 발룬트랜스포머는 외부전극의 증가 혹은 배치나 구조의 변경없이, 일반적으로 이용되는 적층형 발룬트랜스포머와 동일한 외형으로 이루어짐으로서, 설계 및 배치의 측면에서 이용자의 편의를 도모할 수 있다. 상기 실시예에서, 외부전극(52)는 비접속(non-connected)용이고, 외부전극(53,56)은 접지용으로, 외부전극(54,57)은 평형신호의 입출력용으로, 외부전극(55)은 불평형 신호의 입출력용으로 설정한다.

다음으로, 도 6은 본 발명에 의한 적층형 발룬트랜스포머의 내부 적층 구조를 나타내는 분해 사시도로서, 상기 도 4에 도시되는 등가회로로 나타나는 적층 구조가 나타난다.

도 6을 참조하면, 본 발명에 의한 적층형 발룬트랜스포머에 있어서, 유전체 블록(51)의 구현하는 다수의 유전체 시트에는 상부에서 하부방향순으로, 하기와 같은 도전성 패턴들이 순차적으로 인쇄된다.

먼저, 상기 유전체블록(51)의 최상층과 최하층인 제1층 및 제13층에는 어떠한 도전성 패턴도 형성되지 않은 유전체시트를 배치한다.

그리고, 그 사이에 상기 도 4에 도시된 바와 같은 등가회로를 구현하는 도전성패턴이 적층형성된다.

더 구체적으로 설명하면, 상기 유전체블록(51)은 상기 비접속용 외부전극(52)에 한쪽 단부가 접속되고 다른 단부는 상기 불평형신호용 외부전극(55)에 연결되는 나선형 혹은 민더 라인형태로 이루어진 제1 스트립라인(45)과, 상기 제1스트립라인(45)의 하부 또는 상부에 제1스트립라인(45)과 평행한 나선형 혹은 민더라인형태로 형성되며 일측 단부가 상기 접지용 외부전극(56)에 연결되고 다른 단부는 제1평형신호용 외부전극(54)에 연결되는 제3 스트립라인(47)과, 일측 단부가 상기 비접속용 외부전극(52)에 연결되고 타측 단부는 오픈상태인 나선형 혹은 민더라인 형태의 제2스트립라인(46)과, 일측단부는 상기 접지용 외부전극(56)에 연결되고 타측 단부는 제2평형신호용 외부전극(57)에 연결되는 나선형 혹은 민더라인 형태의 제4스트립라인(48)과, 상기 제2스트립라인(45)의 오픈된 단부측에 평행하게 형성되며 일측단부가 상기 불평형신호용 외부전극(55)에 연결되어 상기 제1,2스트립라인(45,46)에 병렬로 소정의 캐패시턴스를 형성하는 캐패시턴스 형성용 전극(60)을 구비한다. 이 경우, 상기 제1,3스트립라인(45,47)과 제2,4스트립라인(46,48)의 사이에 두 커플러간의 전기적 차폐를 위한 제2접지전극(61b)가 구비되어야 한다.

더불어, 상기 유전체블록(51)의 상하부에는 각각 제1,3접지전극(61a,61c)를 더 구비한다.

또한, 상기 제1~제4스트립라인(45~48)의 소정 단부를 해당 외부전극(52~57)에 연결시키기 위한 리드전극(62a~62d)을 다른 층에 더 구비할 수 있으며, 이때, 상기 리드전극(62a~62d)들과 제1~제4스트립라인(45~48)간의 전기적 연결은 비아홀(63a~63d)로 구현할 수 있다.

상기에서와 같이, 제1~제4스트립라인(45~48)을 서로 다른 층에 형성하는 경우, 소자의 사이즈를 최소로 감소시킬 수 있으며, 이와 달리, 상기 제1스트립라인(45)과 제2스트립라인(46)을 동일평면상에 나란히 형성하고, 제3,4스트립라인(47,48)을 다른 층상에 상기 제1,2스트립라인(45,46)과 평행하게 형성할 수 도 있다. 이 경우에는 상기 제2접지전극(61b)가 필요치 않다. 이외에도, 상기 제1스트립라인(45)과 제3스트립라인(47)이 서로 평행하게 되고, 제2스트립라인(46)과 제4 스트립라인(48)이 서로 평행한 범위내에서 그 형상 및 배치는 다양하게 변경될 수 있다.

또한, 상기 캐패시턴스 형성용 전극(60)은 상기 제2스트립라인(46)의 오픈된 단부와 평행하게 형성되는 것으로서, 상기 제2스트립라인(46)의 상층 혹은 하층에 형성될 수 도 있으며, 상기 제2스트립라인(46)과 동일 층상에 평행하게 형성될 수 도 있다. 상기 도 6에 도시된 실시예의 경우, 상기 캐패시턴스 형성용 전극(60)이 제2스트립라인(46)을 비접속용 외부전극(52)에 연결시키기 위한 리드전극(62a)과 동일 평면상에 형성될 수 있으며, 이와 같이, 상기 캐패시턴스 형성용 전극(60)은 별도의 공정수 증가 혹은 사이즈 증가가 없도록 배치하는 경우가 가장 바람직하다.

이상과 같이 구현된 상기 적층형 발룬트랜스포머(50)에 있어서, 제1스트립라인(45)과 제3스트립라인(47), 제2스트립라인(46)과 제4스트립라인(48)이 각각 커플러처럼 작용한다. 이때, 상기 제2 접지전극(61b)는 상기 제1, 3스트립라인(45,47)에 의한 커플러와, 상기 제2, 4스트립라인(46, 48)에 의한 커플러 간의 전자기 결합을 방지하고자 상기 사이를 전기적으로 차폐시킨다. 더불어, 상기 제1접지전극(61a)과 제3접지전극(61c)은 내부 스트립라인(44~48)들이 일정 임피던스를 갖도록 작용한다.

이와 더불어, 상기 캐패시턴스 형성용 전극(60)은 전기적 커플링효과에 의하 여, 상기 제2스트립라인(46)과의 마주보는 면적(길이)와, 상하 간격, 유전체 시트의 유전율등에 결정되는 소정의 캐패시턴스 C를 형성한다. 이때, 상기 캐패시턴스 형성용 전극(60)의 일단은 비접속용 외부전극(52)을 통하여 제1 스트립라인(45)과 연결되므로, 상기 형성된 캐패시턴스 C는 상기 제1스트립라인(45) 및 제2스트립라인(46)과 전기적으로 병렬연결된다.

따라서, 상기 도 4에 도시된 바와 같은 등가회로가 형성되어, LC 공진회로가 구현된다. 그리고, 제3,4스트립라인(47,48)은 각각 상기 제1,2스트립라인(45,46)과 커플러로 결합되므로, 그 동작주파수는 상기 LC 공진주파수에 의해 결정된다. 예를 들어, 상기 적층형 발룬트랜스포머의 동작주파수 fc라 할때, 상기 제1~제4스트립라인(45~48)의 길이는 상기 동작주파수 fc에 대응하는 파장 λ(=1/fc)의 1/4 길이보다 짧으며, 그 감소분은 상기 캐패시턴스 형성용 전극(60)와 제2스트립라인(46)의 일부 영역간의 사이에 형성된 캐패시턴스 C의 크기에 비례한다.

상기 적층형 발룬트랜스포머(50)에서의 작용은 다음과 같이 이루어진다. 예를 들어, 불평형신호용 외부전극(55)로 상기 동작주파수 fc의 불평형신호를 인가하면, 이는 상기 스트립라인(45~48)에 의한 인덕터성분과 캐패시턴스 형성용 전극(60)에 의해 형성된 캐패시턴스 성분에 의해, 병렬공진이 일어나며, 더불어, 상기 제1스트립라인(45)과 제3스트립라인(47)간에 커플링이 일어나고, 제2스트립라인(46)와 제4스트립라인(38)간에 커플링 일어나, 제3,4스트립라인(47,48)의 단부에 연결된 평형신호용 외부전극(54,57)을 통해 서로 180도의 위상차를 갖으면서 동일한 크기 및 주파수를 갖는 평형신호가 인출된다. 즉, 상기 발룬트랜스포머(50)의 동작주파수에 대응하는 소정의 불평형 신호를 평형신호로 변환출력하며, 그 반대로, 상기 동작주파수에 대응하는 소정의 평형신호는 불평형신호로 변환출력한다.

이상과 같이, 본 발명에 의한 적층형 발룬 트랜스포머는 동일한 동작주파수로 설계된다고 할때, 4개의 스트립라인 길이를 λ/4보다 짧게 구현가능하게 되며, 그 결과 적층형 발룬트랜스포머의 사이즈를 더 감소시킬 수 있다. 더불어, 상기 LC 공진회로 구현을 위해 요구되는 캐패시턴스를 기존에 있던 리드전극(62a)이 형성된 층의 여유 공간에 제2스트립라인(46)의 오픈단측 일부 영역과 평행하도록 소정 크기의 캐패시턴스 형성용 전극(60)을 형성함으로서 구현가능함으로서, 이를 위한 별도의 면적이나 층수의 증가는 없다.

상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 상기에 한정되지 않고 여러가지 변형이 본 발명의 요지를 벗어나지 않은 범위내에서 이루어질 수 있다.

상술한 바와 같이, 본 발명은 적층형 발룬트랜스포머를 구현하는데 있어서, 적층 수의 증가나 면적의 증가없이, 스트립라인들과 병렬로 연결되어 LC 공진회로 를 구현하는 캐패시턴스를 형성할 수 있으며, 더불어, 상기 캐패시턴스의 크기에 비례하여 스트립라인의 길이를 λ/4 이하로 감소시킬 수 있으므로, 그 만큼의 사이즈 감소효과가 있으며, 그 결과, 기존의 구조로 불가능하였던 초소형의 적층형 발룬트랜스포머를 구현할 수 있는 우수한 효과가 있다.

Claims

다수의 유전체 시트가 적층된 유전체블록과, 상기 유전체블록의 외측면에 접지용, 불평형신호용, 제1,2 평형신호용, 및 비접속용의 다수 외부전극을 구비하는 적층형 발룬트랜스포머에 있어서,

상기 유전체블록의 내부에

한쪽 단부가 상기 불평형신호용 외부전극에 연결되는 제1 스트립라인;

일측 단부가 상기 제1스트립라인의 나머지 단부에 연결되고 타측 단부는 오픈상태인 제2스트립라인;

상기 제1스트립라인과 평행하게 형성되며 한쪽 단부는 상기 접지용 외부전극에 연결되고 다른 단부는 상기 제1평형신호용 외부전극에 연결되는 제3 스트립라인;

상기 제2스트립라인과 평행하게 형성되며, 한쪽 단부는 접지용 외부전극에 연결되고 다른쪽 단부는 상기 제2평형신호용 외부전극에 연결되는 제4스트립라인; 및

상기 제2스트립라인의 오픈 단부측 일부 전극과 평행하게 형성되고, 일단이 상기 불평형신호용 외부전극에 연결되어, 제1,2 스트리라인에 전기적으로 병렬연결되는 캐패시턴스를 형성하는 캐패시턴스 형성용 전극;

을 포함하는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 제1~제4스트립라인은 발룬트랜스포머의 동작주파수를 fc라 할때, λ/4(여기서, λ는 1/fc이다) 이하의 길이를 갖는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 제1스트립라인과 제2스트립라인이 동일 평면상에 형성되고, 제3스트립라인과 제4스트립라인이 상기 제1,2스트립라인의 상부 또는 하부에 위치한 동일 평면상에 형성되는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 캐패시턴스 형성용 전극은 제2스트립라인과 동일 평면상에 형성되는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 캐패시턴스 형성용 전극은 제2스트립라인의 상부 혹은 하부에 형성되는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 유전체 블록의 내부 최상부와 최하부에는 각각 상기 접지용 외부전극과 연결되며 상기 제1~제4스트립라인에 균일한 임피던스 특성을 유지시키기 위한 접지전극이 각각 형성되는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 제1~제4스트립라인은 나선형 혹은 민더라인 형상인 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 제1스트립라인 ~ 제 4 스트립라인은 각각 서로 다른 평면상에 형성되는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 8 항에 있어서,

상기 상호 평행한 제1,3스트립라인과, 제2,4스트립라인의 사이를 전기적으로 차폐시키도록 형성되며 상기의 접지용 외부전극에 연결되는 접지전극을 더 포함하는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 1 항에 있어서,

상기 제1스트립라인~제4스트립라인과는 다른 층상에 형성되며, 각각 외부전극들에 연결되는 다수의 리드전극과, 상기 다수 리드전극을 해당하는 제1~제4스트립라인에 전기적으로 연결하는 비아홀을 더 구비하여, 상기 리드전극을 통해 제1~제4스트립라인을 각각의 외부전극에 연결시키는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 10 항에 있어서,

상기 캐패시턴스 형성용 전극은 상기 제2스트립라인과 연결되는 리드전극과 동일 평면상에 형성되는 것을 특징으로 하는 적층형 발룬트랜스포머.
다수의 유전체 시트가 적층된 유전체블록과, 상기 유전체블록의 외측면에 접지용, 불평형신호용, 제1,2 평형신호용, 및 비접속용의 다수 외부전극을 구비하는 적층형 발룬트랜스포머에 있어서,

상기 유전체 블록은

상기 접지용 외부전극에 연결되며 직사각형 형태로 이루어진 제1 접지전극;

한쪽 단부가 상기 비접속용 외부전극에 연결되고 다른 단부에는 그 하부층과의 전기적 연결을 위한 비아홀이 형성된 제1리드전극;

상기 제1 리드전극의 비아홀에 한쪽 단부가 접하고 다른 단부는 상기 불평형신호용 외부전극에 연결되는 제1 스트립라인;

상기 제1스트립라인과 평행하면서 일측 단부는 상기 접지용 외부전극에 연결되고 다른 단부에는 하부층에 연결되는 비아홀이 형성되는 제3 스트립라인;

상기 제 3스트립라인의 비아홀에 그 일측 단부가 접하고, 나머지 단부는 평형신호용 외부전극에 연결되도록 형성되어, 상기 제3스트립라인을 평형신호용 외부전극에 전기적으로 연결하는 제2리드전극;

상기 제2리드전극의 하부에 형성되며 상기 접지용 외부전극에 연결되는 직사각형의 도전성패턴으로 이루어진 제2접지전극;

상기 제2접지전극의 하부에, 일측 단부가 하부층과 연결되는 비아홀이 형성되고 다른 단부는 상기 비접속용 외부전극에 연결되도록 형성된 제3리드전극;

상기 제3리드전극과 동일 층상에 한쪽 단부는 상기 불평형신호용 외부전극에 연결되고 다른 단부는 오픈되는 소정 길이의 캐패시턴스 형성용 전극;

상기 제3리드전극 및 캐패시턴스 형성용 전극의 하부에, 일측 단부에 비아홀이 형성되며 다른 단부는 오픈상태로서, 상기 오픈 상태인 단부의 일부 영역이 상 기 캐패시턴스 형성용 전극과 평행하도록 형성되는 제2스트립라인;

상기 제2스트립라인의 하부에 위치하고, 일측 단부에 하부층과 연결된 비아홀이 형성되고 다른 단부는 접지용 외부전극에 연결되며 상기 제2스트립라인과 평행하도록 형성된 제4스트립라인;

상기 제4스트립라인의 비아홀에 일측 단부가 접하고, 다른 단부는 상기 평형신호용 외부전극에 연결되는 제4리드전극; 및

상기 제4리드전극의 하부에, 상기 접지용 외부전극에 접속되도록 형성되는 직사각형 형태의 제3접지전극을 구비하는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 12 항에 있어서,

상기 제1 스트립라인 내지 제4 스트립라인은, 발룬트랜스포머의 동작주파수를 fc라 할때, λ/4(여기서, λ는 1/fc이다) 이하의 길이를 갖는 것을 특징으로 하는 적층형 발룬트랜스포머.
제 12 항에 있어서,

상기 제1 스트립라인 내지 제4 스트립라인은 나선형 혹은 민더라인형태로 이루어진 것을 특징으로 하는 적층형 발룬트랜스포머.