KR100522103B1

KR100522103B1 - 복조방법및장치,수신방법및장치,통신장치

Info

Publication number: KR100522103B1
Application number: KR1019980001448A
Authority: KR
Inventors: 준 이와사끼
Original assignee: 소니 가부시끼 가이샤
Priority date: 1997-01-21
Filing date: 1998-01-19
Publication date: 2006-01-12
Anticipated expiration: 2018-01-19
Also published as: CN1115817C; CN1194519A; EP0854586B1; EP0854586A3; JP3796870B2; DE69836843T2; JPH10209917A; US6084851A; DE69836843D1; EP0854586A2; KR19980070609A

Abstract

본 발명에 의하면, I채널의 직교검파 출력신호와 Q채널의 직교검파 출력신호를 선택하고 이 선택신호를 I채널의 복조출력신호를 얻기 위한 경로에 출력하는 선택기가 제공된다. 또한, Q채널의 직교검파 출력신호와 I채널의 직교검파 출력신호를 선택하고 이 선택신호를 Q채널의 복조출력신호를 얻기 위한 경로에 출력하는 선택기가 제공된다. 이 선택기들은 I채널의 PN부호가 Q채널의 PN부호와 동일한지에 따라 전환된다. I채널의 복조출력신호와 Q채널의 PN부호(PNQ)를 얻기 위한 경로의 선택기의 출력신호가 배타적 OR연산되고 I채널의 역확산 출력신호로서 출력된다. Q채널의 복조출력신호와 I채널의 PN부호(PNI)를 얻기 위한 경로의 선택기의 출력신호가 배타적 OR연산되고 Q채널의 역확산 출력신호로서 출력된다.

Description

복조방법 및 장치, 수신방법 및 장치, 통신장치

본 발명은 CDMA(코드분할 다원접속)방식 셀룰러 전화 방식에 적용할 수 있는 수신장치 및 수신방법과, 그 무선시스템에 이용되는 단말장치에 관한 것이다.

최근에, CDMA형 휴대 전화 방식이 흥미를 끌고 있다. CDMA방식 셀룰러 전화 방식에서, 의사랜덤부호가 확산부호로서 사용된다. 송신신호의 반송파는 스펙트럼 확산된다. 각 확산부호의 패턴 및 위상은 부호계열에서 변화되어, 다중 접속이 행해진다.

CDMA 방식에서, 스펙트럼 확산 방법이 사용된다. 스펙트럼 확산 방식에서, 데이터가 송신될 때, 반송파는 송신데이터에 의해 1차 변조된다. 또한 1차 변조된 반송파는 PN(의사랜덤 잡음 : Pseudorandom Noise)부호에 의해 곱해진다. 따라서, 반송파는 PN부호에 의해 변조된다. 1차 변조 방법의 예로서, 평형 QPSK변조방법이 사용된다. PN부호가 랜덤부호이므로, 반송파가 PN부호에 의해 변조될 때, 주파수 스펙트럼이 확장된다.

데이터가 수신될 때, 이 수신된 데이터는 송신측에서 변조된 것과 동일한 PN부호에 의해 곱해진다. 이 동일한 PN부호가 곱해지고 위상이 합치될 때, 수신 데이터는 역확산되고 이에의해 1차 변조 데이터가 얻어진다. 1차 변조 데이터가 복조될 때, 본래 데이터가 얻어진다.

스펙트럼 확산 방법에서, 수신신호를 역확산하기 위해, 패턴과 위상 모두에 대해 송신측에서 변조된 것과 동일한 PN부호가 필요하다. 따라서, PN부호의 패턴과 위상이 변화될 때, 다중 접속이 행해질 수 있다. 부호계열에서 각 확산부호의 패턴과 위상을 다르게 하고 이에의해 다중 접속을 행하는 방법은 CDMA방법에 관한 것이다.

셀룰러 전화 방식으로서, FDMA(주파수분할 다중접속) 방식과 TDMA(시분할 다중접속) 방식이 사용되었다. 그런데, FDMA 방식과 TDMA 방식은 사용자수의 급격한 증가에 대처할 수 없다.

다시말해, FDMA 방식에서, 다른 주파수 채널에 다중 접속이 행해진다. 아날로그 셀룰러 전화 시스템에서, FDMA 방식이 보통 사용된다.

그런데, FDMA 방식에서는, 주파수 이용 효율이 나쁘므로, 사용자 수가 급격히 증가하게 되면 채널을 부족하게 할 수 있다. 채널 수의 증가 때문에 채널 간격이 좁아지게 되면, 인접 채널은 서로 간섭하고 이에의해 음질이 저하된다.

TDMA 방식에서, 송신 데이터는 시간 베이스에서 압축되고, 따라서, 이용 시간이 분할되고 이에의해 동일한 주파수가 분할된다. TDMA 방식은 디지털 셀룰러 전화 시스템으로서 널리 사용되었다. TDMA 방식은, 간단한 FDMA 방식에 비해 주파수 이용 효율이 개선된다. 그런데, TDMA 방식에서는, 채널의 수가 제한된다. 따라서, 사용자의 수가 매우 증가할 때, 채널의 수가 부족하게 된다.

한편, CDMA 방식은 뛰어난 간섭 저항성을 갖는다. 따라서, CDMA 방식의 경우, 인접 채널은 서로 간섭하지 않는다. 결과적으로, 주파수 이용 효율이 개선하고, 더 많은 채널이 얻어질 수 있다.

상기한 바와같이, 스펙트럼 확산 방식에서는, 신호가 전송될 때, 예를들어 BQPSK(Balanced Quadrature Phase Shift Keying) 방법에 따라 변조된다. 또한, 반송파는 PN부호와 곱해진다. 따라서 신호는 스펙트럼 확산된다. 신호가 수신될 때, 송신측에 사용된 것과 동일한 PN부호로 역확산된다.

도 1은 신호가 BQPSK방법에 따라 변조되고 확산되는 경우에 송신측의 확산처리를 나타낸다. 도 1에서, 입력단자(120)로부터 수신된 입력데이터는 I채널의 데이터와 Q채널의 데이터로 나누어진다. I채널의 데이터는 곱셈회로(123)로 공급된다. Q채널의 데이터는 곱셈회로(124)로 공급된다.

PN부호발생회로(121)는 I채널의 PN부호(PNI)를 곱셈회로(123)로 공급한다. 곱셈회로(123)는 입력단자(120)로부터 수신된 I채널의 데이터를 PN부호발생회로(121)로부터 수신된 I채널의 PN부호(PNI)와 곱한다. 곱셈회로(123)의 출력데이터는 곱셈회로(127)에 공급된다.

PN부호 발생회로(122)는 Q채널의 PN부호(PNQ)를 곱셈회로(124)에 공급한다. 곱셈회로(124)는 입력단자(120)로부터 수신된 데이터를 PN부호 발생회로(122)로부터 수신된 Q채널의 PN부호(PNQ)와 곱한다. 곱셈회로(124)의 출력데이터는 곱셈회로(128)에 공급된다.

신호발생회로(125)는 반송파신호를 발생시키고 이 반송파신호를 곱셈회로(128)에 공급한다. 또한, 신호발생회로(125)는 반송파신호를 π/2위상이동회로(126)를 통해 곱셈회로(128)에 공급한다. 곱셈회로(127)는 곱셈회로(123)의 출력데이터를 신호발생회로(125)로부터 수신된 반송파신호와 곱한다. 곱셈회로(128)는 곱셈회로(124)의 출력신호를 신호발생회로(125)로부터 수신되고 π/2만큼 지연된 반송파신호와 곱한다.

곱셈회로(127)의 출력데이터와 곱셈회로(128)의 출력데이터는 가산회로(129)에 공급된다. 가산회로(129)는 곱셈회로(127)의 출력데이터와 곱셈회로(128)의 출력데이터를 가산한다. 가산회로(129)의 출력데이터는 출력단자(130)로부터 얻어진다.

따라서, 신호가 BQPSK방법에 따라 변조되고 스펙트럼 확산될 때, 입력데이터는 송신측에서 두 부분으로 분리된다. PN부호발생회로(121, 122)는 분리데이터부분을 PN부호(PNI, PNQ)와 각각 곱한다.

BQPSK방법에 따라 변조되고 스펙트럼 확산된 신호가 수신될 때, 도 1에 도시된 바와같이 수신신호는 직교 검출된다. I채널의 신호와 Q채널의 신호는 검출되어 I채널의 PN부호(PNI)와 Q채널의 PN부호(PNQ)와 곱해진다.

다시말해, 도 2는 신호가 수신될 때 행해지는 종래의 역확산처리를 나타낸다. 도 2에서, 신호는 입력단자(151)로부터 수신된다. 이 수신신호는 곱셈회로(152)에 공급된다. 또한, 이 수신신호는 곱셈회로(153)에 공급된다. 신호발생회로(154)의 출력신호는 곱셈회로(152)에 공급된다. 신호발생회로(154)는 입력단자(151)로부터 수신된 신호의 반송파 주파수와 동일한 주파수를 갖는 신호를 발생시킨다. 수신신호의 반송파 주파수와 동일한 주파수를 갖는 신호는 신호발생회로(154)로부터 π/2 지연회로(155)를 통해 곱셈회로(153)에 공급된다.

곱셈회로(152, 153), 신호발생회로(154), π/2 지연회로(155)는 준동기 검파회로를 형성한다. 준동기검파회로는 곱셈회로(152, 153)가 I채널의 신호와 Q채널의 신호를 각각 출력하도록 한다. 곱셈회로(152)의 출력신호는 저역통과필터(156)를 통해 곱셈회로(158)로 공급된다. 곱셈회로(153)의 출력신호는 저역통과필터(157)를 통해 곱셈회로(159)로 공급된다.

PN부호발생회로(160)는 I채널의 PN부호(PNI)를 곱셈회로(158)에 공급한다. PN부호 발생회로(161)는 Q채널의 PN부호(PNQ)를 곱셈회로(159)에 공급한다. 곱셈회로(158)는 I채널의 데이터를 역확산한다. 이 역확산 출력데이터는 저역통과필터(162)를 통해 출력단자(163)로부터 얻어진다. 곱셈회로(159)는 Q채널의 데이터를 역확산한다. 이 역확산 출력데이터는 저역통과필터(164)를 통해 출력단자(165)로부터 얻어진다.

따라서, BQPSK 방법에 따라 변조되고 스펙트럼 확산된 신호가 수신될 때, 이 수신신호는 준동기 검파회로에 의해 직교 검출된다. 따라서, 수신신호는 두 채널의 신호로 분할된다. PN부호발생회로(158, 159)의 PN부호(PNI, PNQ)는 각각 곱해져서 역확산된다. 이와같은 처리에서, 신호가 송신될 때, 신호는 실수평면에서 연산된다. 반면, 신호가 수신될 때, 신호는 준동기 검파처리에 의해 복소수신호로 변환된다. 따라서, 엄밀히 말하면, 수신신호는 역확산되지 않는다.

다시말해, 송신기측에서는, 신호가 실수평면에서 확산된다. 한편, 수신기측에서는, 수신신호가 준동기 검파처리에 의해 직교검출되고 복소수신호로 변환된다. 따라서, 실수인 I채널의 PN부호(PNI)와 Q채널의 PN부호(PNQ)는 준동기 검파회로의 복소수신호인 출력신호와 곱해진다. 실수신호가 복소수신호와 곱해지면, 역확산처리는 행해지지 않는다.

이 문제를 해결하기 위해, 본 발명의 출원인은 신호가 복소공액과 곱해져서 수신기측에 역확산되는 방법을 제안했다. 다시말해, 모든 신호가 복소수임을 고려할 때, 확산처리는 PNI와 PNQ의 복소수의 곱셈이 신호의 위상을 회전되게 하는 처리와 같다. 따라서, 역확산신호에 그 위상이 역으로 회전된다.

준동기 검파처리에 의해 검출된 신호는 복소수

I + jQ

로서 처리된다. 역확산처리에 사용된 PN계열은 복소수

PNI + jPNQ

로 표현된다. 역확산처리는 신호의 위상이 역으로 회전되는 처리와 같다. 따라서 신호는 PN부호의 복소공액과 곱해진다. 다시말해, 다음관계가 얻어진다.

(I + jQ) · (PNI - jPNQ)

= (I · PNI + Q · PNQ) + j(Q · PNI - I · PNQ)

따라서, I신호와 Q신호가 역확산된 후에, 다음결과가 얻어진다.

I_OUT = I · PNI + Q · PNQ

Q_OUT = Q · PNI - I · PNQ

상기 연산으로, 평형 QPSK방법에 따라 역확산처리가 완료된다. 따라서, 상기 표면의 연산을 행하는 회로가 실현되면, 역확산 처리가 행해질 수 있다.

도 3은 상기 표현의 연산에 따라 역확산 처리를 행하는 회로의 구조를 나타낸다.

도 3에서, 입력단자(171)로부터 수신된 신호는 곱셈회로(172)와 곱셈회로(173)에 공급된다. 신호발생회로(174)의 출력신호는 곱셈회로(172)에 공급된다. 신호발생회로(174)의 출력신호는 π/2지연회로(175)를 통해 곱셈회로(173)에 공급된다.

곱셈회로(172, 173), 신호발생회로(174), π/2지연회로(175)는 준동기 검파회로를 구성한다. 준동기 검파회로는 곱셈회로(172, 173)가 I채널의 신호와 Q채널의 신호를 각각 출력하도록 한다.

곱셈회로(172)의 출력신호는 저역통과필터(176)를 통해 곱셈회로(178)에 공급된다. 또한, 곱셈회로(172)의 출력신호는 저역통과필터(176)를 통해 곱셈회로(179)에 공급된다. 곱셈회로(173)의 출력신호는 저역통과필터(177)를 통해 곱셈회로(180)에 공급된다. 또한 곱셈회로(173)의 출력신호는 저역통과필터(177)를 통해 곱셈회로(181)에 공급된다.

PN부호 발생회로(182)는 I채널의 PN부호(PNI)를 출력한다. I채널의 PN부호(PNI)는 곱셈회로(178)와 곱셈회로(180)에 공급된다. PN부호 발생회로(183)는 Q채널의 PN부호(PNQ)를 출력한다. Q채널의 PN부호(PNQ)는 곱셈회로(179)와 곱셈회로(181)에 공급된다.

곱셈회로(178, 181)의 출력신호는 가산회로(184)에 공급된다. 가산회로(184)의 출력신호는 출력단자(186)로부터 I채널의 역확산 출력신호로서 얻어진다. 곱셈회로(180, 179)의 출력신호는 감산회로(185)에 공급된다. 감산회로(185)의 출력신호는 출력단자(187)로부터 Q채널의 역확산 출력신호로서 얻어진다.

따라서, 곱셈회로(172, 173), 신호발생회로(174), π/2지연회로(175)로 구성되는 준동기 검파회로는 수신신호를 I채널의 신호와 Q채널의 신호로 구분한다. I채널의 신호는 곱셈회로(178, 179)에 공급된다. Q채널의 신호는 곱셈회로(180, 181)에 공급된다. PN부호 발생회로(182)로부터 수신된 PN부호(PNI)는 곱셈회로(178, 180)에 공급된다. PN부호 발생회로(183)로부터 수신된 PN부호(PNQ)는 곱셈회로(179, 181)에 공급된다.

I와 Q채널의 수신신호가 I와 Q로 각각 표시될 때, 곱셈회로(178, 180)는 신호 I · PNI와 신호 Q · PNI를 각각 출력한다. 곱셈회로(179)는 신호 I · PNQ를 출력한다. 곱셈회로(181)는 Q · PNQ를 출력한다.

가산회로(184)는 곱셈회로(178)의 출력신호 I · PNI와 곱셈회로(181)의 출력신호 Q · PNQ를 가산한다. 가산회로(184)의 출력신호(I · PNI + Q · PNQ)는 출력단자(186)로부터 I채널의 역확산 출력신호로서 얻어진다.

감산회로(185)는 곱셈회로(180)의 출력신호 Q · PNI를 곱셈회로(179)의 출력신호 I · PNQ에서 감산한다. 감산회로(185)의 출력신호(Q · PNI - I · PNQ)는 출력단자(187)로부터 Q채널의 역확산출력신호로서 얻어진다.

그런데 신호가 복소공액과 곱해지고 이에따라 역확산되면, 적어도 4개의 곱셈회로(178 내지 181), 가산회로(184), 감산회로(185)가 필요하다. 따라서 회로규모가 커진다.

따라서, 본 발명의 목적은 신호가 복소공액과 곱해져서 이 신호를 역확산하여 회로규모를 감소시키는 휴대전화 시스템에 사용하기 위한 수신장치, 수신방법, 단말장치를 제공한다.

본 발명은, 반송파신호를 발생시키는 신호발생수단과, 두 개의 신호를 입력하고 상기 신호발생수단에 의해 발생된 신호로 두 출력신호의 발생상태를 변화시키는 신호선택수단을 포함하고, 신호선택수단은 복소공액을 동일하게 연산하는, 두 개의 직교성분을 갖는 신호를 복조하기 위한 복조장치이다.

본 발명은, 고주파수 신호를 수신하고 이 고주파수 신호를 저주파수 신호로 변환하는 수신수단과, 반송파 신호를 발생시키는 신호발생수단과, 수신수단의 두 출력신호를 입력하고 신호발생수단에 의해 발생된 신호에 따라 두 출력신호의 발생상태를 변화시키는 신호선택수단을 포함하고, 신호선택수단은 복소공액을 동일하게 연산하는, 두 직교성분을 갖는 신호를 복조하는 수신장치이다.

본 발명은, 정보신호를 변조하고 이 변조된 신호를 송신하는 송신수단과, 고주파수 신호를 수신하고 이 고주파수 신호를 저주파수 신호로 변환하는 수신수단과, 반송파신호를 발생시키는 신호발생수단과, 수신수단의 두 출력신호를 입력하고 신호발생수단에 의해 발생된 신호에 따라 두 출력신호의 발생상태를 변화시키는 신호선택수단을 포함하고, 신호선택수단은 복소공액을 동일하게 연산하는, 두 직교성분을 갖는 신호를 복조하는 통신장치이다.

I채널의 직교검파 출력신호와 Q채널의 직교검파 출력신호를 선택하고 이 선택된 신호를 I채널의 복조출력신호를 얻기 위한 경로에 출력하는 선택기가 제공된다. 또한, Q채널의 직교검파 출력신호와 I채널의 직교검파 출력신호를 선택하고 이 선택된 신호를 Q채널의 복조출력신호를 얻기 위한 경로에 출력하는 선택기가 제공된다. 이 선택기들은 I채널의 PN부호가 Q채널의 PN부호와 동일한지에 따라 전환된다. 이 선택기들의 전환처리는 I축과 Q축을 대체한 것과 같다. I채널의 복조출력신호와 Q채널의 PN부호(PNQ)를 얻기위한 경로의 선택기의 출력신호는 배타적 OR연산되고 I채널의 역확산 출력신호로서 출력된다. Q채널의 복조출력신호와 I채널의 PN부호(PNI)를 얻기 위한 경로의 선택기의 출력신호는 배타적 OR연산되고 Q채널의 역확산 출력신호로서 출력된다. 따라서, 신호를 복소공액과 곱하고 이 신호를 역확산하는 회로의 구조는 복수의 곱셈회로와, 가산회로와 감산회로를 사용할 필요없이 실현될 수 있다. 결과적으로 회로규모가 감소될 수 있다.

상기한 이외의 본 발명의 목적, 특징 및 이점이 첨부도면에 관해 쓰여진 다음의 상세한 설명으로부터 명확해 질 것이다.

이하에서는 첨부도면을 참고하여, 본 발명의 일 실시예를 설명할 것이다. 도 4는 본 발명에 따른 CDMA방식의 셀룰러 전화시스템에 이용되는 휴대 단말장치의 일례를 나타내는 블록도이다. 휴대 단말장치는, 수신방식으로써 다이버시티 RAKE방식을 이용한다. 다이버시티 RAKE방식에서, 신호는 복수의 경로로부터 동시에 수신되고, 그 수신신호가 합성된다.

도 4에 있어서, 송신모드에서는, 음성신호가 마이크로폰(1)에 입력된다. 그 음성신호는 A/D 변환기(2)에 공급된다. A/D 변환기(2)는 아날로그 음성신호를 디지털 음성신호로 변환한다. A/D 변환기(2)의 출력신호는 음성 압축회로(3)에 공급된다.

음성 압축회로(3)는 그 디지털 음성신호를 압축 부호화한다. 압축부호화 방식의 예로는, 다양한 유형이 제안되어 있다. 예를 들어, QCELP부호화(Qualcomm Code Excited Linear Predictive Coding)방식과 같은 방식을 이용할 수도 있다. QCELP에서는, 사용자의 음성특성과 통신로의 혼잡상황에 따라, 다수의 부호화 속도가 이용될 수 있다. 이 경우, 4개의 부호화 속도(9.6 kbps, 4.8kbps, 2.4kbps 및 1.2kbps)가 선택될 수 있다. 통화 품질을 유지하기 위해서, 데이터를 최저속도로 부호화할 수 있다. 음성 압축방식은 QCELP방식에 한정되지는 않는다.

음성 압축회로(3)의 출력신호가 콘벌루션 부호화회로(4)에 공급된다. 콘벌루션 부호화회로(4)는 콘벌루션 부호로써 오차보정부호를 송신데이터에 부가한다. 콘벌루션 부호화회로(4)의 출력신호는 인터리브 회로(5)에 공급된다. 인터리브 회로(5)는 송신데이터를 인터리브처리한다. 인터리브 회로(5)의 출력신호는 스펙트럼 확산회로(6)에 공급된다.

스펙트럼 확산회로(6)는 반송파를 1차 변조하고, 그 결과 신호를 PN부호에 의해 확산한다. 다시말해, 스펙트럼 확산회로(6)는 예를들어 평형 QPSK변조방법에 대응해서 송신데이터를 1차 변조처리한다. 또한, 그 결과신호가 PN부호에 의해 곱해진다. PN부호는 랜덤부호이기 때문에, PN부호가 곱해질 때, 반송파의 주파수대역이 확장된다. 따라서, 반송파가 스펙트럼 확산된다. 송신데이터에 대한 변조방법의 예로써, 평형 QPSK변조방법이 이용된다. 그러나, 제안되어 있는 다양한 방법 중 다른 변조방법이 이용될 수도 있다.

스펙트럼 확산회로(6)의 출력신호는 밴드패스필터(7)를 거쳐서 D/A 변환기(8)에 공급된다. D/A 변환기(8)의 출력신호는 RF회로(9)에 공급된다.

국부발진신호가 PLL 신시사이저(11)로부터 RF회로(9)에 공급된다. RF회로(9)는 D/A 변환기(8)의 출력신호를 PLL 신시사이저(11)의 국부발진신호와 곱함으로써, 송신신호의 주파수를 소정 주파수로 변환한다. RF회로(9)의 출력신호는 송신 증폭기(10)에 공급된다. 송신신호의 전력이 증폭된 후, 그 신호가 안테나(12)에 공급된다. 전파가 안테나(12)로부터 기지국으로 보내진다.

수신모드에서는, 기지국으로부터 전송된 전파가 안테나(12)에 의해 수신된다. 기지국으로부터의 전파는 건물 등에 의해 반사되기 때문에, 전파는 다중 경로를 거쳐서 휴대 단말장치의 안테나에 도달하게 된다. 휴대 단말장치가 자동차 등에서 이용될 경우, 수신신호의 주파수는 도플러 효과에 의해 변경될 수도 있다.

안테나(12)의 출력신호는 RF회로(20)에 공급된다. RF회로(20)는 PLL 신시사이저(11)로부터의 국부발진신호를 수신한다. RF회로(20)는 수신신호를 소정 주파수의 중간주파신호로 변환한다.

RF회로(20)의 출력신호는 중간주파회로(21)를 거쳐서 준동기(semi-synchronous) 검파회로(22)에 공급된다. PLL 신시사이저(23)의 출력신호가 준동기 검파회로(22)에 공급된다. PLL 신시사이저(23)의 출력신호의 주파수는 주파수 합성기(32)의 출력신호에 의해 제어된다. 준동기 검파회로(22)는 수신신호를 직교검파한다.

준동기 검파회로(22)의 출력신호는 A/D 변환기(24)에 공급된다. A/D 변환기(24)는 준동기 검파회로(22)의 출력신호를 디지털화한다. 이때, A/D 변환기(24)의 샘플링 주파수는 스펙트럼 확산된 PN부호의 주파수보다 높다. 다시말해, A/D 변환기의 입력신호가 오버샘플링된다. A/D 변환기(24)의 출력신호는 핑거(25A, 25B, 25C)에 공급된다. 또한, A/D 변환기(24)의 출력신호는 탐색기(28)에 공급된다.

상기 설명된 바와같이, 수신모드에서, 신호는 다중 경로를 거쳐서 수신된다. 수신신호를 역스펙트럼처리하기 위해서, 핑거(25A, 25B, 25C)는 다중 경로를 거쳐 수신된 신호에 PN부호를 곱한다. 또한, 핑거(25A, 25B, 25C)는 다중 경로를 거쳐 수신된 신호의 레벨 및 이들 다중 경로의 주파수 오차를 출력한다.

탐색기(28)는 수신신호의 다수 부호를 획득하고, 그 다수의 부호를 다수 경로에 지정한다. 다시말해, 탐색기(28)는, 수신신호에 각 PN부호를 곱한 후 그 수신신호를 역확산처리하는 역확산회로를 구비하여 구성된다. 탐색기(28)는 제어기(29)의 제어하에서 PN부호의 위상을 이동시키고, 수신부호와의 상관을 구한다. 지정된 부호와 수신부호와의 상관값에 의해, 각 경로에 대한 부호가 지정된다. 제어기(29)에 의해 지정된 부호가 핑거(25A, 25B, 25C)에 공급된다.

핑거(25A, 25B, 25C)에 의해 복조된 각 경로의 수신데이터가 데이터 합성기(30)에 공급된다. 데이터 합성기(30)는 각 경로의 수신데이터를 합성한다. 데이터 합성기(30)의 출력신호는 AGC회로(33)에 공급된다.

핑거(25A, 25B, 25C)는 각 경로를 거쳐 수신된 신호의 강도를 구한다. 각 경로를 거쳐 수신된 신호의 강도는 핑거(25A, 25B, 25C)로부터 RSSI 합성기(31)에 공급된다. RSSI 합성기(31)는 각 경로를 거쳐 수신된 신호의 강도를 합성한다. RSSI 합성기(31)의 출력신호는 AGC회로(33)에 공급된다. 수신데이터의 신호레벨을 일정하게 하기 위해서, AGC회로(33)의 이득이 제어된다.

각 경로에 대한 주파수 오차는 핑거(25A, 25B, 25C)로부터 주파수 합성기(32)에 공급된다. 주파수 합성기(32)는 각 경로에 대한 주파수 오차를 합성한다. 주파수 합성기(32)의 출력신호는 PLL 신시사이저(11, 23)에 공급된다. 그 결과의 주파수 오차에 대응해서, PLL 신시사이저(11, 23)의 주파수가 제어된다.

AGC회로(33)의 출력신호는 디인터리브 회로(34)에 공급된다. 디인터리브 회로(34)는 송신측에서 인터리브된 수신데이터를 디인터리브처리한다. 디인터리브 회로(34)의 출력신호는 비터비 복호화 회로(35)에 공급된다. 비터비 복호화 회로(35)는 연판정 처리(soft determining process) 및 최대 라이클리후드(maximum likelihood) 복호화처리에 의해 콘벌루션부호를 복호화한다. 비터비 복호화 회로(35)는 오차보정처리를 행한다. 비터비 복호화 회로(35)의 출력신호는 음성 확장회로(36)에 공급된다.

음성 확장회로(36)는, 예를 들어 QCELP법에 의해 압축처리된 음성신호를 확장처리하여 디지털 음성신호를 복호화한다. 디지털 음성신호는 D/A 변환기(37)에 공급된다. D/A 변환기(37)는 디지털 음성신호를 아날로그 음성신호로 복원한다. 그 아날로그 음성신호가 스피커(38)에 공급된다.

상기한 바와같이, 핑거(25A, 25B, 25C)는 데이터를 복조하기 위해 경로를 통해 탐색기(28)에 의해 얻어진 수신신호를 역확산한다.

도 5는 본 발명에 따른 핑거(25A, 25B, 25C)의 역확산회로의 구체적 구조를 나타낸다. 핑거(25A, 25B, 25C)의 구조는 동일하다. 간단하게 하기 위해, 핑거(25A)의 구조만을 이하에 설명할 것이다.

도 5에서, 중간주파수 신호는 중간주파수 회로(21)(도 4 참조)에서 입력단자(51)로 공급된다. 중간주파수 신호는 준동기 검파회로(22)의 곱셈회로(52A, 52B)에 공급된다. PLL 신시사이저(23)의 출력신호는 곱셈회로(52A)에 공급된다. 또한, PLL 신시사이저(23)의 출력신호는 π/2 위상 이동회로(53)를 통해 곱셈회로(52B)에 공급된다. 곱셈회로(52A)는 입력단자(51)로부터 수신된 중간주파수 신호를 PLL 신시사이저(23)의 출력신호와 곱한다. 곱셈회로(52B)는 입력단자(51)로부터 수신된 중간주파수 신호를 π/2지연회로(53)를 통해 PLL 신시사이저(23)의 출력신호와 곱한다.

PLL 신시사이저(23)의 출력신호는 주파수 합성기(32)(도 4참조)에 의해 제어되어 PLL 신시사이저(23)의 출력신호의 주파수는 입력단자(51)로부터 수신된 중간주파수 신호의 반송파의 주파수와 동일하다. 곱셈회로(52A, 52B)가 입력단자(51)로부터 수신된 중간주파수 신호를 PLL 신시사이저(23)의 출력신호와 곱할 때, 반송파성분은 소거된다. 따라서, 곱셈회로(52A, 52B)는 I채널의 수신신호와 Q채널의 수신신호를 출력한다.

곱셈회로(52A, 52B)의 출력신호는 대역필터(54A, 54B)를 통해 A/D변환기(24A, 24B)에 각각 공급된다. A/D변환기(24A, 24B)는 I채널의 수신신호와 Q채널의 수신신호를 디지털화 한다.

A/D변환기(24A)의 출력신호는 핑거(25A)(25B, 또는 25C)의 선택기(55)의 단자(55A)에 공급된다. 또한, A/D변환기(24A)의 출력신호는 선택기(56)의 단자(56A)에 공급된다. A/D변환기(24B)의 출력신호는 선택기(55)의 단자(55B)에 공급된다. 또한, A/D변환기(24B)의 출력신호는 선택기(55)의 단자(56B)에 공급된다. 선택기(55)의 출력신호는 EX-OR게이트(57)의 제 1입력단자에 공급된다. 선택기(56)의 출력신호는 EX-OR게이트(58)의 제 1입력단자에 공급된다.

PN부호 발생회로(59)는 I채널의 PN부호(PNI)를 발생시킨다. I채널의 PN부호(PNI)는 PN부호 발생회로(59)에서 EX-OR게이트(61)의 제 1입력단자에 공급된다. 또한, I채널의 PN부호(PNI)는 EX-OR게이트(58)의 제 2입력단자에 공급된다. PN부호 발생회로(60)는 Q채널의 PN부호(PNQ)를 발생시킨다. Q채널의 PN부호(PNQ)는 PN부호 발생회로(60)에서 EX-OR게이트(61)의 제 2입력단자에 공급된다. 또한, Q채널의 PN부호(PNQ)는 EX-OR게이트(57)의 제 2입력단자에 공급된다.

EX-OR게이트(61)의 출력신호는 선택기(56)에 선택신호로서 공급된다. 또한, EX-OR게이트(61)의 출력신호는 인버터(62)에 공급된다. 인버터(62)는 EX-OR게이트(61)로부터 수신된 신호를 반전시킨다. 인버터(62)의 출력신호는 선택기(55)에 공급된다. 선택신호의 로직레벨이 "0"일 때, 선택기(55)는 단자(55B)측으로 전환된다. 선택신호의 로직레벨이 "1"일 때, 선택기(55)는 단자(55A)측으로 전환된다. 선택신호의 로직레벨이 "0"일 때, 선택기(56)는 단자(56B)측으로 전환된다. 선택신호의 로직레벨이 "1"일 때, 선택기(56)는 단자(56A)측으로 전환된다.

EX-OR게이트(57)는 I채널의 역확산신호를 출력한다. EX-OR게이트(57)로부터 출력된 I채널의 역확산 신호는 칩을 기호로 변환하는 어큐뮬레이터(63)에 공급한다. 어큐뮬레이터(63)의 출력신호는 출력단자(64)에서 얻어진다. EX-OR게이트(58)는 Q채널의 역확산신호를 출력한다. EX-OR게이트(58)로부터 출력된 Q채널의 역확산신호는 칩을 기호로 변환하는 어큐뮬레이터(65)에 공급된다. 어큐뮬레이터(65)의 출력신호는 출력단자(66)에서 얻어진다.

선택기(55, 56), PN부호 발생회로(59, 60), EX-OR게이트(57, 58), EX-OR게이트(61)는 역확산회로를 구성한다. 역확산회로는 신호를 복소공액과 곱하여 신호를 역확산한다.

다시말해, 준동기 검파회로(22)는 I채널의 신호와 Q채널의 신호를 출력한다. 준동기 검파회로(22)의 출력신호는 다음과 같이 복소수로 표현된다.

[수학식 1]

I + jQ

역확산된 I채널의 PN부호와 역확산된 Q채널의 PN부호가 PNI와 PNQ로 각각 표시될 때, PN부호열은 다음과 같이 복소수로 표현된다.

[수학식 2]

PNI + jPNQ

역확산 처리가 신호의 위상을 역회전시키기 위한 처리와 동일하므로, 수학식 1에서와 같이 복소수에 의해 표현된 신호는 수학식 2에서 처럼 복소수에 의해 표현된 PN부호의 복소공액과 곱해진다. 따라서 복소수로서의 신호(I + jQ)는 다음과 같이 역확산된다.

[수학식 3]

(I + jQ) · (PNI - jPNQ) = (I · PNI + Q · PNQ) + j(Q · PNI - I · PNQ)

수학식 3에서, 실수부와 허수부는 I채널의 역확산신호와 Q채널의 역확산신호가 된다. 따라서, I채널의 역확산신호 (I_OUT)와 Q채널의 역확산신호(Q_OUT)는 다음과 같이 표현된다.

[수학식 4]

I_OUT = I · PNI + Q · PNQ

[수학식 5]

Q_OUT = Q · PNI - I · PNQ

도 5에 도시된 바와같이, 선택기(55, 56)와, PN부호 발생회로(59, 60)와, EX-OR게이트(57, 58)와 EX-OR게이트(61)로 구성된 역확산회로는 수학식 4와 수학식 5와 동일한 연산을 행하여 I채널의 역확산 출력신호와 Q채널의 역확산 출력신호를 얻는다.

다시말해, 도 5에 도시된 바와같이, PN부호 발생회로(59)는 I채널의 PN부호(PNI)를 출력한다. PN부호 발생회로(60)는 Q채널의 PN부호(PNQ)를 출력한다. I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 동일할 때(즉, PNI = PNQ), 두 번째항 (Q · PNQ)와 (-I · PNQ)가 수학식 4와 수학식 5에서 제거된 신호가 출력단자(64, 66)로부터 I채널의 역확산신호(I_OUT)와 Q채널의 역확산신호(Q_OUT)로서 출력된다. 따라서, 다음 관계가 만족된다.

[수학식 6]

I_OUT = I · PNI

[수학식 7]

Q_OUT = Q · PNI

I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 다를 때(즉, PNI ≠ PNQ), 첫 번째항 (I · PNI)와 (Q · PNI)이 수학식 4와 5로부터 제거된 신호가 출력단자(64, 66)로부터 I채널의 역확산 출력신호(I_OUT)와 Q채널의 역확산 출력신호(Q_OUT)로서 각각 출력된다. 따라서, 다음 관계가 만족된다.

[수학식 8]

I_OUT = Q · PNQ

[수학식 9]

Q_OUT = -I · PNQ

따라서, I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 동일한 주기와 I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 다른 주기가 가산될 때, 그 에너지가 -3dB이 되더라도, 수학식 4와 수학식 5와 동일한 연산이 행해진다.

이 경우에, 신호를 복소공액과 곱하고 이 신호를 역확산하는 역확산 처리가 선택기(55, 56)와, PN부호 발생회로(59, 60)와, EX-OR게이트(57, 58)와 EX-OR게이트(61)에 의해 행해진다. 따라서 회로규모는 놀랄만큼 감소될 수 있다.

다음으로 선택기(55, 56)와, PN부호 발생회로(59, 60)와, EX-OR게이트(57, 58)와 EX-OR게이트(61)로 구성된 역확산회로에 의해 행해진 수학식 4와 수학식 5와 동일한 연산처리가 설명될 것이다.

A/D변환기(24A, 24B)는 I채널의 신호와 Q채널의 신호를 디지털화한다. 이 경우에, A/D변환기(24A, 24B)는 0에 대해 포지티브-네거티브 대칭인 디지털신호(예를들어, 1의 보수(Complement)에 의해 표현된 디지털신호)를 출력한다. 신호가 1의 보수(Complement)에 의해 표현될 때, 그 부호는 비트마다 반전하므로써 반전된다.

I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 동일할 때(즉, PNI = PNQ), EX-OR게이트(61)의 출력신호의 로직레벨은 "0"이 된다. EX-OR게이트(61)의 출력신호의 로직레벨이 "0"일 때, 선택기(55)는 단자(55A)측으로 전환되고 선택기(56)는 단자(56B)측으로 전환된다. 따라서, 선택기(55)는 I채널의 신호를 출력한다. 선택기(56)는 Q채널의 신호를 출력한다.

I채널의 신호는 선택기(55)에서 EX-OR게이트(57)의 제 1입력단자에 공급된다. Q채널의 PN부호(PNQ)는 PN부호 발생회로(60)에서 EX-OR게이트(57)의 제 2입력단자에 공급된다. EX-OR게이트(57)는 선택기(55)로부터 수신된 I채널의 신호를 PN부호 발생회로(60)에서 수신된 Q채널의 PN부호(PNQ)와 곱한다. 따라서, EX-OR게이트(57)로부터 수신된 I채널의 역확산 출력신호(I_OUT)는

I_OUT = I · PNQ

에 의해 표현된다. 따라서 I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 동일하므로, 다음 관계가 만족된다.

I_OUT = I · PNQ = I · PNI

이 결과는 I채널의 PN부호(PNI)가 수학식 6에 의해 표현된 Q채널의 PN부호(PNQ)와 동일한 경우에 I채널의 출력신호와 동일하다.

Q채널의 신호는 선택기(56)에서 EX-OR게이트(58)의 제 1입력단자로 공급된다. I채널의 PN부호는 PN부호 발생회로(59)에서 EX-OR게이트(58)의 제 2입력단자에 공급된다. EX-OR게이트(58)는 선택기(56)로부터 수신된 Q채널의 신호를 PN부호 발생회로(59)로부터 수신된 I채널의 PN부호(PNI)와 곱한다. 따라서, EX-OR게이트(58)로부터 수신된 Q채널의 역확산 출력신호(Q_OUT)는

Q_OUT = Q · PNI

에 의해 표현된다. 이 결과는 I채널의 PN부호(PNI)가 수학식 7에 의해 표현된 Q채널의 PN부호(PNQ)와 동일한 경우에 Q채널의 출력신호와 동일하다.

따라서, I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 동일할 때, I채널의 역확산 출력신호(I_OUT)와 Q채널의 역확산 출력신호(Q_OUT)는 수학식 6과 수학식 7에 의해 표현된 것과 같이 얻어진다.

I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 다를 때(즉, PNI ≠ PNQ), EX-OR게이트(61)의 출력신호의 로직레벨은 "1"이 된다. EX-OR게이트(61)의 출력신호의 로직레벨이 "1"일 때, 선택기(55)는 단자(55B)측으로 전환되고 선택기(56)는 단자(56A)측으로 전환된다. 따라서, 선택기(55)는 Q채널의 신호를 출력한다. 선택기(56)는 I채널의 신호를 출력한다.

Q채널의 신호는 선택기(55)에서 EX-OR게이트(57)의 제 1입력단자로 공급된다. Q채널의 PN부호는 PN부호 발생회로(60)로부터 EX-OR게이트(57)의 제 2입력단자로 공급된다. 따라서 EX-OR게이트(57)는 선택기(55)로부터 수신된 Q채널의 신호를 PN부호 발생회로(60)로부터 수신된 Q채널의 PN부호(PNQ)와 곱한다. 결과적으로, EX-OR게이트(57)로부터 수신된 I채널의 역확산 출력신호(I_OUT)는

I_OUT = Q · PNQ

로 표현된다. 결과는 I채널의 PN부호(PNI)가 Q채널의 PN부호(PNQ)와 다른 경우의 I채널의 출력신호와 동일하다.

한편, 선택기(56)로부터 수신된 I채널의 신호는 EX-OR게이트(58)의 제 1입력단자로 공급된다. I채널의 PN부호(PNI)는 PN부호 발생회로(59)로부터 EX-OR게이트(58)의 제 2입력단자로 공급된다(즉, PNI ≠ PNQ). 부호는 각 비트를 반전시키므로써 반전된다. 따라서, EX-OR게이트(58)는 선택기(56)로부터 수신된 I채널의 신호를 PN부호 발생회로(59)로부터 수신된 I채널의 PN부호(PNI)와 곱하여, 부홀호를 반전시킨다. 결과적으로, EX-OR게이트(58)로부터 수신된 Q채널의 역확산 출력신호(Q_OUT)는

Q_OUT = -I · PNQ

로 표현된다. 따라서, 결과는 I채널의 PN부호(PNI)가 수학식 9에 의해 표현된 Q채널의 PN부호(PNQ)와 다른 경우의 Q채널의 출력신호와 동일하다.

또한, 본 발명에 따른 역확산 회로의 작동은 I축 및 Q축이 신호를 변화시키기 않고 회전되는 작동과 동일하다.

다시말해, 선택기(55, 56)가 전환될 때, I축 및 Q축이 대체된다. 이제, A/D변환기(24A, 24B)로부터 수신된 I 및 Q채널의 출력신호(Ich, Qch)가 (-2.5, -3.5)라고 가정한다. I채널의 PN부호(PNI)와 Q채널의 PN부호(PNQ)(PNI, PNQ)가 (0, 0)일 때, 선택기(55)는 단자(55A)측으로 전환되고 선택기(56)는 단자(56B)측으로 전환된다. 이 점에서의 좌표축은 도 6a에 도시된 바와같이 표시된다.

다음으로, I채널의 PN부호(PNI)와 Q채널의 PN부호(PNQ)(PNI, PNQ)가 (1, 0)일 때는, (PNI ≠ PNQ)이므로, 선택기(55)는 단자(55B)측으로 전환되고 선택기(56)는 단자(56A)측으로 전환된다. 따라서, I축 및 Q축은 대체된다. 또한, I채널의 PN부호(PNI)가 "1"이므로, I채널의 부호는 반전된다. 결과적으로, 도 6b에 도시된 바와같이, 좌표축은 90도만큼 회전된다.

다음으로, I채널의 PN부호(PNI)와 Q채널의 PN부호(PNQ)(PNI, PNQ)가 (1, 1)이 될 때, 선택기(55)는 단자(55A)측으로 전환되고 선택기(56)는 단자(56B)측으로 전환되므로, I축과 Q축이 복귀된다. 또한, I채널의 PN부호(PNI)와 Q채널의 PN부호(PNQ)가 "1"이므로, I채널과 Q채널의 부호가 반전된다. 따라서, 이 점에서, 도 6c에 도시된 바와같이, 좌표축은 90도만큼 더 회전된다.

I채널의 PN부호(PNI)와 Q채널의 PN부호(PNQ)(PNI, PNQ)가 (0, 1)이 될 때, 선택기(55)는 단자(55B)측으로 전환되고, 선택기(56)는 단자(56A)측으로 전환된다. 따라서, I축과 Q축은 대체된다. 또한, Q채널의 PN부호(PNQ)가 "1"이므로, Q채널의 부호는 반전된다. 결과적으로, 이 점에서, 도 6d에 도시된 바와같이, 좌표축은 90도만큼 더 회전된다.

상기 실시예에서, A/D변환기(24A, 24B)는 1의 보수로 표현된 디지털 신호를 출력한다. 그런데, 종래의 A/D변환기는 2의 보수로 표현된 디지털 신호를 출력한다. 따라서, A/D변환기(24A, 24B)의 출력신호는 보상되어야 한다.

A/D변환기(24A, 24B)가 2의 보수로 표현된 디지털 신호를 출력하는 경우에, 디지털 신호가 1의 보수로 표현되면, A/D변환기(24A, 24B)는 도 7에 도시된 바와같은 값을 출력한다. 다시말해, "0000"의 2의 보수는 "0"이다. 0에 대해 포지티브-네거티브 대칭인 값으로서, "0000"과 "1111"사이에 "0"이 있다. A/D변환기(24A, 24B)의 출력값 "0000", "1111"은 각각 "0.5"와 "-0.5"로 처리된다. A/D변환기(24A, 24B)가 "0111"을 출력할 때, 값은 "7.5"로 처리된다. A/D변환기(24A, 24B)가 "0110"을 출력할 때, 값은 "6.5"로 처리된다. 따라서, 상기한 바와같이, 2의 보수로 표현된 A/D변환기(24A, 24B)의 출력신호는 1의 보수로 표현된 디지털 신호로 처리된다.

이 경우에, "0.5"와 같은 십진정보가 있다. 따라서 어큐뮬레이터(63, 65)가 칩을 기호로 변환할 때, 이들은 두 번의 가산마다 데이터 "1"을 가산한다. 2회 가산마다의 데이터 "1"의 가산은 "0.5"의 가산과 같다. 따라서, 십진정보는 보상된다.

2번의 가산마다 데이터 "1"을 가산하는 대신에, 1비트가 각 어큐뮬레이터(63, 65)의 최하위비트(Least Significant Bit ; LSB)에 부가된다. 1비트가 최하위 비트에 부가되면, 이 값은 두 배로 된다. 따라서, 십진정보가 보상된다.

본 발명의 특정 바람직한 실시예를 첨부도면을 참고로 설명하였는데, 본 발명은 이 실시예에 제한되지 않고, 청구항에 규정된 본 발명의 범위나 사상을 벗어나지 않고 이 분야에 기술을 가진자에 의해 다양한 변화와 변경이 행해질 수 있음은 주지되는 바이다.

본 발명에 따르면, I채널의 PN부호와 Q채널의 PN부호가 동일한 지에 따라, P채널의 수신출력신호와 Q채널의 수신출력신호가 전환된다. 따라서, 신호를 복소공액과 곱하고 이 신호를 역확산하는 회로의 구조가 복수의 곱셈회로와, 가산회로와, 감산회로를 사용할 필요없이 실현된다. 결과적으로, 회로규모가 감소될 수 있다.

도 1은 종래의 스펙트럼 확산 방식의 송신기측을 설명하는 블록도이다.

도 2는 종래의 스펙트럼 확산 방식의 수신기측의 구조의 일예를 설명하는 블록도이다.

도 3은 종래의 스펙트럼 확산방식의 수신기측의 구조의 또다른 예를 설명하는 블록도이다.

도 4는 본 발명에 따른 CDMA형 휴대전화 단말기의 전체적인 구조를 나타내는 블록도이다.

도 5는 본 발명에 따른 CDMA형 휴대전화 단말기의 역확산 회로의 일예를 나타내는 블록도이다.

도 6a 내지 도 6d는 본 발명에 따른 CDMA형 휴대전화 단말기의 역확산회로를 설명하는 그래프이다.

도 7은 본 발명에 따른 CDMA형 휴대전화 단말기의 역확산회로를 설명하는 표이다.

* 도면의 주요부분에 대한 부호설명

22. 준동기검파회로 24A,24B. A/D변환기

25A,25B,25C. 핑거 55,56. 선택기

57,58,61. EX-OR게이트 59,60. PN부호 발생회로

Claims

각각의 인페이저와 쿼드러처 채널에 공급된 두 직교성분을 가지는 입력 신호를 복조하는 복조방법에 있어서,

두 복호화 신호를 발생하는 단계와,

두 복호화 신호의 상호 관계에 따라 인페이저내 두 직교성분 사이와 쿼드러처 채널내 두 직교성분 사이를 선택하는 단계와,

각각의 출력 신호를 발생하도록 각 두 직교성분을 처리하는 단계를 포함하고,

처리 단계는 복소 공액을 동일하게 연산하므로써 수행되도록 구성된 것을 특징으로 하는 복조방법.
제 1항에 있어서,

두 복호화 신호를 발생하는 단계는 PN부호를 발생하도록 구성된 특징으로 하는 복조방법.
제 1항에 있어서,

처리 단계에서 처리되는 두 직교성분은 1의 보수로 표현되고,

복조방법은 소정의 간격으로 각 출력 신호에 소정의 상수를 가산하는 단계와 가산 단계에 수반하는 처리 단계를 더 포함하여 구성된 것을 특징으로 하는 복조방법.
두 직교성분을 가지는 수신 신호를 복조하는 수신방법에 있어서,

고주파 신호를 수신하고, 고주파 신호를 인페이저 채널에 대한 입력과 쿼드러처 채널에 대한 입력을 형성하는 두 직교성분을 가지는 저주파 신호로 변환하는 단계와,

두 복호화 신호를 발생하는 단계와,

두 복호화 신호 사이의 상관 관계에 따라서 각 채널내 두 직교입력 사이를 선택하고, 각 채널내 저주파 신호의 두 직교성분을 처리함으로써 각 채널내 출력 신호를 발생하는 단계를 포함하고,

처리 단계는 복소공액을 동일하게 연산하도록 구성된 것을 특징으로 하는 수신방법.
제 4항에 있어서,

두 복호화 신호를 발생하는 단계는 PN부호를 발생하도록 구성된 것을 특징으로 하는 수신방법.
제 4항에 있어서,

처리 단계에서 처리되는 두 직교성분은 1의 보수로 표현되고, 수신방법은 소정의 간격으로 각 출력 신호에 소정의 상수를 가산하는 단계와 가산 단계에 수반하는 처리 단계를 더 포함하여 구성된 것을 특징으로 하는 수신방법.
두 직교 성분을 가지는 입력 신호를 복조하는 복조장치에 있어서,

두 복호화 신호를 발생하는 신호발생 수단과,

각 인페이저 채널내 두 직교성분을 입력하고, 각각의 채널내 두 직교성분을 처리함으로써 각 채널로부터 출력 신호를 발생하는 신호선택 및 처리 수단으로 구성되고, 각 채널의 입력은 상기 신호발생 수단에 의해 발생된 두 부호화 신호의 상호관계에 따라서 선택되는 것을 포함하며,

상기 신호선택 및 처리 수단은 복소공액을 동일하게 연산하도록 구성된 것을 특징으로 하는 복조장치.
제 7항에 있어서,

상기 신호발생 수단은 PN부호를 발생하는 것을 포함하여 구성된 것을 특징으로 하는 복조장치.
제 7항에 있어서,

상기 신호선택수단에 두 직교성분 입력은 1의 보수로 표현되고,

상기 신호선택 및 처리 수단의 뒤에 배치되고, 소정의 간격으로 출력 신호에 소정의 상수를 가산하는 보상수단을 더 포함하여 구성된 것을 특징으로 하는 복조장치.
제 7항에 있어서,

출력 신호는 상기 신호발생 수단에 의해 발생된 두 복호화 신호가 배타적 OR 연산된 후에 상기 신호선택 및 처리 수단에 의해 발생하도록 구성된 것을 특징으로 하는 복조장치.
제 9항에 있어서,

소정의 상수는 1이고 소정의 간격은 두 번의 가산마다 한 번인 것을 포함하여 구성된 것을 특징으로 하는 복조장치.
제 9항에 있어서,

소정의 상수는 출력 신호의 LSB에 가산된 1비트이고, 소정의 간격은 매 가산마다 한 번인 것을 포함하여 구성된 것을 특징으로 하는 복조장치.
두 직교성분을 가지는 수신 신호를 복조하는 수신장치에 있어서,

고주파 신호를 수신하고,고주파 신호를 인페이저 채널에 대한 입력과 쿼드러처 채널에 입력으로서 공급되는 두 직교성분 신호를 포함하는 저주파 신호를 변환하는 수신하는 수신 수단과,

두 복호화 신호를 발생하는 신호발생 수단과,

인페이저 채널내 상기 수신 수단에 의해 공급된 두 직교성분 신호 사이를 선택하고, 쿼드러처 채널내 두 직교성분 사이를 선택하며, 인페이저 채널과 쿼드러처 채널내 각 두 직교성분 신호 모두를 처리함으로써 출력 신호를 발생하는 신호선택 및 처리 수단을 구성하고, 입력 신호는 상기 신호발생 수단에 의해 발생된 두 복호화 신호의 상호 관계에 따라서 선택되는 것을 포함하며,

상기 신호선택 및 처리 수단은 복소공액을 동일하게 연산하도록 구성된 것을 특징으로 하는 수신장치.
제 13항에 있어서,

상기 신호발생수단은 PN부호를 발생시키고, 수신장치는 CDMA신호를 수신하도록 구성된 것을 특징으로 하는 수신장치.
제 13항에 있어서,

상기 신호선택 및 처리 수단의 두 인페이저 채널과 쿼드러처 채널에 대한 두 직교성분 신호입력은 1의 보수로 표현되고,

수신장치는 상기 신호선택 및 처리 수단의 뒤쪽에 배치되고 소정의 간격으로 출력 신호에 소정의 상수를 가산하는 보상 수단을 더 포함하여 구성된 것을 특징으로 하는 수신장치.
제 13항에 있어서,

상기 신호선택 및 처리 수단의 출력 신호는 상기 신호발생 수단에 의해 발생된 두 복호화 신호가 배타적 OR 연산된 후에 발생되도록 구성된 것을 특징으로 하는 수신장치.
제 15항에 있어서,

소정의 상수는 1이고 소정의 간격은 두 가산마다 한 번인 것을 포함하여 구성된 것을 특징으로 하는 수신장치.
소정의 상수는 출력 신호의 LSB에 가산된 1비트이고, 소정의 간격은 매 가산마다 한 번인 것을 포함하여 구성된 것을 특징으로 하는 수신장치.
두 직교성분을 가지는 신호를 복조하는 통신장치에 있어서,

정보신호를 변조하고, 변조된 신호를 송신하는 송신 수단과,

고주파 신호를 수신하고 고주파 신호를 인페이저 채널과 쿼드러처 채널에 대한 각 입력으로서 공급되는 두 직교성분 신호를 포함하는 저주파 신호로 변환하는 수신 수단과,

두 복호화 신호를 발생하는 신호발생 수단과,

인페이저 채널내 상기 수신 수단에 의해 공급된 두 직교성분 신호 사이를 선택하고, 쿼드러처 채널내 두 직교성분 사이를 선택하며, 인페이저 채널과 쿼드러처 채널내 각 두 직교성분 신호 모두를 처리함으로써 출력 신호를 발생하는 신호선택 및 처리 수단을 구성하고, 입력 신호는 상기 신호발생 수단에 의해 발생된 두 복호화 신호의 상호 관계에 따라서 선택되는 것을 포함하며,

상기 신호선택 및 처리 수단은 복소공액을 동일하게 연산하도록 구성된 것을 특징으로 하는 통신장치.
제 19항에 있어서,

상기 신호발생수단은 PN부호를 발생하고,통신장치는 CDMA신호를 송신 및 수신하도록 구성된 것을 특징으로 하는 통신장치.
제 19항에 있어서,

상기 신호선택 및 처리 수단에 대한 두 직교성분 신호입력은 1의 보수로 표현되고,

통신장치는 상기 신호선택 및 처리 수단의 뒤에 배치되고, 소정의 간격으로 출력 신호에 소정의 상수를 가산하는 보상 수단을 더 포함하여 구성된 것을 특징으로 하는 통신장치.
제 19항에 있어서,

상기 신호선택 및 처리 수단의 출력 신호는 상기 신호발생 수단에 의해 발생된 두 복호화 신호가 배타적 OR 연산된 후에 발생되도록 구성된 것을 특징으로 하는 통신장치.
제 21항에 있어서,

소정의 상수는 1이고 소정의 간격은 두 번 가산마다 한번인 것을 포함하여 구성된 것을 특징으로 하는 통신장치.
제 21항에 있어서,

소정의 상수는 출력 신호의 LSB에 가산된 1비트이고 소정의 간격은 매 가산마다 한번인 것을 포함하여 구성된 것을 특징으로 하는 통신장치.
두 직교성분을 가지는 신호를 복조하는 방법에 있어서,

두 직교성분을 위한 신호를 각각 두 PN 복호화 신호를 발생시키는 단계와,

발생단계에서 발생된 두 복호화 신호의 상호 관계를 판정하는 수단과,

상호 관계를 판정하는 상기 단계에서 얻어진 상호 결과에 기초하여 각 인페이저와 쿼드러처 채널내 두 직교성분 사이를 선택함으로써 출력 신호상태를 바꾸는 단계와,

복수공액을 동일하게 연산하므로써 두 직교성분의 선택된 각 하나를 처리하는 단계를 포함하여 구성된 것을 특징으로 하는 복조하는 방법.