[go: up one dir, main page]

KR100514559B1 - 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 - Google Patents

반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 Download PDF

Info

Publication number
KR100514559B1
KR100514559B1 KR10-2000-7002056A KR20007002056A KR100514559B1 KR 100514559 B1 KR100514559 B1 KR 100514559B1 KR 20007002056 A KR20007002056 A KR 20007002056A KR 100514559 B1 KR100514559 B1 KR 100514559B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
adhesive
semiconductor device
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-7002056A
Other languages
English (en)
Other versions
KR20010023414A (ko
Inventor
하시모토노부아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010023414A publication Critical patent/KR20010023414A/ko
Application granted granted Critical
Publication of KR100514559B1 publication Critical patent/KR100514559B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

기판(12)의 배선 패턴(10)이 형성된 면(18)과 반도체 소자(20)의 전극(22)이 형성된 면(24)과의 사이에 이방성 도전재료(16)를 개재시키는 제 1 공정과, 반도체 소자(20)와 기판(12)과의 사이에 압력을 가하여 배선 패턴(10)과 전극(22)을 전기적으로 도통시키고, 이방성 도전재료(16)를 반도체 소자(20)의 측면(28)의 적어도 일부에 도달할 때까지 주입시키는 제 2 공정을 포함한다.

Description

반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기{Semiconductor device, method of manufacture thereof, circuit board, and electronic device}
본 발명은 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기에 관한 것이다.
최근의 전자 기기의 소형화에 따라, 고밀도 실장에 적합한 반도체 장치의 패키지가 요구되고 있다. 이것에 대응하기 위해서, BGA(Ball Grid Array)나 CSP(Chip Scale/Size Package)와 같은 표면 실장형 패키지가 개발되어 있다. 표면 실장형 패키지에서는, 반도체 칩에 접속되는 배선 패턴이 형성된 기판이 사용되는 경우가 있다.
표면 실장형 패키지에서는 반도체 칩과 기판과의 사이에 빈틈이 형성되어 수분이 침입하지 않도록 하는 것이 요구되고 있다.
본 발명은 이 문제점을 해결하는 것으로, 그 목적은 신뢰성 및 생산성이 뛰어난 반도체 장치의 제조 방법 및 그 방법에 의해 제조되는 반도체 장치, 회로 기판 및 전자 기기를 제공하는 것에 있다.
도 1a 내지 도 1d는 제 1 참고예에 관한 반도체 장치의 제조 방법을 도시하는 도면.
도 2a 및 도 2b는 제 1 참고예의 변형예를 도시하는 도면.
도 3a 및 도 3b는 제 2 참고예에 관한 반도체 장치의 제조 방법을 도시하는 도면.
도 4a 및 도 4b는 제 3 참고예에 관한 반도체 장치의 제조 방법을 도시하는 도면.
도 5a 및 도 5b는 본 실시예에 관한 반도체 장치의 제조 방법을 도시하는 도면.
도 6은 본 실시예에 관한 반도체 장치가 실장된 회로 기판을 도시하는 도면.
도 7은 본 실시예에 관한 반도체 장치가 실장된 회로 기판을 구비하는 전자 기기를 도시하는 도면.
(1) 본 발명에 관한 반도체 장치의 제조 방법은 기판의 배선 패턴이 형성된 면과 반도체 소자의 전극이 형성된 면의 사이에 접착제를 개재시키는 제 1 공정과,
상기 반도체 소자와 상기 기판과의 사이에 압력을 가하여 상기 배선 패턴과 상기 전극을 전기적으로 도통시키고, 상기 접착제를 상기 반도체 소자의 측면의 적어도 일부에 도달할 때까지 주입시키는 제 2 공정을 포함한다.
본 발명에 의하면, 접착제가 반도체 소자의 측면의 적어도 일부를 덮기 때문에, 기계적인 파괴로부터 반도체 소자를 보호하는 것에 더하여 전극에 수분이 도달하는 것을 방지하여 부식을 방지할 수 있다.
(2) 이 반도체 장치의 제조 방법에 있어서,
상기 접착제는 상기 제 2 공정 완료 후에 있어서의 상기 반도체 소자와 상기 기판과의 간격보다도 큰 두께로 상기 제 1 공정에서 제공되고, 상기 제 2 공정에서 상기 반도체 소자와 상기 기판과의 사이에서 가압되어 상기 반도체 소자로부터 밀려나와도 된다.
(3) 이 반도체 장치의 제조 방법에 있어서,
상기 반도체 소자의 측면을 거의 덮도록 상기 접착제를 형성해도 된다.
(4) 이 반도체 장치의 제조 방법에 있어서,
상기 접착제에는 도전입자가 분산되어 있고, 상기 도전입자에 의해 상기 배선 패턴과 상기 전극을 전기적으로 도통시켜도 된다.
이것에 의하면, 도전입자에 의해서 배선 패턴과 전극을 전기적으로 도통시키기 때문에, 신뢰성 및 생산성이 뛰어난 방법으로 반도체 장치를 제조할 수 있다.
(5) 이 반도체 장치의 제조 방법에 있어서,
상기 제 1 공정전에, 상기 접착제를 미리 상기 반도체 소자의 상기 전극이 형성된 상기 면에 제공해 두어도 된다.
(6) 이 반도체 장치의 제조 방법에 있어서,
상기 제 1 공정전에, 상기 접착제를 미리 상기 기판의 상기 배선 패턴이 형성된 면에 제공해 두어도 된다.
(7) 이 반도체 장치의 제조 방법에 있어서,
상기 접착제는 차광성 재료를 함유해도 된다.
이것에 의하면, 접착제가 차광성 재료를 함유하기 때문에, 반도체 소자의 전극을 갖는 면으로의 미광을 차단할 수 있다. 이로써, 반도체 소자의 오작동을 방지할 수 있다.
(8) 본 발명에 관한 반도체 장치는, 전극을 갖는 반도체 소자와, 배선 패턴이 형성된 기판과, 접착제를 가지며,
상기 전극과 상기 배선 패턴은 전기적으로 도통하고,
상기 접착제는 상기 기판의 상기 배선 패턴이 형성된 면과 상기 반도체 소자의 상기 전극이 형성된 면과의 사이에 개재하고, 또한, 상기 반도체 소자의 측면의 적어도 일부를 덮는다.
이것에 의하면, 접착제는 반도체 소자의 측면의 적어도 일부를 덮기 때문에, 기계적인 파괴로부터 반도체 소자를 보호한다. 또한, 반도체 소자는 전극으로부터 먼 위치까지 접착제로 덮이기 때문에, 전극에 수분이 도달하기 어렵게 되어 전극의 부식을 방지할 수 있다.
(9) 이 반도체 장치에 있어서,
상기 반도체 소자의 측면을 거의 덮도록 상기 접착제가 형성되어 있어도 된다.
(10) 이 반도체 장치에 있어서,
상기 접착제에는 도전입자가 분산되어 이방성 도전재료를 구성해도 된다.
이것에 의하면, 이방성 도전재료에 의해서 배선 패턴과 전극이 전기적으로 도통하고 있기 때문에 신뢰성 및 생산성이 우수하다.
(11) 이 반도체 장치에 있어서,
상기 이방성 도전재료는 상기 배선 패턴의 전부를 덮어 제공해도 된다.
(12) 이 반도체 장치에 있어서,
상기 접착제는 차광성 재료를 함유해도 된다.
이것에 의하면, 접착제가 차광성 재료를 함유하기 때문에, 반도체 소자의 전극을 갖는 면으로의 미광을 차단할 수 있다. 이로써, 반도체 소자의 오작동을 방지할 수 있다.
(13) 본 발명에 관한 반도체 장치는 상기 방법에 의해 제조된 것이다.
(14) 본 발명에 관한 회로 기판에는 상기 반도체 장치가 실장되어 있다.
(15) 본 발명에 관한 전자 기기는 상기 회로 기판을 갖는다.
이하, 본 발명의 적합한 실시예에 관해서 도면을 참조하여 설명한다. 본 발명의 실시예는 도 5a 및 도 5b에 도시되어 있다. 본 발명의 실시에는 다음 참고예를 적용할 수 있다.
(제 1 참고예)
도 1a 내지 도 1d는 제 1 참고예에 관한 반도체 장치의 제조 방법을 도시하는 도면이다. 본 참고예에서는, 도 1a에 도시하는 바와 같이, 배선 패턴(10)이 적어도 한쪽의 면(18)에 형성된 기판(12)이 사용된다.
기판(12)은 플렉시블 기판 등의 유기계 재료로 형성된 것, 금속계 기판 등의 무기계 재료로 형성된 것, 양자가 조합된 것 중 어떠한 것이라도 좋다. 플렉시블 기판으로서 테이프 캐리어가 사용되어도 좋다. 기판(12)의 도전성이 높은 경우에는, 기판(12)과 배선 패턴(10)과의 사이 및 관통 구멍(14)의 안쪽 또는 이것에 더하여 배선 패턴(10)의 형성면과는 반대의 면에 절연막이 형성된다.
기판(12)에는 관통 구멍(14)이 형성되어 있고, 배선 패턴(10)은 관통 구멍(14)상을 넘어서 형성되어 있다. 또한, 배선 패턴(10)의 일부로서, 관통 구멍(14)상에는 외부 전극 형성용의 랜드(17)가 형성되어 있다.
이러한 기판(12)이 준비되면, 기판(12)에 접착제의 일예로서 이방성 도전재료(16)를 제공한다. 이하의 설명에 있어서, 이방성 도전재료는 접착제의 일예이다. 이방성 도전재료(16)는 접착제(바인더;binder)에 도전입자(도전 필러)가 분산된 것이며, 분산제가 첨가되는 경우도 있다. 이방성 도전재료(16)는 미리 시트 형태로 형성된 후 기판(12)에 접착해도 되고, 또는 액체 형태 그대로 기판(12)에 제공해도 된다. 또한, 이방성 도전재료(16)는 반도체 소자(20)의 전극(22)을 갖는 면(24)보다도 크게 제공해도 되지만, 면(24)보다도 작게 제공하여, 가압되어 면(24)으로부터 밀려나오는 양으로 제공해도 된다.
또는, 이방성 도전재료(16)를 반도체 소자(20)의 면(24)에, 가압되어 면(24)으로부터 밀려나오는 양으로 제공해도 된다. 또, 도전입자를 함유하지 않는 접착제를 사용하더라도, 전극(22)과 배선 패턴(10)을 전기적으로 접속할 수 있다.
본 참고예에서는, 이방성 도전재료에 열경화성의 접착제가 사용되고, 더욱이, 이방성 도전재료(16)는 차광성 재료를 함유해도 된다. 차광성 재료로서, 예를 들면 흑색 염료 또는 흑색 안료를 접착제 수지중에 분산시킨 것을 사용할 수 있다.
사용하는 접착제로서는, 에폭시계를 대표예로 하는 열경화형 접착제를 사용해도 되고, 에폭시계 또는 아크릴레이트계를 대표예로 하는 광경화형 접착제를 사용해도 된다. 더욱이, 전자선 경화 타입, 열가소(열접착) 타입 접착제를 사용해도 된다. 열경화형 이외의 접착제를 사용하는 경우, 이하 모든 실시예중에서, 가열 또는 가압하는 대신에, 에너지를 가하면 된다.
다음에, 예를 들면, 이방성 도전재료(16)상에 반도체 소자(20)를 배치한다. 상세하게는, 반도체 소자(20)의 전극(22)을 갖는 면(24)을 이방성 도전재료(16)로 향하여 반도체 소자(20)를 배치한다. 또한, 전극(22)이 배선 패턴(10)의 전극 접속용의 랜드(도시하지 않음)상에 위치하도록, 반도체 소자(20)를 배치한다. 또, 반도체 소자(20)는 2변에만 전극(22)이 형성된 것이라도, 사방에 전극(22)이 형성된 것이라도 좋다. 전극(22)은 금 또는 땜납 등의 돌기를 Al 패드상에 설치한 것을 사용하는 것이 많지만, 배선 패턴(10)측에 상술한 돌기 또는 배선 패턴(10)을 에칭하여 작성한 돌기를 사용해도 된다.
이상의 공정에 의해, 반도체 소자(20)의 전극(22)이 형성된 면(24)과 기판(12)의 배선 패턴(10)이 형성된 면(18)과의 사이에 이방성 도전 재료(16)가 개재한다. 그리고, 지그(30: jig)를 전극(22)이 형성된 면(24)과는 반대의 면(26)으로 가압하여, 반도체 소자(20)를 기판(12)의 방향으로 가압한다. 또는, 반도체 소자(20)와 기판(12)의 사이에 압력을 가한다. 접착제의 일예인 이방성 도전재료(16)는, 반도체 소자(20)의 면(24)의 영역내에 제공되어 있는 경우라도, 압력에 의해서 면(24)으로부터 밀려 나오게 된다. 또한, 지그(30)는 히터(32)를 내장하고 있어 반도체 소자(20)를 가열한다. 또, 지그(30)로서 이방성 도전재료(16)가 밀려나온 부분에도 열을 가능한 한 가하고자 하는 점을 고려하면, 반도체 소자(20)의 평면적보다도 큰 평면적을 갖는 것을 사용하는 것이 바람직하다. 이렇게 하는 것으로, 반도체 소자(20)의 주위까지 열이 가해지기 쉽게 된다.
이렇게 해서, 도 1b에 도시하는 바와 같이, 반도체 소자(20)의 전극(22)과 배선 패턴(10)은 이방성 도전재료(16)의 도전입자를 개재하여 전기적으로 도통한다. 본 참고예에 의하면, 이방성 도전재료(16)에 의해서 배선 패턴(10)과 전극(22)을 전기적으로 도통시키기 때문에, 신뢰성 및 생산성이 뛰어난 방법으로 반도체 장치를 제조할 수 있다.
또한, 지그(30)에 의해서 반도체 소자(20)가 가열되고 있기 때문에, 이방성 도전재료(16)는 반도체 소자(20)와의 접촉영역에 있어서 경화하고 있다. 단, 이 상태에서는, 반도체 소자(20)와 접촉하고 있지 않는 영역 또는 반도체 소자(20)로부터 떨어진 영역은 이방성 도전재료(16)에는 열이 잘 미치지 않기 때문에, 완전하게는 경화하고 있지 않다. 이 영역의 경화는 다음 공정에서 행해진다.
도 1c에 도시하는 바와 같이, 기판(12)의 관통 구멍(14) 내 및 그 부근에 땜납(34)을 설치한다. 땜납(34)은 예를 들면, 크림 땜납을 사용하여 인쇄법에 의해 설치할 수 있다. 또한, 미리 형성된 땜납 볼을 상기 위치에 배치해도 된다.
계속해서, 리플로 공정에 있어서 땜납(34)을 가열하여, 도 1d에 도시하는 바와 같이, 땜납 볼(36)을 형성한다. 땜납 볼(36)은 외부전극이 된다. 이 리플로 공정에서는 땜납(34)뿐만 아니라 이방성 도전재료(16)도 가열된다. 이 열에 의해서, 이방성 도전재료(16)의 미경화의 영역도 경화한다. 즉, 이방성 도전재료(16)중 반도체 소자(20)와 접촉하고 있지 않는 영역 또는 반도체 소자(20)로부터 떨어진 영역이 땜납 볼(36)의 형성을 위한 리플로 공정에서 경화한다.
이렇게 하여 얻어진 반도체 장치(1)에 의하면, 이방성 도전재료(16)의 전부가 경화하고 있기 때문에, 반도체 소자(20)의 외주부에 있어서 이방성 도전재료(16)가 기판(12)으로부터 벗겨져 수분이 침입하여 배선 패턴(10)의 마이그레이션(migration)을 발생하는 것이 방지된다. 또한, 이방성 도전재료(16)의 전체가 경화하기 때문에, 이방성 도전재료(16)중으로의 수분의 함유도 방지할 수 있다.
더욱이, 반도체 장치(1)는 차광성 재료를 함유하는 이방성 도전재료(16)에 의해서 반도체 소자(20)의 전극(22)을 갖는 면(24)이 덮혀 있기 때문에, 이 면(24)으로의 미광을 차단할 수 있다. 이로써, 반도체 소자(20)의 오작동을 방지할 수 있다.
도 2a 및 도 2b는 제 1 참고예의 변형예를 도시하는 도면이다. 이 변형예에서는, 제 1 참고예와 같은 구성에는 같은 부호를 붙이고, 그 구성 및 그 구성에 기인하는 효과에 대한 설명을 생략한다. 이 점은 이후의 실시예에서도 동일하다.
도 2a에 도시하는 공정은 도 1b의 공정후이며 도 1c의 공정전에 행해진다. 구체적으로는, 이방성 도전재료(16)중 반도체 소자(20)와 접촉하고 있지 않는 영역 또는 반도체 소자(20)로부터 떨어진 영역을 가열 지그(38)로써 가열한다. 가열 지그(38)에는 미경화의 이방성 도전재료(16)가 부착하기 어렵도록 접착제의 일예인 이방성 도전재료(16)와의 이형성이 높은 테플론(Teflon) 등으로 이루어지는 이형층(39)이 설치되어 있는 것이 바람직하다. 혹은, 이형층(39)을 접착제의 일예인 이방성 도전재료(16)상에 설치해 두어도 된다. 더욱이, 접착제의 일예인 이방성 도전재료(16)와는 비접촉으로 이것을 가열해도 된다. 이렇게 하는 것으로, 이방성 도전재료(16)중 반도체 소자(20)와 접촉하고 있지 않는 영역 또는 반도체 소자(20)로부터 떨어진 영역을 경화시킬 수 있다. 또한, 지그가 아닌 부분적으로 가열할 수 있는 열풍 또는 광 히터를 사용해도 된다.
또는, 도 2b에 도시하는 바와 같이, 도 1b의 공정후에 도 1c의 공정전에 반도체 소자(20)와는 다른 전자부품(40)을 배선 패턴(10)에 전기적으로 접합하기 위한 리플로 공정을 행해도 된다. 이 리플로 공정에 의해서, 이방성 도전재료(16)중 반도체 소자(20)와 접촉하고 있지 않는 영역 또는 반도체 소자(20)로부터 떨어진 영역이 가열되어 경화한다. 또, 전자부품(40)으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터(thermistor), 배리스터(varistor), 볼륨 또는 퓨즈 등이 있다.
이들의 변형예에 의해서도, 이방성 도전재료(16)의 전부를 경화시킬 수 있기 때문에, 이방성 도전재료(16)가 기판(12)으로부터 벗겨져 수분이 침입하고 배선 패턴(10)의 마이그레이션을 야기하는 것이 방지된다. 또한, 이방성 도전재료(16)의 전체가 경화하기 때문에, 수분의 함유도 방지할 수 있다.
또한, 상기 공정후에, 접착제의 일예인 이방성 도전재료(16)의 반도체 소자(20)로부터 밀려나온 영역에서 기판(12)을 절단해도 된다.
본 참고예에서는, 기판(12)으로서 한면 배선기판을 사용한 예를 설명하였지만, 이것에 한정되는 것은 아니며, 양면 배선판 또는 다층 배선판을 사용해도 된다. 이 경우, 관통 구멍중에 땜납을 형성하지 않고 반도체 소자 배치면과는 반대의 면에 설치되는 랜드상에 땜납 볼을 형성해도 된다. 또한, 땜납 볼 대신에 다른 도전성 돌기를 사용해도 된다. 더욱이, 반도체 소자와 기판과의 접속은 와이어 본딩에 의해서도 가능하다. 이들은, 이후의 실시예에서도 동일하다.
또한, 본 실시예에서는 열경화성의 접착제뿐만 아니라, 열가소성의 접착제의 일예가 되는 이방성 도전재료(16)를 사용해도 된다. 열가소성의 접착제는 냉각하여 경화시킬 수 있다. 또는, 자외선 등의 방사선으로 경화하는 접착제를 사용해도 된다. 이 사실은 이하의 실시예에서도 동일하다.
(제 2 참고예)
도 3a 및 도 3b는 제 2 참고예에 관한 반도체 장치의 제조 방법을 도시하는 도면이다. 본 참고예는 제 1 참고예에 계속해서 행해진다.
즉, 본 참고예에서는, 도 1d의 공정에 계속해서 도 3a에 도시하는 바와 같이, 이방성 도전재료(16) 및 기판(12)을 반도체 소자(20)보다도 약간 큰 사이즈로, 고정 커터(41)로써 눌러 가동 커터(42)에 의해서 절단하고, 도 3b에 도시하는 반도체 장치(2)를 얻는다. 절단 수단은 이것에 한정되는 것은 아니며, 다른 절단수단 및 고정수단이 있다면 적용할 수 있다. 반도체 장치(2)는 이방성 도전재료(16)와 동시에 기판(12)이 절단되기 때문에, 양자의 절단면이 면일이 되어 기판(12)의 전면을 이방성 도전재료(16)가 덮인다. 그리고, 배선 패턴(10)이 노출하지 않기 때문에, 수분이 배선 패턴(10)에 도달하지 않고서 마이그레이션을 방지할 수 있다.
또한, 본 참고예에 의하면, 이방성 도전재료(16)는 절단되게 되기 때문에, 반도체 소자(20)와 같거나 약간 큰 사이즈로 미리 절단해 둘 필요도 없고, 반도체 소자(20)의 위치에 대응하도록 정확히 위치맞춤할 필요가 없다.
또, 본 참고예는 땜납 볼(36)을 형성한 후 이방성 도전재료(16) 및 기판(12)이 절단되는 예이지만, 절단의 시기는 적어도 반도체 소자(20)가 이방성 도전재료(16)상에 배치된 후라면 땜납 볼(36)의 형성에 관계없이 언제라도 좋다. 단지, 이방성 도전재료(16)는 적어도 반도체 소자(20)와의 접촉영역에 있어서 경화하고 있는 것이 바람직하다. 이 경우에는, 반도체 소자(20)와 배선 패턴(10)과의 위치어긋남을 방지할 수 있다. 또한, 이방성 도전재료(16)는 절단 개소에 있어서도 미경화인 것보다도 경화하고 있는 쪽이 절단공정이 용이하다.
또, 기판(12)을 절단한다면, 접착제의 일예인 이방성 도전재료(16)의 전체를 한번에 경화시켜도 된다. 예를 들어, 반도체 소자(20)의 전극(22)과 배선 패턴(10)을 전기적으로 접속시킬 때에, 접착제의 일예인 이방성 도전재료(16)의 전체에 대하여 가열하거나 냉각해도 된다. 열경화성의 접착제가 사용될 때에는, 구체적으로는, 반도체 소자(20) 및 반도체 소자(20)로부터 밀려나온 접착제의 양쪽에 접촉하는 지그를 사용해도 된다. 혹은, 오븐에 의해서 가열해도 된다.
(제 3 참고예)
도 4a 및 도 4b는 제 3 참고예에 관한 반도체 장치의 제조 방법을 도시하는 도면이다. 본 참고예에서는, 제 1 참고예의 기판(12)이 사용되고, 기판(12)에는 보호층(50)이 형성된다. 보호층(50)은 배선 패턴(10)을 덮어 수분에 닿지 않도록 하는 것으로, 예를 들면 솔더레지스트가 사용된다.
보호층(50)은 반도체 소자(20)를 기판(12)에 탑재하기 위한 영역보다도 넓은 영역(52)을 제외하고 형성되어 있다. 즉, 영역(52)은 반도체 소자(20)의 전극(22)을 갖는 면(24)보다도 크고, 이 영역(52)내에 있어서, 반도체 소자(20)의 전극(22)과의 접속용의 랜드(도시하지 않음)가 배선 패턴(10)에 형성되어 있다. 또는, 보호층(50)은 적어도 반도체 소자(20)의 전극(20)과의 전기적인 접속부를 피하여 형성되어 있으면 된다.
이러한 기판(12)에, 제 1 참고예의 이방성 도전재료(16)로서 선택 가능한 재료로 이루어지는 이방성 도전재료(54: 접착제)가 제공된다. 또, 이방성 도전재료(54)는 차광성 재료를 함유하는 것이 필수는 아니지만, 함유하고 있으면 제 1 참고예와 같은 효과를 얻을 수 있다.
본 참고예에서는, 이방성 도전재료(54)는 반도체 소자(20)의 탑재영역으로부터 보호층(50)에 걸쳐서 제공된다. 즉, 이방성 도전재료(54)는 보호층(50)이 형성되지 않는 영역(52)에 있어서 배선 패턴(10) 및 기판(12)을 덮음과 동시에, 보호층(50)의 영역(52)을 형성하는 끝부분에 겹쳐 형성된다. 또는, 접착제의 일예가 되는 이방성 도전재료(54)는 반도체 소자(20)측에 제공해도 된다. 상세한 것은 제 1 참고예에서 설명한 내용이 적용된다.
그리고, 도 4a에 도시하는 바와 같이, 지그(30)를 통하여 반도체 소자(20)를 기판(12)의 방향으로 가압하여 가열한다. 또는, 적어도 반도체 소자(20)와 기판(12)과의 사이에 압력을 가한다. 이렇게 하여, 도 4b에 도시하는 바와 같이, 반도체 소자(20)의 전극(22)과 배선 패턴(10)이 전기적으로 도통한다. 그 후, 도 1c 및 도 1d에 도시하는 것과 같은 공정에서, 땜납 볼을 형성하여 반도체 장치가 얻어진다.
본 참고예에 의하면, 이방성 도전재료(54)가 보호층(50)이 형성되지 않는 영역(52)에 형성될 뿐만 아니라, 보호층(50)의 영역(52)을 형성하는 끝부분에 겹쳐서 형성되어 있다. 따라서, 이방성 도전재료(54)와 보호층(50)과의 사이에 빈틈이 형성되지 않기 때문에, 배선 패턴(10)이 노출하지 않고 마이그레이션을 방지할 수 있다.
또, 본 참고예에 있어서도, 반도체 소자(20)로부터 밀려나온 영역에 있어서 이방성 도전재료(54)를 경화시키는 것이 바람직하다. 그 경화의 공정은 제 1 참고예와 같은 공정을 적용할 수 있다.
(본 실시예)
도 5a 및 도 5b는 본 실시예에 관한 반도체 장치의 제조 방법을 도시하는 도면이다. 본 실시예에서는, 제 1 참고예의 기판(12)이 사용되고, 기판(12)의 위에 이방성 도전재료(56: 접착제)가 제공된다. 본 실시예에서는, 제 1 참고예와 비교하여, 이방성 도전재료(56)의 두께에 있어서 달라도 된다. 즉, 도 5a에 도시하는 바와 같이, 본 실시예에서는, 이방성 도전재료(56)의 두께가 도 1a에 도시하는 이방성 도전재료(16)의 두께보다도 커지고 있다. 구체적으로는, 이방성 도전재료(56)는 반도체 소자(20)의 전극(22)을 갖는 면(24)과 기판(12)에 형성된 배선 패턴(10)과의 간격보다도 두텁게 되어 있다. 또한, 이방성 도전재료(56)는 반도체 소자(20)보다도 적어도 약간 커지고 있다. 또, 이 두께와 크기의 조건은 적어도 어느 한쪽이 만족되면 된다.
그리고, 도 5a에 도시하는 바와 같이, 예를 들면, 지그(30)를 통하여 반도체 소자(20)를 기판(12)의 방향으로 가압하여 가열한다. 그렇게 하면, 도 5b에 도시하는 바와 같이, 이방성 도전재료(56)가 반도체 소자(20)의 측면(28)의 일부 또는 전부에 도달할 때까지 주입된다. 그 후, 도 1c 및 도 1d에 도시하는 것과 같은 공정에서 땜납 볼을 형성하여 반도체 장치가 얻어진다.
본 실시예에 의하면, 반도체 소자(20)의 측면(28)의 적어도 일부가 이방성 도전재료(56)에 의해서 덮이기 때문에, 기계적인 파괴로부터 반도체 소자(20)가 보호되는 것에 더하여, 전극(22)으로부터 떨어진 위치까지 이방성 도전재료(56)가 덮기 때문에, 전극(22) 등의 부식을 방지할 수 있다.
상술한 실시예는 FDB(Face Down Bonding)의 CSP(Chip Size/Scale Package)를 중심으로 기술되어 있지만, FDB를 적용한 반도체 장치, 예를 들면 COF(Chip on Film)나 COB(Chip on Board)를 적용한 반도체 장치 등에도 본 발명을 적용할 수 있다.
도 6에는 상술한 실시예에 관한 방법에 의해서 제조된 반도체 장치(1100)를 실장한 회로 기판(1000)이 도시되어 있다. 회로 기판(1000)에는 예를 들어 유리 에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판(1000)에는, 예를 들면 구리로 이루어지는 배선 패턴이 소망의 회로가 되도록 형성되어 있다. 그리고, 배선 패턴과 반도체 장치(1100)의 외부전극을 기계적으로 접속하는 것으로 그것들의 전기적 도통이 도모된다.
또, 반도체 장치(1100)는 실장면적을 베어칩으로써 실장하는 면적으로까지 작게 할 수 있기 때문에, 이 회로 기판(1000)을 전자 기기에 사용하면 전자 기기 자체의 소형화를 도모할 수 있다. 또한, 동일 면적내에 있어서는 더욱 실장 공간을 확보할 수 있고 고기능화를 도모하는 것도 가능하다.
그리고, 이 회로 기판(1000)을 구비하는 전자 기기로서, 도 7에는, 노트형 퍼스널 컴퓨터(1200)가 도시되어 있다.
또, 능동부품인지 수동부품인지를 불문하고, 여러가지의 면 실장용의 전자부품에 본 발명을 응용할 수 있다. 전자부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨 또는 퓨즈 등이 있다.

Claims (15)

  1. 기판의 배선 패턴이 형성된 면과, 반도체 소자의 전극이 형성된 면과의 사이에 접착제를 개재시키는 제 1 공정과,
    상기 반도체 소자와 상기 기판과의 사이에 압력을 가하고, 상기 배선 패턴과 상기 전극을 전기적으로 도통시키며, 상기 접착제를 상기 반도체 소자의 측면의 전부를 덮을 때까지 주입시키는 제 2 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 접착제는 상기 제 2 공정 완료 후에 있어서의 상기 반도체 소자와 상기 기판과의 간격보다도 큰 두께로 상기 제 1 공정에서 제공되고, 상기 제 2 공정에서 상기 반도체 소자와 상기 기판과의 사이에서 가압되어 상기 반도체 소자로부터 밀려나오는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서, 상기 제 2 공정 후, 상기 접착제와 상기 반도체 소자와의 접착 영역 이외의 영역에서 상기 기판을 절단하는 것을 더 포함하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서, 상기 접착제에는 도전입자가 분산되어 있고, 상기 도전입자에 의해 상기 배선 패턴과 상기 전극을 전기적으로 도통시키는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서, 상기 제 1 공정전에, 상기 접착제를 미리 상기 반도체 소자의 상기 전극이 형성된 상기 면에 제공해 두는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서, 상기 제 1 공정전에, 상기 접착제를 미리 상기 기판의 상기 배선 패턴이 형성된 면에 제공해 두는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서, 상기 접착제는 차광성 재료를 함유하는 반도체 장치의 제조 방법.
  8. 전극을 갖는 반도체 소자와, 배선 패턴이 형성된 기판과, 접착제를 가지며,
    상기 전극과 상기 배선 패턴과는 전기적으로 도통하고,
    상기 접착제는 상기 기판의 상기 배선 패턴이 형성된 면과, 상기 반도체 소자의 상기 전극이 형성된 면과의 사이에 개재하고, 또한, 상기 반도체 소자의 측면의 전부를 덮는 반도체 장치.
  9. 삭제
  10. 제 8 항에 있어서, 상기 접착제에는 도전입자가 분산되어 이방성 도전재료를 구성하고 있는 반도체 장치.
  11. 제 10 항에 있어서, 상기 이방성 도전재료는 상기 배선 패턴의 전부를 덮어 제공되는 반도체 장치.
  12. 제 11 항에 있어서, 상기 접착제는 차광성 재료를 함유하는 반도체 장치.
  13. 제 1 항 내지 제 7 항중 어느 한 항에 기재된 방법에 의해 제조된 반도체 장치.
  14. 제 8, 10, 11 및 12 항중 어느 한 항에 기재된 반도체 장치가 실장된 회로 기판.
  15. 제 14 항에 기재된 회로 기판을 갖는 전자 기기.
KR10-2000-7002056A 1998-07-01 1999-06-25 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 Expired - Fee Related KR100514559B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-201246 1998-07-01
JP20124698 1998-07-01
PCT/JP1999/003418 WO2000002244A1 (fr) 1998-07-01 1999-06-25 Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique

Publications (2)

Publication Number Publication Date
KR20010023414A KR20010023414A (ko) 2001-03-26
KR100514559B1 true KR100514559B1 (ko) 2005-09-13

Family

ID=16437769

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-2000-7002052A Expired - Fee Related KR100510387B1 (ko) 1998-07-01 1999-06-25 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR10-2000-7001923A Expired - Fee Related KR100509874B1 (ko) 1998-07-01 1999-06-25 반도체 장치 제조 방법
KR10-2000-7002056A Expired - Fee Related KR100514559B1 (ko) 1998-07-01 1999-06-25 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR10-2000-7002052A Expired - Fee Related KR100510387B1 (ko) 1998-07-01 1999-06-25 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR10-2000-7001923A Expired - Fee Related KR100509874B1 (ko) 1998-07-01 1999-06-25 반도체 장치 제조 방법

Country Status (7)

Country Link
US (9) US6462284B1 (ko)
JP (3) JP3702788B2 (ko)
KR (3) KR100510387B1 (ko)
CN (3) CN1143373C (ko)
SG (1) SG102032A1 (ko)
TW (3) TW452896B (ko)
WO (3) WO2000002243A1 (ko)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6776792B1 (en) 1997-04-24 2004-08-17 Advanced Cardiovascular Systems Inc. Coated endovascular stent
JP3815149B2 (ja) * 1999-11-04 2006-08-30 セイコーエプソン株式会社 部品実装方法および電気光学装置の製造方法
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
US6395326B1 (en) * 2000-05-31 2002-05-28 Advanced Cardiovascular Systems, Inc. Apparatus and method for depositing a coating onto a surface of a prosthesis
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US6783793B1 (en) 2000-10-26 2004-08-31 Advanced Cardiovascular Systems, Inc. Selective coating of medical devices
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
AU2002250437A1 (en) * 2001-03-14 2002-09-24 Legacy Electronics, Inc. A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1393368A2 (en) * 2001-05-17 2004-03-03 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6565659B1 (en) 2001-06-28 2003-05-20 Advanced Cardiovascular Systems, Inc. Stent mounting assembly and a method of using the same to coat a stent
US20030059520A1 (en) 2001-09-27 2003-03-27 Yung-Ming Chen Apparatus for regulating temperature of a composition and a method of coating implantable devices
JP4137551B2 (ja) * 2002-08-09 2008-08-20 日東電工株式会社 透明導電性基板用表面保護フィルム及び表面保護フィルム付き透明導電性基板
JP2004134646A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US7338557B1 (en) * 2002-12-17 2008-03-04 Advanced Cardiovascular Systems, Inc. Nozzle for use in coating a stent
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
US7087115B1 (en) * 2003-02-13 2006-08-08 Advanced Cardiovascular Systems, Inc. Nozzle and method for use in coating a stent
TW587325B (en) * 2003-03-05 2004-05-11 Advanced Semiconductor Eng Semiconductor chip package and method for manufacturing the same
US7104224B2 (en) * 2003-03-25 2006-09-12 Plasmadrive, Inc. System for improving the fuel efficiency of an engine
WO2004095530A2 (en) * 2003-03-31 2004-11-04 Tokyo Electron Limited Adjoining adjacent coatings on an element
US7341630B1 (en) * 2003-06-26 2008-03-11 Advanced Cardiovascular Systems, Inc. Stent coating system
US7381361B2 (en) 2003-06-26 2008-06-03 Intel Corporation Fabricating structures in micro-fluidic channels based on hydrodynamic focusing
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
US7672872B2 (en) * 2003-08-22 2010-03-02 Smurfit-Stone Container Enterprises, Inc. Point-of-purchase display with RFID inventory control
US7198675B2 (en) 2003-09-30 2007-04-03 Advanced Cardiovascular Systems Stent mandrel fixture and method for selectively coating surfaces of a stent
US7563324B1 (en) 2003-12-29 2009-07-21 Advanced Cardiovascular Systems Inc. System and method for coating an implantable medical device
US6983884B2 (en) * 2004-02-19 2006-01-10 Neoteric Technology, Limited Method and apparatus for monitoring transfusion of blood
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
US7553377B1 (en) 2004-04-27 2009-06-30 Advanced Cardiovascular Systems, Inc. Apparatus and method for electrostatic coating of an abluminal stent surface
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
JP4737370B2 (ja) * 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US7632307B2 (en) 2004-12-16 2009-12-15 Advanced Cardiovascular Systems, Inc. Abluminal, multilayer coating constructs for drug-delivery stents
WO2006076381A2 (en) 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
EP1686512A1 (fr) * 2005-02-01 2006-08-02 NagraID S.A. Procédé de placement d'un ensemble électronique sur un substrat et dispositif de placement d'un tel ensemble
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
US8119458B2 (en) * 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
DE102005013500A1 (de) * 2005-03-23 2006-10-05 Infineon Technologies Ag Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
JP2006286798A (ja) * 2005-03-31 2006-10-19 Toray Eng Co Ltd 実装方法および装置
CN100433250C (zh) * 2005-06-17 2008-11-12 精工爱普生株式会社 半导体装置制造方法、半导体装置、电路基板
JP4544143B2 (ja) 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2007123413A (ja) * 2005-10-26 2007-05-17 Elpida Memory Inc 半導体装置の製造方法
KR100753393B1 (ko) * 2005-11-03 2007-09-13 아이엔지플렉스(주) 박판적층 연성회로기판 및 그 제조방법
US20070117268A1 (en) * 2005-11-23 2007-05-24 Baker Hughes, Inc. Ball grid attachment
US7867547B2 (en) 2005-12-19 2011-01-11 Advanced Cardiovascular Systems, Inc. Selectively coating luminal surfaces of stents
TW200740320A (en) * 2006-04-04 2007-10-16 Chicony Electronic Co Ltd Method of adhering electronic element and apparatus using the method
JP2007302864A (ja) * 2006-04-11 2007-11-22 Hitachi Chem Co Ltd 接着フィルム、これを用いた回路部材の接続構造
US8003156B2 (en) 2006-05-04 2011-08-23 Advanced Cardiovascular Systems, Inc. Rotatable support elements for stents
US8603530B2 (en) 2006-06-14 2013-12-10 Abbott Cardiovascular Systems Inc. Nanoshell therapy
US8048448B2 (en) 2006-06-15 2011-11-01 Abbott Cardiovascular Systems Inc. Nanoshells for drug delivery
US8017237B2 (en) 2006-06-23 2011-09-13 Abbott Cardiovascular Systems, Inc. Nanoshells on polymers
JP5020629B2 (ja) * 2006-12-28 2012-09-05 パナソニック株式会社 電子部品の接続方法
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US8048441B2 (en) 2007-06-25 2011-11-01 Abbott Cardiovascular Systems, Inc. Nanobead releasing medical devices
KR20090041756A (ko) * 2007-10-24 2009-04-29 삼성전자주식회사 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
US8390115B2 (en) * 2008-04-03 2013-03-05 Sharp Kabushiki Kaisha Wiring board and semiconductor device using the wiring board
CN102113105B (zh) * 2008-06-20 2015-08-19 创造者科技有限公司 包括光吸收粘合剂的集成电路
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
JP5066231B2 (ja) * 2010-07-28 2012-11-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、短冊状半導体裏面用フィルムの製造方法、及び、フリップチップ型半導体装置
TWI453872B (zh) * 2011-06-23 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9839143B2 (en) * 2012-04-10 2017-12-05 Panasonic Intellectual Property Management Co., Ltd. Electrode joining method, production method of electrode joined structure
US10522444B2 (en) 2013-03-11 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment method and apparatus for semiconductor packaging
US10388599B2 (en) * 2014-02-28 2019-08-20 Intellipaper, Llc Integrated circuitry and methods for manufacturing same
DE102015112023B3 (de) * 2015-07-23 2016-09-01 Infineon Technologies Ag Verfahren zum positionieren eines halbleiterchips auf einem träger und verfahren zum stoffschlüssigen verbinden eines halbleiterchips mit einem träger
US10249515B2 (en) * 2016-04-01 2019-04-02 Intel Corporation Electronic device package
CN109314086B (zh) * 2016-06-08 2022-11-04 株式会社富士 电路形成方法
CN108427520A (zh) * 2018-04-02 2018-08-21 业成科技（成都）有限公司 触控面板与其制造方法
CN113571430A (zh) * 2020-04-28 2021-10-29 西部数据技术公司 具有减小的底部填充面积的倒装芯片封装体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116855A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 半導体部品の実装装置および実装方法
JPH10125725A (ja) * 1996-10-18 1998-05-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650546A (en) * 1979-09-29 1981-05-07 Sharp Corp Semiconductor device
JPS61156239A (ja) 1984-12-28 1986-07-15 Canon Inc 閃光撮影装置
JPS61156239U (ko) * 1985-03-19 1986-09-27
JPS62190342U (ko) * 1986-05-26 1987-12-03
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JP2780293B2 (ja) 1988-12-19 1998-07-30 松下電器産業株式会社 半導体装置
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
JPH0521655A (ja) * 1990-11-28 1993-01-29 Mitsubishi Electric Corp 半導体装置および半導体装置用パツケージ
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH04292803A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 異方導電性フィルム
JP2722857B2 (ja) 1991-04-30 1998-03-09 日本ビクター株式会社 レンズ板の製作方法
JP2702839B2 (ja) * 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
JP3050345B2 (ja) 1992-06-29 2000-06-12 東京応化工業株式会社 集積回路素子の接続方法
US5318651A (en) 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5532101A (en) * 1992-06-15 1996-07-02 Canon Kabushiki Kaisha Image forming method
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
JPH0749413A (ja) 1993-08-05 1995-02-21 Toray Ind Inc カラーフィルタの製造方法
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
JPH07225391A (ja) 1994-02-14 1995-08-22 Toshiba Corp 液晶表示モジュール
JPH07312377A (ja) 1994-05-19 1995-11-28 Fujitsu Ltd 半導体チップの実装方法と実装装置
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
ID19376A (id) 1995-06-12 1998-07-09 Matsushita Electric Ind Co Ltd Paket unit semikonduktor, metode pemaketan unit semikonduktor, dan bahan pengkapsul untuk penggunaan dalam pemaketan unit semikonduktor (pecahan dari p-961658)
US5578527A (en) 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
JP3435925B2 (ja) * 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
WO1997016848A1 (fr) * 1995-10-31 1997-05-09 Ibiden Co., Ltd. Module de composant electronique et son procede de fabrication
JPH09219579A (ja) 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
JP2806348B2 (ja) * 1996-03-08 1998-09-30 日本電気株式会社 半導体素子の実装構造及びその製造方法
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
CN1103124C (zh) * 1996-05-17 2003-03-12 佳能株式会社 光电装置及其制造方法和太阳能电池组件
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JPH104122A (ja) * 1996-06-14 1998-01-06 Hitachi Ltd 半導体装置
JPH104126A (ja) 1996-06-14 1998-01-06 Sony Corp 実装基板、電子部品実装方法及び半導体装置
JP3261981B2 (ja) * 1996-06-17 2002-03-04 松下電器産業株式会社 バンプ付きワークのボンディング方法およびボンディング構造
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1041694A (ja) * 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
US6020047A (en) 1996-09-04 2000-02-01 Kimberly-Clark Worldwide, Inc. Polymer films having a printed self-assembling monolayer
JPH1098076A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体素子の実装方法
JP2800806B2 (ja) * 1996-10-31 1998-09-21 日本電気株式会社 半導体装置及びその製造方法
JPH10168411A (ja) 1996-12-06 1998-06-23 Seiko Epson Corp 異方性導電接着剤、液晶表示装置及び電子機器
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US5814401A (en) * 1997-02-04 1998-09-29 Motorola, Inc. Selectively filled adhesive film containing a fluxing agent
AUPO515297A0 (en) 1997-02-19 1997-04-11 Future Fibre Technologies Pty Ltd A method of providing in-situ chirped gratings in waveguides and waveguides made by that method
TW442693B (en) * 1997-02-24 2001-06-23 Seiko Epson Corp Color filter and its manufacturing method
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
US6281450B1 (en) * 1997-06-26 2001-08-28 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
JPH1167795A (ja) * 1997-08-08 1999-03-09 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
JPH1167979A (ja) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法
US6353182B1 (en) * 1997-08-18 2002-03-05 International Business Machines Corporation Proper choice of the encapsulant volumetric CTE for different PGBA substrates
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
JP2000012609A (ja) * 1998-06-17 2000-01-14 Shinko Electric Ind Co Ltd 回路基板への半導体チップの実装方法
JP2000022329A (ja) 1998-06-29 2000-01-21 Toshiba Corp 配線基板および電子ユニットおよび電子部品実装方法
JP3951462B2 (ja) 1998-06-30 2007-08-01 カシオ計算機株式会社 電子部品実装体及びその製造方法
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
KR100629923B1 (ko) * 1998-09-30 2006-09-29 돗빤호무즈가부시기가이샤 도전성페이스트와 도전성페이스트의 경화방법, 및 도전성페이스트를 이용한 비접촉형 데이터송수신체용 안테나의 형성방법과, 비접촉형 데이터송수신체
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116855A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 半導体部品の実装装置および実装方法
JPH10125725A (ja) * 1996-10-18 1998-05-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2000002244A1 (fr) 2000-01-13
US20040256739A1 (en) 2004-12-23
US7868466B2 (en) 2011-01-11
KR20010023289A (ko) 2001-03-26
CN1143373C (zh) 2004-03-24
US20020053747A1 (en) 2002-05-09
TW452896B (en) 2001-09-01
US6462284B1 (en) 2002-10-08
HK1033201A1 (en) 2001-08-17
US20020171154A1 (en) 2002-11-21
US7198984B2 (en) 2007-04-03
TW454278B (en) 2001-09-11
US20070132099A1 (en) 2007-06-14
KR20010023410A (ko) 2001-03-26
US7560819B2 (en) 2009-07-14
HK1032671A1 (en) 2001-07-27
US20060172460A1 (en) 2006-08-03
KR100510387B1 (ko) 2005-08-30
US7332371B2 (en) 2008-02-19
KR20010023414A (ko) 2001-03-26
US6763994B2 (en) 2004-07-20
WO2000002243A1 (fr) 2000-01-13
SG102032A1 (en) 2004-02-27
WO2000002245A1 (fr) 2000-01-13
JP3702788B2 (ja) 2005-10-05
TW414985B (en) 2000-12-11
US20080128921A1 (en) 2008-06-05
CN1273694A (zh) 2000-11-15
HK1032672A1 (en) 2001-07-27
US20020185747A1 (en) 2002-12-12
CN1275246A (zh) 2000-11-29
US6995476B2 (en) 2006-02-07
JP3692935B2 (ja) 2005-09-07
CN1143375C (zh) 2004-03-24
KR100509874B1 (ko) 2005-08-25
JP4448617B2 (ja) 2010-04-14
US6972381B2 (en) 2005-12-06
CN1273695A (zh) 2000-11-15
US20060099739A1 (en) 2006-05-11
CN1143374C (zh) 2004-03-24

Similar Documents

Publication Publication Date Title
KR100514559B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR100362796B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
KR20010053088A (ko) 전자 장치용 접착제 예비성형체 덮개의 제조 방법
CN100356537C (zh) 半导体装置的制造方法
JP3565090B2 (ja) 半導体装置の製造方法
JP2001237586A (ja) 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JP4288517B2 (ja) 半導体装置の製造方法
JP2005252310A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10289929A (ja) 表面実装部品の実装方法
JP4273352B2 (ja) 半導体装置の製造方法
KR20000011511A (ko) 반도체장치및그제조방법,회로기판및전자기기
HK1032671B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
HK1032672B (en) Semiconductor device, method of manufacture, circuit board, and electronic device

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20000228

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021112

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041215

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050621

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050907

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080825

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090824

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110811

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120821

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130819

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140826

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150820

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705