[go: up one dir, main page]

DE10019443A1 - Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger - Google Patents

Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger

Info

Publication number
DE10019443A1
DE10019443A1 DE10019443A DE10019443A DE10019443A1 DE 10019443 A1 DE10019443 A1 DE 10019443A1 DE 10019443 A DE10019443 A DE 10019443A DE 10019443 A DE10019443 A DE 10019443A DE 10019443 A1 DE10019443 A1 DE 10019443A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor chip
chip carrier
contact areas
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10019443A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE10019443A priority Critical patent/DE10019443A1/de
Priority to JP2001121403A priority patent/JP2001308146A/ja
Priority to EP01109396A priority patent/EP1148540A3/de
Priority to US09/838,053 priority patent/US6559523B2/en
Publication of DE10019443A1 publication Critical patent/DE10019443A1/de
Priority to US10/255,838 priority patent/US20030025213A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

In einer Vorrichtung zum Befestigen eines Halbleiter-Chips (10) auf einem Chip-Träger (12) unter Herstellung einer elektrisch leitenden Verbindung zwischen auf einer Fläche des Halbleiter-Chips (10) angeordneten Kontaktbereichen (22, 24) und Kontaktbereichen (26, 28) auf dem Chip-Träger (12) mit Hilfe eines anisotrop leitenden Films (16) oder einer anisotrop leitenden Paste (16), wird ein Druckstempel (18) zum Beaufschlagen des Chips (10) mit einer einstellbaren Andrückkraft gegen den Chip-Träger (12) verwendet. Ein Gegendruck-Auflager (14) nimmt den Chip-Träger (12) mit dem darauf unter Dazwischenfügung des anisotrop leitenden Films (16) oder der anisotrop leitenden Paste (16) angebrachten Halbleiter-Chips (10) auf. Zwischen dem Druckstempel (14) und dem Halbleiter-Chip (10) oder zwischen dem Chip-Träger (12) und dem Gegendruck-Auflager (14) ist ein elastischer Körper (20) angebracht.

Description

Die Erfindung bezieht sich auf eine Vorrichtung zum Befe­ stigen eines Halbleiter-Chips auf einem Chip-Träger unter Herstellung einer elektrisch leitenden Verbindung zwischen auf einer Fläche des Halbleiter-Chips angeordneten Kontakt­ bereichen und Kontaktbereichen auf dem Chip-Träger mit Hilfe eines anisotrop leitenden Films oder einer anisotrop leiten­ den Paste.
Bei der Herstellung elektronischer Baueinheiten wird immer häufiger ein neues Verfahren zum Herstellen der elektrischen Verbindung zwischen einem Halbleiter-Chip und mit Leiterbah­ nen verbundenen Kontaktbereichen auf einem Träger angewen­ det, bei dem die Kontaktbereiche des Halbleiter-Chips direkt mit Kontaktbereichen des Trägers in Verbindung gebracht werden. Das bisher übliche Gehäuse, in dem der Halbleiter- Chip untergebracht war und das eigene, zur Kontaktierung verwendete Kontaktbereiche aufwies, wird dabei weggelassen. Zur Herstellung der elektrischen Verbindung zwischen den Kontaktbereichen des Halbleiter-Chips und den Kontaktberei­ chen auf dem Träger wird dabei ein anisotrop leitender Film oder eine anisotrop leitende Paste verwendet, also ein Material, das nur in einer Richtung einen sehr niedrigen elektrischen Widerstand hat, während es in der dazu senk­ rechten Richtung praktisch nichtleitend ist.
Ein Problem bei der Verwendung eines solchen Films oder einer solchen Paste zum Herstellen der elektrischen Verbindung zwischen den Kontaktbereichen des Halbleiter- Chips und den Kontaktbereichen des Trägers muß bei diesen Werkzeugen, die zum Andrücken des Halbleiter-Chips gegen den Film oder die Paste und den Träger verwendet werden, auf sehr niedrige Toleranzen geachtet werden, da eine zuverläs­ sige elektrische Verbindung zwischen den verschiedenen Kontaktbereichen des Halbleiter-Chips und den entsprechenden Kontaktbereichen auf dem Träger nur dann erreicht werden kann, wenn einerseits der angewendete Druck gleichmäßig aufgebracht wird und andererseits eine möglichst gleiche Film- bzw. Pastendicke zwischen den einander berührenden Bereichen erreicht wird. Die gleichmäßigen Schichtdicken sind aus folgendem Grund von großer Bedeutung. Das aniso­ trope Leitverhalten des verwendeten Films oder der verwen­ deten Paste wird dadurch erreicht, daß in ein Material wie ein Epoxydharz elektrisch leitende Partikel eingebettet sind, die gegenseitig nicht miteinander in Berührung stehen. In Richtung der Flächenausdehnung des Films bzw. der Paste ist dieses Material daher sehr hochohmig, während es nieder­ ohmig wird, wenn es zwischen zwei Kontaktbereichen durch Anwenden von Druck so dünn wird, daß die in dem Epoxydharz eingebetteten leitenden Partikel sowohl mit den Kontaktbe­ reichen am Halbleiter-Chip als auch mit den Kontaktbereichen am Träger in Kontakt kommen. Diese Partikel stellen dann eine leitende Verbindung zwischen den Kontaktbereichen her. Wenn aber der Halbleiter-Chip aufgrund von zu großen Tole­ ranzen geringfügig schräg auf den Träger gedrückt wird, kann es vorkommen, daß die leitenden Partikel keine Verbindung zwischen den Kontaktflächen herstellen können weil sie sich nicht berühren, und daß das Film- bzw. Pastenmaterial an manchen Kontaktbereichen so stark herausgequetscht wird, daß keine leitenden Partikel mehr zwischen den zu verbindenden Kontaktbereichen zurückbleiben. Die gewünschte elektrische Verbindung zwischen den Kontaktbereichen kommt daher an diesen Stellen nicht zustande, so daß die herzustellende Baueinheit als Ausschuß zu betrachten ist. Insbesondere bei Halbleiter-Chips, die eine größere Anzahl von Kontaktbe­ reichen aufweisen, die mit entsprechenden Kontaktbereichen des Trägers verbunden werden sollen, ist dieses gleichmäßige Andrücken ein schwierig zu lösendes Problem.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs geschilderten Art so auszugestalten, daß sich mit ihr in höchst zuverlässiger Weise die gewünschten elek­ trischen Verbindungen zwischen den Kontaktbereichen am Halbleiter-Chip und den zugehörigen Kontaktbereichen auf dem Chip-Träger erzielen lassen, ohne daß an die beteiligten Bauteile hohe Toleranzanforderungen gestellt werden müssen.
Diese Aufgabe wird erfindungsgemäß in der oben geschilderten Vorrichtung gelöst durch einen Druckstempel zum Beaufschla­ gen des Chips mit einer einstellbaren Andrückkraft gegen den Chip-Träger, ein Gegendruck-Auflager zur Aufnahme des Chip- Trägers mit dem darauf unter Dazwischenfügung des anisotrop leitenden Films oder der anisotrop leitenden Paste ange­ brachten Halbleiter-Chips und einen elastischen Körper, der zwischen dem Druckstempel und dem Halbleiter-Chip oder zwi­ schen dem Chip-Träger und dem Gegendruck-Auflager angebracht ist.
Der in der erfindungsgemäßen Vorrichtung verwendete ela­ stische Körper sorgt für einen Toleranzausgleich und gewährleistet, daß der Halbleiter-Chip in exakter plan­ paralleler Ausrichtung gegen den Chip-Träger gedrückt wird, so daß sich zwischen den Kontaktbereichen am Halbleiter-Chip und den zugeordneten Kontaktbereichen am Chip-Träger gleiche Abstände einstellen, die für die Herstellung zuverlässiger elektrischer Verbindungen zwischen diesen Kontaktbereichen wesentlich sind.
In vorteilhafter Weise kann der elastische Körper an der Stirnseite des Druckstempels oder auch an der den Chip- Träger aufnehmenden Fläche des Gegendruck-Anschlags befestigt sein. Der elastische Körper kann vorteilhafter­ weise auch ein elastisches Band sein, das sich zwischen der Stirnfläche des Druckstempels und der Oberfläche des Chips erstreckt. Zur Beschleunigung der Verfestigung der herge­ stellten elektrischen Verbindung kann das Gegendruck- Auflager beheizt sein, so daß der verwendete anisotrop leitende Film oder die verwendete anisotrop leitende Paste schneller aushärten. In vorteilhafter Weise ist der ela­ stische Körper aus hitzebeständigem Silikon hergestellt.
Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. In der Zeichnung zeigen:
Fig. 1 eine erste Ausführungsform der erfindungsgemäßen Vorrichtung,
Fig. 2 einen vergrößerten Ausschnitt der Vorrichtung von Fig. 1, bevor der Halbleiter-Chip mittels des Druckstempels gegen den Chip-Träger gedrückt worden ist,
Fig. 3 den vergrößerten Ausschnitt von Fig. 2 nach dem Andrücken des Halbleiter-Chips,
Fig. 4 die erfindungsgemäße Vorrichtung in einer zweiten Ausführungsform, und
Fig. 5 die erfindungsgemäße Vorrichtung in einer dritten Ausführungsform.
Mit Hilfe der in Fig. 1 schematisch dargestellten Vorrich­ tung soll ein Halbleiter-Chip 10 so auf einem Chip-Träger 12 befestigt werden, daß Kontaktbereiche, die sich auf der zum Chip-Träger 12 gewandten unteren Fläche des Halbleiter-Chips befinden, elektrisch mit Kontaktbereichen in Verbindung gebracht werden, die sich auf der zum Halbleiter-Chip 10 gewandten oberen Fläche des Chip-Trägers 12 befinden. Der Chip-Träger 12 kann auf seiner oberen Fläche gedruckte Leiterbahnen aufweisen, wobei bestimmte Bereiche dieser Leiterbahnen die Kontaktbereiche bilden, die mit entspre­ chenden Kontaktbereichen des Halbleiter-Chips verbunden werden sollen. Der Chip-Träger 12 kann beispielsweise ein keramisches Substrat, eine herkömmliche Leiterplatine oder auch eine mit Leiterbahnen bedruckte Folie sein. Im be­ schriebenen Beispiel wird angenommen, daß der Chip-Träger eine solche mit Leiterbahnen bedruckte Folie ist.
Der Chip-Träger 12 wird auf ein Gegendruck-Auflager 14 gelegt, und auf seiner oberen Seite wird an der Stelle, an der der Halbleiter-Chip 10 befestigt werden soll, ein Stück eines anisotrop leitenden Films 16 angebracht. Dieser auch unter der Bezeichnung ACF (für Anisotropie Conductive Film) bekannte Film besteht aus einem Epoxydharz, in das elek­ trisch leitende Partikel eingebettet sind. Solche Filme sind im Handel beispielsweise von den Firmen Toshiba und Hitachi erhältlich.
Der Halbleiter-Chip 10 wird dann auf den Film 16 so gelegt, daß seine an der Unterseite befindlichen Kontaktbereiche genau über Kontaktbereichen auf dem Chip-Träger zu liegen kommen, mit denen die elektrische Verbindung hergestellt werden soll. Anschließend wird ein Druckstempel 18 mit einer vorgegebenen, genau definierten Kraft auf die Oberseite des Halbleiter-Chips 10 abgesenkt. An der Stirnseite dieses Druckstempels 18 befindet sich ein elastischer Körper 20 aus Silikon, der dafür sorgt, daß der Halbleiter-Chip 10 exakt planparallel zur Oberfläche des Gegendruck-Auflagers 14 gegen den Chip-Träger 12 gedrückt wird. Aufgrund der Elasti­ zität des elastischen Körpers 20 werden Fehlstellungen und Toleranzen der sich relativ zueinander bewegenden Teile aus­ geglichen.
Fig. 2 zeigt in einem vergrößerten, nicht maßstabsgerechten Ausschnitt, wie die Kontaktbereiche 22, 24 an der Unterseite des Halbleiter-Chips 10 relativ zu den Kontaktbereichen 26, 28 auf dem Chip-Träger 12 liegen, wenn der Halbleiter-Chip 10 unter Dazwischenfügen des Films 16 vor dem Ausüben von Druck mit Hilfe des Druckstempels 18 angebracht ist. Wie zu erkennen ist, befinden sich in dem Film 16 elektrisch lei­ tende Partikel 30, die sich gegenseitig nicht berühren, so daß der Film einen sehr hohen elektrischen Widerstand hat. Erst wenn der Film durch Ausüben von Druck so dünn wird, wie in Fig. 4 dargestellt ist, stellen die elektrisch leitenden Partikel eine Verbindung zwischen den Kontaktbereichen 22, 26 bzw. 24, 28 her. Der elektrische Widerstand bleibt dabei in der Richtung parallel zur Flächenausdehnung des Films weiterhin hoch, so daß kein Kurzschluß zwischen den in die­ ser Richtung im Abstand liegenden Kontaktbereichen auftritt.
Wie Fig. 3 zeigt, hat das Ausüben der Druckkraft auf die Oberseite des Halbleiter-Chips 10 zur Folge, daß alle Zwischenräume zwischen den Kontaktbereichen vollständig mit dem Material des Films ausgefüllt werden. Da sich der elastische Körper 20 beim Ausüben des Drucks auch um die Kanten des Halbleiter-Chips 10 herumlegt, entsteht um den gesamten Halbleiter-Chip 10 eine Anhäufung 32 des Materials des Films 16, die den Chip vorzüglich gegen Einflüsse von außen und auch gegen ein Ablösen schützt, selbst wenn der Chip-Träger 12 auf Biegung beansprucht wird.
In Fig. 4 ist eine weitere Ausführungsform der hier be­ schriebenen Vorrichtung dargestellt, bei der der elastische Körper nicht an der Stirnseite des Druckstempels 18 ange­ bracht ist, sondern als elastisches Band 34 ausgebildet ist, das sich zwischen der Stirnseite des Druckstempels 18 und der Oberfläche des Halbleiter-Chips 10 erstreckt. Wenn der Druckstempel 18 in Richtung zum Halbleiter-Chip 10 abgesenkt wird, legt sich das elastische Band 34 ebenso wie der elastische Körper 20 in der Ausführung von Fig. 1 auf und um den Halbleiter-Chip 10, so daß es die gleiche Wirkung wie der elastische Körper 20 hervorruft.
Die in Fig. 5 dargestellte Ausführungsform der Vorrichtung unterscheidet sich von den bisher beschriebenen Ausführungs­ formen dadurch, daß der elastische Körper aus einem in die Oberfläche des Gegendruck-Auflagers 14 eingesetztes elasti­ sches Polster 36 ist, das ebenso wie die in den zuvor beschriebenen Ausführungsformen beschriebenen elastischen Körper Ungleichmäßigkeiten beim Ausüben von Druck auf den Halbleiter-Chip 10 ausgleichen kann.
Der anisotrop leitende Film 16 kann in den beschriebenen Ausführungsformen auch durch eine anisotrop leitende Paste ersetzt werden, die wie der Film aus einem Epoxydharz besteht, in das leitende Partikel eingebettet sind. Solche Pasten sind im Handel beispielsweise von den oben genannten Firmen erhältlich. Für sie wird abgekürzt auch die Bezeich­ nung ACP (für Anisotropie Conductive Paste) verwendet.
Zur Verkürzung der Aushärtungszeit des Films oder der Paste kann in allen beschriebenen Ausführungsformen vorgesehen sein, daß das Gegendruck-Auflager 14 beheizt ist. Dies hat zur Folge, daß bereits in kurzer Zeit eine dauerhafte Ver­ bindung zwischen dem Halbleiter-Chip 10 und dem Chip-Träger 12 erhalten wird.
Bei der Anwendung der beschriebenen Vorrichtung können sehr zuverlässige Verbindungen zwischen Kontaktbereichen des Halbleiter-Chips und zugeordneten Kotaktbereichen auf dem Chip-Träger 12 hergestellt werden, was auch dann gilt, wenn an der Unterseite des Halbleiter-Chips 10 eine hohe Zahl von Kontaktbereichen vorhanden ist, die mit entsprechenden Kontaktbereichen am Chip-Träger 14 verbunden werden sollen.

Claims (6)

1. Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger unter Herstellung einer elektrisch leiten­ den Verbindung zwischen auf einer Fläche des Halbleiter- Chips angeordneten Kontaktbereichen und Kontaktbereichen auf dem Chip-Träger mit Hilfe eines anisotrop leitenden Films (16) oder einer anisotrop leitenden Paste (16), gekennzeich­ net durch einen Druckstempel (18) zum Beaufschlagen des Chips (10) mit einer einstellbaren Andrückkraft gegen den Chip-Träger (12), ein Gegendruck-Auflager (14) zur Aufnahme des Chip-Trägers (12) mit dem darauf unter Dazwischenfügung des anisotrop leitenden Films (16) oder der anisotrop leitenden Paste (16) angebrachten Halbleiter-Chips (10) und einen elastischen Körper (20; 34; 36), der zwischen dem Druckstempel (14) und dem Halbleiter-Chip (10) oder zwischen dem Chip-Träger (12) und dem Gegendruck-Auflager (14) angebracht ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der elastische Körper (20) an der Stirnseite des Druckstem­ pels (18) befestigt ist.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der elastische Körper (36) an der den Chip-Träger (12) aufnehmenden Fläche des Gegendruck-Auflagers (14) befestigt ist.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der elastische Körper (34) ein Band ist, das sich zwischen der Stirnfläche des Druckstempels (18) und der Oberfläche des Halbleiter-Chips (10) erstreckt.
5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Gegendruck-Auflager (14) beheizt ist.
6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der elastische Körper aus hitzebeständigem Silikon besteht.
DE10019443A 2000-04-19 2000-04-19 Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger Ceased DE10019443A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10019443A DE10019443A1 (de) 2000-04-19 2000-04-19 Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
JP2001121403A JP2001308146A (ja) 2000-04-19 2001-04-19 チップキャリアに半導体チップを取り付けるための装置
EP01109396A EP1148540A3 (de) 2000-04-19 2001-04-19 Verfahren und Vorrichtung zum Montieren eines Halbleiterchips auf einem Chipträger
US09/838,053 US6559523B2 (en) 2000-04-19 2001-04-19 Device for attaching a semiconductor chip to a chip carrier
US10/255,838 US20030025213A1 (en) 2000-04-19 2002-09-27 Device for attaching a semiconductor chip to a chip carrier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10019443A DE10019443A1 (de) 2000-04-19 2000-04-19 Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
US09/838,053 US6559523B2 (en) 2000-04-19 2001-04-19 Device for attaching a semiconductor chip to a chip carrier

Publications (1)

Publication Number Publication Date
DE10019443A1 true DE10019443A1 (de) 2001-10-31

Family

ID=26005386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10019443A Ceased DE10019443A1 (de) 2000-04-19 2000-04-19 Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger

Country Status (4)

Country Link
US (2) US6559523B2 (de)
EP (1) EP1148540A3 (de)
JP (1) JP2001308146A (de)
DE (1) DE10019443A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats
DE102004021633A1 (de) * 2004-05-03 2005-12-01 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einem Chipträger und Anordnung mit einem Halbleiterchip und einem Chipträger

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
JP3780214B2 (ja) * 2002-01-25 2006-05-31 キヤノン株式会社 Ｉｃの加圧圧着方法
KR100765123B1 (ko) * 2002-02-16 2007-10-11 엘지전자 주식회사 Ｓｒｎｓ 재할당 방법
WO2004015772A1 (en) * 2002-08-08 2004-02-19 Nanoink, Inc. Protosubstrates
US8372112B2 (en) * 2003-04-11 2013-02-12 St. Jude Medical, Cardiology Division, Inc. Closure devices, related delivery methods, and related methods of use
EP1715521B1 (de) * 2005-04-21 2012-02-22 C.R.F. Società Consortile per Azioni Anwendung einer transparenten Leuchtdiodenanzeigevorrichtung in einem Kraftfahrzeug
KR20090053954A (ko) * 2006-09-15 2009-05-28 린텍 가부시키가이샤 반도체장치의 제조방법
DE102007037538A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie Herstellung einer Baugruppe

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US5058796A (en) * 1988-03-03 1991-10-22 Siemens Aktiengesellschaft Apparatus for fastening electronic components to substrates
WO1996030937A1 (en) * 1995-03-27 1996-10-03 Micron Technology, Inc. A curing method and equipment design for epoxy mounted flip chip devices
DE19536005A1 (de) * 1995-09-28 1997-04-03 Inst Mikrotechnik Mainz Gmbh Verfahren und Vorrichtung zum hochgenauen Erfassen und Positionieren von Mikrobauelementen
DE19610112C2 (de) * 1996-03-14 2000-04-06 Tech Gmbh Antriebstechnik Und Verfahren zum Auflöten von Halbleiterchips

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642502B2 (ja) * 1988-10-19 1994-06-01 松下電器産業株式会社 半導体装置の製造方法および装置
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
JPH0367421U (de) * 1989-11-02 1991-07-01
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP3273338B2 (ja) 1993-03-23 2002-04-08 キヤノン株式会社 画像形成装置
JPH0990787A (ja) * 1995-09-20 1997-04-04 Hitachi Ltd ベルト定着装置及びそれを用いた電子写真装置、並びにベルト定着装置の定着方法
JPH09321097A (ja) * 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd バンプ付きワークの押圧装置
JPH09326422A (ja) * 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd バンプ付きワークの押圧装置
JPH10173007A (ja) * 1996-12-11 1998-06-26 Mitsubishi Electric Corp ベアチップ搭載装置
US5910641A (en) * 1997-01-10 1999-06-08 International Business Machines Corporation Selectively filled adhesives for compliant, reworkable, and solder-free flip chip interconnection and encapsulation
JPH10303256A (ja) * 1997-04-30 1998-11-13 Matsushita Electric Ind Co Ltd テープキャリアの接続方法
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JP3030271B2 (ja) * 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
JPH11345825A (ja) * 1998-06-02 1999-12-14 Sony Corp 半導体チップの実装装置
KR100509874B1 (ko) * 1998-07-01 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 제조 방법
JP3514649B2 (ja) * 1999-01-27 2004-03-31 シャープ株式会社 フリップチップ接続構造および接続方法
JP4338834B2 (ja) * 1999-08-06 2009-10-07 日本テキサス・インスツルメンツ株式会社 超音波振動を用いた半導体チップの実装方法
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US5058796A (en) * 1988-03-03 1991-10-22 Siemens Aktiengesellschaft Apparatus for fastening electronic components to substrates
WO1996030937A1 (en) * 1995-03-27 1996-10-03 Micron Technology, Inc. A curing method and equipment design for epoxy mounted flip chip devices
DE19536005A1 (de) * 1995-09-28 1997-04-03 Inst Mikrotechnik Mainz Gmbh Verfahren und Vorrichtung zum hochgenauen Erfassen und Positionieren von Mikrobauelementen
DE19610112C2 (de) * 1996-03-14 2000-04-06 Tech Gmbh Antriebstechnik Und Verfahren zum Auflöten von Halbleiterchips

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 54-19363 A. In: Pat.Abstr. of Japan, Sect. E, Vol. 3 (1979), Nr. 40 (E-102) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats
DE102004021633A1 (de) * 2004-05-03 2005-12-01 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einem Chipträger und Anordnung mit einem Halbleiterchip und einem Chipträger
DE102004021633B4 (de) * 2004-05-03 2006-04-06 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einem Chipträger und Anordnung mit einem Halbleiterchip und einem Chipträger

Also Published As

Publication number Publication date
US20020153598A1 (en) 2002-10-24
EP1148540A3 (de) 2004-06-16
US6559523B2 (en) 2003-05-06
US20030025213A1 (en) 2003-02-06
JP2001308146A (ja) 2001-11-02
EP1148540A2 (de) 2001-10-24

Similar Documents

Publication Publication Date Title
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE69203089T2 (de) Anordnung für die oberflächenmontage von vorrichtungen mit leitfähigen klebstoff-verbindungen.
EP0005265B1 (de) Verfahren zur Kontaktierung der klebstoffseitigen Elektrode eines elektrischen Bauteiles
DE2532421A1 (de) Optische anzeige
DE102007058497B4 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
EP2179443A1 (de) Baugruppe sowie herstellung einer baugruppe
DE10019443A1 (de) Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
DE2532009C3 (de) Verfahren zur Herstellung eines elektrischen Bauteiles aus mindestens zwei Einzelteilen, die durch eine Isolierschicht getrennt sind
EP1393605A2 (de) Leiterplatte mit mindestens einem elektronischen bauteil
WO2003028416A1 (de) Verfahren zur herstellung einer strukturierten metallschicht auf einem trägerkörper und trägerkörper mit einer strukturierten metallschicht
WO1991005455A1 (de) Verbundanordnung mit leiterplatte
EP3273473A1 (de) Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE1812158A1 (de) Verfahren zum Einbetten von Halbleiterscheiben in dielektrische Schichten
EP1352551B1 (de) Verfahren und vorrichtung zum anbringen von leiterdrähten auf oder in einer trageschicht
DE69839204T2 (de) Leitfähiges Elastomer zur Pfropfung auf ein elastisches Substrat
DE102017116372B3 (de) Drucksinterverfahren und Druckübertragungseinrichtung hierfür
DE19701165C1 (de) Chipkartenmodul
DE2413905C2 (de) Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente
DE102015107712B3 (de) Verfahren zur Herstellung eines Schaltungsträgers
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE10151657C1 (de) Verfahren zur Montage eines Chips auf einem Substrat
DE4225990C1 (en) Mfg. electrical heating device with PTC elements - joined to heat removing elements by conductive adhesive in inner region but by non-conductive adhesive at outer edges
DE3428006C2 (de)
EP1202347A2 (de) Verfahren zur Herstellung eines Metallträgerrahmens, Metallträgerrahmen und seine Verwendung
DE112004000956B4 (de) Verfahren zur Ausbildung einer Verbindung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection