KR100504458B1 - 이원부호의위상오프셋산출방법 - Google Patents

Abstract

본 발명은 이원부호의 위상오프셋의 산출방법이 간단할 뿐만 아니라 이원부호를 이루는 원소의 선택폭을 크게 확장시킨 이원부호의 오프셋 산출방법을 제공하기 위한 것이다.

본 발명은 gcd(g,m)=1과 ord_m ^g=n(단, n은 양의 정수)의 제1조건을 만족하는 정수 g와 m을 구하는 제1단계와, 상기 정수 g와 m을 이용하여 Ag(C)=g^j(mod m)(단, C는 주기적 n을 가진 이원부호)의 제2조건을 만족하는 정수 j(단, 0≤j≤n-1)가 존재하는지를 검사하는 제 2단계와, 상기 제 1단계 및 제 2단계를 상기 제 1조건 및 제 2조건이 만족될때까지 반복적으로 수행하는 제 3단계와, 상기 제 1조건과 제 2조건에 근거하여 입력되는 위상오프셋이 제로인 기준 이원부호에 대하여 밑수가 g인 누산함수를 산출하고, 이어 모듈로m 연산한 후, 인덱스 계산을 수행하여 이원부호의 위상 오프셋을 산출하는 제 4단계를 구비함을 특징으로 하고 있다.

Description

이원 부호의 위상오프셋 산출방법{Phase Offset of Periodic Binary Sequence}

본 발명은 이동통신 시스템에서 사용하기 위한 이원 부호의 위상 오프셋 산출방법에 관한 것이다.

일반적으로 CDMA 시스템이나 또는 CTDMA 시스템에 이용되는 디지탈 통신에서 정보전송을 위해서 q 엘리멘트를 갖는 부호(code)중 q=2인 이원 부호가 사용되고 있다.

음성, 화상과 같은 아날로그 신호(Analog Signal)는 아날로그-디지탈 변환 과정을 거쳐 이원 부호가 되고, 이 이원 부호는 변조라는 주파수 천이(Frequency Translation) 과정을 거쳐 무선이나 유선으로 전송되며, 수신측에서는 이원 부호를 다시 아날로그 신호로 복원한다.

이와 같이, 이원 부호는 정보화되어 전송될 뿐만 아니라 이동통신의 부호분할 다중접속(Code Division Multiple Access: CDMA)방식, 부호시분할 다중접속 (Code Time Division Multiple Access: CTDMA) 방식에서는 확산 부호로 사용되기도 한다.

셀룰러 이동통신에서 용량증가의 필요성으로 인하여 유럽에서는 시분할 다중 접속(TDMA) 방식으로서 GSM(Global System for Mobil Communication)을 채택하여 디지탈 셀룰러 이동통신을 사용화하였고, 미국에서는 TDMA 방식과 CDMA 방식을 채택하여 실용화하고 있으며, 우리 나라에서는 미국 퀼컴(Qualcomm)사가 개발한 T1A/ELA/IS95CDMA 방식을 이동통신 표준 방식으로 채택하여 실용화 하고 있다.

상기 방식들에 채용하고 있는 CDMA 시스템에서는 부호중 자기상관 함수가 특정한 특성을 갖는 부호를 확산 부호로 사용하며, 오류정정, 오류검출, 수신기의 동기, 암호화 등에 사용한다.

그리고, CDMA 시스템에서는 각 기지국마다 다른 위상 오프셋을 할당하고, 이 할당된 위상 오프셋을 이용하여 각 기지국을 구분하며 이것에 의해 각 기지국 사이의 PN(Pseudo Noise) 부호의 위상 오프셋을 맞추어주는 소프트 핸드오프(soft handoff)가 가능해지며, 한셀에 속한 이동국은 다른 기지국에서 수신된 신호를 동일한 PN 부호의 위상차를 이용하여 구분하고 있다.

종래 기술에 따른 CDMA 시스템에서는 수신되는 각 PN확산 부호를 통상 2¹⁵비트 길이의 기준 PN확산 부호와 1대 1로 대응시켜, 각 기지국을 구분하는 PN확산 부호의 위상 오프셋 정보가 획득되는 방식을 채용하고 있어 계산량이 매우 클 뿐만 아니라 이에 소요되는 하드웨어도 복잡하게 되어 각 단말기(또는 이동국)에서 상기 PN확산 부호의 위상 오프셋 정보를 산출하는 것이 현실적으로 불가하기 때문에 각 기지국에서 PN확산부로의 위상 오프셋을 산출한 후 송신신호에 실어서 각 단말기에 보내는 방식을 채용하고 있다.

그리고, ITSS(International Telecommunication Standardization Sector)에 제안된 CTDMA 시스템에서도, 길이가 13인 바커(Barker) 부호를 확산 부호로 사용하고, 한 기지국의 동일한 대역폭을 사용하는 여러명의 가입자에게 각각 다른 위상 오프셋 또는 시간 오프셋을 가지는 동일한 바커 확산부호를 할당하여, 즉 위상오프셋 정보가 각 가입자에게 할당된 채널 번호가 되게 하여 가입자를 구분하고 있으나 상기 CTDMA 시스템에서도 전술한 CDMA 시스템에서와 동일한 이유로 기지국에서 오프셋 정보를 송신신호에 실어서 단말기에 보내는 방법을 채용하고 있다.

따라서, 상술한 종래의 CDMA 시스템에 사용하는 이동통신 방식에 있어서는 기지국으로부터 주변 셀에 대한 위상 오프셋 정보의 제공 없이는 이동국(단말기) 스스로가, 위상 오프셋 정보를 획득할 수 없기 때문에 이동국(또는 단말기)이 현재 소속하고 있는 기지국에서 수신한 신호와 다른 기지국에서 수신한 신호를 동시에 복조할 수 없을뿐더러, 한 이동국(단말기)이 현재 소속하고 있는 기지국의 영역을 벗어나서 다른 위상 오프셋을 가지는 다른 기지국으로 이동할 때, 현재 소속되어 있는 기지국의 위상 오프셋을 이용하고자하는 다른 기지국에서 사용하는 확산 부호의 위상오프셋에 맞추어 줄 수 없으므로, 이동국 스스로의 핸드오프 기능을 가질 수 없으며 이로인해 기지국의 업무량이 늘어나게 되며, CTDMA 시스템을 사용하는 경우에 있어서도 어떤 가입자가 다른 가입자가 사용하고 있는 위상 오프셋 정보를 기지국의 도움없이 스스로 획득할 수 없어, 통신 기지국에 있는 다른 가입자가 사용하지 않는 위상 오프셋 또는 채널을 스스로 정하여 사용할 수 없기 때문에 기지국의 업무량이 과대하게 된다는 문제점이 있다.

상기와 같은 종래 기술의 문제점을 해소하기 위하여 본 출원인은 1998. 1. 14일에 "이원부호의 위상오프셋 산출방법"이란 발명의 명칭으로 출원(출원번호, 특허출원 제 98-884 호)하였다.

즉, 상기 특허출원 발명은 주기 n으로 순환하는 이원부호 Tⁱ(C)(단 i는 지연된 비트수, C는 이원부호)를 수신하고, 상기 이원부호의 누산함수 가중치 l을 설정하며, 이어 상기 이원부호에 상기 가중치를 적용하여 이원부호 가중 누산값을 산출한 후, 상기 이원부호 가중 누산값을 위상변환 시키며, 이 위상 변환시킨 가중 누산값을 모듈로n 연산하여 이원부호의 위상오프셋을 산출함으로써 이원부호의 위상오프셋을 간편하게 할 수 있어 가입자 단말기에서도 이원부호의 위상오프셋을 산출할 수 있도록 한 것이다.

그러나 상기 특허출원 발명은 이원부호의 주기 n과 이원부호내에 포함된 원소의 갯수 k가 서로소인 경우에만 이원부호의 위상오프셋은 산출할 수 있으므로 이원부호의 선택폭이 작아 이원부호를 설계하는데 많은 제약이 따르게 된다는 문제점이 있었다.

따라서, 본 발명은 이와 같은 선출원에서의 이원부호 설계의 제약을 감안하여 발명한 것으로, 이원부호의 위상오프셋의 산출방법이 간단할 뿐만 아니라 이원부호를 이루는 원소의 선택폭을 크게 확장시킨 이원부호의 오프셋 산출방법을 제공하기 위한 것이다.

이와 같은 목적을 달성하기 위한 본 발명의 이원부호의 산출방법은 gcd(g,m)=1과 ord_m ^g=n(단, n은 양의 정수)의 제1조건을 만족하는 정수 g와 m을 구하는 제1단계와, 상기 정수 g와 m을 이용하여 Ag(C)=g^j(mod m)(단, C는 주기적 n을 가진 이원부호)의 제2조건을 만족하는 정수 j(단, 0≤j≤n-1)가 존재하는지를 검사하는 제 2단계와, 상기 제 1단계 및 제 2단계를 상기 제 1조건 및 제 2조건이 만족될때까지 반복적으로 수행하는 제 3단계와, 상기 제 1조건과 제 2조건에 근거하여 입력되는 위상오프셋이 제로인 기준 이원부호에 대하여 밑수가 g인 누산함수를 산출하고, 이어 모듈로m 연산한 후, 인덱스 계산을 수행하여 이원부호의 위상 오프셋을 산출하는 제 4단계를 구비함을 특징으로 하고 있다.

본 발명의 실시예를 설명하기 이전에 본 발명에서 사용되고 있는 용어에 대해 정의한다.

이원부호 C는 n을 주기로 하고, k를 이원부호내에 포함된 원소 "0" 또는 "-1"의 갯수라하면, 이원 부호가 "0"과 "1"의 두 원소로 구성되어 있는 경우에는 n과 k가 서로 소(素)인 조건, 즉 gcd(n.k) = 1(단, gcd(n,k)는 정수 n과 k의 최대공약수를 나타낸다)을 만족하는 이원 부호이거나, "-1" 과 "1"의 두 원소로 구성된 경우는 n과 2k가 소인조건, 즉 gcd(n,2k) = 1을 만족하는 이원부호라고 한다.

그리고 n-조(n-tuple)(n개의 원소로 형성되는 집합)의 이원 부호 C와 오른쪽 순회연산자 T를 수학식 1과 같이 정의한다.

그리고, i ≡ j(mod m)이면,

관계가 성립한다. 여기서, i,j는 정수이며, 이다.

또한, 부호 는 수학식 2와 같은 다항식으로 정의한다.

그리고, 가중치가 l인 누산함수는 수학식 3과 같이 정의한다.

여기서, l은 임의의 정수이며, 두 정수 l과 s가 l≡s(mod m)의 조건을 만족하면, 의 합동식이 성립한다.

누산함수 는 n 조의 이원부호 C의 원소가 {-1, 1}이면, 로 표기하고, 상기 원소가 {0,1} 이면, 로 표기하며, 아래 첨자없이 로 표기하는 경우는 이원부호 C의 원소가 두 가지 집합 중 어디에 속하더라도 되는 경우를 나타낸다.

또한, 이원부호 C가 의 조건을 만족하면, 가중치가 l인 누산함수의 기준부호(reference code) 또는 영 오프셋 부호(Zero Offset Code)라 정의한다.

그리고, 이원부호 C가 {0,1}의 원소로 구성되면를 인 법(modulo) n에 대한 n-k의 대수적 역원으로 설정한다.

또한, 이원부호 C가 {-1,1}의 원소로 구성되면,를 인 법(modulo) n에 대한 n-2k의 대수적 역원으로 설정한다.

그리고, 수학식 3으로부터 가중치 l이 1인 경우는 수학식 4와 같이 된다.

그리고, 수학식 3과 수학식 4로부터 수학식 5가 유도된다.

그리고 밑수가 g인 누산함수는 수학식 6과 같이 정의된다.

이원부호 C가 Ag(C)≡1(mod m)의 조건을 만족한다면, 이 부호를 법m에 대한 밑수가 g인 누산함수의 기준부호(reference code) 또는 영오프셋 부호(zero offset code)라 정의한다.

그리고 g와 m을 서로소인 양의 정수라 할 때 g^y≡1(mod m)인 최소정수를 법(modulo) n에 대한 g의 위수(位數)라 정의하며 ord_m ^g로 표기한다. 또한 (m)인 정수 g는 법 또는 모듈로m에 대한 원시근(primitve root) 이라 하며, 여기서 (m)는 정수 m과 서로소이며 m보다 작은 양인 수 n의 갯수로 정의되는 오일러 파이함수(Euler phi-furction)이다.

그리고 ord_m ^g=n이고 a∈{gⁱ(mod m)｜0≤i≤n-1}이면, g^Z≡a(mod m)인 유일한 정수 Z(단, 0≤Z≤n-1)를 법 또는 모듈로m에 대하여 밑수를 g로 하는 a의 인덱스(index)라 정의한다.

이하 본 발명의 실시예에 대하여 첨부도면에 근거하여 상세히 설명한다.

도 1은 본 발명의 실시예를 구현하기 위한 블록도이고, 도 2는 도 1의 누산함수값 산출회로를 구체적으로 도시한 도면이다.

이원부호 C가 법 m에 대하여 밑수가 g인 누산함수의 기준 이원부호라 가정하면 입력되는 기준 이원부호에 대하여 j비트의 순환된 이원부호 T^j(C)의 위상오프셋 정보 j는 도 1에 도시된 밑수가 g인 누산함수 연산회로(10) 모듈로m 회로(20) 및 인덱스 연산회로(30)를 이용하여 구해진다.

즉, 누산함수 연산회로(10)에 이원부호 C_n-i, C_n-j+1,……,C_n-j-1이 입력되면 첫 번째 입력비트 C_n-i는 t=Tb에서 최초로 입력된후, t=2Tb에서 상기 첫 번째 입력비트 C_n-j-1은 1비트지연기(11)를 통하여 1비트 지연된후 밑수 곱셈기(12)에서 밑수g와 곱하여진후 두 번째 입력비트 C_n-i-2와 가산기(11)에서 가산되어 C_n-j-2+C_n-j-1 g를 생성한다.

동일방식으로 새로이 입력되는 입력비트 마다 이전에 입력되어 누산된 값에 1비트 지연된후 g가 곱하여진 값이 t=nTb에서는 수학식 6로 표현되는 누산함수 Ag(Tⁱ(C))의 값이 얻어진다.

따라서 t=nTb에서, 스위칭부(14)를 이용하여 출력시키면 밑수 g인 누산함수를 얻게 된다. 이렇게 구하여진 산출된 밑수 g인 누산함수 값을 법 또는 모듈로m 연산회로(40)에서 모듈로m 연산한후 인덱스 산출회로(30)에서 인덱스를 산출하여 위상오프셋을 계산한다.

도 3은, 주기가 n=14인 이원부호 C=(1.1.0.0.1.0.0.0.1.1.1.1.0.1)이고, gcd(g,m)=1과 ord^g _m=n의 조건을 만족하는 m=29, g=4와 ord^g _m=14인 경우에 상술한 바의 방법으로 구한 누산함수 Ag(Tⁱ(C)), 0≤i≤13의 함수값을 이용하여 구한 인덱스를 나타낸 것이다.

먼저, i=0인 경우에 수학식 6에 상기 이원부호를 대입하여 모듈로m=29 연산을 행하면 1의 값을 얻을수 있고, 이는 g°=4°=1에 상응하므로 인덱스는 0임을 알수 있다.

그리고 i=1인 경우에는 같은 방법으로 Ag(T¹(C))(mod m=29)를 구하면 4를 얻을수 있고 이는 g¹=4¹=4에 상응하여 인덱스가 1임을 알수 있다.

그리고 C¹=2-13인 경우에 대하여서도 동일방법으로 구하면 도 3에 도시된 인덱스 값을 구할수 있으며 도 3의 인덱스 값은 이원부호의 위상오프셋을 나타나게 된다.

그리고 T°(C)=(1.1.0.0.1.0.0.0.1.1.1.1.0.1)은 모듈로m=29에 대하여 밑수 g=4인 누산함수의 제로오프셋인 기준부호임을 알수 있다.

본 실시예에서는 이원부호가 C=(1.1.0.0.1.0.0.0.1.1.1.1.0.1)으로 한 경우이나 다른 조건을 실시예와 동일하게 하고 i=0일때의 이원부호가 C=(0.0.1.0.0.0.1.1.1.1.0.1.1.1)로 하였을 경우에는 동일방법으로 산출하여 보면, i=3인 T³(C)=(1.1.0.0.1.0.0.0.1.1.1.1.0.1)가 누산함수의 기준부호로 된다.

그리고 p.q.r.s.v.는 밑수 g인 누산함수의 함수값을 2진부호로 나타낸 것이며, A,B,C,D는 인덱스 값을 2진 부호로 나타낸 것으로, Boolean식으로 나타내면 수학식 7과 같이 된다.

단, 는 p의 보수이다. 그리고 이 Boolean 식을 논리회로 AND, OR 및 NOT 게이트를 이용 구현하면 도 4와 같이 된다.

즉, 도 4에 도시된 논리회로를 이용하면 밑수 g인 누산함수값의 2진값을 바로 인덱스 2진 값으로 산출할수 있다.

이상과 같이 본 발명은 위상오프셋 산출방법이 단순할 뿐만 아니라, 이원부호내에 포함된 "0" 또는 "-1"의 갯수인 k값에 제한됨이 없이 gcd(g,m)=1인 조건만 만족되면 되므로, k의 선택폭이 넓어 회로설계가 매우 간편하다는 효과가 있다.

도 1은 본 발명의 이원 부호의 위상 오프셋 산출 방법을 구현하기 위한 블록도,

도 2는 도 1의 가중 누산값 산출회로의 상세 블록도,

도 3은 본 발명의 실시예에 따른 밑수 g인 누산함수값에 대한 위상오프셋 산출값을 나타낸 도면,

도 4는 본 발명의 모듈로n 연산된 누산함수값을 인덱스로 변환하기 위한 논리조합 회로도이다.

도면의 주요부분에 대한 부호의 설명

10 : 누산함수 산출회로 11 : 가산기

12 : 1비트 지연기 14 : 스위칭부

20 : 모듈로n 연산회로 30 : 인덱스 산출회로

Claims (3)

1. gcd(g,m)=1과 ord_m ^g=n(단, n은 양의 정수)의 제1조건을 만족하는 정수 g와 m을 구하는 제1단계와,

   상기 정수 g와 m을 이용하여 Ag(C)=g^j(mod m)(단, C는 주기n을 가진 이원부호)의 제2조건을 만족하는 정수 j(단, 0≤j≤n-1)가 존재하는지를 검사하는 제 2단계와,

   상기 제 1단계 및 제 2단계를 상기 제 1조건 및 제 2조건이 만족될때까지 반복적으로 수행하는 제 3단계와,

   상기 제 1조건과 제 2조건에 근거하여 입력되는 위상오프셋이 제로인 기준 이원부호에 대하여 밑수가 g인 누산함수를 산출하고, 이어 모듈로m 연산 및 인덱스 연산을 순차적으로 수행하여 이원부호의 위상 오프셋을 산출하는 제 4단계를 구비함을 특징으로 하는 이원부호의 위상 오프셋 산출방법.
2. 제 1항에 있어서,

   상기 밑수가 g인 누산함수를 산술하는 과정은,

   제 1시간에 이원부호의 제 1비트를 입력하는 단계와,

   제 2시간에 상기 제 1비트를 1비트 지연한 후 밑수g를 곱하여 제 2시간에 입력하는 제 2비트와 가산하고, 이어 제 3시간에 다시 이 가산된 결과값을 1비트 지연시켜서 밑수 g를 곱한 후 제 3시간에 입력하는 제 3비트를 가산하는 과정을 계속반복하여 입력되는 제 n비트까지 수행한 후 제 n시간에 스위칭 수단을 이용하여 출력하도록 함을 특징으로 하는 이원부호의 위상 오프셋 산출방법.
3. 제 1항에 있어서,

   상기 모듈로m 연산 및 인덱스 연산은 상기 밑수 g인 누산함수의 산출값을 모듈로m 연산한 후 2진화시킨 2진값을 하기 수학식 7로 표현되는 Boolean의 논리회로에 입력시켜 인덱스 값을 구하도록 함을 특징으로 하는 이원부호의 위상 오프셋 산출방법.

   [수학식 7]