JPH10163886A - 演算装置並びにこれを用いた半導体装置及び受信機 - Google Patents

Abstract

(57)【要約】 【課題】 少ないデータ処理量で非線形から線形へのデ
ータ変換を所定の演算精度を保ちつつ実現できる演算装
置並びにこれを用いた半導体装置及び受信機を提供する
ことを目的とする。 【解決手段】 非線形データに対し所定の非線形演算を
行う第１の演算部５１と、前記非線形データに対し所定
の線形演算を行う第２の演算部５２と、第１及び第２の
演算部の出力に対し所定の演算処理を行って前記非線形
データの非線形性が実質的に除去されたデータを出力す
る第３の演算部５３とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル通信に関
し、特にディジタル通信の受信系の処理に関する。ディ
ジタル通信では、一般に伝送路で雑音が付加されること
があり、その結果送信した信号とは異なる情報を受信す
ることがある。従って、正しい情報を受信するために誤
り訂正を行う必要がある。

【０００２】

【従来の技術】図１８に、ディジタル通信系の概略を示
す。送信系は信号源１１、誤り訂正符号化回路１２及び
変調器を有する。受信系は復調器１４及び誤り訂正回路
１５を有する。信号源１１は、音声等のディジタル信号
を生成する装置である。誤り訂正符号化回路１２は受信
側で誤り訂正を行えるような信号を生成する回路であ
る。変調器１３は、信号を空間や有線の伝送路へ送るた
めにディジタル信号で搬送波を変調する装置である。復
調器１４は変調された信号から元のディジタル信号を復
調する装置である。誤り訂正回路１５は受信した信号を
元に、誤りを訂正して正しい信号を出力する回路であ
る。

【０００３】ディジタル通信における誤り訂正符号とし
て、畳み込み符号がある。畳み込み符号とは、図１９の
様な装置により生成される符号である。信号源２１（図
１８の信号源１１に相当する）からの信号は、入力され
るごとに遅延素子２２を図中左から右へ移動する。畳み
込み符号は、それぞれ適切な遅延素子からの信号の排他
的論理和演算子２３により排他的論理和を演算すること
で得られる。２つの信号出力は、変調器１３で例えばＱ
ＰＳＫ（Ｑｕａｄｒａｔｕｒｅ ＰｈａｓｅＳｈｉｆｔ
Ｋｅｙｉｎｇ）変調される。遅延素子２２とは、１単
位時間だけ信号を遅らせるものである。適切な遅延素子
２２からの信号とは、畳み込み符号の生成多項式に応じ
た演算を行うための信号である。生成多項式とは、畳み
込み符号を生成するための演算を多項式によって表現し
たものである。

【０００４】また、畳み込み符号を復号する一手法とし
てビタビ復号がある。ビタビ復号とは、畳み込み符号の
最尤復号を行う復号法であり、受信系列からハミング距
離の最も近いものを探索するものである。ハミング距離
とは、現信号が元の信号に対してどれだけ誤りがあるか
を示すものである。

【０００５】このビタビ復号された信号を、図２０に示
すような装置で復号前の信号と照らし合せ、受信側装置
で擬似的に誤り率をえることができる。受信信号をビタ
ビ復号器で復号し、その信号から再び畳み込み符号化器
３２で畳み込み符号を生成し、複合前の信号と比較器３
３で比較することで、誤り率を検出する。この誤り率
は、例えば伝送路が空間の場合、受信側のアンテナの方
向の調整等に用いられる。

【０００６】

【発明が解決しようとする課題】図２１は、上記比較器
３３が出力する誤り率とＣ／Ｎ比（Ｃａｒｒｉｅｒ−ｔ
ｏ−Ｎｏｉｓｅ Ｒａｔｉｏ：搬送波対雑音比）との関
係を示すグラフである。一般に、Ｃ／Ｎ比が１ｄＢ〜２
０ｄＢの範囲の誤り率を扱うため、誤り率はビタビ符号
器内で３２ビットの数として表されている。図２１に示
すように、Ｃ／Ｎ比が大きくなるに従って誤り率は小さ
くなるため、広い範囲の誤り率を扱うためには多くの情
報量が必要となってしまう。

【０００７】誤り率は、伝送路のＣ／Ｎ比によって変化
する。この誤り率から伝送路のＣ／Ｎ比を得ることがで
きる。誤り率より伝送路のおおよそのＣ／Ｎ比を得るの
であれば、このように多くの情報量を扱うのは効率が悪
い。例えば、比較器３３は３２ビットを出力するが、こ
の３２ビットを演算処理して得られるＣ／Ｎ比は精度は
高いが、それ程高精度を要求しない場合には不必要に多
くのデータ量を処理するため効率が悪い。また、図２１
に示すように特性が非線形であるため、誤り率からＣ／
Ｎ比へ変換する処理が複雑になる。もし、図２２に示す
ように、誤り率とＣ／Ｎ比との関係が線形であれば、演
算は複雑とはならない。ただし、非線形のデータを何ら
かの非線形関数を用いて線形に変換するのは、データ処
理の規模が大きくなり、その装置規模も大きくなってし
まう。

【０００８】図２３は、図２１に示す誤り率を対数で表
したグラフである。対数変換は上記非線形関数を用いて
線形に変換する１つの手段であるが、図２３に示すよう
に単純な非線形演算では結果が線形とならない。よっ
て、図２３の場合であっても図２１に示す場合と同様
に、依然として誤り率からＣ／Ｎ比への変換が複雑にな
る。

【０００９】したがって、本発明は、少ないデータ処理
量で非線形から線形へのデータ変換を所定の演算精度を
保ちつつ実現できる演算装置並びにこれを用いた半導体
装置及び受信機を提供することを目的とする。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、非線形データに対し所定の非線形演算を行う第１の
演算部（実施の形態の非線形（擬似対数）演算部５１に
相当する）と、前記非線形データに対し所定の線形演算
を行う第２の演算部（実施の形態の線形演算部５２に相
当する）と、第１及び第２の演算部の出力に対し所定の
演算処理を行って前記非線形データの非線形性が実質的
に除去されたデータを出力する第３の演算部（実施の形
態の演算回路４４に相当する）とを有することを特徴と
する演算装置である。非線形演算結果と線形演算結果に
対し所定の演算処理することで、非線形データの非線形
性を実質的に除去して、線形性を有するデータ（線形デ
ータ）を得ることができる。

【００１１】請求項２に記載の発明は、請求項１におい
て、前記第１の演算部の所定の非線形演算は対数演算で
あることを特徴とする。非線形演算の一例を規定したも
のである。請求項３に記載の発明は、請求項１におい
て、前記第１の演算部の非線形演算は、２を底とする擬
似対数演算であることを特徴とする。擬似対数演算によ
り、演算処理を簡略化でき、出力されるデータのビット
も削減できる。

【００１２】請求項４に記載の発明は、請求項１ないし
３のいずれか一項において、前記第２の演算部の所定の
線形演算は、非線形データを重み付けする処理（実施の
態様の乗算器５２ｂに相当する）を含むことを特徴とす
る。線形演算の一例を規定するもので、この重み付けに
より第３の演算部が出力するデータの線形性をより精度
の高いものにすることができる。

【００１３】請求項５に記載の発明は、請求項１ないし
４のいずれか一項において、前記第２の演算部の所定の
線形演算は、前記非線形データの所定数の下位ビットを
切り捨てる処理（実施の態様の下位２５ビット切り捨て
器５２ａが行う処理）を含むことを特徴とする。線形演
算の一例を規定するもので、この処理により処理するデ
ータ量を削減することができる。

【００１４】請求項６に記載の発明は、請求項１ないし
５のいずれか一項において、前記第１の演算部は、所定
の非線形演算の演算結果を重み付けする処理（実施の態
様の乗算器５１ｂに相当する）を含むことを特徴とす
る。この重み付け処理により、線形性をより精度の高い
ものにすることができる。

【００１５】請求項７に記載の発明は、請求項１ないし
６のいずれか一項において、前記第３の演算部の所定の
演算処理は平均又は加算処理であることを特徴とする。
第３の演算部の演算処理の一例を規定したものである。
請求項８に記載の発明は、請求項１に記載の前記演算装
置は更に、第３の演算部の出力データの所定数の下位ビ
ットを切り捨てる下位ビット切り捨て器（図１２に示す
下位２５ビット切り捨て器５２ａに相当する）を有する
ことを特徴とする。下位ビットを切り捨てることで、処
理するデータ量を削減することができる。

【００１６】請求項９に記載の発明は、請求項４又は６
項において、前記重み付けする処理で用いる係数は可変
であることを特徴とする。重み付け処理の係数を可変す
ることで、最適な線形関係を得ることができる。請求項
１０に記載の発明は、請求項１ないし９のいずれか一項
において、前記非線形データはビタビ復号器の誤り率デ
ータであり、前記第３の演算部の出力は線形に変換され
た誤り率データであることを特徴とする。一適用例を規
定したものであり、ディジタル通信における誤り率に線
形な関係のＣ／Ｎ比を簡単に得ることができる。

【００１７】請求項１１に記載の発明は、受信した信号
を復調して得られる信号を畳み込み符号化する畳み込み
符号化器と、前記受信した信号を復調して得られる信号
をビタビ復号するビタビ復号器と、前記畳み込み符号化
器とビタビ復号器のそれぞれの出力を比較して、非線形
データである誤り率データを出力する比較器と、該誤り
率データの非線形性が実質的に除去されたデータを出力
する演算装置とを有し、前記演算装置は請求項１ないし
１０のいずれか一項に記載された演算装置であることを
特徴とする半導体装置である。Ｃ／Ｎ比に線形な関係に
変換された誤り率データを出力する機能を持った半導体
装置が提供できる。

【００１８】請求項１２に記載の発明は、受信した信号
から所望の周波数の信号を選択するチューナーと、該チ
ューナーの出力を復調する復調器とを有し、該復調器は
受信した信号を復調して得られる信号を畳み込み符号化
する畳み込み符号化器と、前記受信した信号を復調して
得られる信号をビタビ復号するビタビ復号器と、前記畳
み込み符号化器とビタビ復号器のそれぞれの出力を比較
して、非線形データである誤り率データを出力する比較
器と、該誤り率データの非線形性が実質的に除去された
データを出力する演算装置とを有し、前記演算装置は請
求項１ないし１０のいずれか一項に記載された演算装置
であることを特徴とする受信機である。Ｃ／Ｎ比に線形
な関係に変換された誤り率データを出力する機能を持っ
た受信機が提供できる。

【００１９】

【発明の実施の形態】図１は、本発明の原理を説明する
ための図である。図２１を参照して説明したように、ビ
タビ復号器を用いて得られる誤り率は、図１の参照番号
４１で示すグラフ（図２１のグラフと同様）ように、Ｃ
／Ｎ比と非線形の関係にある。本発明では、誤り率に対
数演算等の非線形演算を施す。図１の参照番号４２で示
すグラフは前述した図２３に相当するものであり、非線
形演算として対数演算を用いた場合の演算結果を示すも
のである。そして、演算回路４４で、グラフ４１のデー
タとグラフ４２のデータに対し所定の演算を施す。例え
ば、所定の演算とは２つのデータの平均や単純な加算で
ある。例えば、演算回路４４はグラフ４１と４２を加算
した結果を直接又は１／２する。グラフ４１と４２が補
完するような形状を有してば、演算回路４４の演算結果
は参照番号４３で示すように略線形となる。このよう
に、加算や平均等の演算処理を行うことで、非線形関係
から線形関係を得ることを本発明の第１のポイントであ
る。なお、後述するように、対数演算を工夫すること
で、処理すべきデータ量を削減できる。

【００２０】上記の第１のポイントにおいて、実際には
単純に加算しただけでは、グラフ４３の様な線形の関係
にならない場合がある。そこで、グラフ４１のデータに
重み付けを行い、またグラフ４２のデータにも重み付け
を行う（対数演算前又は演算後に重み付けする）こと
で、演算回路４４の出力が線形となるようにする。重み
付けとは、データに対してある係数を乗ずることによっ
て各々のデータ配分を変えることである。このように、
重み付けを行うことで線形の精度を向上させることを第
２のポイントとする。

【００２１】以上の第１及び第２のポイントで線形関係
を得ることは可能になった。この場合、処理すべきデー
タ量を減らすことができれば、精度は落ちるが演算規模
を小型化することが可能になる。そこで、グラフ４１の
データ量を減らす処理を行うことが好ましい。例えば、
前述したように誤り率が３２ビットであれば、所定数の
下位ビットを切り捨てることでビット数を削減する。下
位ビットを切り捨てることで、分解能は劣化する半面、
処理すべきデータ量は削減でき、広い範囲のＣ／Ｎ比を
得ることができる。

【００２２】図２は、上記原理に基づいた本発明の一実
施の形態による演算装置を示す図である。演算装置は、
非線形演算部５１、線形演算部５２及び加算部５３を有
する。非線形演算部５１は図２０に示す比較器３３が出
力する誤り率データを入力し、後述するように、非線形
演算及び重み付け演算を行う。非線形演算としては対数
演算、特に疑似対数演算が実際的である。よって、以下
非線形演算部５１を疑似対数演算部５１という。線形演
算部５２は、上記誤り率データを入力し、下位ビットの
切り捨て及び重み付け演算を行う。擬似対数演算部５１
は、図１のグラフ４２のようなデータを出力する。ま
た、線形演算部５２は、図１のグラフ４１のデータに対
する重み付けに対応する（なお、下位ビットの切り捨て
処理については、図１には図示していない）。加算部５
３は演算回路４４に相当し、その出力データはグラフ４
３に示すようになる。

【００２３】図３は、図２の各部の内部構成を示すブロ
ック図である。擬似対数演算部５１は、擬似対数演算器
５１ａと乗算器５１ｂとを有する。線形演算部５２は、
下位２５ビット切り捨て部５２ａと乗算器５２ｂとを有
する。加算部５３は加算器５３ａを有する。

【００２４】擬似対数演算器５１ａは、誤り率データを
入力して、以下に説明する擬似対数演算を行う。図３に
示す実施の形態では、３２ビットの誤り率データを入力
して、これに擬似対数演算を施し、５ビットの演算結果
を出力する。純粋な対数演算は回路規模か大きくなるの
で、ここでは擬似的に２を底とした対数演算を行う。デ
ィジタル回路では、通常２進数が用いられる。よって、
２を底とする対数の整数部は、２進数における最上位ビ
ットが何ビット目にあるかを示すことになる。そこで、
最上位ビットから１になっているビットを検出し、擬似
的に２を底とした対数を利用する。この方法では、対数
の少数部が失われてしまうが、回路規模は小さくなる。

【００２５】図４は、擬似対数演算器５１ａの動作を示
す図である。図４の例では、３２ビットで表された５２
５３４６９（１０進数）という数値の２を底とする対数
を計算する。まず、最上位ビットから”１”となるビッ
トを探す（ステップＳ１）。１０進数の５２５３４６９
は２進数では０００００００００１０１００００００１
０１００１０１０１１１０１となり、最初に”１”とな
るビット位置は、最上位ビットから１０番目となる。こ
のビットが下位から何ビット目になるかを、３２−Ｎで
計算する（ステップＳ２）。Ｎは最上位ビットから最初
に”１”になるビット位置である。図示する例ではＮ＝
１０なので、３２−１０＝２２となる。これは、数学的
に計算した５２５３４６９の２を底とする対数２２．３
２７．．．の整数部分に相当する。この方法で計算され
る２の対数は、３２ビットで表される数値の場合０〜３
１になるため、擬似対数演算器５１ａの出力は５ビット
で良い。

【００２６】上記の最上位ビットから最初に”１”とな
る位置の検出は、公知の演算回路で実現できるが、演算
回路に代えてメモリを用いて、３２ビットの誤り率デー
タをアドレスとして用いる構成であってもよい。図５
は、このような構成のメモリを説明するための図であ
る。メモリは、図の変換前（３２ビット）とある誤り率
データの数値の範囲に対し、変換後（５ビット）のデー
タを記憶している。例えば、２³²−１〜２³¹の範囲の値
を持つ誤り率データがメモリで構成される擬似対数演算
器５１ａに与えられると、このデータをアドレスとして
対応する記憶領域に格納されている変換後の５ビットデ
ータ１１１１１（１０進数で３１）が出力される。ま
た、２¹ −１〜０の範囲の値を持つ誤り率データがメモ
リに与えられると、対応する５ビットデータ０００００
が出力される。

【００２７】このようにして擬似対数演算器５１ａから
５ビットに圧縮された誤り率データが得られる。この５
ビット誤り率データは、乗算器５１ｂに出力される。乗
算器５１ｂは、５ビット誤り率データに係数ａを乗算す
る。前述したように、擬似対数演算結果（図１のグラフ
４２に相当）と図２０の比較器３３が出力する誤り率デ
ータ（図１のグラフ４１に相当）の平均を計算しても線
形出力とはならない。そこで、擬似対数演算器５１ａの
出力と、後述する下位２５ビット切り捨て器５２ａの出
力にそれぞれ係数を乗算して適切に重み付けすること
で、加算器５３ａの出力が線形となるようにする。な
お、前述したように、重み付けとは、データに対してあ
る係数を乗ずることによって、データの配分を変えるこ
とである。線形演算部５２の下位２５ビット切り捨て器
５２ａは、入力する３２ビットの誤り率データの下位２
５ビットを切り捨てて、７ビットの上位ビットデータを
出力する。

【００２８】図６は、下位２５ビット切り捨て器５２ａ
の動作を示す図である。図中、ＭＳＢは最上位ビットを
意味し、ＬＳＢは最下位ビットを意味する。例えば、下
位２５ビット切り捨て器５２ａに３２ビットの誤り率デ
ータ０１０００１０００１０１００００００１０１００
１０１０１１１０１が入力されると、下位２５ビット切
り捨て器５２ａは、この下位２５ビット００１０１００
００００１０１００１０１０１１１０１を切り捨て、残
りの上位７ビット０１０００１０を出力する。この下位
ビット切り捨て処理により、データは圧縮される。な
お、このような切り捨てを実現する回路は種々のものか
知られている。

【００２９】この７ビットのデータは乗算器５２ｂに出
力される。乗算器は７ビットデータに係数ｂを乗算す
る。乗算器５１ｂの出力と乗算器５２ｂの出力は加算部
５３の加算器５３ａで加算され、８ビットの誤り率デー
タが出力される。上記係数ａとｂは、誤り率を表す上記
８ビットのデータがＣ／Ｎ比に対して線形関係となるよ
うに調整するためのものである。

【００３０】図７は、ａ＝１、ｂ＝３２として下位２５
ビットの切り捨て処理により得られた７ビットデータに
対して大きな重みを与えた場合の８ビット誤り率データ
とＣ／Ｎ比との関係を示すグラフである。図７に示すよ
うに、３２ビット誤り率データの特性が８ビット誤り率
データに現われており、非線形関係となっている。すな
わち、この場合は重み付けが不適切であると言える。

【００３１】図８は、ａ＝２０、ｂ＝１として擬似対数
演算結果の５ビットデータに対して大きな重みを与えた
場合の８ビット誤り率データとＣ／Ｎ比との関係を示す
グラフである。図８に示すように、擬似対数演算結果の
特性が８ビット誤り率データに現われており、非線形関
係となっている。すなわち、この場合も重み付けは不適
切であると言える。

【００３２】図９は、ａ＝４、ｂ＝１とした場合の８ビ
ット誤り率データとＣ／Ｎ比との関係を示すグラフであ
る。この場合は、８ビット誤り率データとＣ／Ｎ比との
関係はほぼ線形であると言える。このように、３２ビッ
トの誤り率データが８ビットに圧縮されるため精度は落
ちるか、半面少ないデータ処理量で線形関係が得られる
ため、誤り率からＣ／Ｎ比を容易に計算できるという特
有の効果が得られる。

【００３３】次に、図３に示す構成の変形例について説
明する。図１０は、第１の変形例を示すブロック図であ
る。図示する演算装置では、線形演算部５２の下位２５
ビット切り捨て器５２ａと乗算器５２ｂとの位置を入れ
替えた構成である。すなわち、３２ビットの誤り率デー
タに係数ｂを乗算して、その後下位２５ビットを切り捨
てる。この構成でも、図３の構成により得られる効果と
同様の効果が得られる。

【００３４】図１１は、第２の変形例を示すブロック図
である。図示する演算装置では、線形演算部５２の下位
２５ビット切り捨て器５２ａを省略した（用いない）構
成である。加算器５３ａが出力する誤り率データは３２
ビット（若しくは３３ビット）となるが、誤り率はＣ／
Ｎ比に対し線形関係にある。よって、データ量よりも線
形関係が必要な用途には、図１１に示す構成を用いるこ
とができる。

【００３５】図１２は、第３の変形例を示すブロック図
である。図示する演算装置では、下位２５ビット切り捨
て器５２ａを加算器５３ａの出力に接続する構成であ
る。下位２５ビット切り捨て器５２ａにより下位ビット
を切り捨てることは、直接誤り率とＣ／Ｎ比との関係を
変えるものではないので、加算器５３ａの出力の下位２
５ビットを切り捨てても、図３の構成により得られる効
果と同様の効果が得られる。

【００３６】以上のような演算装置は、その他の回路と
ともにＬＳＩ化され、復調用ＬＳＩ（半導体装置）を構
成することもできる。図１３は、このような半導体装置
を示すブロック図である。半導体装置６０は、ＱＰＳＫ
復調器６１、ビタビ復号器６２、誤り率測定部６３、レ
ジスタ６４、外部インタフェース回路６５、デインタリ
ーバ６６、リード・ソロモン復号器６７、及びエネルギ
ー拡散除去回路６８とを有する。参照番号６０で示すブ
ロックは、半導体装置のチップであるとも言える。ＱＰ
ＳＫ復調器６１は、前述したＱＰＳＫ変調がかけられた
信号を復調する。ビタビ復号器２２は、畳み込み符号の
復号を行う。デインタリーバ６６はバースト誤りを拡散
させる。リード・ソロモン復号器６７はリード・ソロモ
ン符号を復号する。エネルギー拡散除去回路６８は、送
信側で信号にかけられたエネルギー拡散を除去する。レ
ジスタ６４は、ＱＰＳＫ復調器６１及びビタビ復号器６
２の制御及びこれらから予め決められた必要な情報を取
得するために用いられる。インタフェース６５は、コン
ピュータ等の外部装置との交信を行う。

【００３７】誤り率測定部６３は、前述した本発明の演
算装置を含むもので、図１４に内部構成を示す。なお、
図１４において、前述した構成要素と同一のものには同
一の参照番号を付けてある。ＱＰＳＫ復調器６１の出力
は畳み込み符号化器３２に与えられ、ビタビ復号器６２
の出力は比較器３３に与えられる。比較器３３の出力
は、擬似対数演算部５１、線形演算部５２及び加算部５
３を有する演算装置に与えられる。この演算装置は、前
述の実施の形態又はその変形例のように構成されてい
る。演算された誤り率データ（図３の構成では８ビッ
ト）は外部のコンピュータ等に出力され、ここで誤り率
から線形関係を用いてＣ／Ｎ比を算出する。

【００３８】なお、図１３では、誤り率測定部６３が出
力する誤り率データはインタフェース部６５とは別に出
力されるように図示されているが、半導体装置６０がＩ
² Ｃバス規格に準拠した製品である場合にはすべて外部
インタフェース６５に接続されるバス（いわゆるＩ² Ｃ
バス）を介して外部とのインタフェースが確立される。
よってこの場合には、誤り率データはレジスタ６４及び
外部インタフェース６５を介して、外部のコンピュータ
等に出力される。

【００３９】また、誤り率測定部６３はビタビ復号器６
２とは別に設けられているが、誤り率測定がビタビ復号
を利用しているため、ビタビ復号器６２の中に設けられ
ていると定義することもできる。図１５は、図１３に示
す半導体装置６０において、前述した係数ａ、ｂを外部
から可変できるようにしたものである。図１５では、誤
り率測定部６３に対し、外部から係数の設定を行うこと
ができるように図示されている。

【００４０】図１６は、図１５に示す誤り率測定部６３
の内部構成を示す図である。ただし、図１４に示す畳み
込み符号化器３２及び比較器３３は省略されている。乗
算器５１ｂに対し外部より係数ａを変更する信号が送ら
れ、乗算器５２ｂに対し外部より係数ｂを変更する信号
が送られる。係数ａ、ｂを可変とすることで、フレキシ
ブルな調整が可能であり、いかなる状況においても係数
ａ、ｂを調整することで線形関係を確実に実現できる。

【００４１】なお、半導体装置がＩ² Ｃバスを採用して
いる場合には、係数ａ、ｂを調整する信号は外部インタ
フェース６５及びレジスタ６４を経由してそれぞれ、乗
算器５１ｂ、５２ｂに与えられる。図１７は、上記半導
体装置６０を用いて構成した受信機の構成を示すブロッ
ク図である。図示する受信機１２０は、上記半導体装置
６０（図１７では復調器６０として示している）、チュ
ーナー７０、デマルチプレクサ８０、デコーダ９０及び
制御部１００を具備して構成されている。受信機１２０
はディジタル衛生放送用である。チューナー７０は、ア
ンテナを介して受信した信号から特定の周波数の信号を
選択する。復調器６０はチューナー７０からの信号をデ
ィジタル信号に復調するもので、前述したような構成を
有する。デマルチプレクサ８０は、復調器６０から出力
されるディジタル信号の中から特定のチャネルを選択す
る。デコーダ９０はデマルチプレクサ８０からのディジ
タル信号を映像と音声に変換する。制御部１００はコン
ピュータ等からの外部入力、ブロック６０〜９０の制
御、文字等のデータが受信された場合の復号処理等を行
う。

【００４２】復調器６０で得られる誤り率を元にＣ／Ｎ
比を算出し、得られたＣ／Ｎ比の値により、例えばアン
テナの方向を調整してＣ／Ｎ比を向上させる。以上、本
発明を説明した。本発明は上記実施の態様やその変形例
に限定されるものではない。例えば、非線形演算は対数
演算に限定されず、その他の公知の非線形演算を採用す
ることができる。その際、非線形演算を疑似的に行う
（処理の一部を簡略化する）ことで、扱うデータ量を削
減することができる。

【００４３】また、元の誤り率データは３２ビットであ
る必要はなく、任意のビット数の誤り率データを扱え
る。擬似対数演算器５１ａは５ビットの出力に限定され
るものでははく、その他のビット数の出力であってもよ
い。下位２５ビット切り捨て器５２ａは下位２５ビット
を切り捨てる構成に限定されるものではなく、任意のビ
ット数を切り捨てることができる。

【００４４】本発明の演算装置を具備する半導体装置は
復調用ＬＳＩに限定されるものではなく、このような演
算回路が搭載されたすべての半導体装置を含むものであ
る。また、無線システムを一例として説明したが、有線
のシステムであっても同様に構成できる。

【００４５】

【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。請求項１、２、７に記載の発明に
よれば、非線形演算結果と線形演算結果に対し所定の演
算処理することで、非線形データの非線形性を実質的に
除去して、線形性を有するデータ（線形データ）を得る
ことができる。

【００４６】請求項３に記載の発明によれば、擬似対数
演算により、演算処理を簡略化でき、出力されるデータ
のビットも削減できる。請求項４に記載の発明によれ
ば、この重み付けにより請求項１に記載の第３の演算部
が出力するデータの線形性をより精度の高いものにする
ことができる。

【００４７】請求項５に記載の発明によれば、前記非線
形データの所定数の下位ビットを切り捨てる処理によ
り、処理するデータ量を削減することができる。請求項
６に記載の発明によれば、重み付け処理により、線形性
をより精度の高いものにすることができる。

【００４８】請求項８に記載の発明によれば、下位ビッ
トを切り捨てることで、処理するデータ量を削減するこ
とができる。請求項９に記載の発明によれば、重み付け
処理の係数を可変することで、最適な線形関係を得るこ
とができる。

【００４９】請求項１０に記載の発明によれば、ディジ
タル通信における誤り率に線形な関係のＣ／Ｎ比を簡単
に得ることができる。請求項１１に記載の発明によれ
ば、Ｃ／Ｎ比に線形な関係に変換された誤り率データを
出力する機能を持った半導体装置が提供できる。

【００５０】請求項１２に記載の発明によれば、Ｃ／Ｎ
比に線形な関係に変換された誤り率データを出力する機
能を持った受信機が提供できる。

【図面の簡単な説明】

【図１】本発明の原理を説明するための図である。

【図２】本発明の一実施の形態による演算装置を示すブ
ロック図である。

【図３】図２に示す各ブロックの内部構成を示すブロッ
ク図である。

【図４】図３に示す擬似対数演算器の擬似対数演算を説
明するための図である。

【図５】図３に示す擬似対数演算器をメモリを利用して
実現した構成を示す図である。

【図６】図３に示す下位２５ビット切り捨て器の切り捨
て処理を説明するための図である。

【図７】図３に示す構成において、係数ｂの重みが比較
的大きい場合の加算器５３ａの出力特性を示すグラフで
ある。

【図８】図３に示す構成において、係数ａの重みが比較
的大きい場合の加算器５３ａの出力特性を示すグラフで
ある。

【図９】図３に示す構成において、係数ａ、ｂの重みが
適切な場合の加算器５３ａの出力特性を示すグラフであ
る。

【図１０】図３に示す構成の第１の変形例を示すブロッ
ク図である。

【図１１】図３に示す構成の第２の変形例を示すブロッ
ク図である。

【図１２】図３に示す構成の第３の変形例を示すブロッ
ク図である。

【図１３】本発明の演算装置を具備する半導体装置の一
例を示すブロック図である。

【図１４】図１３に示す誤り率測定部の内部構成を示す
ブロック図である。

【図１５】本発明の演算装置を具備する半導体装置の別
の例を示すブロック図である。

【図１６】図１４に示す誤り率測定部の内部構成を示す
ブロック図である。

【図１７】図１３又は図１５に示す半導体装置を用いた
受信機のブロック図である。

【図１８】ディジタル通信系を示すブロック図である。

【図１９】畳み込み符号を生成する回路を説明するため
のブロック図である。

【図２０】誤り率データを生成する回路を示すブロック
図である。

【図２１】図２０に示す比較器が出力する誤り率とＣ／
Ｎ比との関係を示すグラフである。

【図２２】誤り率とＣ／Ｎ比とが線形関係にある場合を
示すグラフである。

【図２３】図２１に示す誤り率を対数で表したグラフで
ある。

【符号の説明】

４４ 演算回路 ５１ 非線形（擬似対数）演算部 ５２ 線形演算部 ５３ 加算部 ５１ａ 擬似対数演算器 ５１ｂ 乗算器 ５２ａ 下位２５ビット切り捨て器 ５２ｂ 乗算器 ５３ａ 加算器

Claims (12)

【特許請求の範囲】
1. 【請求項１】 非線形データに対し所定の非線形演算を
   行う第１の演算部と、 前記非線形データに対し所定の線形演算を行う第２の演
   算部と、 第１及び第２の演算部の出力に対し所定の演算処理を行
   って前記非線形データの非線形性が実質的に除去された
   データを出力する第３の演算部とを有することを特徴と
   する演算装置。
2. 【請求項２】 前記第１の演算部の所定の非線形演算は
   対数演算であることを特徴とする請求項１に記載の演算
   装置。
3. 【請求項３】 前記第１の演算部の非線形演算は、２を
   底とする擬似対数演算であることを特徴とする請求項１
   記載の演算装置。
4. 【請求項４】 前記第２の演算部の所定の線形演算は、
   非線形データを重み付けする処理を含むことを特徴とす
   る請求項１ないし３のいずれか一項に記載の演算装置。
5. 【請求項５】 前記第２の演算部の所定の線形演算は、
   前記非線形データの所定数の下位ビットを切り捨てる処
   理を含むことを特徴とする請求項１ないし４のいずれか
   一項に記載の演算装置。
6. 【請求項６】 前記第１の演算部は、所定の非線形演算
   の演算結果を重み付けする処理を含むことを特徴とする
   請求項１ないし５のいずれか一項に記載の演算装置。
7. 【請求項７】 前記第３の演算部の所定の演算処理は平
   均又は加算処理であることを特徴とする請求項１ないし
   ６のいずれか一項に記載の演算装置。
8. 【請求項８】 前記演算装置は更に、第３の演算部の出
   力データの所定数の下位ビットを切り捨てる下位ビット
   切り捨て器を有することを特徴とする請求項１記載の演
   算装置。
9. 【請求項９】 前記重み付けする処理で用いる係数は可
   変であることを特徴とする請求項４又は６項に記載の演
   算装置。
10. 【請求項１０】 前記非線形データはビタビ復号器の誤
    り率データであり、前記第３の演算部の出力は線形に変
    換された誤り率データであることを特徴とする請求項１
    ないし９のいずれか一項に記載の演算装置。
11. 【請求項１１】 受信した信号を復調して得られる信号
    を畳み込み符号化する畳み込み符号化器と、 前記受信した信号を復調して得られる信号をビタビ復号
    するビタビ復号器と、 前記畳み込み符号化器とビタビ復号器のそれぞれの出力
    を比較して、非線形データである誤り率データを出力す
    る比較器と、 該誤り率データの非線形性が実質的に除去されたデータ
    を出力する演算装置とを有し、 前記演算装置は請求項１ないし１０のいずれか一項に記
    載された演算装置であることを特徴とする半導体装置。
12. 【請求項１２】受信した信号から所望の周波数の信号を
    選択するチューナーと、 該チューナーの出力を復調する復調器とを有し、 該復調器は受信した信号を復調して得られる信号を畳み
    込み符号化する畳み込み符号化器と、 前記受信した信号を復調して得られる信号をビタビ復号
    するビタビ復号器と、 前記畳み込み符号化器とビタビ復号器のそれぞれの出力
    を比較して、非線形データである誤り率データを出力す
    る比較器と、 該誤り率データの非線形性が実質的に除去されたデータ
    を出力する演算装置とを有し、 前記演算装置は請求項１ないし１０のいずれか一項に記
    載された演算装置であることを特徴とする受信機。