[go: up one dir, main page]

KR100464437B1 - 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템 - Google Patents

온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템 Download PDF

Info

Publication number
KR100464437B1
KR100464437B1 KR10-2002-0072478A KR20020072478A KR100464437B1 KR 100464437 B1 KR100464437 B1 KR 100464437B1 KR 20020072478 A KR20020072478 A KR 20020072478A KR 100464437 B1 KR100464437 B1 KR 100464437B1
Authority
KR
South Korea
Prior art keywords
termination
memory device
circuit
voltage
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0072478A
Other languages
English (en)
Other versions
KR20040043995A (ko
Inventor
이정배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0072478A priority Critical patent/KR100464437B1/ko
Priority to DE10354535A priority patent/DE10354535B4/de
Priority to TW092132136A priority patent/TWI236679B/zh
Priority to US10/716,120 priority patent/US7034565B2/en
Priority to CN200310116315A priority patent/CN100594550C/zh
Priority to JP2003390227A priority patent/JP4326919B2/ja
Publication of KR20040043995A publication Critical patent/KR20040043995A/ko
Application granted granted Critical
Publication of KR100464437B1 publication Critical patent/KR100464437B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)

Abstract

온칩 DC 전류 소모를 최소화할 수 있는 메모리장치의 ODT 회로와 ODT 방법 및 이를 구비하는 메모리 시스템이 개시된다. 상기 ODT 회로는, 종단전압 포트, 데이터 입출력 포트, 제1종단저항, 스위치, 및 종단 인에이블 신호 발생회로를 구비한다. 상기 종단전압 포트는 상기 메모리장치 외부의 전압 레귤레이터 또는 메모리 콘트롤러로부터 종단전압을 수신한다. 상기 제1종단저항은 상기 데이터 입출력 포트에 일단이 연결된다. 상기 스위치는 종단 인에이블 신호에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결한다. 상기 종단 인에이블 신호 발생회로는 상기 메모리장치의 기입동작시 입력 데이터의 유효구간을 나타내는 신호 또는 독출구간이 아님을 나타내는 신호 및 모드 레지스터 셋트(MRS)의 출력신호에 응답하여 상기 종단 인에이블 신호를 발생한다. 상기 ODT 회로는 상기 데이터 입출력 포트에 일단이 연결되고 상기 종단전압 포트에 다른 일단이 연결되는 제2종단저항을 더 구비할 수 있다.

Description

온칩 ＤＣ 전류 소모를 최소화할 수 있는 ＯＤＴ 회로와 ＯＤＴ 방법 및 이를 구비하는 메모리장치를 채용하는 메모리 시스템{On-Die Termination circuit and method for reducing on-chip DC current and memory system including memory device having the same}
본 발명은 메모리장치에 관한 것으로, 특히 온 다이 종단(On-Die Termination, 이하 ODT라 한다.) 회로와 온 다이 종단방법 및 이를 구비하는 메모리장치를 채용하는 메모리 시스템에 관한 것이다.
동기식 메모리장치의 동작속도가 점점 빨라지면서 메모리 시스템에서 동기식 메모리장치의 데이터 입력 또는 출력핀에 연결되는 전송선의 종단(Termination)이 요구되고 있다. 최근에 사용되는 DDR SDRAM(Double Data Rate Synchronous DRAM)의 인터페이스는 기본적으로 SSTL(Stub Series Terminated Tranceiver Logic)이며 도 1에 도시된 바와 같이 메모리장치(100) 외부에 종단저항(R-term)을 사용하도록 규정되어 있다. 그러나 이와 같은 경우에는 종단저항(R-term)과 또한 종단전압(Vtt)을 발생시키기 위한 전압 레귤레이터(Voltage regulator)가 요구되며 이로 인하여 시스템 비용(Cost)이 증대되는 단점이 있다.
이러한 단점을 해결하기 위하여 도 2에 도시된 바와 같은 레일 투레일(Rail-to-rail) ODT 방식이 제안되었다. 이 ODT 방식에서는 메모리장치(200) 내부에 종단저항들(R-term1, R-term2)이 포함되며 스위치 트랜지스터들(S1,S2)에 의해 종단저항들의 연결상태가 제어된다. 즉 종단 인에이블 신호(TE)가 논리"하이"로 활성화될 때 스위치 트랜지스터들(S1,S2)이 턴온되어 ODT가 인에이블된다. 그러나 이러한 방식에서는 ODT가 인에이블되어 있는 동안 전원전압(VDD)과 접지(VSS) 사이에 전류경로가 형성되어 온칩(On-chip) DC 전류 소모가 증가하는 단점이 있다.
특히 DRAM의 경우 핀수가 16개 이상인데 각각의 핀에 ODT 회로가 구비된다면 각각의 핀에 구비된 ODT 회로들이 동시에 인에이블될 때 흐르는 전류는 매우 크며 DRAM의 동작전류와 거의 비슷한 수준에 도달한다. 따라서 DRAM의 전체 전력소모가 크게 증가하게 된다.
따라서 본 발명이 이루고자하는 기술적 과제는, 온칩 DC 전류 소모를 최소화할 수 있는 새로운 ODT 회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 온칩 DC 전류 소모를 최소화할 수 있는 새로운 ODT 방법을 제공하는 데 있다.
본 발명이 이루고자하는 또 다른 기술적 과제는, 상기 새로운 ODT 회로를 포함하는 동기식 메모리장치를 채용하는 메모리 시스템을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래기술에 따른 일반적인 종단방식을 나타내는 도면이다.
도 2는 종래기술에 따른 레일 투 레일(Rail-to-rail) 온 다이 종단방식을 나타내는 도면이다.
도 3은 본 발명의 제1실시예에 따른 온 다이 종단방식을 나타내는 회로도이다.
도 4는 종단 인에이블 신호 발생회로의 제1실시예를 나타내는 회로도이다.
도 5는 종단 인에이블 신호 발생회로의 제2실시예를 나타내는 회로도이다.
도 6은 본 발명의 제2실시예에 따른 온 다이 종단방식을 나타내는 회로도이다.
도 7은 본 발명에 따른 온 다이 종단 회로를 포함하는 동기식 메모리장치를 채용하는 메모리 시스템의 일예를 나타내는 도면이다.
도 8은 본 발명에 따른 온 다이 종단 회로를 포함하는 동기식 메모리장치를 채용하는 메모리 시스템의 다른 예를 나타내는 도면이다.
도 9는 본 발명에 따른 온 다이 종단 회로를 포함하는 복수개의 동기식 메모리장치들을 공유하는 멀티 드롭 네트(Multi-drop net)를 채용하는 메모리 시스템을 나타내는 도면이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 ODT 회로는, 종단전압을 수신하는 종단전압 포트, 데이터 입출력 포트, 상기 데이터 입출력 포트에 일단이연결되는 제1종단저항, 및 종단 인에이블 신호에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 스위치를 구비하는 것을 특징으로 한다.
상기 본 발명에 따른 ODT 회로는, 상기 동기식 메모리장치의 기입동작시 입력 데이터의 유효구간을 나타내는 신호 또는 독출구간이 아님을 나타내는 신호 및 모드 레지스터 셋트(MRS)의 출력신호에 응답하여 상기 종단 인에이블 신호를 발생하는 종단 인에이블 신호 발생회로를 더 구비한다.
상기 모드 레지스터 셋트(MRS)의 출력신호가 디스에이블되고 상기 입력 데이터의 유효구간을 나타내는 신호 또는 상기 독출구간이 아님을 나타내는 신호가 인에이블될 때 상기 종단 인에이블 신호가 인에이블된다. 또한 상기 모드레지스터 셋트(MRS)의 출력신호가 인에이블될 때는 상기 입력 데이터의 유효구간을 나타내는 신호 또는 상기 독출구간이 아님을 나타내는 신호에 무관하게 상기 종단 인에이블 신호가 인에이블된다.
상기 본 발명에 따른 ODT 회로는, 상기 데이터 입출력 포트에 일단이 연결되고 상기 종단전압 포트에 다른 일단이 연결되는 제2종단저항을 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 동기식 메모리장치의 ODT 방법은, 상기 동기식 메모리장치 내부에 종단전압을 수신하는 종단전압 포트를 구비시키는 단계, 상기 동기식 메모리장치의 데이터 입출력 포트에 일단이 연결되는 제1종단저항을 상기 동기식 메모리장치 내부에 구비시키는 단계, 및 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 단계를 구비하는 것을 특징으로 한다.
상기 선택적으로 연결하는 단계는, 상기 동기식 메모리장치의 기입동작시 입력 데이터의 유효구간 동안에 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 단계를 구비한다. 또한 상기 선택적으로 연결하는 단계는, 상기 메모리장치의 독출동작이외의 구간 동안에 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 단계를 구비한다. 또한 상기 선택적으로 연결하는 단계는, 외부에서 상기 메모리장치의 내부에 구비되는 모드 레지스터 셋트(MRS)가 셋팅될 때 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 단계를 구비한다.
상기 본 발명에 따른 동기식 메모리장치의 ODT 방법은, 상기 데이터 입출력 포트에 일단이 연결되고 상기 종단전압 포트에 다른 일단이 연결되는 제2종단저항을 상기 동기식 메모리장치 내부에 구비시키는 단계를 더 구비할 수 있다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 메모리 시스템은, 메모리 콘트롤러, 종단전압을 발생하는 전압 레귤레이터, 및 상기 메모리 콘트롤러와 상기 전압 레귤레이터에 연결되고 온 다이 종단회로를 포함하며 상기 전압 레귤레이터로부터 상기 종단전압을 수신하는 동기식 메모리장치를 구비하는 것을 특징으로 한다.
상기 온 다이 종단회로는, 상기 전압 레귤레이터로부터 상기 종단전압을 수신하는 종단전압 포트, 상기 메모리 콘트롤러로부터 입력 데이터를 수신하거나 상기 메모리 콘트롤러로 출력 데이터를 출력하는 데이터 입출력 포트, 상기 데이터입출력 포트에 일단이 연결되는 제1종단저항, 및 종단 인에이블 신호에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 스위치를 구비한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 메모리 시스템은, 종단전압을 발생하는 메모리 콘트롤러, 및 상기 메모리 콘트롤러에 연결되고 온 다이 종단회로를 포함하여 상기 메모리 콘트롤러로부터 상기 종단전압을 수신하는 동기식 메모리장치를 구비하는 것을 특징으로 한다.
상기 온 다이 종단회로는, 상기 메모리 콘트롤러로부터 상기 종단전압을 수신하는 종단전압 포트, 상기 메모리 콘트롤러로부터 입력 데이터를 수신하거나 상기 메모리 콘트롤러로 출력 데이터를 출력하는 데이터 입출력 포트, 상기 데이터 입출력 포트에 일단이 연결되는 제1종단저항, 및 종단 인에이블 신호에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 스위치를 구비한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 메모리 시스템은, 메모리 콘트롤러, 및 채널을 통해 상기 메모리 콘트롤러에 연결되고 온 다이 종단회로를 포함하는 복수개의 동기식 메모리장치들을 구비하고, 상기 복수개의 동기식 메모리장치들중 상기 메모리 콘트롤러로부터 먼쪽에 위치하는 하나 이상의 메모리장치에서만 상기 온 다이 종단회로가 인에이블되고 나머지 메모리장치들에서는 상기 온 다이 종단회로가 디스에이블되는 것을 특징으로 한다.
상기 온 다이 종단회로는, 종단전압을 수신하는 종단전압 포트, 데이터 입출력 포트, 상기 데이터 입출력 포트에 일단이 연결되는 제1종단저항, 및 종단 인에이블 신호의 활성화에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 스위치를 구비하고, 상기 종단 인에이블 신호는 상기 메모리장치 내부의 모드 레지스터 셋트(MRS)가 셋팅될 때 활성화되어 상기 온 다이 종단회로가 인에이블된다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 제1실시예에 따른 ODT 방식을 나타내는 회로도이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 ODT 방식에서는 동기식 메모리장치(300) 내부에 종단전압 포트(VTP), 종단저항(R-term1), 및 스위치(TM)가 구비된다.
종단저항(R-term1)은 데이터 입출력 포트(DQ)에 일단이 연결되고, 스위치(TM)는 종단저항(R-term1)의 다른 일단과 종단전압 포트(VTP) 사이에 연결된다. 스위치(TM)는 전송게이트(Transmission gate)로 구성되며 종단 인에이블 신호(TE)에 응답하여 종단전압 포트(VTP)와 종단저항(R-term1)의 다른 일단을 선택적으로 연결한다. 도 3에서 PM은 출력버퍼의 풀업 트랜지스터를 나타내고 NM은 출력버퍼의 풀다운 트랜지스터를 나타내며 참조번호 31은 입력버퍼를 나타낸다.
좀더 상세히 설명하면, 본 발명에서는 동기식 메모리장치(300)의 외부로부터 종단전압 포트(VTP)를 통해 인가되는 종단전압(VTTP)을 스위치(TM)를 이용하여 종단저항(R-term1)에 연결하거나 끊음으로써, 입출력 포트(DQ)에 연결되는 전송선(DB), 즉 데이터 버스에 종단이 선택적으로 제공된다. 이 경우 종단저항 값은 스위치(TM)의 채널저항과 종단저항(R-term1)을 합한 값이 되지만 여기에서는 스위치(TM)의 채널저항은 무시할 수 있을 정도로 작다고 가정한다.
한편 종단전압 포트(VTP)의 수는 적어도 하나 이상인 것이 바람직하다. 즉 종단전압 포트를 통해 입력되는 종단전압(VTTP)은 전류의 싱크(Sync) 및 소오스(Source) 역할을 모두 수행해야 하므로 종단전압 포트(VTP)의 개수는 많으면 많을수록 좋다. 통상의 디램이 X4, X8, X16등의 구성을 갖고 있으므로 데이터 입출력 포트(DQ)의 수가 증가함에 따라 필요한 종단전압 포트(VTP)의 수도 증가하여야 적절한 신호 충실도(Signal integrity)를 확보할 수 있다. 이 경우 각각의 데이터 입출력 포트(DQ)에 각각의 종단전압 포트(VTP)가 구비될 수도 있고 다수개의 데이터 입출력 포트에 하나씩의 종단전압 포트가 구비될 수도 있다.
종단 인에이블 신호(TE)는 동기식 메모리장치의 기입동작시 입력 데이터가 들어오는 시간구간 동안만 인에이블되는 내부신호를 이용하여 발생될 수 있다. 또한 독출동작 이외의 구간에 항상 인에이블되는 내부신호를 이용하여 발생될 수도 있다. 필요에 따라서는 동기식 메모리장치내에 구비되어 있는 모드레지스터 셋트(MRS)를 이용하여 종단을 인에이블시킬 수도 있다.
도 4는 종단 인에이블 신호(TE) 발생회로의 제1실시예를 나타내는 회로도이다.
도 4를 참조하면, 제1실시예에 따른 종단 인에이블 신호 발생회로는, 노아게이트(41), 인버터(42), 인버터(43), 낸드게이트(44), 낸드게이트(45), 및 인버터(46)를 구비한다.
노아게이트(41)는 기입동작시 입력 데이터의 유효구간을 나타내는 신호(WV) 또는 독출구간이 아님을 나타내는 신호(TRST)와 모드레지스터 셋트 인에이블 신호(MRS_EN)를 수신한다. 인버터(42)는 노아게이트(41)의 출력신호를 반전시키고, 인버터(43)는 신호(MRS_TE)를 반전시킨다.
낸드게이트(44)는 모드레지스터 셋트 인에이블 신호(MRS_EN)와 인버터(43)의 출력신호를 수신하고, 낸드게이트(45)는 인버터(42)의 출력신호와 낸드게이트(44)의 출력신호를 수신한다. 인버터(46)는 낸드게이트(45)의 출력신호를 반전시켜 최종적으로 종단 인에이블 신호(TE)를 발생한다.
신호(WV)는 동기식 메모리장치의 기입동작시 입력 데이터가 들어오는 시간구간 동안만 논리"하이"로 인에이블되는 신호이며 동기식 메모리장치의 내부에서 발생되는 신호이다. 신호(TRST)는 동기식 메모리장치의 독출동작 이외의 구간에 항상 논리"하이"로 인에이블되는 신호이며 동기식 메모리장치의 내부에서 발생되는 신호이다. 신호(TRST)는 통상적으로 동기식 메모리장치의 출력 드라이버에 대한 인에이블 신호로서 사용된다.
모드레지스터 셋트 인에이블 신호(MRS_EN)는 동기식 메모리장치의 내부에 구비되는 모드 레지스터 셋트(MRS)의 출력신호로서 동기식 메모리장치의 외부로부터 MRS가 셋팅되면 논리"하이"로 인에이블되는 신호이다. 신호(MRS_TE)는 모드레지스터 셋트 인에이블 신호(MRS_EN)의 인에이블동안 종단을 인에이블시키기 위한 신호이다.
동작을 좀더 설명하면, 모드레지스터 셋트 인에이블 신호(MRS_EN)가 논리"로우"로 디스에이블된 상태에서 입력 데이터의 유효구간을 나타내는 신호(WV) 또는 독출구간이 아님을 나타내는 신호(TRST)가 논리"하이"가 되면 종단 인에이블 신호(TE)가 논리"하이"가 된다. 이에 따라 도 3에 도시된 스위치(TM)가 턴온되어 종단전압 포트(VTP)와 종단저항(R-term1)이 연결되며 그 결과 입출력 포트(DQ)에 연결되는 전송선(DB)에 종단이 제공된다.
모드레지스터 셋트 인에이블 신호(MRS_EN)가 논리"하이"로 인에이블된 상태에서는, 신호(MRS_TE)가 논리"하이"가 될 때 종단 인에이블 신호(TE)가 논리"하이"가 된다. 즉 모드레지스터 셋트 인에이블 신호(MRS_EN)와 신호(MRS_TE)가 모두 논리"하이"가 될 때는, 입력 데이터의 유효구간을 나타내는 신호(WV) 또는 독출구간이 아님을 나타내는 신호(TRST)에 무관하게 종단 인에이블 신호(TE)가 논리"하이"로 인에이블되어 전송선(DB)에 종단이 제공된다.
도 5는 종단 인에이블 신호(TE) 발생회로의 제2실시예를 나타내는 회로도이다.
도 5를 참조하면, 제2실시예에 따른 종단 인에이블 신호 발생회로는, 인버터(51), 낸드게이트(52), 낸드게이트(53), 및 인버터(54)를 구비한다.
인버터(51)는 신호(MRS_TE)를 반전시키고, 낸드게이트(52)는 기입동작시 입력 데이터의 유효구간을 나타내는 신호(WV) 또는 독출구간이 아님을 나타내는 신호(TRST)와 인버터(51)의 출력신호를 수신한다. 낸드게이트(53)는 신호(WV) 또는 신호(TRST)와 낸드게이트(52)의 출력신호를 수신하고, 인버터(54)는 낸드게이트(53)의 출력신호를 반전시켜 최종적으로 종단 인에이블 신호(TE)를 발생한다.
동작을 좀더 설명하면, 신호(WV) 또는 신호(TRST)가 논리"로우"일때에는 신호(MRS_TE)에 무관하게 종단 인에이블 신호(TE)가 논리"로우"로 디스에이블된다. 반면에 신호(WV) 또는 신호(TRST)가 논리"하이"일때에는 신호(MRS_TE)가 논리"하이"일 때 종단 인에이블 신호(TE)가 논리"하이"로 인에이블되고 신호(MRS_TE)가 논리"로우"일 때 종단 인에이블 신호(TE)가 논리"로우"로 디스에이블된다.
도 6은 본 발명의 제2실시예에 따른 ODT 방식을 나타내는 회로도이다.
도 6을 참조하면, 본 발명의 제2실시예에 따른 ODT 방식에서는 도 3의 제1실시예와 비교하여 메모리장치(600) 내부에 제2종단저항(R-term2)이 더 구비된다.
제2종단저항(R-term2)은 데이터 입출력 포트(DQ)에 일단이 연결되고 종단전압 포트(VTP)에 다른 일단이 연결된다. 여기에서 제2종단저항(R-term2)의 저항값은 제1종단저항(R-term1)의 저항값에 비해 현저히 크다.
좀더 상세히 설명하면, 메모리장치(600)의 기입동작시에만 종단을 인에이블시킨다면 기입동작 이외의 구간중 독출동작을 제외한 구간, 즉 기입동작 및 독출동작이 아닌 구간에서는 전송선(DB)이 플로우팅(Floating)된다. 이러한 경우 새로운기입동작시 전송선(DB)이 적절한 종단레벨(Termination level)로 준비되기 위해서는 소정의 시간이 필요하게 되는 데 이는 시스템 동작에 부담으로 작용한다.
이러한 문제점을 해결하기 위한 하나의 방법이 제1실시예에서와 같이 독출동작 이외의 구간에서는 항상 종단이 인에이블되도록 하는 것이다. 그러나 이러한 경우에도 메모리 콘트롤러와 메모리장치가 기입동작 및 독출동작을 연달아 수행할 때 전송선(DB)이 플로우팅되는 경우가 존재하여 순간적으로 전송선(DB)의 전압값이 원하지 않는 값으로 놓여질 수 있다.
따라서 도 6의 제2실시예에서는 전송선(DB)이 플로우팅되는 것을 방지하기 위해 데이터 입출력 포트(DQ)와 종단전압 포트(VTP)를 항상 연결하는 제2종단저항(R-term2)이 제공된다. 위에서 언급한 바와 같이 제2종단저항(R-term2)은 단순히 전송선(DB)의 플로우팅을 방지하기 위한 것이므로 제2종단저항(R-term2)의 저항값은 제1종단저항(R-term1)의 저항값에 비해 현저히 크게 구성된다.
제2실시예에서는 스위치(TM)가 턴온되어 종단이 인에이블되면 종단저항 값은 제1종단저항(R-term1)과 제2종단저항(R-term2) 간의 병렬저항 값이 된다. 그런데 제2종단저항(R-term2)의 저항값이 제1종단저항(R-term1)의 저항값에 비해 현저히 크므로 병렬저항 값은 제1종단저항(R-term1)의 저항값으로 근사될 수 있다.
도 7은 본 발명에 따른 ODT 회로를 포함하는 동기식 메모리장치를 채용하는 메모리 시스템의 일예를 나타내는 도면이다. 도 7에 도시된 메모리 시스템에서는 전압 레귤레이터(73)가 종단전압(VTTP)을 발생한다. 도 3 또는 도 6에 도시된 본 발명에 따른 ODT 회로(751)를 포함하는 동기식 메모리장치(75)는 전압레귤레이터(73)로부터 발생된 종단전압(VTTP)을 종단전압 포트(VTP)을 통해 수신한다.
도 8은 본 발명에 따른 ODT 회로를 포함하는 동기식 메모리장치를 채용하는 메모리 시스템의 다른 예를 나타내는 도면이다. 도 8에 도시된 메모리 시스템에서는 메모리 콘트롤러(81)가 종단전압(VTTP)을 발생한다. 상기 본 발명에 따른 ODT 회로(851)를 포함하는 동기식 메모리장치(85)는 메모리 콘트롤러(81)로부터 발생된 종단전압(VTTP)을 종단전압 포트(VTP)을 통해 수신한다.
도 9는 본 발명에 따른 ODT 회로를 포함하는 복수개의 동기식 메모리장치들을 공유하는 멀티 드롭 네트(Multi-drop net)를 채용하는 메모리 시스템을 나타내는 도면이다.
도 9에 도시된 바와 같은 멀티 드롭 네트를 채용하는 메모리 시스템에서는 메모리 콘트롤러(91)로부터 가장 먼쪽에 위치하는 메모리장치(94)에서만 ODT가 인에이블되고 가까운 쪽에 위치하는 메모리장치들(92,93)에서는 ODT가 디스에이블되는 것이 바람직하다. 이를 구현하기 위해서는 메모리 콘트롤러(91)에 의해 가장 먼쪽에 위치하는 메모리장치(94)의 MRS를 셋팅시키고 가까운 쪽에 위치하는 메모리장치들(92,93)의 MRS를 셋팅시키지 않으면 된다.
즉 MRS가 셋팅되는 메모리장치(94)에서는 도 4의 종단 인에이블 신호 발생회로에서 신호(MRS_EN)와 신호(MRS_TE)가 모두 논리"하이"가 되어 종단 인에이블 신호(TE)가 논리"하이"로 인에이블되며 그 결과 ODT가 인에이블된다. 반면에 MRS가 셋팅되지 않는 메모리장치(92,93)에서는 신호(MRS_EN)와 신호(MRS_TE)가 모두 논리"로우"가 되어 종단 인에이블 신호(TE)가 논리"로우"로 디스에이블되며 그 결과 ODT가 디스에이블된다.
여기에서는 하나의 메모리장치(94)에서만 ODT가 인에이블되는 경우가 설명되었지만, 필요에 따라 메모리 콘트롤러(91)로부터 먼쪽에 위치하는 하나 이상의 메모리장치에서 ODT가 인에이블되도록 구성될 수 있다.
또한 여기에서는 MRS의 셋팅 여부에 따라 ODT가 인에이블되거나 디스에이블되도록 구성되었지만, 메모리장치가 MRS 대신에 ID(Identity) 레지스터를 구비하고 메모리 콘트롤러에 의해 ID 레지스터를 셋팅함으로써 메모리장치의 ODT가 인에이블되도록 구성될 수도 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 따른 ODT 회로 및 방법에서는 ODT가 인에이블되어 있는 동안 전원전압(VDD)과 접지(VSS) 사이에 전류경로가 형성되지 않는다. 따라서 온칩 DC 전류 소모가 최소화되는 장점이 있다.

Claims (25)

  1. 종단전압을 수신하는 종단전압 포트;
    데이터 입출력 포트;
    상기 데이터 입출력 포트에 일단이 연결되는 제1종단저항; 및
    종단 인에이블 신호에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 스위치를 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단(On-Die Termination, ODT) 회로.
  2. 제1항에 있어서,
    상기 동기식 메모리장치의 기입동작시 입력 데이터의 유효구간을 나타내는 신호 또는 독출구간이 아님을 나타내는 신호 및 모드 레지스터 셋트(MRS)의 출력신호에 응답하여 상기 종단 인에이블 신호를 발생하는 종단 인에이블 신호 발생회로를 더 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  3. 제2항에 있어서, 상기 모드 레지스터 셋트(MRS)의 출력신호가 디스에이블되고 상기 입력 데이터의 유효구간을 나타내는 신호 또는 상기 독출구간이 아님을 나타내는 신호가 인에이블될 때 상기 종단 인에이블 신호가 인에이블되는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  4. 제2항에 있어서, 상기 모드레지스터 셋트(MRS)의 출력신호가 인에이블될 때는 상기 입력 데이터의 유효구간을 나타내는 신호 또는 상기 독출구간이 아님을 나타내는 신호에 무관하게 상기 종단 인에이블 신호가 인에이블되는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  5. 제1항에 있어서,
    상기 데이터 입출력 포트에 일단이 연결되고 상기 종단전압 포트에 다른 일단이 연결되는 제2종단저항을 더 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  6. 제5항에 있어서, 상기 제2종단저항의 저항값은 상기 제1종단저항의 저항값에 비해 현저히 큰 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  7. 제1항에 있어서, 상기 종단전압은 상기 동기식 메모리장치가 장착되는 시스템 내의 전압 레귤레이터로부터 발생되는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  8. 제1항에 있어서, 상기 종단전압은 상기 동기식 메모리장치가 장착되는 시스템 내의 메모리 콘트롤러로부터 발생되는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  9. 제1항에 있어서, 상기 종단전압 포트의 수는 적어도 하나 이상인 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단회로.
  10. 동기식 메모리장치의 온 다이 종단 방법에 있어서,
    상기 동기식 메모리장치 내부에 종단전압을 수신하는 종단전압 포트를 구비시키는 단계;
    상기 동기식 메모리장치의 데이터 입출력 포트에 일단이 연결되는 제1종단저항을 상기 동기식 메모리장치 내부에 구비시키는 단계; 및
    상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 단계를 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단 방법.
  11. 제10항에 있어서, 상기 선택적으로 연결하는 단계는,
    상기 동기식 메모리장치의 기입동작시 입력 데이터의 유효구간 동안에 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 단계를 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단 방법.
  12. 제10항에 있어서, 상기 선택적으로 연결하는 단계는,
    상기 메모리장치의 독출동작이외의 구간 동안에 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 단계를 구비하는 것을 특징으로 하는 동기식메모리장치의 온 다이 종단방법.
  13. 제10항에 있어서, 상기 선택적으로 연결하는 단계는,
    외부에서 상기 메모리장치의 내부에 구비되는 모드 레지스터 셋트(MRS)가 셋팅될 때 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 단계를 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단방법.
  14. 제10항에 있어서,
    상기 데이터 입출력 포트에 일단이 연결되고 상기 종단전압 포트에 다른 일단이 연결되는 제2종단저항을 상기 동기식 메모리장치 내부에 구비시키는 단계를 더 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단방법.
  15. 제14항에 있어서, 상기 제2종단저항의 저항값은 상기 제1종단저항의 저항값에 비해 현저히 큰 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단방법.
  16. 제10항에 있어서,
    상기 종단전압을 상기 동기식 메모리장치가 장착되는 시스템 내의 전압 레귤레이터로부터 발생하여 상기 종단전압 포트로 제공하는 단계를 더 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단방법.
  17. 제10항에 있어서,
    상기 종단전압을 상기 동기식 메모리장치가 장착되는 시스템 내의 메모리 콘트롤러로부터 발생하여 상기 종단전압 포트로 제공하는 단계를 더 구비하는 것을 특징으로 하는 동기식 메모리장치의 온 다이 종단방법.
  18. 메모리 콘트롤러;
    종단전압을 발생하는 전압 레귤레이터; 및
    상기 메모리 콘트롤러와 상기 전압 레귤레이터에 연결되고 온 다이 종단회로를 포함하는 동기식 메모리장치를 구비하고,
    상기 온 다이 종단회로는,
    상기 전압 레귤레이터로부터 상기 종단전압을 수신하는 종단전압 포트;
    상기 메모리 콘트롤러로부터 입력 데이터를 수신하거나 상기 메모리 콘트롤러로 출력 데이터를 출력하는 데이터 입출력 포트;
    상기 데이터 입출력 포트에 일단이 연결되는 제1종단저항; 및
    종단 인에이블 신호에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 스위치를 구비하는 것을 특징으로 하는 메모리 시스템.
  19. 제18항에 있어서, 상기 온 다이 종단회로는,
    상기 동기식 메모리장치의 기입동작시 입력 데이터의 유효구간을 나타내는신호 또는 독출구간이 아님을 나타내는 신호 및 모드 레지스터 셋트(MRS)의 출력신호에 응답하여 상기 종단 인에이블 신호를 발생하는 종단 인에이블 신호 발생회로를 더 구비하는 것을 특징으로 하는 메모리 시스템.
  20. 제18항에 있어서, 상기 온 다이 종단회로는,
    상기 데이터 입출력 포트에 일단이 연결되고 상기 종단전압 포트에 다른 일단이 연결되는 제2종단저항을 더 구비하는 것을 특징으로 하는 메모리 시스템.
  21. 종단전압을 발생하는 메모리 콘트롤러; 및
    상기 메모리 콘트롤러에 연결되고 온 다이 종단회로를 포함하는 동기식 메모리장치를 구비하고,
    상기 온 다이 종단회로는,
    상기 메모리 콘트롤러로부터 상기 종단전압을 수신하는 종단전압 포트;
    상기 메모리 콘트롤러로부터 입력 데이터를 수신하거나 상기 메모리 콘트롤러로 출력 데이터를 출력하는 데이터 입출력 포트;
    상기 데이터 입출력 포트에 일단이 연결되는 제1종단저항; 및
    종단 인에이블 신호에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 선택적으로 연결하는 스위치를 구비하는 것을 특징으로 하는 메모리 시스템.
  22. 제21항에 있어서, 상기 온 다이 종단회로는,
    상기 동기식 메모리장치의 기입동작시 입력 데이터의 유효구간을 나타내는 신호 또는 독출구간이 아님을 나타내는 신호 및 모드 레지스터 셋트(MRS)의 출력신호에 응답하여 상기 종단 인에이블 신호를 발생하는 종단 인에이블 신호 발생회로를 더 구비하는 것을 특징으로 하는 메모리 시스템.
  23. 제21항에 있어서, 상기 온 다이 종단회로는,
    상기 데이터 입출력 포트에 일단이 연결되고 상기 종단전압 포트에 다른 일단이 연결되는 제2종단저항을 더 구비하는 것을 특징으로 하는 메모리 시스템.
  24. 메모리 콘트롤러; 및
    채널을 통해 상기 메모리 콘트롤러에 연결되고 온 다이 종단회로를 포함하는 복수개의 동기식 메모리장치들을 구비하고,
    상기 복수개의 동기식 메모리장치들중 상기 메모리 콘트롤러로부터 먼쪽에 위치하는 하나 이상의 메모리장치에서만 상기 온 다이 종단회로가 인에이블되고 나머지 메모리장치들에서는 상기 온 다이 종단회로가 디스에이블되는 것을 특징으로 하는 메모리 시스템.
  25. 제24항에 있어서, 상기 온 다이 종단회로는,
    종단전압을 수신하는 종단전압 포트;
    데이터 입출력 포트;
    상기 데이터 입출력 포트에 일단이 연결되는 제1종단저항; 및
    종단 인에이블 신호의 활성화에 응답하여 상기 종단전압 포트와 상기 제1종단저항의 다른 일단을 연결하는 스위치를 구비하고,
    상기 종단 인에이블 신호는 상기 메모리장치 내부의 모드 레지스터 셋트(MRS)가 셋팅될 때 활성화되어 상기 온 다이 종단회로가 인에이블되는 것을 특징으로 하는 메모리 시스템.
KR10-2002-0072478A 2002-11-20 2002-11-20 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템 Expired - Fee Related KR100464437B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0072478A KR100464437B1 (ko) 2002-11-20 2002-11-20 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
DE10354535A DE10354535B4 (de) 2002-11-20 2003-11-12 Chipintegrierte Abschlussschaltung, zugehörige Speicheranordnung und zugehöriges Abschlussverfahren
TW092132136A TWI236679B (en) 2002-11-20 2003-11-17 On-die termination circuit and method for reducing on-chip dc current, and memory system including memory device having the same
US10/716,120 US7034565B2 (en) 2002-11-20 2003-11-18 On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same
CN200310116315A CN100594550C (zh) 2002-11-20 2003-11-19 用于降低单片直流电源的片上终接电路、方法及存储系统
JP2003390227A JP4326919B2 (ja) 2002-11-20 2003-11-20 オンチップｄｃ電流消耗を最小化できるｏｄｔ回路とｏｄｔ方法及びそれを具備するメモリ装置を採用するメモリシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072478A KR100464437B1 (ko) 2002-11-20 2002-11-20 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템

Publications (2)

Publication Number Publication Date
KR20040043995A KR20040043995A (ko) 2004-05-27
KR100464437B1 true KR100464437B1 (ko) 2004-12-31

Family

ID=36674999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072478A Expired - Fee Related KR100464437B1 (ko) 2002-11-20 2002-11-20 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템

Country Status (6)

Country Link
US (1) US7034565B2 (ko)
JP (1) JP4326919B2 (ko)
KR (1) KR100464437B1 (ko)
CN (1) CN100594550C (ko)
DE (1) DE10354535B4 (ko)
TW (1) TWI236679B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525339B2 (en) 2006-03-21 2009-04-28 Samsung Electronics Co., Ltd. Semiconductor memory device testing on/off state of on-die-termination circuit during data read mode, and test method of the state of on-die-termination circuit

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532431B1 (ko) * 2003-04-29 2005-11-30 삼성전자주식회사 부정합되는 온-다이 터미네이션 회로 및 터미네이션 방법
KR100543913B1 (ko) * 2003-05-31 2006-01-23 주식회사 하이닉스반도체 Ｓｄｒ／ｄｄｒ 모드를 지원하는 콤보형 동기식 디램
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100605601B1 (ko) 2004-05-06 2006-07-31 주식회사 하이닉스반도체 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US7574634B2 (en) * 2004-06-21 2009-08-11 Micron Technology, Inc. Real time testing using on die termination (ODT) circuit
DE102004042173B4 (de) * 2004-08-31 2008-12-18 Qimonda Ag DQS-Signalling in DDR-III-Speichersystemen ohne Präambel
US7495985B1 (en) * 2004-10-25 2009-02-24 Nvidia Corporation Method and system for memory thermal load sharing using memory on die termination
KR100670702B1 (ko) 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
KR100670699B1 (ko) * 2004-11-01 2007-01-17 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
US7164600B2 (en) * 2004-12-10 2007-01-16 Micron Technology Inc Reducing DQ pin capacitance in a memory device
US7138823B2 (en) * 2005-01-20 2006-11-21 Micron Technology, Inc. Apparatus and method for independent control of on-die termination for output buffers of a memory device
KR100575006B1 (ko) 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8438328B2 (en) * 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US7386656B2 (en) * 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8335894B1 (en) * 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8090897B2 (en) * 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
KR100670674B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치
KR100660873B1 (ko) * 2005-07-22 2006-12-26 삼성전자주식회사 인덕턴스를 갖는 온-다이 터미네이션을 포함하는 메모리시스템
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals
KR100684904B1 (ko) 2005-08-05 2007-02-20 삼성전자주식회사 온 다이 종단 회로를 포함한 반도체 메모리 장치 및 그것의온 다이 종단 방법
US20070046308A1 (en) * 2005-08-26 2007-03-01 Ronald Baker Test modes for a semiconductor integrated circuit device
DE112006004263B4 (de) * 2005-09-02 2015-05-13 Google, Inc. Speicherbaustein
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
KR100805696B1 (ko) 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR100753035B1 (ko) * 2005-09-29 2007-08-30 주식회사 하이닉스반도체 온-다이 터미네이션 테스트 장치
US7345930B2 (en) 2005-09-29 2008-03-18 Hynix Semiconductor Inc. Write circuit of memory device
KR100761359B1 (ko) * 2005-09-29 2007-09-27 주식회사 하이닉스반도체 온-다이 터미네이션 제어회로 및 방법
US7365564B2 (en) 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination
KR100733430B1 (ko) 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 장치
US7372293B2 (en) * 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
KR100849065B1 (ko) * 2005-12-15 2008-07-30 주식회사 하이닉스반도체 동기식 메모리 장치의 드라이버 및 오디티 임피던스 조절방법
TWI323467B (en) * 2005-12-27 2010-04-11 Hynix Semiconductor Inc On-die termination circuit for semiconductor memory apparatus
KR100681879B1 (ko) * 2006-01-16 2007-02-15 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
KR100718049B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 그 제어방법
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100844932B1 (ko) 2006-09-27 2008-07-10 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
JP4229164B2 (ja) * 2006-10-03 2009-02-25 ソニー株式会社 閃光装置
KR100851989B1 (ko) * 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법
KR100790821B1 (ko) * 2006-11-15 2008-01-03 삼성전자주식회사 반도체 메모리 장치에서의 온다이 터미네이션 회로
US8599631B2 (en) 2006-12-21 2013-12-03 Rambus Inc. On-die termination of address and command signals
KR100880835B1 (ko) 2007-01-03 2009-02-02 주식회사 하이닉스반도체 메모리장치의 음전압 공급장치.
KR20080065100A (ko) 2007-01-08 2008-07-11 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
KR100820783B1 (ko) 2007-03-02 2008-04-11 주식회사 하이닉스반도체 미스매치를 줄인 온 다이 터미네이션 장치
KR100821585B1 (ko) 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로
KR100857438B1 (ko) * 2007-03-13 2008-09-10 주식회사 하이닉스반도체 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의 기준전압 생성 회로
KR100897255B1 (ko) 2007-04-12 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로 및 방법
KR100930399B1 (ko) 2007-05-10 2009-12-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
KR100881195B1 (ko) 2007-05-22 2009-02-05 삼성전자주식회사 고주파 성능을 개선한 ｏｄｔ 회로
US7558130B2 (en) * 2007-06-04 2009-07-07 Micron Technology, Inc. Adjustable drive strength apparatus, systems, and methods
KR100853468B1 (ko) 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
JP2009252322A (ja) * 2008-04-09 2009-10-29 Nec Electronics Corp 半導体メモリ装置
KR20100003064A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 온도감지회로, 이를 포함하는 온도정보 출력장치 및온도감지방법
JP5262706B2 (ja) * 2008-12-26 2013-08-14 富士通セミコンダクター株式会社 半導体集積回路，データ転送システムおよびデータ転送方法
KR101069678B1 (ko) * 2009-06-16 2011-10-05 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로
US9153296B2 (en) * 2010-06-28 2015-10-06 Intel Corporation Methods and apparatuses for dynamic memory termination
US8649229B2 (en) * 2011-06-29 2014-02-11 Intel Corporation Memory module bus termination voltage (VTT) regulation and management
KR101853874B1 (ko) * 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
US9823990B2 (en) 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
USRE49506E1 (en) * 2012-12-03 2023-04-25 Samsung Electronics Co., Ltd. High/low speed mode selection for output driver circuits of a memory interface
US9571098B2 (en) 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
JP6509711B2 (ja) * 2015-10-29 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びメモリシステム
US10530325B1 (en) 2018-08-30 2020-01-07 Advanced Micro Devices, Inc. Low loss T-coil configuration with frequency boost for an analog receiver front end
US10749552B2 (en) 2018-09-24 2020-08-18 Advanced Micro Devices, Inc. Pseudo differential receiving mechanism for single-ended signaling
US10692545B2 (en) 2018-09-24 2020-06-23 Advanced Micro Devices, Inc. Low power VTT generation mechanism for receiver termination
KR102698034B1 (ko) * 2018-11-19 2024-08-22 에스케이하이닉스 주식회사 반도체장치
US10944368B2 (en) 2019-02-28 2021-03-09 Advanced Micro Devices, Inc. Offset correction for pseudo differential signaling
US10630289B1 (en) * 2019-03-01 2020-04-21 Realtek Semiconductor Corp. On-die-termination circuit and control method for of the same
US11152944B2 (en) 2019-09-13 2021-10-19 Advanced Micro Devices, Inc. Termination calibration scheme using a current mirror
US11397695B2 (en) * 2019-10-22 2022-07-26 Micron Technology, Inc. Configurable memory termination

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746104A (ja) * 1994-02-04 1995-02-14 Kawasaki Steel Corp プログラマブル入力回路
JPH1020974A (ja) * 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
US6026456A (en) * 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
KR20030008327A (ko) * 2001-07-20 2003-01-25 삼성전자 주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
KR20030083237A (ko) * 2002-04-19 2003-10-30 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721497A (en) * 1996-01-23 1998-02-24 Sun Microsystems, Inc. Cold termination for a bus
US6356106B1 (en) * 2000-09-12 2002-03-12 Micron Technology, Inc. Active termination in a multidrop memory system
US6934785B2 (en) * 2000-12-22 2005-08-23 Micron Technology, Inc. High speed interface with looped bus
US6424170B1 (en) * 2001-05-18 2002-07-23 Intel Corporation Apparatus and method for linear on-die termination in an open drain bus architecture system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
JPH0746104A (ja) * 1994-02-04 1995-02-14 Kawasaki Steel Corp プログラマブル入力回路
US6026456A (en) * 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
JPH1020974A (ja) * 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
KR20030008327A (ko) * 2001-07-20 2003-01-25 삼성전자 주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
KR20030083237A (ko) * 2002-04-19 2003-10-30 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525339B2 (en) 2006-03-21 2009-04-28 Samsung Electronics Co., Ltd. Semiconductor memory device testing on/off state of on-die-termination circuit during data read mode, and test method of the state of on-die-termination circuit

Also Published As

Publication number Publication date
CN100594550C (zh) 2010-03-17
JP4326919B2 (ja) 2009-09-09
CN1519853A (zh) 2004-08-11
JP2004310981A (ja) 2004-11-04
TWI236679B (en) 2005-07-21
DE10354535B4 (de) 2009-07-09
US20040100837A1 (en) 2004-05-27
KR20040043995A (ko) 2004-05-27
DE10354535A1 (de) 2004-06-17
TW200506959A (en) 2005-02-16
US7034565B2 (en) 2006-04-25

Similar Documents

Publication Publication Date Title
KR100464437B1 (ko) 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
US7092299B2 (en) Memory devices, systems and methods using selective on-die termination
US6526473B1 (en) Memory module system for controlling data input and output by connecting selected memory modules to a data line
KR101179429B1 (ko) 준비-비지 신호를 비-휘발성 메모리 디바이스로부터 메모리 제어기에 제공
US7068078B2 (en) Data output driver
US10535396B2 (en) Memory device write circuitry
US20030179639A1 (en) Memory with address management
KR100881131B1 (ko) 온-다이 터미네이션 저항 측정장치 및 반도체 메모리 장치
US10734067B1 (en) Memory device latch circuitry
JP2009252322A (ja) 半導体メモリ装置
CN111418019A (zh) 用于改进存储器装置中的输入信号质量的系统和方法
US20040218434A1 (en) Mismatched on-die termination circuits and termination methods therefor
US10985738B1 (en) High-speed level shifter
US10586574B2 (en) Word line cache mode
US5764573A (en) Semiconductor device capable of externally and readily identifying set bonding optional function and method of identifying internal function of semiconductor device
US10171268B2 (en) Asymmetric on-state resistance driver optimized for multi-drop DDR4
US8225417B2 (en) Circuit for controlling signal line transmitting data and method of controlling the same
KR100323254B1 (ko) 반도체 집적 회로
KR100191022B1 (ko) 반도체 집적회로 장치
KR100807118B1 (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021120

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071203

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091214

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151109