[go: up one dir, main page]

KR101069678B1 - 반도체 메모리 장치의 온도 감지 회로 - Google Patents

반도체 메모리 장치의 온도 감지 회로 Download PDF

Info

Publication number
KR101069678B1
KR101069678B1 KR1020090053348A KR20090053348A KR101069678B1 KR 101069678 B1 KR101069678 B1 KR 101069678B1 KR 1020090053348 A KR1020090053348 A KR 1020090053348A KR 20090053348 A KR20090053348 A KR 20090053348A KR 101069678 B1 KR101069678 B1 KR 101069678B1
Authority
KR
South Korea
Prior art keywords
signal
temperature
node
voltage
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090053348A
Other languages
English (en)
Other versions
KR20100134967A (ko
Inventor
김제윤
이종천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090053348A priority Critical patent/KR101069678B1/ko
Priority to CN201410079844.XA priority patent/CN103956178A/zh
Priority to CN200910260968.7A priority patent/CN101923891B/zh
Priority to US12/650,073 priority patent/US8300486B2/en
Publication of KR20100134967A publication Critical patent/KR20100134967A/ko
Application granted granted Critical
Publication of KR101069678B1 publication Critical patent/KR101069678B1/ko
Priority to US13/664,971 priority patent/US8625375B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

인에이블 신호가 인에이블되면 오실레이터 신호를 생성하는 고정 주기 오실레이터, 상기 인에이블 신호가 인에이블되면 온도 변화에 따라 인에이블 구간이 가변되는 온도 가변 신호를 생성하는 온도 가변 신호 생성부, 및 상기 온도 가변 신호의 인에이블 구간 동안 상기 오실레이터 신호를 카운팅하여 온도 정보 신호를 생성하는 카운팅부를 포함한다.
온도, 온도 정보 신호

Description

반도체 메모리 장치의 온도 감지 회로{Temperature Detection Circuit of a Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 반도체 메모리 장치의 온도 감지 회로에 관한 것이다.
반도체 메모리 장치는 커패시터에 전하를 충전 또는 방전시킴으로써, 데이터를 저장하는 장치이다. 따라서, 반도체 메모리 장치는 커패시터의 전압 레벨을 유지시키기 위하여 리프레쉬라는 동작을 수행하도록 설계된다.
리프레쉬 동작을 주기적으로 반복 수행함으로써, 반도체 메모리 장치는 데이터를 유지하게 된다.
반도체 메모리 장치의 저전력화를 추구하는 현재 추세에 따라 리프레쉬 동작에 소모되는 전력을 줄일 수 있는 방법이 제시되고 있다. 리프레쉬 동작에서 소모되는 전력을 줄이는 방법 중에 리프레쉬 동작의 반복 주기를 온도 변화에 따라 변화시키는 방법이 있다.
온도 변화에 따라 리프레쉬 동작의 반복 주기를 변화시키기 위해서는 반도체 메모리 장치 내에 온도 감지 회로가 필요하다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 반도체 메모리장치 내에서 온도를 감지할 수 있는 반도체 메모리 장치의 온도 감지 회로를 제공하기 위한 것을 그 목적으로 한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 감지 회로는 인에이블 신호가 인에이블되면 오실레이터 신호를 생성하는 고정 주기 오실레이터, 상기 인에이블 신호가 인에이블되면 온도 변화에 따라 인에이블 구간이 가변되는 온도 가변 신호를 생성하는 온도 가변 신호 생성부, 및 상기 온도 가변 신호의 인에이블 구간 동안 상기 오실레이터 신호를 카운팅하여 온도 정보 신호를 생성하는 카운팅부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 감지 회로는 인에이블 신호가 인에이블되면 온도 가변 신호를 인에이블시키며, 커패시터를 충전하고, 상기 커패시터의 전압 레벨이 기준 전압 레벨보다 높아지면 상기 커패시터를 방전시켜 상기 커패시터의 전압 레벨이 상기 기준 전압 레벨보다 낮아지면 상기 온도 가변 신호를 디스에이블시키는 온도 가변 신호 생성부, 및 상기 온도 가변 신호의 인에이블 구간동안 오실레이터 신호를 카운팅하여 온도 정보 신호를 포함한다.
본 발명에 따른 반도체 메모리 장치의 온도 감지 회로는 반도체 메모리 장치 내에 설계되어져 반도체 메모리 장치의 동작 온도 및 주변 온도 변화에 대한 정확한 온도를 감지하여 온도 정보 신호를 생성할 수 있는 효과가 있다. 또한 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로의 출력 즉, 온도 정보 신호를 이용하여 온도 변화에 따라 리프레쉬 동작 주기를 제어함으로써 반도체 메모리 장치의 전력 소모를 줄일 수 있는 효과가 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 감지 회로는 도 1에 도시된 바와 같이, 고정 주기 오실레이터(100), 온도 가변 신호 생성부(200), 및 카운팅부(300)를 포함한다.
상기 고정 주기 오실레이터(100)는 인에이블 신호(en)가 인에이블되면 오실레이터 신호(osc)를 생성한다. 상기 인에이블 신호(en)는 온 다이 터미네이션(on die termination) 인에이블 신호일 수 있다. 반도체 메모리 장치는 반도체 메모리 장치의 외부와 내부의 임피던스 값을 매칭(matching)시켜 반도체 메모리 장치가 외부로 데이터를 출력할 경우 출력되는 데이터의 노이즈를 최대한 줄일 수 있도록 구성된다. 이때, 반도체 메모리 장치가 외부 임피던스와 내부 임피던스를 매칭시키는 동작을 수행하는 회로를 온 다이 터미네이션 회로라 한다. 본 발명의 인에이블 신호(en)를 온 다이 터미네이션 인에이블 신호와 동일하게 이용함으로써, 본 발명의 온도 감지 회로는 반도체 메모리 장치가 임피던스 매칭 동작을 수행하는 동안 온도를 감지할 수 있다.
상기 고정 주기 오실레이터(100)는 도 2에 도시된 바와 같이, 제 1 내지 제 6 인버터(IV11~IV16), 및 제 1 낸드 게이트(ND11)를 포함한다.
상기 제 1 내지 제 6 인버터(IV11~IV16)는 직렬로 연결된다. 상기 제 1 낸드 게이트(ND11)는 상기 제 6 인버터(IV16)의 출력 신호, 및 상기 인에이블 신호(en)를 입력 받고, 자신의 출력 신호를 상기 제 1 인버터(IV11)에 출력한다.
상기 온도 가변 신호 생성부(200)는 상기 인에이블 신호(en)가 인에이블되면 온도 변화에 따라 인에이블 구간이 가변되는 온도 가변 신호(signal_temp)를 생성한다. 예를 들어, 상기 온도 가변 신호 생성부(200)는 상기 인에이블 신호(en)가 인에이블되면 상기 온도 가변 신호(signal_temp)를 인에이블시키고, 상기 온도 변화에 따라 상기 온도 가변 신호(signal_temp)의 디스에이블 타이밍을 가변시킨다.
상기 온도 가변 신호 생성부(200)는 도 3에 도시된 바와 같이, 상기 인에이블 신호(en)가 하이 레벨로 인에이블되면 전압 노드(V_node)의 전압 레벨을 높인다. 또한, 상기 온도 가변 신호 생성부(200)는 상기 전압 노드(V_node)의 전압 레벨이 기준 전압(Vref) 레벨보다 높아지면, 상기 전압 노드(V_node)의 전압 레벨을 낮추며 상기 전압 노드(V_node)의 레벨이 상기 기준 전압(Vref)의 레벨보다 낮아지면 인에이블된 상기 온도 가변 신호(signal_temp)를 디스에이블시킨다. 이때, 상기 전압 노드(V_node)의 전압 레벨이 상기 기준 전압(Vref)의 레벨보다 높아져 상기 전압 노드(V_node)의 전압 레벨을 낮출 경우, 상기 온도가 높아질수록 상기 전압 노드(V_node)의 전압 강하 폭을 커지게 하고, 상기 온도가 낮아질수록 상기 전압 노드(V_node)의 전압 강하 폭을 작아지게 한다.
상기 온도 가변 신호 생성부(200)는 제어부(210), 전압 노드 레벨 제어 부(220), 비교부(230), 및 분주부(240)를 포함한다.
상기 제어부(210)는 상기 인에이블 신호(en)와 비교 신호(com)에 응답하여 상기 제어 신호(ctrl) 및 반전 제어 신호(ctrlb)를 생성한다. 이때, 상기 반전 제어신호(ctrlb)는 상기 제어 신호(ctrl)의 반전 신호이다. 예를 들어, 상기 제어부(210)는 상기 인에이블 신호(en)가 로우 레벨로 디스에이블되면 상기 비교 신호(com)와는 무관하게 상기 제어 신호(ctrl)를 하이 레벨로 디스에이블시킨다. 한편, 상기 제어부(210)는 상기 인에이블 신호(en)가 하이 레벨로 인에이블되면 상기 비교 신호(com)에 따라 상기 제어 신호(ctrl)를 생성한다. 즉, 상기 제어부(210)는 상기 인에이블 신호(en)가 하이 레벨로 인에이블되고 상기 비교 신호(com)가 하이 레벨로 인에이블되면 상기 제어 신호(ctrl)를 디스에이블시키고, 상기 인에이블 신호(en)가 인에이블되고 상기 비교 신호(com)가 디스에이블되면 상기 제어 신호(ctrl)를 인에이블시킨다.
상기 제어부(210)는 제 7 내지 제 9 인버터(IV21~IV23), 및 제 2 낸드 게이트(ND21)를 포함한다. 상기 제 7 인버터(IV21)는 상기 비교 신호(com)를 입력 받는다. 상기 제 2 낸드 게이트(ND21)는 상기 제 7 인버터(IV21)의 출력 신호 및 상기 인에이블 신호(en)를 입력 받는다. 상기 제 8 인버터(IV22)는 상기 제 2 낸드 게이트(ND21)의 출력 신호를 입력 받아 상기 반전 제어 신호(ctrlb)를 출력한다. 상기 제 9 인버터(IV23)는 상기 제 8 인버터(IV22)의 출력 신호를 입력 받아 상기 제어 신호(ctrl)를 출력한다.
상기 전압 노드 레벨 제어부(220)는 상기 제어 신호(ctrl)가 로우 레벨로 인 에이블되면 상기 전압 노드(V_node)의 전압 레벨을 높이고, 상기 제어 신호(ctrl)가 하이 레벨로 디스에이블되면 상기 전압 노드(V_node)의 전압 레벨을 낮춘다.
상기 전압 노드 레벨 제어부(220)는 충전부(221), 및 방전부(222)를 포함한다.
상기 충전부(221)는 상기 제어 신호(ctrl)가 로우 레벨로 인에이블되면 커패시터(C21)를 충전시켜 상기 전압 노드(V_node)의 전압 레벨을 높인다.
상기 충전부(221)는 제 1 트랜지스터(P21), 및 커패시터(C21)를 포함한다. 상기 제 1 트랜지스터(P21)는 게이트에 상기 제어 신호(ctrl)를 입력 받고 소오스에 외부 전압(VDD)을 인가 받는다. 상기 커패시터(C21)는 일단에 상기 제 1 트랜지스터(P21)의 드레인이 연결되고 타단에 접지단(VSS)이 연결된다.
상기 방전부(222)는 상기 제어 신호(ctrl)가 하이 레벨로 디스에이블되면 상기 커패시터(C21)를 방전시켜 상기 전압 노드(V_node)의 전압 레벨을 낮춘다. 한편, 상기 방전부(222)는 상기 제어 신호(ctrl)가 로우 레벨로 인에이블되면 상기 전압 노드(V_node)의 전압 레벨이 낮아지는 것을 방지한다.
상기 방전부(222)는 제 2 내지 제 4 트랜지스터(N21, N22, P21)를 포함한다. 상기 제 2 트랜지스터(N21)는 드레인과 게이트에 상기 전압 노드(V_node)에 연결된다. 상기 제 3 트랜지스터(N22)는 드레인과 게이트에 상기 제 2 트랜지스터(N21)의 소오스에 연결되고 소오스에 접지단(VSS)이 연결된다. 상기 제 4 트랜지스터(P22)는 게이트에 상기 제어 신호(ctrl)를 입력 받고 소오스에 외부 전압(VDD)을 인가 받으며 드레인에 상기 제 2 및 제 3 트랜지스터(N21, N22)가 연결된 노드가 연결된 다. 상기 제 2 및 제 3 트랜지스터(N21, N22)는 온도가 높아질수록 문턱 전압 레벨이 낮아져 상기 전압 노드(V_node)로부터 접지단(VSS)에 흐르는 전류의 양을 증가시킨다. 따라서 온도가 높아질수록 상기 전압 노드(V_node)의 전압 레벨 강하 폭은 커지게 된다. 또한 상기 제 2 및 제 3 트랜지스터(N21, N22)는 온도가 낮아질수록 문턱 전압 레벨이 높아져 상기 전압 노드(V_node)로부터 접지단(VSS)에 흐르는 전류의 양을 감소시킨다. 따라서 온도가 낮아질수록 상기 전압 노드(V_node)의 전압 레벨 강하 폭은 작아지게 된다.
상기 방전부(222)는 온도가 높아질수록 상기 기준 전압(Vref) 레벨보다 높아진 상기 전압 노드(V_node)의 전압 레벨을 빨리 상기 기준 전압(Vref) 레벨보다 낮아지도록 동작하고, 온도가 낮아질수록 상기 기준 전압(Vref) 레벨보다 높아진 상기 전압 노드(V_node)의 전압 레벨을 늦게 상기 기준 전압(Vref) 레벨보다 낮아지게 동작한다. 또한 상기 제 4 트랜지스터(P22)는 상기 제어 신호(ctrl)가 로우 레벨로 인에이블될 경우 상기 제 2 트랜지스터(N21)의 소오스 전압 레벨을 높여 상기 제 2 트랜지스터(N21)가 턴오프되도록 한다. 따라서, 상기 방전부(222)는 상기 제어 신호(ctrl)가 인에이블되었을 때는 상기 전압 노드(V_node)의 전압 레벨을 낮추는 동작을 수행하지 않고, 상기 제어 신호(ctrl)가 디스에이블되었을 때만 상기 전압 노드(V_node)의 전압 레벨을 낮추는 동작을 수행한다. 결국, 상기 제 4 트랜지스터(P22)가 상기 방전부(222)의 동작 여부를 결정하므로, 상기 제 4 트랜지스터(P22)를 방전 제어부라 할 수 있다.
상기 비교부(230)는 상기 기준 전압(Vref)과 상기 전압 노드(V_node)의 레벨 을 비교하여 상기 비교 신호(com)를 생성한다. 예를 들어, 상기 비교부(230)는 상기 기준 전압(Vref) 레벨이 상기 전압 노드(V_node)의 전압 레벨보다 높을 경우 로우 레벨로 디스에이블된 상기 비교 신호(com)를 출력하고, 상기 기준 전압(Vref) 레벨이 상기 전압 노드(V_node)의 전압 레벨보다 낮을 경우 하이 레벨로 인에이블된 상기 비교 신호(com)를 출력한다.
상기 비교부(230)는 제 5 내지 제 9 트랜지스터(N23~N25, P23, P24)를 포함한다. 상기 제 5 트랜지스터(N23)는 게이트에 상기 기준 전압(Vref)을 인가 받는다. 상기 제 6 트랜지스터(N24)는 게이트에 상기 전압 노드(V_node)가 연결된다. 상기 제 7 트랜지스터(N25)는 게이트에 상기 기준 전압(Vref)을 인가 받고 드레인에 상기 제 5 및 제 6 트랜지스터(N23, N24)의 각 소오스가 연결된 공통 노드가 연결되며 소오스에 접지단(VSS)이 연결된다. 상기 제 8 트랜지스터(P23)는 소오스에 외부 전압(VDD)을 인가 받고 드레인에 상기 제 5 트랜지스터(N23)의 드레인에 연결된다. 상기 제 9 트랜지스터(P24)는 소오스에 외부 전압(VDD)을 인가 받고 게이트와 드레인에 상기 제 8 트랜지스터(P23)의 게이트와 상기 제 6 트랜지스터(N24)의 드레인이 연결된 공통 노드에 연결된다.
상기 분주부(240)는 상기 반전 제어 신호(ctrlb)에 응답하여 상기 온도 가변 신호(signal_temp)를 생성한다. 예를 들어, 상기 분주부(240)는 상기 반전 제어 신호(ctrlb)가 하이 레벨로 천이할 때마다 상기 온도 가변 신호(signal_temp)의 레벨을 반전시킨다. 이때, 상기 분주부(240)는 로우 레벨의 상기 온도 가변 신호(signal_temp)를 초기화 값을 갖는다.
상기 분주부(240)는 제 10 인버터(IV24), 및 플립 플롭(FF21)을 포함한다, 성기 플립 플롭(FF21)은 클럭 입력단에 상기 반전 제어 신호(ctrlb)를 입력 받는다. 상기 제 10 인버터(IV24)는 상기 플립 플롭(FF21)의 출력 신호를 입력 받아 자신의 출력 신호를 상기 플립 플롭(FF21)의 입력 신호로서 출력한다. 이때, 상기 플립 플롭(FF21)의 출력 신호가 상기 온도 가변 신호(signal_temp)로서 출력된다.
상기 카운팅부(300)는 상기 온도 가변 신호(signal_temp)의 인에이블 구간동안 상기 오실레이터 신호(osc)를 카운팅하여 온도 정보 신호(Temp_code<0:n>)를 생성한다. 상기 카운팅부(300)는 일반적인 카운터 회로를 이용할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 온도 감지 회로는 다음과 같이 동작한다.
먼저, 인에이블 신호(en)가 로우 레벨로 디스에이블된 상태를 설명한다. 또한 분주부(240)의 출력은 즉, 온도 가변 신호(signal_temp)는 로우 레벨로 디스에이블된 상태이다.
도 3을 참조하면, 제어부(210)는 상기 인에이블 신호(en)가 로우 레벨이므로 제어 신호(ctrl)를 하이 레벨로 디스에이블시킨다. 이때, 반전 제어 신호(ctrlb)는 상기 제어 신호(ctrl)의 반전된 레벨이므로 로우 레벨이다.
방전부(222)는 상기 제어 신호(ctrl)가 하이 레벨이므로 전압 노드(V_node)의 전압 레벨을 낮춘다.
비교부(230)는 기준 전압(Vref) 레벨보다 상기 전압 노드(V_node)의 전압 레벨이 낮으므로 로우 레벨로 디스에이블된 비교 신호(com)를 출력한다.
여기서, 상기 인에이블 신호(en)가 하이 레벨로 인에이블된다고 가정한다.
상기 제어부(210)는 상기 비교 신호(com)가 로우 레벨이고 상기 인에이블 신호(en)가 하이 레벨이므로 상기 제어 신호(ctrl)를 로우 레벨로 인에이블시킨다. 이때, 상기 반전 제어 신호(ctrlb)는 하이 레벨이 된다.
따라서, 상기 분주부(240)는 상기 반전 제어 신호(ctrlb)가 하이 레벨로 천이함으로 상기 온도 가변 신호(signal_temp)를 하이 레벨로 천이시킨다.
상기 방전부(222)는 상기 제어 신호(ctrl)가 로우 레벨로 인에이블되므로 상기 전압 노드(V_node)의 전압 레벨을 낮추는 동작을 중지한다.
충전부(221)는 상기 제어 신호(ctrl)가 로우 레벨이므로 커패시터(C21)를 충전시켜 상기 전압 노드(V_node)의 전압 레벨을 높인다.
상기 비교부(230)는 상기 기준 전압(Vref) 레벨보다 상기 전압 노드(V_node)의 전압 레벨이 높아지면 하이 레벨로 인에이블된 상기 비교 신호(com)를 출력한다.
상기 제어부(210)는 상기 인에이블 신호(en)가 하이 레벨이고, 상기 비교 신호(com)가 하이 레벨이므로, 상기 제어 신호(ctrl)를 하이 레벨로 디스에이블시킨다. 이때, 상기 반전 제어 신호(ctrlb)는 다시 로우 레벨이 된다.
상기 충전부(221)는 상기 제어 신호(ctrl)가 하이 레벨로 디스에이블되므로 상기 커패시터(C21)의 충전 동작을 중지한다.
상기 방전부(222)는 상기 제어 신호(ctrl)가 하이 레벨로 디스에이블되므로 상기 커패시터(C21)를 방전시켜 상기 전압 노드(V_node)의 전압 레벨을 낮춘다.
상기 비교부(230)는 상기 기준 전압(Vref) 레벨보다 상기 전압 노드(V_node)의 전압 레벨이 낮아지면 상기 비교 신호(com)를 로우 레벨로 디스에이블시킨다.
상기 제어부(210)는 상기 인에이블 신호(en)가 하이 레벨이고 상기 비교 신호(com)가 로우 레벨이므로 상기 제어 신호(ctrl)를 로우 레벨로 인에이블시킨다. 이때, 상기 반전 제어 신호(ctrlb)는 다시 하이 레벨로 천이한다.
따라서, 상기 분주부(240)는 하이 레벨로 인에이블되었던 상기 온도 감지 신호(signal_temp)를 로우 레벨로 디스에이블시킨다.
상기와 같은 본 발명의 동작 설명은 상기 온도 감지 신호(signal_temp)가 하이 레벨로 인에이블되었다가 로우 레벨로 디스에이블되는 과정을 설명한 것으로서, 본 발명의 온도 감지 회로는 상기 온도 감지 신호(signal_temp)가 로우 레벨로 디스에이블되면 상기 커패시터(C21)를 충전 및 방전시키면서 상기 전압 노드(V_node)의 전압 레벨과 상기 기준 전압(Vref) 레벨 비교에 따라 상기 온도 감지 신호(signal_temp)를 인에이블 및 디스에이블시키는 동작이 반복된다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 감지 회로의 온도 가변 신호 생성부(200)는 인에이블 신호(en)가 인에이블되면 온도 가변 신호(signal_temp)가 인에이블시키고, 커패시터(C21)를 충전시키며 이에 따라 전압 노드(V_node)의 전압 레벨이 높인다. 전압 노드(V_node)의 전압 레벨이 기준 전압(Vref) 레벨보다 높아지면 커패시터(C21)를 방전시킨다. 커패시터(C21)를 방전시킴에 따라 전압 노드(V_node) 전압 레벨이 기준 전압(Vref) 레벨보다 낮아지면 온도 가변 신호(signal_temp)를 디스에이블시킨다. 이때, 전압 노드(V_node)의 전압 레벨을 낮추는 즉, 커패시터(C21)를 방전시키는 제 2 및 제 3 트랜지스터(N21, N22)는 다이오드 형태로 연결되어, 온도 변화에 따라 전압 노드(V_node)의 전압 강하 폭을 제어한다. 즉, 온도가 높아질수록 문턱 전압이 낮아짐으로, 제 2 및 제 3 트랜지스터(N21, N22)는 온도가 높아질수록 전압 노드(V_node)의 전압 강하 폭을 커지게 하고, 온도가 낮아질수록 전압 노드(V_node)의 전압 강하 폭을 작아지게 한다.
결국, 온도 가변 신호 생성부(200)는 온도 가변 신호(signal_temp)를 인에이블시키고 온도가 높아질수록 온도 가변 신호(signal_temp)의 디스에이블 타이밍을 앞당기고, 온도가 낮아질수록 온도 가변 신호(signal_temp)의 디스에이블 타이밍을 늦춘다.
따라서, 온도 가변 신호(signal_temp)의 인에이블 구간에서만 오실레이터 신호(osc)를 카운팅하는 카운팅부(300)는 온도가 높아질수록 낮은 카운팅 값을 갖는 코드 신호 즉, 온도 정보 신호(Temp_code<0:n>)를 출력하고, 온도가 낮아질수록 높은 카운팅 값을 갖는 코드 신호 즉, 온도 정보 신호(Temp_code<0:n>)를 출력한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 감지 회로는 온도 변화에 따라 온도 가변 신호의 인에이블 구간을 증가시키거나 감소시킴으로써, 그 인에이블 구간동안 오실레이터 신호를 카운팅하게 하여 온도 변화의 정보를 복수 비트의 코드 신호로서 출력할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 온도 감지 회로를 보여주는 개략적인 도면,
도 2는 도 1에 도시된 고정 주기 오실레이터의 도면,
도 3은 도 1에 도시된 온도 가변 신호 생성부의 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 고정 주기 오실레이터 200: 온도 가변 신호 생성부
300: 카운팅부

Claims (17)

  1. 인에이블 신호가 인에이블되면 오실레이터 신호를 생성하는 고정 주기 오실레이터;
    상기 인에이블 신호가 인에이블되면 온도 변화에 따라 인에이블 구간이 가변되는 온도 가변 신호를 생성하는 온도 가변 신호 생성부; 및
    상기 온도 가변 신호의 인에이블 구간 동안 상기 오실레이터 신호를 카운팅하여 온도 정보 신호를 생성하는 카운팅부를 포함하며,
    상기 온도 가변 신호 생성부는
    상기 인에이블 신호가 인에이블되면 상기 온도 가변 신호를 인에이블시키고 상기 온도 변화에 따라 상기 온도 가변 신호의 디스에이블 타이밍을 가변시키기 위해, 상기 인에이블 신호가 인에이블되면 커패시터를 충전시켜 상기 커패시터에 연결된 전압 노드의 전압 레벨을 높이고, 상기 전압 노드의 전압 레벨이 기준 전압 레벨보다 높아지면 상기 커패시터를 방전시켜 상기 전압 노드의 전압 레벨을 낮추며, 상기 전압 노드의 전압 레벨이 상기 기준 전압 레벨보다 낮아지면 인에이블된 상기 온도 가변 신호를 디스에이블시키며, 상기 커패시터를 방전시켜 상기 전압 레벨을 낮출 경우 상기 온도가 높아질수록 상기 전압 노드의 전압 강하폭을 커지게하고, 상기 온도가 낮아질수록 상기 전압 노드의 전압 강하폭을 작아지게 하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  2. 제 1 항에 있어서,
    상기 인에이블 신호는 온 다이 터미네이션 인에이블 신호인 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  3. 제 1 항에 있어서,
    상기 온도 정보 신호는 복수 비트의 코드인 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 온도 가변 신호 생성부는
    상기 인에이블 신호와 비교 신호에 응답하여 제어 신호를 생성하는 제어부,
    상기 제어 신호에 응답하여 상기 전압 노드의 전압 레벨을 높이거나 낮추는 노드 전압 레벨 제어부,
    상기 기준 전압과 상기 전압 노드의 전압 레벨을 비교하여 상기 비교 신호를 생성하는 비교부, 및
    상기 제어 신호가 특정 레벨로 천이할 때마다 상기 온도 가변 신호의 레벨을 반전시키는 분주부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  8. 제 7 항에 있어서,
    상기 제어부는
    상기 인에이블 신호가 디스에이블되면 상기 비교 신호와는 무관하게 상기 제어 신호를 디스에이블시키고, 상기 인에이블 신호가 인에이블되면 상기 비교 신호에 따라 상기 제어 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  9. 제 8 항에 있어서,
    상기 제어부는
    상기 인에이블 신호가 인에이블되고 상기 비교 신호가 인에이블되면 상기 제 어 신호를 디스에이블시키고,
    상기 인에이블 신호가 인에이블되고 상기 비교 신호가 디스에이블되면 상기 제어 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  10. 제 7 항에 있어서,
    상기 전압 노드 레벨 제어부는
    상기 제어 신호가 인에이블되면 상기 전압 노드의 전압 레벨을 높이고, 상기 제어 신호가 디스에이블되면 상기 전압 노드의 전압 레벨을 낮추는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  11. 제 10 항에 있어서,
    상기 전압 노드 레벨 제어부는
    상기 제어 신호가 인에이블되면 상기 커패시터를 충전시켜 상기 전압 노드의 전압 레벨을 높이는 충전부, 및
    상기 제어 신호가 디스에이블되면 상기 커패시터를 방전시켜 상기 전압 노드의 전압 레벨을 낮추는 방전부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  12. 제 11 항에 있어서,
    상기 방전부는
    상기 전압 노드에 게이트와 드레인이 연결된 제 1 트랜지스터,
    게이트와 드레인이 상기 제 1 트랜지스터의 소오스에 연결되고 소오스가 접지단에 연결된 제 2 트랜지스터, 및
    게이트에 상기 제어 신호를 입력 받고 소오스에 외부 전압을 인가 받으며 드레인에 상기 제 1 트랜지스터와 상기 제 2 트랜지스터가 연결된 노드가 연결된 제 3 트랜지스터를 포함하며,
    상기 제 1 및 제 2 트랜지스터는 상기 온도 변화에 따라 문턱 전압 레벨이 변하여 상기 전압 노드로부터 상기 접지단에 흐르는 전류의 양을 제어하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  13. 인에이블 신호가 인에이블되면 온도 가변 신호를 인에이블시키며, 커패시터를 충전하고, 상기 커패시터의 전압 레벨이 기준 전압 레벨보다 높아지면 상기 커패시터를 방전시켜 상기 커패시터의 전압 레벨이 상기 기준 전압 레벨보다 낮아지면 상기 온도 가변 신호를 디스에이블시키는 온도 가변 신호 생성부; 및
    상기 온도 가변 신호의 인에이블 구간동안 오실레이터 신호를 카운팅하여 온도 정보 신호를 생성하는 카운팅부를 포함하며,
    상기 온도 가변 신호 생성부는
    상기 인에이블 신호가 인에이블되면 상기 커패시터에 외부 전압을 인가시켜 충전시키는 충전부, 및
    충전된 상기 커패시터의 전압 레벨이 상기 기준 전압 레벨보다 높아지면 상기 커패시터를 방전시키는 방전부를 포함하며,
    상기 온도 가변 신호 생성부는 상기 인에이블 신호가 인에이블되면 상기 온도 가변 신호를 인에이블시키고 상기 커패시터의 전압 레벨이 상기 기준 전압 레벨보다 낮아지면 상기 온도 가변 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  14. 제 13 항에 있어서,
    상기 온도 정보 신호는 복수 비트의 코드인 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 방전부는
    드레인과 게이트에 상기 커패시터가 연결된 제 1 트랜지스터,
    드레인과 게이트에 상기 제 1 트랜지스터의 소오스가 연결되고 소오스에 접지단이 연결된 제 2 트랜지스터, 및
    상기 커패시터의 전압 레벨이 상기 기준 전압 레벨보다 낮아지면 상기 제 1 및 제 2 트랜지스터가 연결된 노드의 전압 레벨을 상승시키는 방전 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  17. 제 16 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는
    상기 온도가 높아질수록 상기 커패시터로부터 상기 접지단에 흐르는 전류의 양을 증가시켜고, 상기 온도가 낮아질수록 상기 커패시터로부터 상기 접지단에 흐르는 전류의 양을 감소시키도록 구성된 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
KR1020090053348A 2009-06-16 2009-06-16 반도체 메모리 장치의 온도 감지 회로 Expired - Fee Related KR101069678B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090053348A KR101069678B1 (ko) 2009-06-16 2009-06-16 반도체 메모리 장치의 온도 감지 회로
CN201410079844.XA CN103956178A (zh) 2009-06-16 2009-12-18 半导体存储装置的温度检测电路
CN200910260968.7A CN101923891B (zh) 2009-06-16 2009-12-18 半导体存储装置的温度检测电路
US12/650,073 US8300486B2 (en) 2009-06-16 2009-12-30 Temperature detection circuit of semiconductor memory apparatus
US13/664,971 US8625375B2 (en) 2009-06-16 2012-10-31 Temperature detection circuit of semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090053348A KR101069678B1 (ko) 2009-06-16 2009-06-16 반도체 메모리 장치의 온도 감지 회로

Publications (2)

Publication Number Publication Date
KR20100134967A KR20100134967A (ko) 2010-12-24
KR101069678B1 true KR101069678B1 (ko) 2011-10-05

Family

ID=43306323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053348A Expired - Fee Related KR101069678B1 (ko) 2009-06-16 2009-06-16 반도체 메모리 장치의 온도 감지 회로

Country Status (3)

Country Link
US (2) US8300486B2 (ko)
KR (1) KR101069678B1 (ko)
CN (2) CN103956178A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951844B1 (ko) * 2012-06-21 2019-02-26 삼성디스플레이 주식회사 온도감지장치 및 그 구동 방법
KR102193790B1 (ko) * 2014-02-13 2020-12-21 에스케이하이닉스 주식회사 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
KR20160105103A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 내부 전압 생성 회로
KR20160122586A (ko) * 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
US10670471B2 (en) 2016-10-28 2020-06-02 Sandisk Technologies Llc Multi-level temperature detection with offset-free input sampling
KR102813341B1 (ko) * 2019-07-11 2025-05-28 에스케이하이닉스 주식회사 모니터링 회로 및 반도체 장치
KR20220033696A (ko) * 2020-09-10 2022-03-17 에스케이하이닉스 주식회사 테스트 회로와 이를 포함하는 반도체 메모리 시스템
US20250078903A1 (en) * 2023-08-30 2025-03-06 Micron Technology, Inc. Discharging an access device in a memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861371B1 (ko) * 2007-06-25 2008-10-01 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743686B2 (ja) 1992-02-14 1998-04-22 株式会社タツノ・メカトロニクス 電気自動車用バッテリー充電装置
JP4432156B2 (ja) 1999-09-03 2010-03-17 日産自動車株式会社 環境貢献度呈示装置
KR100464437B1 (ko) 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100502664B1 (ko) 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
US7034507B2 (en) * 2003-07-03 2006-04-25 Micron Technology, Inc. Temperature sensing device in an integrated circuit
JP2005153684A (ja) 2003-11-25 2005-06-16 Denso Corp 車載機器操作装置
US6980020B2 (en) 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100515068B1 (ko) 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100578649B1 (ko) 2004-04-20 2006-05-11 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
JP2005339187A (ja) 2004-05-27 2005-12-08 Tokyo Electric Power Co Inc:The 二酸化炭素排出削減量を特定するための情報処理方法
KR20060001158A (ko) 2004-06-30 2006-01-06 삼성전자주식회사 게이트 전극 형성 방법
KR20060011588A (ko) 2004-07-30 2006-02-03 주식회사 하이닉스반도체 온도보상 발진회로
DE102005030850B4 (de) 2005-07-01 2008-05-29 Mtu Friedrichshafen Gmbh Kurbelgehäuse mit Bodenplatte
JP2007064091A (ja) 2005-08-31 2007-03-15 Starway Co Ltd 車両履歴取得装置、電子カルテ作成配布装置、電子カルテ作成配布システム、プログラム
KR100772560B1 (ko) 2005-09-29 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치 및 방법
JP2007116799A (ja) 2005-10-19 2007-05-10 Leben Hanbai:Kk バッテリー管理システム
JP2007158630A (ja) 2005-12-02 2007-06-21 Omron Corp 通信システム、情報処理装置および方法、通信装置、記録媒体、並びに、プログラム。
JP2007236172A (ja) 2006-03-03 2007-09-13 Toyota Motor Corp 車両の電源装置および電気装置
JP4353197B2 (ja) 2006-03-13 2009-10-28 トヨタ自動車株式会社 車両および電気機器
US8049145B1 (en) * 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
KR100851989B1 (ko) * 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법
US7816973B2 (en) * 2007-11-20 2010-10-19 Micron Technology, Inc. Devices and methods for reducing effects of device mismatch in temperature sensor circuits
JP5170395B2 (ja) * 2008-02-21 2013-03-27 日本電気株式会社 ウエハ及びその温度試験方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861371B1 (ko) * 2007-06-25 2008-10-01 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치

Also Published As

Publication number Publication date
CN101923891B (zh) 2014-10-01
US8300486B2 (en) 2012-10-30
CN101923891A (zh) 2010-12-22
KR20100134967A (ko) 2010-12-24
US8625375B2 (en) 2014-01-07
US20100315896A1 (en) 2010-12-16
US20130083616A1 (en) 2013-04-04
CN103956178A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
KR101069678B1 (ko) 반도체 메모리 장치의 온도 감지 회로
US8342747B2 (en) Temperature sensing circuit of semiconductor device
US7891868B2 (en) Temperature sensor and semiconductor memory device using the same
KR100897300B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
US20070236278A1 (en) Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level
US8451037B2 (en) Duty cycle correction circuit
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US9171599B2 (en) Circuits, apparatuses, and methods for oscillators
US7282987B2 (en) Internal voltage generator
KR100605575B1 (ko) 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR20100103147A (ko) 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
US11082242B2 (en) Transistor-based physically unclonable function
KR100610455B1 (ko) 셀프 리프레쉬를 위한 펄스 발생 회로
KR20100084775A (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US9378802B2 (en) Oscillator and memory device including the same
JP6327742B2 (ja) 温度依存性タイマ回路
US7280429B2 (en) Data latch circuit of semiconductor device and method for latching data signal
KR20090108800A (ko) 데이터 라인 터미네이션 회로
JP2005210675A (ja) 温度検知可変周波数発生器
KR101948899B1 (ko) 주기신호생성회로
KR101948900B1 (ko) 주기신호생성회로
US9460774B1 (en) Self-refresh device and semiconductor device including the self-refresh device
KR20130132188A (ko) 리프레쉬회로
CN117153209A (zh) 时序控制电路、时序控制方法以及半导体存储器
KR20100058347A (ko) 서스펜디드 클럭 상태 감지 회로 및 이를 이용한 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090616

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110108

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110928

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140822

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150824

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160822

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170824

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180822

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200708